專利名稱：半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法，特別是適用于埋入SOI(Silicon On Insulator)晶體管的背面?zhèn)取⑿纬山^緣層的半導(dǎo)體裝置的技術(shù)。
背景技術(shù)：
在SOI(Silicon On Insulator)基板上形成的場效應(yīng)型晶體管，因其元件分離的容易性、閉鎖自由、源/漏接合電容小等優(yōu)點，所以它的有用性引人注目。
另外，例如在專利文獻(xiàn)1中，公布了為了在大面積的絕緣膜上，形成結(jié)晶性及均勻性良好的硅薄膜，而使紫外線波束脈沖狀地照射在絕緣膜上形成的非晶質(zhì)或多晶硅層，從而在絕緣膜上形成圍棋盤狀排列接近正方形的單結(jié)晶粒的多晶硅膜，再采用CMP(化學(xué)性機(jī)械性研磨)，將該多晶硅膜的表面平坦化的方法。
專利文獻(xiàn)1特開平10-261799號公報 可是，在絕緣膜上形成的硅薄膜中，存在著顆粒邊界、微型孿生及其它各種微小的缺陷。因此，在這種硅薄膜上形成的場效應(yīng)型晶體管，與在完全單結(jié)晶硅上形成的場效應(yīng)型晶體管相比，存在著晶體管特性低的問題。
另外，層疊在硅薄膜上形成的場效應(yīng)型晶體管時，場效應(yīng)型晶體管存在于下層。因此，存在著形成上層的硅薄膜的基底絕緣膜的平坦性劣化的問題，同時還存在著受到形成上層的硅薄膜之際的熱處理條件等的制約，上層的硅薄膜的結(jié)晶性比下層的硅薄膜的結(jié)晶性低的問題。
進(jìn)而，在現(xiàn)有技術(shù)的半導(dǎo)體集成電路中，伴隨著晶體管的細(xì)微化，溝道長變短后，亞閾值區(qū)域的漏電流的上升特性劣化。因此，存在著下述問題在妨礙晶體管的低電壓動作的同時，還使斷開時的泄漏電流增加，從而不僅導(dǎo)致動作時及待機(jī)時的耗電量增大，而且還成為晶體管的熱破損的主要原因。進(jìn)而，為了抑制閾值控制和擊穿現(xiàn)象導(dǎo)致的短溝道效應(yīng)，而提高SOI層基體的雜質(zhì)濃度，使溝道區(qū)域的SOI層薄膜化，或者為了獲得陡峭的亞閾值，而往往使溝道區(qū)域的SOI層薄膜化。該SOI薄膜化和SOI層基體雜質(zhì)濃度的增加，帶來了下述問題在使晶體管特性的離差增大的同時，還導(dǎo)致遷移率劣化、晶體管的接通電流下降。

發(fā)明內(nèi)容
因此，本發(fā)明的目的，在于提供抑制形成場效應(yīng)型晶體管的半導(dǎo)體層的結(jié)晶性的劣化，不依賴閾值的高低、沒有遷移率的劣化、實現(xiàn)穩(wěn)定的晶體管特性，或者能夠利用背柵(back gate)電極提高動態(tài)閾值控制性的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
為了解決上述課題，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層(該半導(dǎo)體層在半導(dǎo)體基板上外延生長后形成)，第1埋入絕緣層(該第1埋入絕緣層埋入所述半導(dǎo)體基板和所述半導(dǎo)體層之間的第1區(qū)域)，第2埋入絕緣層(該第2埋入絕緣層埋入所述半導(dǎo)體基板和所述半導(dǎo)體層之間的第2區(qū)域)；所述第1埋入絕緣層和所述第2埋入絕緣層，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，即使半導(dǎo)體層的體區(qū)(body region)被固有或低濃度地?fù)诫s時，也能在同一個基板上混載閾值不同的場效應(yīng)型晶體管。由于能夠與閾值電壓的高低無關(guān)，降低半導(dǎo)體層的摻雜劑的濃度，所以在同一個基板上混載閾值不同的場效應(yīng)型晶體管時，也能夠提高混載的所有的場效應(yīng)型晶體管的移動度，增大其接通電流。另外，由于可以在短溝道效應(yīng)容許的范圍內(nèi)降低半導(dǎo)體層的雜質(zhì)濃度，所以將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，使各場效應(yīng)型晶體管的閾值最佳化，減少特性離差，同時還能夠提高成品率，降低制造成本。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于所述第1埋入絕緣層或所述第2埋入絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。例如所述第1埋入絕緣層，可以由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物構(gòu)成；所述第2埋入絕緣層，可以由不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
這樣，能夠確保半導(dǎo)體層表面的柵極絕緣膜和溝道的界面的平坦性，降低界面基準(zhǔn)密度，同時還能夠降低溝道區(qū)域的半導(dǎo)體層的雜質(zhì)濃度，能夠混載多個具有不同的閾值的場效應(yīng)型晶體管。因此，能夠抑制載流子遷移率的劣化，抑制晶體管特性的離差，得到陡峭的亞閾值，減少動作時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高速化。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層(該半導(dǎo)體層在第1及第2絕緣層上形成)，第1背柵電極(該第1背柵電極介有所述第1絕緣層，配置在所述半導(dǎo)體層下)，第2背柵電極(該第2背柵電極介有所述第2絕緣層，配置在所述半導(dǎo)體層下)，第1柵電極(該第1柵電極在所述第1絕緣層上的所述半導(dǎo)體層上形成)，第2柵電極(該第2柵電極在所述第2絕緣層上的所述半導(dǎo)體層上形成)；所述第1及第2絕緣層，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
另外，所述第1背柵電極和所述第2背柵電極，既可以由同一材料構(gòu)成，也可以由具有不同的功函數(shù)的不同材料形成。進(jìn)而，所述第1電極和所述第2柵電極，既可以由同一材料構(gòu)成，也可以由具有不同的功函數(shù)的不同材料形成。

這樣，能夠不受柵電極及源/漏接觸等的配置的制約，用背柵電極控制場效應(yīng)型晶體管的有源區(qū)域的電位。因此，能夠抑制制造工藝的復(fù)雜化，能夠動態(tài)控制場效應(yīng)型晶體管的閾值。另外，將所述背柵電極和場效應(yīng)型晶體管的柵電極連接時，能夠提高亞閾值區(qū)域的漏電流的上升特性，還能夠緩和漏極側(cè)的溝道端的電場。因此，能夠使晶體管在低電壓下動作，減少斷開時的泄漏電流，降低動作時及待機(jī)時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高耐壓化。
另外，在第1絕緣層和第2絕緣層中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s固定時，也能在同一個基板上混載閾值不同的場效應(yīng)型晶體管。由于能夠與閾值電壓的高低無關(guān)，降低半導(dǎo)體層的摻雜劑的濃度，所以在同一個基板上混載閾值不同的場效應(yīng)型晶體管時，也能夠提高場效應(yīng)型晶體管的移動度，增大混載的所有的晶體管的接通電流。另外，由于可以降低半導(dǎo)體層的雜質(zhì)濃度，所以在短溝道效應(yīng)容許的范圍內(nèi)將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，使各場效應(yīng)型晶體管的閾值最佳化，減少特性離差，同時還能夠提高成品率，降低制造成本。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于所述第1絕緣層或所述第2絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。例如所述第1絕緣層，可以由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物構(gòu)成；所述第2絕緣層，可以由不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
這樣，場效應(yīng)型晶體管的柵極膜和柵電極，即使由同一材料構(gòu)成，場效應(yīng)型晶體管的半導(dǎo)體層體區(qū)的濃度一定，也能在第1絕緣膜上和所述第2絕緣膜上形成具有不同的閾值的場效應(yīng)型晶體管。進(jìn)而，能夠通過背柵電極作媒介，以低電壓動態(tài)地單獨控制場效應(yīng)型晶體管的閾值。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于還具備分別將所述第1及第2柵電極和所述第1及第2背柵電極電連接的布線層。
這樣，能夠?qū)鲂?yīng)型晶體管的溝道區(qū)域的里側(cè)控制成和柵電極同樣的電位，能夠提高溝道區(qū)域電勢的支配力。因此，即使將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，能夠減少斷開時的泄露電流，能夠降低特性離差。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于，具備在半導(dǎo)體基板上形成第1半導(dǎo)體層的工序；在所述1半導(dǎo)體層上形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層的工序；形成第1露出部的工序，該工序中在貫通所述第1半導(dǎo)體層及第2半導(dǎo)體層，使所述半導(dǎo)體基板露出的同時，還將所述1半導(dǎo)體層及第2半導(dǎo)體層分?jǐn)喑傻?及第2區(qū)域；形成支持體的工序，該支持體通過所述第1露出部做媒介，在所述半導(dǎo)體基板上支持所述第2半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1區(qū)域的第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成第1空洞部的工序，該工序通過所述第2露出部做媒介，選擇性地蝕刻所述第1區(qū)域的第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下，形成除去了所述第1區(qū)域的第1半導(dǎo)體層的第1空洞部；形成埋入所述第1空洞部內(nèi)的第1埋入絕緣層的工序；形成第3露出部的工序，該第3露出部使所述第2區(qū)域的第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成第2空洞部的工序，該工序通過所述第3露出部做媒介，選擇性地蝕刻所述第2區(qū)域的第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下，形成除去了所述第2區(qū)域的第1半導(dǎo)體層的第2空洞部；形成埋入所述第2空洞部內(nèi)的第2埋入絕緣層的工序；所述第1埋入絕緣層和所述第2埋入絕緣層，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，在第1半導(dǎo)體層上層疊第2半導(dǎo)體層時，也可以通過第2槽做媒介，使第1半導(dǎo)體層接觸蝕刻氣體或蝕刻液，在保留第2半導(dǎo)體層的狀態(tài)下，利用第1及第2半導(dǎo)體層之間的蝕刻速度的差異，除去第1半導(dǎo)體層，同時還能形成埋入第2半導(dǎo)體層之下的空洞部內(nèi)的埋入絕緣層。另外，設(shè)置在半導(dǎo)體基板上支持第2半導(dǎo)體層的支持體后，即使在第2半導(dǎo)體層下形成空洞部時，也能防止第2半導(dǎo)體層脫落到半導(dǎo)體基板上。進(jìn)而，在第1埋入絕緣層和第2埋入絕緣層中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使第2半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能在同一個基板上混載閾值不同的場效應(yīng)型晶體管。
因此，能夠不使用SOI基板，在第2半導(dǎo)體層上形成閾值電壓不同的多個SOI晶體管。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于，具備在半導(dǎo)體基板上，形成第1半導(dǎo)體層的工序；在所述第1半導(dǎo)體層上，形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層工序；在所述第2半導(dǎo)體層上，形成和所述第1半導(dǎo)體層具有同一組成的第3半導(dǎo)體層的工序；在所述第3半導(dǎo)體層上，形成和所述第2半導(dǎo)體層具有同一組成的第4半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部貫通所述第1～第4半導(dǎo)體層，在使所述半導(dǎo)體基板露出的同時，還將所述第1半導(dǎo)體層～第4半導(dǎo)體層分?jǐn)喑傻?及第2區(qū)域；形成支持體的工序，該支持體通過所述第1露出部做媒介，在所述半導(dǎo)體基板上支持所述第2及第4半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1區(qū)域的第1及第3半導(dǎo)體層的至少一部分，從所述第2及第4半導(dǎo)體層露出；形成第1及第2空洞部的工序，該工序通過所述第2露出部做媒介，選擇性地蝕刻所述第1及第3半導(dǎo)體層，從而形成分別除去了所述第1區(qū)域的第1及第3半導(dǎo)體層的第1及第2空洞部；形成分別埋入所述第1及第2空洞部內(nèi)的第1埋入絕緣層的工序；形成第3露出部的工序，該第3露出部使所述第2區(qū)域的第1及第3半導(dǎo)體層的至少一部分，從所述第2及第4半導(dǎo)體層露出；形成第3及第4空洞部的工序，該工序通過所述第3露出部做媒介，選擇性地蝕刻第1及第3半導(dǎo)體層，從而形成分別除去了所述第2區(qū)域的第1及第3半導(dǎo)體層的第3及第4空洞部；形成埋入所述第3及第4空洞部內(nèi)的第2埋入絕緣層的工序；所述第1埋入絕緣層和所述第2埋入絕緣層，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，即使分別在第1及第3半導(dǎo)體層上層疊第2及第4半導(dǎo)體層時，也可以通過第2槽做媒介，使第1及第3半導(dǎo)體層接觸蝕刻氣體或蝕刻液，在保留第2及第4半導(dǎo)體層的狀態(tài)下，除去第1及第3半導(dǎo)體層，同時還能形成埋入第2及第4半導(dǎo)體層之下的第1及第2空洞部內(nèi)的埋入絕緣層。另外，形成埋入第1槽的支持體后，即使分別在第2及第4半導(dǎo)體層下形成第1及第2空洞部時，也能在半導(dǎo)體基板上支持第2及第4半導(dǎo)體層。
因此，能夠減少第2及第4半導(dǎo)體層的缺陷的發(fā)生，能夠在埋入絕緣層上配置第2及第4半導(dǎo)體層，能夠不使用SOI基板，在第4半導(dǎo)體層上形成SOI晶體管，還能夠在SOI晶體管下配置由第2半導(dǎo)體層構(gòu)成的背柵電極。
另外，在第1埋入絕緣層和第2埋入絕緣層中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使第4半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能在同一個基板上混載閾值不同的場效應(yīng)型晶體管，能夠使場效應(yīng)型晶體管的閾值變化。因此，能夠與閾值電壓的高低無關(guān)，降低第4半導(dǎo)體層的摻雜劑的濃度，即使在同一個基板上混載閾值不同的場效應(yīng)型晶體管時，也能夠提高場效應(yīng)型晶體管的移動度，增大混載的所有的晶體管的接通電流。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成第1或第2埋入絕緣層之前，用含Al的氨+過氧化氫水洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 這樣，能夠使埋入絕緣層具有負(fù)固定電荷，在半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能夠使場效應(yīng)型晶體管的閾值發(fā)生數(shù)伏特的變化。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成第1或第2埋入絕緣層之前，用氟酸洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 這樣，能夠使埋入絕緣層具有正固定電荷，在半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能夠使場效應(yīng)型晶體管的閾值變化。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體基板及所述第2及第4半導(dǎo)體層是單結(jié)晶Si，所述第1及第3半導(dǎo)體層是單結(jié)晶SiGe。
這樣，可以取得半導(dǎo)體基板、第1～第4半導(dǎo)體層之間的晶格整合，能夠使第1及第3半導(dǎo)體層的蝕刻速度比半導(dǎo)體基板、第2及第4半導(dǎo)體層大。因此，能夠在第1及第3半導(dǎo)體層上分別形成結(jié)晶質(zhì)量良好的第2及第4半導(dǎo)體層，能夠不損壞第2及第4半導(dǎo)體層的質(zhì)量地將第2及第4半導(dǎo)體層和半導(dǎo)體基板11之間絕緣。
另外，為了解決上述課題，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層(該半導(dǎo)體層在半導(dǎo)體基板上外延生長后形成)，埋入絕緣層(該埋入絕緣層埋入所述半導(dǎo)體基板和所述半導(dǎo)體層之間)，柵電極(該柵電極在所述半導(dǎo)體層上，通過柵極絕緣膜做媒介形成)，源/漏層(該源/漏層在所述半導(dǎo)體層上形成，分別配置在所述柵電極的一側(cè))；所述埋入絕緣層和所述柵極絕緣膜，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，在半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能夠使場效應(yīng)型晶體管的閾值發(fā)生數(shù)伏特的變化。因此，能夠與閾值電壓的高低無關(guān)，降低半導(dǎo)體層的摻雜劑的濃度，所以在同一個基板上混載閾值不同的場效應(yīng)型晶體管時，也能夠提高場效應(yīng)型晶體管的移動度，提高場效應(yīng)型晶體管的移動度，增大接通電流。另外，由于可以降低半導(dǎo)體層的雜質(zhì)濃度，所以在短溝道效應(yīng)容許的范圍內(nèi)將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，減少特性離差，同時還能夠提高成品率，降低制造成本。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于所述柵極絕緣膜和所述埋入絕緣層，它們的有效功能函數(shù)或固定電荷量中的至少一個互不相同，由氧化硅膜、氮氧化硅膜、含Al的氧化硅膜、含Al或Y的Hf氧化物或HfSi氧化物、含Al或Y的Zr氧化物或ZrSi氧化物、不含Al或Y的Hf氧化物或HfSi氧化物、或者不含Al或Y的Zr氧化物或ZrSi氧化物構(gòu)成。
例如，所述柵極絕緣膜，由氧化硅膜或氮氧化硅膜構(gòu)成；所述埋入絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成時，能夠確保柵極絕緣膜和溝道的界面的平坦性，降低界面基準(zhǔn)位密度，同時還能夠在溝道區(qū)域的半導(dǎo)體層薄膜化時，降低雜質(zhì)濃度，能夠控制場效應(yīng)型晶體管的閾值。因此，能夠抑制載流子遷移率的劣化，進(jìn)行低電壓動作，還能夠抑制晶體管特性的離差，得到陡峭的亞閾值，減少動作時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高速化。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層(該半導(dǎo)體層在絕緣層上形成)，背柵電極(該背柵電極介有所述絕緣層，配置在所述半導(dǎo)體層下)，柵電極(該柵電極在所述半導(dǎo)體層上形成)，源/漏層(該源/漏層在所述半導(dǎo)體層上形成，分別配置在所述柵電極的一側(cè))；所述絕緣層和所述柵極絕緣膜，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，能夠不受柵電極及源/漏接觸等的配置的制約，用背柵電極控制場效應(yīng)型晶體管的有源區(qū)域的電位。因此，能夠抑制制造工藝的復(fù)雜化，能夠提高亞閾值區(qū)域的漏電流的上升特性，還能夠緩和漏極側(cè)的溝道端的電場。因此，能夠使晶體管在低電壓下動作，減少斷開時的泄漏電流，降低動作時及待機(jī)時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高耐壓化。
另外，在絕緣層和柵極絕緣膜中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能夠使場效應(yīng)型晶體管的閾值發(fā)生數(shù)伏特的變化。因此，能夠與閾值電壓的高低無關(guān)，降低半導(dǎo)體層的摻雜劑的濃度，提高場效應(yīng)型晶體管的移動度，增大接通電流。另外，由于可以降低半導(dǎo)體層的雜質(zhì)濃度，所以在短溝道效應(yīng)容許的范圍內(nèi)將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，減少特性離差，同時還能夠提高成品率，降低制造成本。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于所述柵極絕緣膜和所述埋入絕緣層，其有效功能函數(shù)或固定電荷量中的至少一個互不相同，由氧化硅膜、氮氧化硅膜、氮化硅膜、含Al的氧化硅膜、含Al及Y的Hf氧化物及HfSi氧化物、含Al及Y的Zr氧化物及ZrSi氧化物、不含Al及Y的Hf氧化物及HfSi氧化物或不含Al及Y的Zr氧化物及ZrSi氧化物構(gòu)成。采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置后，所述柵極絕緣層，由氧化硅膜或氮化硅膜構(gòu)成；所述絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
這樣，能夠確保柵極絕緣膜和溝道的界面的平坦性，降低界面順序密度，同時還能夠通過背柵電極做媒介，用低電壓控制場效應(yīng)型晶體管的閾值。因此，能夠抑制載流子遷移率的劣化，可以進(jìn)行低電壓動作，還能夠抑制晶體管特性的離差，得到陡峭的亞閾值，減少動作時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高速化。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置，其特征在于還具備分別將所述柵電極和所述背柵電極電連接的布線層。
這樣，能夠?qū)鲂?yīng)型晶體管的溝道區(qū)域的里側(cè)控制成和柵電極同樣的電位，能夠提高溝道區(qū)域電勢的支配力。因此，即使將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，能夠減少斷開時的泄露電流，能夠降低SOI半導(dǎo)體層膜厚離差導(dǎo)致的電氣性的特性離差。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上形成第1半導(dǎo)體層的工序；在所述1半導(dǎo)體層上形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部貫通所述第1半導(dǎo)體層及第2半導(dǎo)體層，使所述半導(dǎo)體基板露出；形成支持體的工序，該支持體通過所述第1露出部做媒介，在所述半導(dǎo)體基板上支持所述第2半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1區(qū)域的第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成空洞部的工序，該工序通過所述第2露出部做媒介，選擇性地蝕刻所述第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下，形成除去了所述第1半導(dǎo)體層的空洞部；形成埋入所述空洞部內(nèi)的埋入絕緣層的工序；在所述第2半導(dǎo)體層的表面，形成柵極絕緣膜的工序；通過所述做媒介，形成配置在所述第2半導(dǎo)體層上的柵電極的工序；所述埋入絕緣層和所述柵極絕緣膜，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，在第1半導(dǎo)體層上層疊第2半導(dǎo)體層時，也可以通過第2槽做媒介，使第1半導(dǎo)體層接觸蝕刻氣體或蝕刻液，在保留第2半導(dǎo)體層的狀態(tài)下，利用第1及第2半導(dǎo)體層之間的蝕刻速度的差異，除去第1半導(dǎo)體層，同時還能形成埋入第2半導(dǎo)體層之下的空洞部內(nèi)的埋入絕緣層。另外，設(shè)置在半導(dǎo)體基板上支持第2半導(dǎo)體層的支持體后，即使在第2半導(dǎo)體層下形成空洞部時，也能防止第2半導(dǎo)體層脫落到半導(dǎo)體基板上。進(jìn)而，在埋入絕緣層和柵極絕緣膜中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使第2半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能使場效應(yīng)型晶體管的閾值變化數(shù)伏特左右。
因此，能夠不使用SOI基板，在第2半導(dǎo)體層上形成閾值電壓不同的多個SOI晶體管，同時還能獲得陡峭的亞閾值，能夠減少斷開時的泄露電流，所以能夠?qū)崿F(xiàn)SOI晶體管的低價格化、低電壓驅(qū)動化、低耗電化及高速化。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上，形成第1半導(dǎo)體層的工序；在所述第1半導(dǎo)體層上，形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層工序；形成第1露出部的工序，該第1露出部貫通所述第1半導(dǎo)體層及第2半導(dǎo)體層，使所述半導(dǎo)體基板露出；形成支持體的工序，該支持體通過所述第1露出部做媒介，在所述半導(dǎo)體基板上支持所述第2半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1半導(dǎo)體層的至少一部分，從所述第2半導(dǎo)體層露出；形成空洞部的工序，該工序通過所述第2露出部做媒介，選擇性地蝕刻所述第半導(dǎo)體層，從而形成除去了所述第1半導(dǎo)體層的空洞部；在所述空洞部的上下面，形成絕緣膜的工序；被所述絕緣膜上下夾著地形成埋入所述空洞部內(nèi)的埋入背柵電極的工序；在所述第2半導(dǎo)體層的表面，形成柵極絕緣膜的工序；通過所述柵極絕緣膜做媒介，形成配置在所述第2半導(dǎo)體層上的柵電極的工序；所述埋入絕緣層和所述柵極絕緣膜，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述空洞部的上下面的絕緣層之前，用含Al的氨+過氧化氫水洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述埋入絕緣層之前，用氟酸洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 這樣，能夠在形成SOI晶體管的第2半導(dǎo)體層下的空洞部內(nèi)，形成被所述絕緣膜夾住的埋入背柵電極。另外，在所述絕緣膜和在所述第2半導(dǎo)體層表面形成的柵極絕緣膜中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使第2半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能使場效應(yīng)型晶體管的閾值變化數(shù)伏特左右。因此，能夠與閾值電壓的高低無關(guān)，在短溝道效應(yīng)容許的范圍內(nèi)降低第2半導(dǎo)體層的摻雜劑的濃度，提高場效應(yīng)型晶體管的移動度，增大接通電流。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上，形成第1半導(dǎo)體層的工序；在所述第1半導(dǎo)體層上，形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層工序；在所述第2半導(dǎo)體層上，形成和所述第1半導(dǎo)體層具有同一組成的第3半導(dǎo)體層的工序；在所述第3半導(dǎo)體層上，形成和所述第2半導(dǎo)體層具有同一組成的第4半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部貫通所述第1～第4半導(dǎo)體層，使所述半導(dǎo)體基板露出；形成支持體的工序，該支持體通過所述第1露出部做媒介，在所述半導(dǎo)體基板上支持所述第2及第4半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述支持體形成的所述第1及第3半導(dǎo)體層的至少一部分，從所述第2及第4半導(dǎo)體層露出；形成第1及第2空洞部的工序，該工序通過所述第2露出部做媒介，選擇性地蝕刻所述第1及第3半導(dǎo)體層，從而形成分別除去了所述第1及第3半導(dǎo)體層的第1及第2空洞部；形成分別埋入所述第1及第2空洞部內(nèi)的埋入絕緣層的工序；在所述第4半導(dǎo)體層的表面，形成柵極絕緣膜的工序；通過所述柵極絕緣膜做媒介，形成配置在所述第4半導(dǎo)體層上的柵電極的工序；所述埋入絕緣層和所述柵極絕緣膜，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
這樣，即使分別在第1及第3半導(dǎo)體層上層疊第2及第4半導(dǎo)體層時，也可以通過第2槽做媒介，使第1及第3半導(dǎo)體層接觸蝕刻氣體或蝕刻液，在保留第2及第4半導(dǎo)體層的狀態(tài)下，除去第1及第3半導(dǎo)體層，同時還能形成埋入第2及第4半導(dǎo)體層之下的第1及第2空洞部內(nèi)的埋入絕緣層。另外，形成埋入第1槽的支持體后，即使分別在第2及第4半導(dǎo)體層下形成第1及第2空洞部時，也能在半導(dǎo)體基板上支持第2及第4半導(dǎo)體層。
因此，能夠減少第2及第4半導(dǎo)體層的缺陷的發(fā)生，能夠在埋入絕緣層上配置第2及第4半導(dǎo)體層，能夠不使用SOI基板，在第4半導(dǎo)體層上形成SOI晶體管，還能夠在SOI晶體管下配置由第2半導(dǎo)體層構(gòu)成的背柵電極。
另外，在第1埋入絕緣層和第2埋入絕緣層中，使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定后，即使第4半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能在同一個基板上混載閾值不同的場效應(yīng)型晶體管，能夠使場效應(yīng)型晶體管的閾值變化。因此，能夠與閾值電壓的高低無關(guān)，降低第4半導(dǎo)體層的摻雜劑的濃度，即使在同一個基板上混載閾值不同的場效應(yīng)型晶體管時，也能夠提高場效應(yīng)型晶體管的移動度，增大混載的所有的晶體管的接通電流。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述埋入絕緣層之前，用含Al的氨+過氧化氫水洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 這樣，能夠使埋入絕緣層具有負(fù)固定電荷，在半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能夠使場效應(yīng)型晶體管的閾值變化數(shù)伏特左右。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述埋入絕緣層之前，用氟酸洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 這樣，能夠使埋入絕緣層具有正固定電荷，在半導(dǎo)體層的體區(qū)被固有或低濃度地?fù)诫s時，也能夠使場效應(yīng)型晶體管的閾值變化數(shù)伏特左右。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體基板及所述第2半導(dǎo)體層是單結(jié)晶Si，所述第1及第3半導(dǎo)體層是單結(jié)晶SiGe。
另外，采用本發(fā)明的一種樣態(tài)涉及的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體基板及所述第2及第4半導(dǎo)體層是單結(jié)晶Si，所述第1及第3半導(dǎo)體層是單結(jié)晶SiGe。
這樣，可以取得第1～第2半導(dǎo)體層之間的晶格整合，能夠使第1及第3半導(dǎo)體層的蝕刻速度比半導(dǎo)體基板、第2及第4半導(dǎo)體層大。因此，能夠在第1及第3半導(dǎo)體層上分別形成結(jié)晶質(zhì)量良好的第2及第4半導(dǎo)體層，能夠不損壞第2及第4半導(dǎo)體層的質(zhì)量地將第2及第4半導(dǎo)體層和半導(dǎo)體基板11之間絕緣。


圖1是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖2是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖3是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖4是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖5是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖6是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖7是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖8是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖9是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖10是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖11是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖12是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖13是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖14是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖15是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖16是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖17是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖18是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖19是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖20是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖21是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖22是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖23是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖24是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖25是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖26是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖27是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖28是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖29是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖30是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖31是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖32是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖33是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖34是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
圖35是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的圖。
具體實施例方式下面，參照附圖，講述本發(fā)明的實施方式涉及的半導(dǎo)體裝置及其制造方法。
(1)第1實施方式圖1(a)～圖8(a)是表示本發(fā)明的第1實施方式涉及的半導(dǎo)體裝置的制造方法的俯視圖，圖1(b)～圖8(b)是分別用圖1(a)～圖8(a)的A1-A1’～A8-A8’線切斷的剖面圖，圖1(c)～圖8(c)是分別用圖1(a)～圖8(a)的B1-B1’～B8-B8’線切斷的剖面圖。
在圖1中，在半導(dǎo)體基板11上外延生長形成第1半導(dǎo)體層12，在第1半導(dǎo)體層12上外延生長形成第2半導(dǎo)體層13。此外，第1半導(dǎo)體層12能夠使用蝕刻速度比半導(dǎo)體基板11及第2半導(dǎo)體層13大的材質(zhì)，作為半導(dǎo)體基板11、第1半導(dǎo)體層12及第2半導(dǎo)體層13的材質(zhì)，例如可以使用從Si、Ge、SiGe、SiC、SiSn、PbS、GaAS、InP、GaP、GaN或ZnSe等中選擇的組合。特別是半導(dǎo)體基板11為單結(jié)晶Si時，作為第1半導(dǎo)體層12，最好使用單結(jié)晶SiGe(Ge為10-50％)；作為第2半導(dǎo)體層13，最好使用單結(jié)晶Si。這樣，可以取得第1半導(dǎo)體層12和第2半導(dǎo)體層13之間的晶格整合，能夠確保第1半導(dǎo)體層12和第2半導(dǎo)體層13之間的選擇比。另外，作為第1半導(dǎo)體層12，除了單結(jié)晶半導(dǎo)體層外，還可以使用多結(jié)晶半導(dǎo)體層、非晶形半導(dǎo)體層或多孔質(zhì)半導(dǎo)體層。另外，還可以取代第1半導(dǎo)體層12，使用能夠外延生長形成單結(jié)晶半導(dǎo)體層的r-氧化鋁等的金屬氧化膜。另外，第1半導(dǎo)體層12及第2半導(dǎo)體層13的膜厚，例如可以定為1～200nm左右。
然后，采用第2半導(dǎo)體層13的熱氧化，在第2半導(dǎo)體層13的表面形成基底氧化膜14。再然后，通過CVD等方法，在基底氧化膜14上的整個面上，形成氧化防止膜15。此外，作為防氧化表面保護(hù)膜15，例如可以使用氮化硅膜，除了能夠使其作為氧化防止膜發(fā)揮作用外，還能夠作為采用CMP(化學(xué)性機(jī)械性研磨)進(jìn)行平坦化工藝中的阻擋層發(fā)揮作用。
接著，如圖2所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在氧化防止膜15、基底氧化膜14、第2半導(dǎo)體層13及第1半導(dǎo)體層12上布圖，從而形成使半導(dǎo)體基板11的一部分露出的同時，還將第2半導(dǎo)體層13及第1半導(dǎo)體層12分?jǐn)喑傻?區(qū)域R1及第2區(qū)域R2的槽16。此外，使半導(dǎo)體基板11的一部分露出時，既可以在半導(dǎo)體基板11的表面阻擋蝕刻，也可以過度蝕刻半導(dǎo)體基板11后，在半導(dǎo)體基板11上形成凹部。另外，槽16的配置位置，能夠使第2半導(dǎo)體層13的元件分離區(qū)域的一部分對應(yīng)。
接著，如圖3所示，采用CVD等方法，形成埋入槽16內(nèi)的支持體18，以便覆蓋半導(dǎo)體基板11上的整個面。此外，支持體18也可以在槽16內(nèi)的第1半導(dǎo)體層12及第2半導(dǎo)體層13的側(cè)壁上形成，在半導(dǎo)體基板11上支持第2半導(dǎo)體層13。覆蓋半導(dǎo)體基板11的整體地形成的支持體18，需要抑制第2半導(dǎo)體層13的撓曲等，在保持平坦性的狀態(tài)下支持第2半導(dǎo)體層13。因此，為了確保其機(jī)械強(qiáng)度，最好成為比最小元件分離寬度厚的膜厚。另外，作為支持體18的材質(zhì)，能夠使用氧化硅膜等絕緣體。
接著，如圖4所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在第1區(qū)域R1的支持體18、氧化防止膜15、基底氧化膜14、第2半導(dǎo)體層13及第1半導(dǎo)體層12上布圖，從而形成使第1區(qū)域R1的第1半導(dǎo)體層12的一部分露出的槽19。在這里，形成使第1區(qū)域R1的第1半導(dǎo)體層12的一部分露出的槽19時，此外，使半導(dǎo)體基板11的一部分露出時，能夠在用支持體18覆蓋第2區(qū)域R2的第1半導(dǎo)體層12的狀態(tài)下，不使第2區(qū)域R2的第2半導(dǎo)體層13及第1半導(dǎo)體層12的一部分露出。另外，槽19的配置位置，能夠使第1區(qū)域R1的第2半導(dǎo)體層13的元件分離區(qū)域的一部分對應(yīng)。
此外，使第1半導(dǎo)體層12的一部分露出時，既可以用第1半導(dǎo)體層12的表面阻擋蝕刻，也可以過度蝕刻第1半導(dǎo)體層12后，在第1半導(dǎo)體層12上形成凹部?；蛘?，還可以使槽19內(nèi)的第1半導(dǎo)體層12貫通后，使半導(dǎo)體基板11的表面露出。在這里，在中途停止蝕刻第1半導(dǎo)體層12后，能夠防止槽19內(nèi)的半導(dǎo)體基板11的表面露出。因此，在蝕刻除去第1半導(dǎo)體層12之際，可以減少槽19內(nèi)的半導(dǎo)體基板11在蝕刻液或蝕刻氣體中的曝露時間，能夠抑制過度蝕刻槽19內(nèi)的半導(dǎo)體基板11。
接著，如圖5所示，通過槽19做媒介，使蝕刻氣體或蝕刻液與第1區(qū)域R1的第1半導(dǎo)體層12接觸，從而蝕刻除去第1區(qū)域R1的第1半導(dǎo)體層12，在第1區(qū)域R1的半導(dǎo)體基板11和第2半導(dǎo)體層13之間形成空洞部20。
在這里，在槽16內(nèi)設(shè)置支持體18后，即使除去了第1半導(dǎo)體層12時，也能夠在半導(dǎo)體基板11上支持第2半導(dǎo)體層13，同時，在槽16之外另行設(shè)置槽19后，可以使蝕刻氣體或蝕刻液與第2半導(dǎo)體層13下的第1半導(dǎo)體層12接觸。因此，能夠不損壞第2半導(dǎo)體層13的質(zhì)量地將第2半導(dǎo)體層13和半導(dǎo)體基板11之間絕緣。
此外，半導(dǎo)體基板11及第2半導(dǎo)體層13是Si、第1半導(dǎo)體層12是SiGe時，作為第1半導(dǎo)體層12的蝕刻液，最好使用氟化硝酸(氟酸、硝酸、水的混合液)。這樣，能夠抑制過度蝕刻半導(dǎo)體基板11及第2半導(dǎo)體層13，能夠除去第1半導(dǎo)體層12。另外，作為第1半導(dǎo)體層12的蝕刻液，還可以使用氟化硝酸+過氧化氫水、氨+過氧化氫水或氟化醋酸+過氧化氫水等。
另外，在蝕刻除去第1半導(dǎo)體層12之前，既可以采用陽極氧化等方法，使第1半導(dǎo)體層12多孔質(zhì)化，也可以向第1半導(dǎo)體層12注入離子，從而將第1半導(dǎo)體層12非晶形化，作為半導(dǎo)體基板11，還可以使用P型半導(dǎo)體基板。這樣，可以增大第1半導(dǎo)體層12的蝕刻速度，擴(kuò)大第1半導(dǎo)體層12的蝕刻面積。
接著，如圖6所示，采用CVD等方法，在半導(dǎo)體基板11和第2半導(dǎo)體層13之間的空洞部20內(nèi)的上下面，形成絕緣膜21。接著，采用CVD等方法，在形成絕緣膜21的空洞部20及槽19內(nèi)，形成埋入絕緣層22。在圖6中，形成埋入絕緣層22后，采用CMP處理或不使用掩模的蝕刻處理，除去在半導(dǎo)體整個表面上積蓄的埋入絕緣層22。
接著，如圖7所示，對于半導(dǎo)體基板11上的第2區(qū)域R2，進(jìn)行和圖4～圖6同樣的處理，在第2區(qū)域R2的半導(dǎo)體基板11和第2半導(dǎo)體層13之間的上下面，形成絕緣膜23。然后，通過絕緣膜23做媒介，在第2區(qū)域R2的半導(dǎo)體基板ll和第2半導(dǎo)體層13之間，埋入埋入絕緣層24的同時，在第2區(qū)域R2的第2半導(dǎo)體層13的兩端部的槽中，埋入埋入絕緣層24。在這里，絕緣膜21、23或埋入絕緣層22、24，有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定。例如作為絕緣膜21，可以使用氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物；作為絕緣膜23，可以使用不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物等。具體的說，作為絕緣膜21，可以使用氮化硅膜；作為埋入絕緣層22、24，可以使用氧化硅膜；作為絕緣膜23，可以使用HfAlOX。
此外，作為絕緣膜21、23及埋入絕緣層22、24的材質(zhì)，例如除了氧化硅膜外，還可以使用氮化硅膜等?；蛘?，作為絕緣膜21、23及埋入絕緣層22、24的材質(zhì)，例如可以使用HfO2、HfON、HfAlO、HfAlON、HfSiO、HfSiON、ZrO2、ZrON、ZrAlO、ZrAlON、ZrSiO、ZrSiON、Ta2O5、Y2O3、(Sr、Ba)TiO3、LaAlO3、SrBi2Ta2O9、Bi4Ti3O12、Pb(Zi、Ti)O3等的介電體。
這樣，能夠單獨設(shè)定多個場效應(yīng)型晶體管的閾值。例如，作為絕緣膜21、23及埋入絕緣層22、24，使用氮化硅膜時，P溝道場效應(yīng)型晶體管和N溝道場效應(yīng)型晶體管，都能夠使閾值向負(fù)方向移動。另外，作為絕緣膜21、23及埋入絕緣層22、24，使用HfAlOX時，伴隨著Al濃度的增加，P溝道場效應(yīng)型晶體管和N溝道場效應(yīng)型晶體管，都能夠使閾值向正方向移動。

因此，即使第2半導(dǎo)體層13的體區(qū)被固有或低濃度地?fù)诫s時，也能在同一個半導(dǎo)體基板11上混載閾值不同的場效應(yīng)型晶體管，能夠與場效應(yīng)型晶體管的閾值的高低無關(guān)，提高場效應(yīng)型晶體管的移動度，增大其接通電流。另外，由于可以降低第2半導(dǎo)體層13的雜質(zhì)濃度，所以將第2半導(dǎo)體層13厚膜化時，也能獲得陡峭的亞閾值，在第2半導(dǎo)體層13上形成場效應(yīng)型晶體管時，也能夠使各場效應(yīng)型晶體管的閾值最佳化，能夠減少起因于第2半導(dǎo)體層13的膜厚離差的特性離差，同時還能夠提高成品率，降低制造成本。
另外，為了控制場效應(yīng)型晶體管的閾值，可以通過前洗滌工序，使絕緣膜21、23及埋入絕緣層22、24具有負(fù)電荷或正電荷。在這里，使絕緣膜21、23及埋入絕緣層22、24具有負(fù)電荷時，可以在形成絕緣膜21、23及埋入絕緣層22、24之前，用含Al的氨+過氧化氫水洗滌第2半導(dǎo)體層13的背面?zhèn)?。另外，使絕緣膜21、23及埋入絕緣層22、24具有正電荷時，可以在形成絕緣膜21、23及埋入絕緣層22、24之前，用氟酸洗滌第2半導(dǎo)體層13的背面?zhèn)取?br> 然后，采用CMP或不使用掩模的蝕刻處理等方法，將絕緣膜21、23及埋入絕緣層22、24和支持體18薄膜化的同時，還將氧化防止膜作為阻擋層，阻止CMP產(chǎn)生的平坦化。接著，除去基底氧化膜14及氧化防止膜15，使第1區(qū)域R1及第2區(qū)域R2的第2半導(dǎo)體層13的表面露出。
接著，如圖8所示，進(jìn)行第2半導(dǎo)體層13的表面的熱氧化、ALD或CVD處理，從而在第1區(qū)域R1及第2區(qū)域R2的第2半導(dǎo)體層13的表面，分別形成柵極絕緣膜25a、25b。然后，采用CVD等方法，在形成柵極絕緣膜25a、25b的第2半導(dǎo)體層13上，形成多晶硅層、硅氧化物層或金屬層。然后，使用圖刻蝕術(shù)及蝕刻技術(shù)，在多晶硅層、硅氧化物層或金屬層上布圖，從而在柵極絕緣膜25a、25b上，分別形成柵電極26a、26b。
接著，將柵電極26a、26b作為掩模，向第2半導(dǎo)體層13內(nèi)離子注入As、P、B等雜質(zhì)，從而形成分別配置在柵電極26a、26b的兩側(cè)、由低濃度雜質(zhì)注入層構(gòu)成的LDD層。然后，采用CVD等方法，在形成LDD層的第2半導(dǎo)體層13上，形成絕緣層，使用RIE等各向異性蝕刻，對絕緣層進(jìn)行不使用掩模的蝕刻，從而在柵電極26a、26b的側(cè)壁，分別形成側(cè)壁27a、27b。然后，將柵電極26a、26b及側(cè)壁27a、27b作為掩模，向第2半導(dǎo)體層13內(nèi)離子注入As、P、B等雜質(zhì)，從而在第2半導(dǎo)體層13上形成分別配置在側(cè)壁27a、27b的兩側(cè)、由高濃度雜質(zhì)注入層構(gòu)成的源極層28a、28b及漏極層29a、29b。
這樣，能夠減少第2半導(dǎo)體層13的缺陷的發(fā)生，能夠在埋入絕緣層22、24上配置第2半導(dǎo)體層13，可以在抑制成本增加的基礎(chǔ)上，還能夠形成閾值互不相同的SOI晶體管。
(2)第2實施方式圖9(a)～圖16(a)是表示本發(fā)明的第2實施方式涉及的半導(dǎo)體裝置的制造方法的俯視圖，圖9(b)～圖16(b)是分別用圖9(a)～圖16(a)的A21-A21’～A28-A28’線切斷的剖面圖，圖9(c)～圖16(c)是分別用圖9(a)～圖16(a)的B21-B21’～B28-B28’線切斷的剖面圖。
在圖9中，在半導(dǎo)體基板131上外延生長地依次層疊半導(dǎo)體層151、133、152、135。在這里，半導(dǎo)體層151、152能夠使用蝕刻速度比半導(dǎo)體基板131及半導(dǎo)體層133、135大的材質(zhì)。特別是半導(dǎo)體基板131為單結(jié)晶Si時，作為半導(dǎo)體層151、152，最好使用SiGe；作為半導(dǎo)體層133、135，最好使用Si。
然后，采用半導(dǎo)體層135的熱氧化或CVD等方法，在半導(dǎo)體層135的表面形成基底氧化膜153。再然后，通過CVD等方法，在基底氧化膜153的整個面上，形成氧化防止膜154。
接著，如圖10所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在氧化防止膜154、基底氧化膜153、半導(dǎo)體層135、152、133、151上布圖，從而形成使半導(dǎo)體基板131露出的同時，還沿著規(guī)定的方向，形成將半導(dǎo)體層135、152、133、151分?jǐn)喑傻?區(qū)域R11及第2區(qū)域R12的槽136。
接著，如圖11所示，采用CVD等方法，在半導(dǎo)體基板131的整個面上形成埋入槽136內(nèi)、在半導(dǎo)體基板131上支持半導(dǎo)體層133、135的支持體156。此外，作為支持體156的材質(zhì)，能夠使用氧化硅膜等絕緣體。
再接著，如圖12所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在第1區(qū)域R11的氧化防止膜154、基底氧化膜153、半導(dǎo)體層135、152、133、151上布圖，從而沿著與槽136正交的方向，形成使第1區(qū)域R11的半導(dǎo)體層151、152露出的槽138。
接著，如圖13所示，通過槽138做媒介，使蝕刻氣體或蝕刻液與半導(dǎo)體層151、152接觸，從而蝕刻除去第1區(qū)域R11的半導(dǎo)體層151、152，在第1區(qū)域R11的半導(dǎo)體基板131和半導(dǎo)體層133之間形成空洞部157a的同時，還在半導(dǎo)體層133、135之間形成空洞部157b。
再接著，如圖14所示，采用CVD等方法，在第1區(qū)域R11的半導(dǎo)體基板131和半導(dǎo)體層133、135之間的空洞部157a、157b內(nèi)及槽138內(nèi)的上下面，形成埋入絕緣層158。在這里，在空洞部中，表示出用2個絕緣膜埋入的例子，但是只有1層也行。在圖14中，形成空洞部的埋入絕緣層157、158后，采用CMP處理及不使用掩模的蝕刻處理，除去在半導(dǎo)體整個表面上積蓄的埋入絕緣層157、158。
接著，如圖15所示，對于半導(dǎo)體基板131上的第2區(qū)域R12，進(jìn)行和圖12～圖14同樣的處理，從而在第2區(qū)域R12的半導(dǎo)體基板131和半導(dǎo)體層133、135之間的上下面，形成絕緣膜159。然后，通過絕緣膜159做媒介，在第2區(qū)域R12的半導(dǎo)體基板131和半導(dǎo)體層133、135之間，埋入埋入絕緣層160的同時，在第2區(qū)域R12的半導(dǎo)體層133、135的兩端部的槽中，埋入埋入絕緣層160。在這里，絕緣膜157、159或埋入絕緣層158、160，最好使有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定。例如作為絕緣膜157，可以使用氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物；作為絕緣膜159，可以使用不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物等。具體的說，作為絕緣膜157，可以使用HfOX；作為埋入絕緣層158、160，可以使用氧化硅膜；作為絕緣膜159，可以使用HfAlOX。
然后，采用CMP或不使用掩模的蝕刻等方法，將絕緣膜157、159、埋入絕緣層158、160及支持體156薄膜化的同時，除去氧化防止膜154及基底氧化膜153，從而使第1區(qū)域R11及第2區(qū)域R12的半導(dǎo)體層135的表面露出。在這里，用適當(dāng)?shù)募铀倌?，離子注入適當(dāng)?shù)脑仉x子，選擇性地將摻雜劑倒入半導(dǎo)體層133，采用退火處理使摻雜劑電氣活性化。
接著，如圖16所示，進(jìn)行半導(dǎo)體層135的表面的熱氧化、ALD或CVD處理，從而在第1區(qū)域R11及第2區(qū)域R12的半導(dǎo)體層135的表面，分別形成柵極絕緣膜161a、161b。然后，采用CVD等方法，在形成柵極絕緣膜161a、161b的半導(dǎo)體層135上，形成多晶硅層、硅氧化物層或金屬層。然后，使用圖刻蝕術(shù)及蝕刻技術(shù)，在多晶硅層、硅氧化物層或金屬層上布圖，從而在柵極絕緣膜161a、161b上，分別形成柵電極162a、162b。接著，將柵電極162a、162b作為掩模，向半導(dǎo)體層135內(nèi)離子注入As、P、B等雜質(zhì)，從而在半導(dǎo)體層135上形成分別配置在柵電極162a、162b的兩側(cè)、由低濃度雜質(zhì)注入層構(gòu)成的LDD層。然后，采用CVD等方法，在形成LDD層的半導(dǎo)體層135上，形成絕緣層，再使用RIE等各向異性蝕刻，對絕緣層進(jìn)行不使用掩模的蝕刻，從而在柵電極162a、162b的側(cè)壁，分別形成側(cè)壁163a、163b。
然后，將柵電極162a、162b作為掩模，向半導(dǎo)體層135內(nèi)離子注入As、P、B、BF2等雜質(zhì)，從而在半導(dǎo)體層135上形成分別夾住柵電極162a、162b地配置的源極層164a、164b及漏極層165a、165b。
這樣，能夠?qū)雽?dǎo)體層133作為背柵電極使用，能夠不受柵電極142和源接觸及漏接觸等的配置的制約，用背柵電極控制場效應(yīng)型晶體管的有源區(qū)域的電位。因此，能夠抑制制造工藝的復(fù)雜化，能夠利用背柵電極動態(tài)控制場效應(yīng)型晶體管的閾值。另外，將所述背柵電極和柵電極連接時，能夠提高亞閾值區(qū)域的漏電流的上升特性，還能夠緩和漏極層165a、165b側(cè)的溝道端的電場。因此，能夠使晶體管在低電壓下動作，減少斷開時的泄漏電流，降低動作時及待機(jī)時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高耐壓化。
(3)第3實施方式圖17(a)～圖26(a)是表示本發(fā)明的第3實施方式涉及的半導(dǎo)體裝置的制造方法的俯視圖，圖17(b)～圖26(b)是分別用圖17(a)～圖26(a)的A31-A31’～A40-A40’線切斷的剖面圖，圖17(c)～圖26(c)是分別用圖17(a)～圖26(a)的B31-B31’～B40-B40’線切斷的剖面圖。
在圖17中，在半導(dǎo)體基板211上外延生長形成第1半導(dǎo)體層212，在第1半導(dǎo)體層212上外延生長形成第2半導(dǎo)體層213。此外，第1半導(dǎo)體層212能夠使用蝕刻速度比半導(dǎo)體基板211及第2半導(dǎo)體層213大的材質(zhì)，作為半導(dǎo)體基板211、第1半導(dǎo)體層212及第2半導(dǎo)體層213的材質(zhì)，例如可以使用從Si、Ge、SiGe、SiC、SiSn、PbS、GaAS、InP、GaP、GaN或ZnSe等中選擇的組合。特別是半導(dǎo)體基板211為Si時，作為第1半導(dǎo)體層212，最好使用SiGe；作為第2半導(dǎo)體層213，最好使用Si。這樣，可以取得第1半導(dǎo)體層212和第2半導(dǎo)體層213之間的晶格整合，能夠確保第1半導(dǎo)體層212和第2半導(dǎo)體層213之間的選擇比。
另外，作為第1半導(dǎo)體層212，除了單結(jié)晶半導(dǎo)體層外，還可以使用多結(jié)晶半導(dǎo)體層、非晶形半導(dǎo)體層或多孔質(zhì)半導(dǎo)體層。另外，還可以取代第1半導(dǎo)體層212，使用能夠外延生長形成單結(jié)晶半導(dǎo)體層的r-氧化鋁等的金屬氧化膜。另外，第1半導(dǎo)體層212及第2半導(dǎo)體層213的膜厚，例如可以定為1～200nm左右。
然后，采用第2半導(dǎo)體層213的熱氧化，在第2半導(dǎo)體層213的表面形成基底氧化膜214。再然后，通過CVD等方法，在基底氧化膜214上的整個面上，形成氧化防止膜215。此外，作為防氧化表面保護(hù)膜215，例如可以使用氮化硅膜，除了能夠使其作為氧化防止膜發(fā)揮作用外，還能夠作為采用CMP(化學(xué)性機(jī)械性研磨)進(jìn)行平坦化工藝中的阻擋層發(fā)揮作用。
接著，如圖18所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在氧化防止膜215、基底氧化膜214、第2半導(dǎo)體層213及第1半導(dǎo)體層212上布圖，從而形成使半導(dǎo)體基板211的一部分露出的槽216。此外，使半導(dǎo)體基板211的一部分露出時，既可以在半導(dǎo)體基板211的表面阻擋蝕刻，也可以過度蝕刻半導(dǎo)體基板211后，在半導(dǎo)體基板11上形成凹部。另外，槽216的配置位置，能夠使第2半導(dǎo)體層213的元件分離區(qū)域的一部分對應(yīng)。
接著，如圖19所示，采用有選擇的外延或CVD法，在第1半導(dǎo)體層212及第2半導(dǎo)體層213的側(cè)壁形成引出頭層217。在這里，作為引出頭層217，可以使用硅膜等。然后，在第1半導(dǎo)體層212及第2半導(dǎo)體層213的側(cè)壁形成引出頭層217的狀態(tài)下，將第1半導(dǎo)體層212及第2半導(dǎo)體層213的一部分熱氧化。
在這里，形成引出頭層217后，實施第1半導(dǎo)體層212及第2半導(dǎo)體層213的熱氧化，能夠抑制第1半導(dǎo)體層212包含的成分向外方擴(kuò)散，還能夠至少在第2半導(dǎo)體層213的側(cè)壁形成界面基準(zhǔn)位較少的半導(dǎo)體/氧化膜界面。同時，能夠防止第1半導(dǎo)體層212包含的成分污染周圍。
接著，如圖20所示，采用CVD等方法，形成埋入槽216內(nèi)的支持體218，以便覆蓋半導(dǎo)體基板211上的整個面。此外，支持體218也可以在槽216內(nèi)的第1半導(dǎo)體層212及第2半導(dǎo)體層213的側(cè)壁上形成，在半導(dǎo)體基板211上支持第2半導(dǎo)體層213。在這里，覆蓋半導(dǎo)體基板211的整體地形成的支持體218，需要抑制第2半導(dǎo)體層213的撓曲等，在保持平坦性的狀態(tài)下支持第2半導(dǎo)體層213。因此，為了確保其機(jī)械強(qiáng)度，最好成為比最小元件分離寬度厚的膜厚。另外，作為支持體218的材質(zhì)，能夠使用氧化硅膜等元件分離絕緣體。
接著，如圖21所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在支持體218、氧化防止膜215、基底氧化膜214、第2半導(dǎo)體層213及第1半導(dǎo)體層212上布圖，從而形成使第1半導(dǎo)體層212的一部分露出的槽219。在這里，槽219的配置位置，能夠使第2半導(dǎo)體層213的元件分離區(qū)域的一部分對應(yīng)。
此外，使第1半導(dǎo)體層212的一部分露出時，既可以用第1半導(dǎo)體層212的表面阻擋蝕刻，也可以過度蝕刻第1半導(dǎo)體層212后，在第1半導(dǎo)體層212上形成凹部?；蛘?，還可以使槽219內(nèi)的第1半導(dǎo)體層212貫通后，使半導(dǎo)體基板211的表面露出。在這里，在中途停止蝕刻第1半導(dǎo)體層212后，能夠防止槽219內(nèi)的半導(dǎo)體基板211的表面露出。因此，在蝕刻除去第1半導(dǎo)體層212之際，可以減少槽219內(nèi)的半導(dǎo)體基板211在蝕刻液或蝕刻氣體中的曝露時間，能夠抑制過度蝕刻槽219內(nèi)的半導(dǎo)體基板211。
接著，如圖22所示，通過槽219做媒介，使蝕刻氣體或蝕刻液與第1半導(dǎo)體層212接觸，從而蝕刻除去第1半導(dǎo)體層212，在半導(dǎo)體基板211和第2半導(dǎo)體層213之間形成空洞部220。
在這里，在槽216內(nèi)設(shè)置支持體218后，即使除去了第1半導(dǎo)體層212時，也能夠在半導(dǎo)體基板211上支持第2半導(dǎo)體層213，同時，在槽216之外另行設(shè)置槽219后，可以使蝕刻氣體或蝕刻液與第2半導(dǎo)體層213下的第1半導(dǎo)體層212接觸。因此，能夠不損壞第2半導(dǎo)體層213的質(zhì)量地將第2半導(dǎo)體層213和半導(dǎo)體基板211之間絕緣。
此外，半導(dǎo)體基板211及第2半導(dǎo)體層213是Si、第1半導(dǎo)體層212是SiGe時，作為第1半導(dǎo)體層212的蝕刻液，最好使用氟化硝酸(氟酸、硝酸、水的混合液)。這樣，能夠抑制過度蝕刻半導(dǎo)體基板211及第2半導(dǎo)體層213，能夠除去第1半導(dǎo)體層212。另外，作為第1半導(dǎo)體層212的蝕刻液，還可以使用氟化硝酸+過氧化氫水、氨+過氧化氫水或氟化醋酸+過氧化氫水等。

另外，在蝕刻除去第1半導(dǎo)體層212之前，既可以采用陽極氧化等方法，使第1半導(dǎo)體層212多孔質(zhì)化，也可以向第1半導(dǎo)體層212注入離子，從而將第1半導(dǎo)體層212非晶形化，作為半導(dǎo)體基板211，還可以使用P型半導(dǎo)體基板。這樣，可以增大第1半導(dǎo)體層212的蝕刻速度，擴(kuò)大第1半導(dǎo)體層212的蝕刻面積。
接著，如圖23所示，采用CVD等方法，在半導(dǎo)體基板211和第2半導(dǎo)體層213之間的空洞部220內(nèi)的上下面，形成絕緣膜221。接著，如圖24所示，采用CVD等方法，在形成絕緣膜221的空洞部220及槽219內(nèi)，形成埋入絕緣層222。此外，作為絕緣膜221及埋入絕緣層222的材質(zhì)，例如除了氧化硅膜外，還可以使用氮化硅膜等。或者，作為絕緣膜221及埋入絕緣層222的材質(zhì)，例如可以使用HfO2、HfON、HfAlO、HfAlON、HfSiO、HfSiON、ZrO2、ZrON、ZrAlO、ZrAlON、ZrSiO、ZrSiON、Ta2O5、Y2O3、(Sr、Ba)TiO3、LaAlO3、SrBi2Ta2O9、Bi4Ti3O12、Pb(Zi、Ti)O3等的介電體。例如作為絕緣膜221，可以使用氮化硅膜；作為埋入絕緣層222，可以使用氧化硅膜。
這樣，能夠控制絕緣膜221及埋入絕緣層224的固定電荷，能夠從第2半導(dǎo)體層213的背面?zhèn)瓤刂茍鲂?yīng)型晶體管的閾值。例如，作為絕緣膜221及埋入絕緣層224，使用氮化硅膜時，P溝道場效應(yīng)型晶體管和N溝道場效應(yīng)型晶體管，都能夠使閾值向負(fù)方向移動。另外，作為絕緣膜221及埋入絕緣層222，使用HfAlOX時，伴隨著Al濃度的增加，P溝道場效應(yīng)型晶體管和N溝道場效應(yīng)型晶體管，都能夠使閾值向正方向移動。
因此，即使第2半導(dǎo)體層213的體區(qū)被固有或低濃度地?fù)诫s固定時，也能夠利用所述絕緣膜221和埋入絕緣層224的固定電荷，使場效應(yīng)型晶體管的閾值變化數(shù)伏特左右。因此能夠與閾值電壓的高低無關(guān)，提高場效應(yīng)型晶體管的移動度，增大其接通電流。另外，由于可以降低第2半導(dǎo)體層213的雜質(zhì)濃度，所以在短溝道效應(yīng)容許的范圍內(nèi)將第2半導(dǎo)體層213厚膜化時，也能獲得陡峭的亞閾值，在第2半導(dǎo)體層213上形成場效應(yīng)型晶體管時，也能夠減少特性離差，同時還能夠提高成品率，降低制造成本。
另外，為了控制場效應(yīng)型晶體管的閾值，可以通過前洗滌工序，使絕緣膜221及埋入絕緣層222具有負(fù)電荷或正電荷。在這里，使絕緣膜221及埋入絕緣層222具有負(fù)電荷時，可以在形成絕緣膜221及埋入絕緣層222之前，用含Al的氨+過氧化氫水洗滌第2半導(dǎo)體層213的背面?zhèn)?。另外，使絕緣膜221及埋入絕緣層222具有正電荷時，可以在形成絕緣膜221及埋入絕緣層222之前，用氟酸洗滌第2半導(dǎo)體層213的背面?zhèn)取?br> 接著，如圖25所示，采用CMP或不使用掩模的蝕刻處理等方法，將絕緣膜221及埋入絕緣層222和支持體218薄膜化的同時，還將氧化防止膜作為阻擋層，阻止CMP產(chǎn)生的平坦化。再接著，除去基底氧化膜214及氧化防止膜215，使第2半導(dǎo)體層213的表面露出。
接著，如圖26所示，進(jìn)行第2半導(dǎo)體層213的表面的熱氧化、ALD或CVD處理，從而在第2半導(dǎo)體層213的表面，形成柵極絕緣膜23。然后，采用CVD等方法，在形成柵極絕緣膜23的第2半導(dǎo)體層213上，形成多晶硅層、硅氧化物層或金屬層。然后，使用圖刻蝕術(shù)及蝕刻技術(shù)，在多晶硅層、硅氧化物層或金屬層上布圖，從而在第2半導(dǎo)體層213上形成柵電極224。
接著，將柵電極224作為掩模，向第2半導(dǎo)體層213內(nèi)離子注入As、P、B等雜質(zhì)，從而在第2半導(dǎo)體層213上形成分別配置在柵電極224的兩側(cè)、由低濃度雜質(zhì)注入層構(gòu)成的LDD層。然后，采用CVD等方法，在形成LDD層的第2半導(dǎo)體層213上，形成絕緣層，再使用RTE等各向異性蝕刻，對絕緣層進(jìn)行不使用掩模的蝕刻，從而在柵電極224的側(cè)壁，分別形成側(cè)壁225。然后，將柵電極224及側(cè)壁225作為掩模，向第2半導(dǎo)體層213內(nèi)離子注入As、P、B等雜質(zhì)，從而在第2半導(dǎo)體層213上形成分別配置在側(cè)壁225的兩側(cè)、由高濃度雜質(zhì)注入層構(gòu)成的源極層226a及漏極層226b。

接著，采用CVD等方法，在柵電極224上堆積層間絕緣層232。然后，在層間絕緣層232上形成埋入層間絕緣層232、分別與源極層226a、漏極層226b及柵電極224連接的源極接觸電極233a、漏極接觸電極233b及柵極接觸電極233c。
這樣，能夠減少第2半導(dǎo)體層213的缺陷的發(fā)生，能夠在絕緣膜221上配置第2半導(dǎo)體層213，可以在抑制成本增加的基礎(chǔ)上，還能夠形成SOI晶體管。
此外，埋入絕緣層222和柵極絕緣膜224，最好使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定。例如作為柵極絕緣膜224，可以使用氧化硅膜或氮化硅膜；作為埋入絕緣層222，可以使用氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的Hf氧化物、不含Al的Zr氧化物等。
這樣，能夠確保柵極絕緣膜224和溝道的界面的平坦性，降低界面基準(zhǔn)密度，同時還能夠在溝道區(qū)域的第2半導(dǎo)體層213薄膜化時，降低雜質(zhì)濃度，控制場效應(yīng)型晶體管的閾值。因此，能夠抑制載流子遷移率的劣化，抑制晶體管特性的離差，得到陡峭的亞閾值，減少動作時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高速化。
(4)第4實施方式圖27(a)～圖35(a)是表示本發(fā)明的第4實施方式涉及的半導(dǎo)體裝置的制造方法的俯視圖，圖27(b)～圖35(b)是分別用圖27(a)～圖35(a)的A41-A41’～A49-A49’線切斷的剖面圖，圖27(c)～圖35(c)是分別用圖27(a)～圖35(a)的B41-B41’～B49-B49’線切斷的剖面圖。
在圖27中，在半導(dǎo)體基板331上外延生長地依次層疊半導(dǎo)體層351、333、352、335。在這里，半導(dǎo)體層351、352能夠使用蝕刻速度比半導(dǎo)體基板331及半導(dǎo)體層333、335大的材質(zhì)。特別是半導(dǎo)體基板331為Si時，作為半導(dǎo)體層351、352，最好使用SiGe；作為半導(dǎo)體層333、335，最好使用Si。
然后，采用半導(dǎo)體層335的熱氧化或CVD等方法，在半導(dǎo)體層335的表面形成基底氧化膜353。再然后，通過CVD等方法，在基底氧化膜353的整個面上，形成氧化防止膜354。
接著，如圖28所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在氧化防止膜354、基底氧化膜353、半導(dǎo)體層335、352、333、351上布圖，從而形成沿著規(guī)定的方向使半導(dǎo)體基板331露出的槽336。進(jìn)而，使用圖刻蝕術(shù)及蝕刻技術(shù)，在氧化防止膜354、基底氧化膜353、半導(dǎo)體層335、352上布圖，從而形成與槽336重疊配置的、寬度比槽336大的露出半導(dǎo)體基板333的槽337。
接著，如圖29所示，采用CVD等方法，在半導(dǎo)體基板131的整個面上形成埋入槽336、337內(nèi)、在半導(dǎo)體基板331上支持半導(dǎo)體層333、335的支持體356。此外，作為支持體356的材質(zhì)，能夠使用氧化硅膜等絕緣體。
再接著，如圖30所示，使用圖刻蝕術(shù)及蝕刻技術(shù)，在氧化防止膜354、基底氧化膜353、半導(dǎo)體層335、352、333、351上布圖，從而沿著與槽336正交的方向，形成使半導(dǎo)體層331露出的槽338。
接著，如圖31所示，通過槽338做媒介，使蝕刻氣體或蝕刻液與半導(dǎo)體層351、352接觸，從而蝕刻除去半導(dǎo)體層351、352，在半導(dǎo)體基板331和半導(dǎo)體層333之間形成空洞部357a的同時，還在半導(dǎo)體層333、335之間形成空洞部357b。
然后，如圖32所示，采用熱氧化及CVD等方法，在半導(dǎo)體基板331和半導(dǎo)體層333、335之間的空洞部357a、357b內(nèi)的上下面，形成絕緣膜334。再然后，如圖33所示，采用CVD等方法，在形成絕緣膜334的空洞部357a、357b及槽338內(nèi)，形成埋入絕緣層345。在這里，用適當(dāng)?shù)募铀倌?，離子注入適當(dāng)?shù)脑仉x子，選擇性地將摻雜劑倒入半導(dǎo)體層333，采用退火處理，使摻雜劑電氣活性化。

然后，如圖34所示，采用CMP或不使用掩模的蝕刻等方法，將絕緣膜334、埋入絕緣層345及支持體356薄膜化的同時，除去氧化防止膜354及基底氧化膜353，從而使半導(dǎo)體層335的表面露出。用上述圖33進(jìn)行的離子注入，也可以取代圖33，在圖34中進(jìn)行。
接著，如圖35所示，進(jìn)行半導(dǎo)體層335的表面的熱氧化、ALD或CVD處理，從而在半導(dǎo)體層335的表面，形成柵極絕緣膜341。然后，采用CVD等方法，在形成柵極絕緣膜341的半導(dǎo)體層335上，形成多晶硅層、硅氧化物層或金屬層。再然后，使用圖刻蝕術(shù)及蝕刻技術(shù)，在多晶硅層、硅氧化物層或金屬層上布圖，從而在半導(dǎo)體層335上形成柵電極342。
接著，將柵電極342作為掩模，向半導(dǎo)體層335內(nèi)離子注入As、P、B等雜質(zhì)，從而在半導(dǎo)體層335上形成夾住柵電極342地配置的源極層343a及漏極層343b。
再接著，采用CVD等方法，在柵電極342上堆積層間絕緣層344。然后，在層間絕緣層344上形成埋入層間絕緣層344及支持體356、與半導(dǎo)體層333連接的背柵電極接觸電極245a的同時，還在層間絕緣層344上形成埋入層間絕緣層344、分別與源極層343a、漏極層343b連接的源極接觸電極346a及漏極接觸電極246b。
這樣，能夠?qū)雽?dǎo)體層333作為背柵電極使用，能夠不受柵電極342和源接觸電極346a及漏極接觸電極246b等的配置的制約，用背柵電極控制場效應(yīng)型晶體管的有源區(qū)域的電位。因此，能夠抑制制造工藝的復(fù)雜化，能夠利用背柵電極動態(tài)控制場效應(yīng)型晶體管的閾值。另外，將背柵電極333和柵電極342連接時，能夠使亞閾值區(qū)域的漏電流的上升特性陡峭。因此，能夠使晶體管在低電壓下動作，減少斷開時的泄漏電流，降低動作時及待機(jī)時的耗電量，實現(xiàn)場效應(yīng)型晶體管的高耐壓化。
此外，埋入絕緣層345和柵極絕緣膜341，最好使其有效功能函數(shù)或固定電荷量中的至少一個互不相同地設(shè)定。例如作為柵極絕緣膜341，可以使用氧化硅膜或氮化硅膜；作為埋入絕緣層345，可以使用氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的Hf氧化物、不含Al的Zr氧化物等。
這樣，即使半導(dǎo)體層335的體區(qū)被固有或低濃度地?fù)诫s時，也能通過柵極絕緣膜341和埋入絕緣層345的組合，使場效應(yīng)型晶體管的閾值發(fā)生數(shù)伏特的變化。因此，能夠與閾值電壓的高低無關(guān)，降低半導(dǎo)體層335的摻雜劑的濃度，提高場效應(yīng)型晶體管的移動度，增大其接通電流。另外，由于可以降低半導(dǎo)體層335的雜質(zhì)濃度，所以在短溝道效應(yīng)容許的范圍內(nèi)將半導(dǎo)體層厚膜化時，也能獲得陡峭的亞閾值，減少特性離差，同時還能夠提高成品率，降低制造成本。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層，該半導(dǎo)體層在半導(dǎo)體基板上外延生長而形成；第1埋入絕緣層，該層埋入所述半導(dǎo)體基板與所述半導(dǎo)體層之間的第1區(qū)域；以及第2埋入絕緣層，該層埋入所述半導(dǎo)體基板與所述半導(dǎo)體層之間的第2區(qū)域，所述第1埋入絕緣層與所述第2埋入絕緣層間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第1埋入絕緣層或所述第2埋入絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
3.一種半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層，該半導(dǎo)體層在第1及第2絕緣層上形成；第1背柵電極，該第1背柵電極介有所述第1絕緣層而配置在所述半導(dǎo)體層下；第2背柵電極，該第2背柵電極介有所述第2絕緣層而配置在所述半導(dǎo)體層下；第1柵電極，該第1柵電極形成在所述第1絕緣層上的半導(dǎo)體層上；以及第2柵電極，該第2柵電極形成在所述第2絕緣層上的半導(dǎo)體層上，第1及第2絕緣層間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于所述第1絕緣層或所述第2絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的氧化硅膜、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
5.如權(quán)利要求3或4所述的半導(dǎo)體裝置，其特征在于還具備分別將所述第1及第2柵電極與所述第1及第2背柵電極電連接的布線層。
6.一種半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上形成第1半導(dǎo)體層的工序；在所述1半導(dǎo)體層上形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部在貫通所述第1半導(dǎo)體層及第2半導(dǎo)體層使所述半導(dǎo)體基板露出的同時，還將所述第1半導(dǎo)體層及第2半導(dǎo)體層分?jǐn)喑傻?及第2區(qū)域；形成支持體的工序，該支持體經(jīng)所述第1露出部，在所述半導(dǎo)體基板上支持所述第2半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1區(qū)域的第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成第1空洞部的工序，該工序中通過所述第2露出部，選擇性地蝕刻所述第1區(qū)域的第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下，形成除去了所述第1區(qū)域的第1半導(dǎo)體層的第1空洞部；形成埋入所述第1空洞部內(nèi)的第1埋入絕緣層的工序；形成第3露出部的工序，該第3露出部使所述第2區(qū)域的第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成第2空洞部的工序，該工序中通過所述第3露出部，選擇性地蝕刻所述第2區(qū)域的第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下，形成除去了所述第2區(qū)域的第1半導(dǎo)體層的第2空洞部；以及形成埋入所述第2空洞部內(nèi)的第2埋入絕緣層的工序，所述第1埋入絕緣層和所述第2埋入絕緣層間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
7.一種半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上，形成第1半導(dǎo)體層的工序；在所述第1半導(dǎo)體層上，形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層工序；在所述第2半導(dǎo)體層上，形成具有與所述第1半導(dǎo)體層同一組成的第3半導(dǎo)體層的工序；在所述第3半導(dǎo)體層上，形成具有與所述第2半導(dǎo)體層同一組成的第4半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部在貫通所述第1～第4半導(dǎo)體層使所述半導(dǎo)體基板露出的同時，還將所述第1半導(dǎo)體層～第4半導(dǎo)體層分?jǐn)喑傻?及第2區(qū)域；形成支持體的工序，該支持體通過所述第1露出部，在所述半導(dǎo)體基板上支持所述第2及第4半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1區(qū)域的第1及第3半導(dǎo)體層的至少一部分，從所述第2及第4半導(dǎo)體層露出；形成第1及第2空洞部的工序，該工序中通過所述第2露出部，選擇性地蝕刻所述第1及第3半導(dǎo)體層，從而形成分別除去了所述第1區(qū)域的第1及第3半導(dǎo)體層的第1及第2空洞部；形成分別埋入所述第1及第2空洞部內(nèi)的第1埋入絕緣層的工序；形成第3露出部的工序，該第3露出部使所述第2區(qū)域的第1及第3半導(dǎo)體層的至少一部分，從所述第2及第4半導(dǎo)體層露出；形成第3及第4空洞部的工序，該工序中通過所述第3露出部，選擇性地蝕刻第1及第3半導(dǎo)體層，從而形成分別除去了所述第2區(qū)域的第1及第3半導(dǎo)體層的第3及第4空洞部；以及形成分別埋入所述第3及第4空洞部內(nèi)的第2埋入絕緣層的工序，所述第1埋入絕緣層和所述第2埋入絕緣層間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述第1或第2埋入絕緣層之前，用含Al的氨·過氧化氫水洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 9.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述第1或第2埋入絕緣層之前，用氟酸洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 10.如權(quán)利要求7～9任一項所述的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體基板及所述第2及第4半導(dǎo)體層是單結(jié)晶Si，所述第1及第3半導(dǎo)體層是單結(jié)晶SiGe。
11.一種半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層，該半導(dǎo)體層在半導(dǎo)體基板上外延生長后形成；埋入絕緣層，該埋入絕緣層埋入所述半導(dǎo)體基板與所述半導(dǎo)體層之間；柵電極，該柵電極隔著柵極絕緣膜而形成在所述半導(dǎo)體層上；以及源/漏層，該源/漏層形成在所述半導(dǎo)體層上，分別配置在所述柵電極的側(cè)面，所述埋入絕緣層與所述柵極絕緣膜間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于所述柵極絕緣膜，由氧化硅膜或氮氧化硅膜構(gòu)成；所述埋入絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
13.一種半導(dǎo)體裝置，其特征在于具備半導(dǎo)體層，該半導(dǎo)體層形成在絕緣層上；背柵電極，該背柵電極介有所述絕緣層而配置在所述半導(dǎo)體層下；柵電極，該柵電極形成在所述半導(dǎo)體層上；以及源/漏層，該源/漏層形成在所述半導(dǎo)體層上，并分別配置在所述柵電極的側(cè)面，所述絕緣層與所述柵極絕緣膜間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
14.如權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于所述柵極絕緣膜，由氧化硅膜或氮氧化硅膜構(gòu)成；所述絕緣層，由氮化硅膜、含Al的氧化硅膜、含Al的Hf氧化物、含Al的Zr氧化物、不含Al的Hf氧化物或不含Al的Zr氧化物構(gòu)成。
15.如權(quán)利要求13或14所述的半導(dǎo)體裝置，其特征在于還具備將所述柵電極與所述背柵電極電連接的布線層。
16.一種半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上形成第1半導(dǎo)體層的工序；在所述1半導(dǎo)體層上形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部貫通所述第1半導(dǎo)體層及第2半導(dǎo)體層，使所述半導(dǎo)體基板露出；形成支持體的工序，該支持體通過所述第1露出部，在所述半導(dǎo)體基板上支持所述第2半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成空洞部的工序，該工序中通過所述第2露出部，選擇性地蝕刻所述第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下，形成除去了所述第1半導(dǎo)體層的空洞部；形成埋入所述空洞部內(nèi)的埋入絕緣層的工序；在所述第2半導(dǎo)體層的表面，形成柵極絕緣膜的工序；以及隔著所述柵極絕緣膜，形成配置在所述第2半導(dǎo)體層上的柵電極的工序，所述埋入絕緣層與所述柵極絕緣膜間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
17.一種半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上，形成第1半導(dǎo)體層的工序；在所述第1半導(dǎo)體層上，形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層工序；形成第1露出部的工序，該第1露出部貫通所述第1半導(dǎo)體層及第2半導(dǎo)體層，使所述半導(dǎo)體基板露出；形成支持體的工序，該支持體通過所述第1露出部，在所述半導(dǎo)體基板上支持所述第2半導(dǎo)體層；形成第2露出部的工序，該第2露出部使所述第1半導(dǎo)體層的一部分，從所述第2半導(dǎo)體層露出；形成空洞部的工序，該工序中通過所述第2露出部，選擇性地蝕刻所述第1半導(dǎo)體層，從而在所述第2半導(dǎo)體層之下形成除去了所述第1半導(dǎo)體層的空洞部；在所述空洞部的上下面，形成絕緣膜的工序；被所述絕緣膜上下夾著地形成埋入所述空洞部內(nèi)的埋入背柵電極的工序；在所述第2半導(dǎo)體層的表面，形成柵極絕緣膜的工序；以及隔著所述柵極絕緣膜，形成配置在所述第2半導(dǎo)體層上的柵電極的工序；所述絕緣層與所述柵極絕緣膜間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
18.如權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述空洞部的上下面的絕緣層之前，用含Al的氨·過氧化氫水洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 19.如權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述埋入絕緣層之前，用氟酸洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 20.一種半導(dǎo)體裝置的制造方法，其特征在于，具備在半導(dǎo)體基板上，形成第1半導(dǎo)體層的工序；在所述第1半導(dǎo)體層上，形成蝕刻速度比所述第1半導(dǎo)體層小的第2半導(dǎo)體層工序；在所述第2半導(dǎo)體層上，形成具有與所述第1半導(dǎo)體層同一組成的第3半導(dǎo)體層的工序；在所述第3半導(dǎo)體層上，形成具有與所述第2半導(dǎo)體層同一組成的第4半導(dǎo)體層的工序；形成第1露出部的工序，該第1露出部貫通所述第1～第4半導(dǎo)體層，使所述半導(dǎo)體基板露出；形成支持體的工序，該支持體形成在所述第1露出部，在所述半導(dǎo)體基板上支持所述第2及第4半導(dǎo)體層；形成第2露出部的工序，該第2露出部使形成有所述支持體的所述第1及第3半導(dǎo)體層的至少一部分，從所述第2及第4半導(dǎo)體層露出；形成第1及第2空洞部的工序，該工序中通過所述第2露出部，選擇性地蝕刻所述第1及第3半導(dǎo)體層，從而形成分別除去了所述第1及第3半導(dǎo)體層的第1及第2空洞部；形成分別埋入所述第1及第2空洞部內(nèi)的埋入絕緣層的工序；在所述第4半導(dǎo)體層的表面，形成柵極絕緣膜的工序；以及隔著所述柵極絕緣膜，形成配置在所述第4半導(dǎo)體層上的柵電極的工序，所述埋入絕緣層與所述柵極絕緣膜間，有效功能函數(shù)或固定電荷量中的至少一個互不相同。
21.如權(quán)利要求20所述的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述埋入絕緣層之前，用含Al的氨·過氧化氫水洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 22.如權(quán)利要求20所述的半導(dǎo)體裝置的制造方法，其特征在于還具備在形成所述埋入絕緣層之前，用氟酸洗滌所述第2及第4半導(dǎo)體層的背面?zhèn)鹊墓ば颉?br> 23.如權(quán)利要求16～19任一項所述的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體基板及所述第2半導(dǎo)體層是單結(jié)晶Si，所述第1半導(dǎo)體層是單結(jié)晶SiGe。
24.如權(quán)利要求20～22任一項所述的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體基板及所述第2及第4半導(dǎo)體層是單結(jié)晶Si，所述第1及第3半導(dǎo)體層是單結(jié)晶SiGe。
全文摘要
在第1區(qū)域(R1)的半導(dǎo)體基板(11)和第2半導(dǎo)體層(13)之間的空洞部(20)內(nèi)的上下面，形成絕緣膜(21)，再在形成絕緣膜(21)的空洞部(20及槽(19)內(nèi)，形成埋入絕緣層(22)，同時在第2區(qū)域(R2)的半導(dǎo)體基板(11)和第2半導(dǎo)體層(13)之間的上下面，形成絕緣膜(23)，再通過絕緣膜(23)做媒介，將埋入絕緣層(24)埋入第2區(qū)域(R2)的半導(dǎo)體基板(11)和半導(dǎo)體層(13)之間。抑制形成場效應(yīng)型晶體管的半導(dǎo)體層的結(jié)晶性的劣化，提高利用背柵電極的閾值控制性。
文檔編號H01L29/786GK1979879SQ20061016416
公開日2007年6月13日 申請日期2006年12月6日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者加藤樹理 申請人:精工愛普生株式會社