專利名稱：對稱陣列的制備方法
技術(shù)領(lǐng)域：
本申請涉及對稱存儲器陣列，特別涉及其中的接觸區(qū)。
背景技術(shù)：
對稱存儲器陣列在現(xiàn)有技術(shù)中是公知的?，F(xiàn)在參考圖1中所示的一種類型的對稱存儲器陣列，其一般用于NROM(氮化物只讀存儲器)陣列。它具有在整個陣列的列中擴(kuò)展的位線10和與位線10交叉的字線12的行。字線12集合成區(qū)域14，其中，通過接觸區(qū)16將每個區(qū)域14相互隔開。
接觸區(qū)16中的觸點(diǎn)18一般通過在金屬線(未示出)與位線10之間的接觸而將電源傳送到位線10。觸點(diǎn)18一般較大，因此不能適合在字線12的標(biāo)準(zhǔn)間隔范圍內(nèi)。在一種類型的陣列中，每個接觸區(qū)16占用一條字線12以及與該字線相鄰的兩條字線的間隔的空間。
下面的專利和專利申請描述了用于NROM單元的雙重多晶硅處理(DPP)Hwang的US 2004/0157393描述了SONOS型非易失性存儲單元的制造過程，該過程嘗試降低或最小化小尺寸元件的不良影響。Willer等人的US 6,686,242 B2描述了NROM單元，他們聲稱可以在4F2區(qū)域中實(shí)施該單元。轉(zhuǎn)讓給本發(fā)明的共同受讓人的美國序列號11/247,733描述了制造NROM單元的進(jìn)一步的方法。
在DPP過程中，在插入位線10的列中沉積第一多晶硅層。在第一多晶硅列之間的區(qū)域中沉積位線氧化物(未示出)，并且可以以覆蓋位線10的隔斷的柱的方式形成該位線氧化物。然后可以沉積字線12作為第二多晶硅層，將第一多晶硅層的列切分成位線10之間的隔離區(qū)(islands)。對于NROM單元，ONO層(也沒有示出)優(yōu)先于多晶硅層的沉積而位于整個陣列之上并且可以從位線10上移走。
為了降低字線的電阻，對于NROM陣列常規(guī)的做法是硅化第二多晶硅層。這包括在沉積第二多晶硅層之后但是在字線的圖案化處理(patterning)之前，對第二多晶硅層硅化。硅化鎢通常用于該目的。雙層然后被切分成字線。
已知為“Salicide”的自調(diào)整(self-aligned)硅化是用于字線硅化的可選方法。在該方法中，首先圖案化處理字線，然后蝕刻第二多晶硅層，以生成字線，然后在陣列上創(chuàng)建氧化隔離層(spacer)。完成之后，硅化陣列。該硅化自調(diào)整第二多晶硅字線。注意到，在字線區(qū)域中，一般不生成氧化物隔離層。相反，隔離層的氧化物完全填充在字線之間的空隙。對于Salicide過程，一般使用銅或鎳硅化物。
工業(yè)中公知的是，多晶硅的硅化期間，暴露的硅也被salicided。這是位線接觸中的特殊問題。如果不用STI(硅溝道絕緣介質(zhì))或其他電介質(zhì)層保護(hù)位線區(qū)域，則該層的salicidation將產(chǎn)生一個泄露路徑。
在多個專利中描述了NROM單元，例如轉(zhuǎn)讓給本發(fā)明的共同受讓人的US 6,649,972，在此結(jié)合它的公開內(nèi)容。這里適用，涉及NROM的說明特別用于包括相關(guān)的氧化物-氮化物技術(shù)，包括用于NVM設(shè)備的SONOS(硅-氧化物-氮化物-氧化物-硅)，MNOS(金屬-氮化物-氧化物-硅)，MONOS(金屬-氧化物-氮化物-氧化物-硅)等等。可以在2005年由Saifun Semiconductor出版的“NonVolatile Memory Technology”、通過http//siliconnexus.com顯示的材料、在http//klabs.org/richcontent/MemoryContent/nvmt_symp/nvmts_2000/presentations/bu_white_sonos_lehigh_univ.pdf中找到的“Design Consideration in Scaled SONOSNonvolatile Memory Devices”、在http//klabs.org/richcontent/MemoryContent/nvmt_symp/nvmts_2000/papers/adams_d.pdf中找到的“SONOSNonvolatile Semiconductor Memories for Space and MillitaryApplications”、在http//research.philips.com/technologies/ics/nvmemories/index.html中找到的“Phillips Research-Technologies-Embedded Nonvolatile Memories”以及在http//ece.nus.edu.sg/stfpage/elezhucx/myweb/NVM.pdf中找到的“Semiconductor MemoryNon-Volatile Memory(NVM)”中發(fā)現(xiàn)NROM以及相關(guān)技術(shù)的進(jìn)一步說明，這里結(jié)合參考它們的全部內(nèi)容。
發(fā)明概述根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，提供了一種非易失性存儲設(shè)備，其包括多個字線區(qū)域、氧化物-氮化物-氧化物(ONO)層和保護(hù)元件，每個字線區(qū)域通過接觸區(qū)相互隔開，所述ONO層位于所述字線區(qū)域內(nèi)并且至少部分地位于所述接觸區(qū)內(nèi)，當(dāng)在外圍區(qū)域中形成隔離層時生成所述保護(hù)元件，以保護(hù)在所述接觸區(qū)中ONO層下的硅。
此外，根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，保護(hù)元件由以下之一形成氧化物，氮化物和氧化物-氮化物-氧化物。
進(jìn)一步，根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，隔離層由50-150nm厚的襯墊(liners)形成。
更進(jìn)一步，根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，字線區(qū)域或者包括Salicided的字線或者包括硅化的字線。Salicided的字線可以是用銅或鎳硅化物Salicided的字線，而硅化的字線可以是被硅化鎢硅化。
根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，還提供了一種非易失性存儲設(shè)備，其包括多個字線區(qū)域和位線氧化物，每個所述字線區(qū)域通過接觸區(qū)相互隔開，所述位線氧化物的高度是相鄰位線氧化物之間距離的至少四分之一。
另外，根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，該設(shè)備還包括至少位于接觸區(qū)中的位線氧化物之間的保護(hù)元件。
更進(jìn)一步，根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，字線區(qū)域或者包括Salicided的字線或者包括硅化的字線。Salicided的字線可以是用銅或鎳硅化物Salicided的字線，而硅化的字線可以是被硅化鎢硅化。


在說明書的結(jié)論部分特別地指出并且清楚地聲明了本發(fā)明的主題。然而，當(dāng)結(jié)合所附的附圖閱讀時，通過參考下面的詳細(xì)說明可以更好地理解本發(fā)明的相關(guān)結(jié)構(gòu)和操作方法以及它的目的、特征和優(yōu)點(diǎn)，其中圖1是現(xiàn)有技術(shù)的存儲器陣列的示意圖；圖2A和2B分別是在理想狀態(tài)和蝕刻過度狀態(tài)下圖1的存儲陣列的現(xiàn)有技術(shù)接觸區(qū)的等比例的圖解；圖3A和3B分別是襯墊的沉積和它的內(nèi)蝕刻之后，現(xiàn)有技術(shù)存儲器陣列的CMOS區(qū)域的橫截面的圖解；和圖4A和4B分別是襯墊的沉積和它的內(nèi)蝕刻之后，本發(fā)明的存儲器陣列的接觸區(qū)的橫截面的圖解。
可以理解的是，為了簡單和清楚的說明，不必按照比例繪制圖中所示的元件。例如，為了清楚，一些元件的尺寸可以相對于其他元件而被放大。此外，適當(dāng)?shù)臅r候，可以在附圖中重復(fù)參考標(biāo)記以表示相應(yīng)的或類似的元件。
發(fā)明詳述在下面詳細(xì)的說明中，為了提供對本發(fā)明的透徹理解而闡明了許多具體的細(xì)節(jié)。然而，本領(lǐng)域的技術(shù)人員可以理解的是，可以沒有這些具體的細(xì)節(jié)而實(shí)施本發(fā)明。在其他情況下，為了不使本發(fā)明含糊不清，不再詳細(xì)地描述公知的方法、過程和部件。
申請人認(rèn)識到Salicide過程在對稱存儲器陣列的接觸區(qū)中具有缺點(diǎn)。
現(xiàn)在參照圖2A和2B，它們是在觸點(diǎn)生成之前雙重多晶硅處理(DPP)存儲器陣列的等比例的圖解。圖2示出了在此標(biāo)注為20的接觸區(qū)，以及它的相鄰字線區(qū)域22?？梢钥吹饺龡l字線24垂直地位于位線氧化物26之上。字線24之間是在氧化物隔離層處理期間生成的氧化填充物27。圖2A示出了同樣在氧化物隔離層處理期間生成的氧化物隔離層30和32，其中在位線氧化物26的旁邊，在接觸區(qū)20的邊緣形成第一氧化物隔離層30而在接觸區(qū)20內(nèi)部形成第二氧化物隔離層32。在位線氧化物26之間的區(qū)域是氧化物-氮化物-氧化物(ONO)層28。由于它們或者被字線24或者被氧化填充物27覆蓋，所以O(shè)NO層28和位線氧化物26在字線部分22中是不可見的(雖然在圖2A的橫截面端ONO層28是可見的)。
申請人認(rèn)識到，因?yàn)槲g刻隔離層和字線(第一和第二多晶硅層)之一或者蝕刻上述兩者可能會額外蝕刻ONO層28B，Salicide過程在接觸區(qū)20中可能引起嚴(yán)重的損害。字線蝕刻可能去除ONO層28的頂部氧化物而隔離層蝕刻可能去除至少氮化物層，甚至一些或所有底部氧化物。
如果ONO層28B被損壞，則會暴露出接觸區(qū)20中標(biāo)注為31的位于ONO層28B下面的硅(圖2A)。圖2B示出了在標(biāo)注34的位置蝕刻到底部氧化物層的ONO 28B，以及在氧化物隔離層30和32的邊緣的溝35(ditches)中暴露的硅31。結(jié)果，在下面的Salicide過程期間，硅31可能被硅化。被硅化的硅31可以在可能在相鄰的位線10(其由圖2A和2B中的位線氧化物26覆蓋)之間形成引起相鄰的位線10之間短路的傳導(dǎo)路徑。
申請人認(rèn)識到，產(chǎn)生隔離層30和32的步驟與在存儲器陣列的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)外圍(未示出)中生成隔離層的步驟相同?，F(xiàn)在參照圖3A和3B，示出了存儲器陣列的外圍中生成的CMOS隔離層42。圖3A示出了兩個間隔較寬的多晶硅柵極41，在外圍中多晶硅行離得很遠(yuǎn)，因此通過首先沉積襯墊40而產(chǎn)生CMOS隔離層42，襯墊可以是氧化物、氮化物或ONO并且相當(dāng)厚，通常為位線氧化物26厚度的量級或更厚。例如，襯墊40可以是50-150nm厚。然后各向異性地內(nèi)蝕刻襯墊40，其中平坦表面的蝕刻明顯比非平坦表面的蝕刻快，結(jié)果形成了楔形的隔離層42(圖3B)。因?yàn)橐r墊40是厚的，所以隔離層42很寬。
一旦襯墊40從多晶硅柵極41的頂部被去除則停止內(nèi)蝕刻。由于陣列的字線24(圖2A和2B)在字線區(qū)域22中相互靠近，所以相鄰字線之間的內(nèi)蝕刻不能在蝕刻停止之前到達(dá)字線24之間的ONO層28A。事實(shí)上，如圖2A和2B所示，在字線24之間內(nèi)蝕刻留下填充物27，如所示的氧化填充物。然而，在接觸區(qū)20中，不存在字線，在圖2B所示的現(xiàn)有技術(shù)中，繼續(xù)向下內(nèi)蝕刻到ONO層28B。因此，圖2B中沒有示出層28B。相反，只示出了它的底部氧化層34以及示出了甚至擴(kuò)展到硅31的隔離層30和32。
可以理解的是，襯墊40覆蓋包括外圍和存儲器陣列的芯片。如在圖3A中可以看到的，其示出了CMOS設(shè)備的一部分，襯墊40平置于諸如字線41的扁平元件上并且具有元件之間的溝(dips)43。元件相互越靠近溝越小。申請人認(rèn)識到，如果圖2A和2B中所示的接觸區(qū)20具有足夠高的元件，則襯墊40將具有在其中非常淺的溝。當(dāng)內(nèi)蝕刻時，該溝將不夠深以向下蝕刻到ONO層28，因此在接觸區(qū)20中形成一點(diǎn)隔離層或者不形成隔離層。這可以在內(nèi)蝕刻期間保護(hù)硅31不受損壞。
申請人認(rèn)識到，增加位線氧化物26的高度可以提供較高的元件。這些在圖4A和4B中示出，現(xiàn)在參考該圖。在該實(shí)施方式中，在此標(biāo)注為36的位線氧化物可以比現(xiàn)有技術(shù)的位線氧化物26高。圖4A示出了沉積襯墊40之后，諸如圖2A和2B的接觸區(qū)20中的位線氧化物36。在襯墊40中有溝43A。
現(xiàn)有技術(shù)中，位線氧化物26(圖2A和2B)的高度被定義為氧化物可以處理的電壓的函數(shù)并且一般為30-50nm。另外，可以通過位線10之間的距離D(圖4A)以及通過襯墊的厚度來定義較高的位線氧化物36。例如，位線氧化物36(圖4A和4B)的高度另外可以被定義為位線10之間的距離D的一部分，諸如1/4-1。例如，對于位線10之間的距離D 120nm，位線36可以為1/2D，或者60nm高。
圖4B示出了CMOS隔離層蝕刻步驟之后接觸區(qū)20中的位線氧化物36，該步驟在陣列以及外圍區(qū)域上同時發(fā)生。由于溝43A相對較小并且比襯墊40的平坦表面蝕刻的慢，所以蝕刻過程中溝43A變化小或者有微小的擴(kuò)張。只要溝43A從比位線氧化物36的高度小的深度開始，隔離層蝕刻步驟就不會蝕刻至ONO層28B，而在ONO層28B上留下保護(hù)層46。
一般，由CMOS外圍的標(biāo)準(zhǔn)程序確定襯墊的厚度。在本發(fā)明中，位線氧化物36的高度與位線之間的距離D的比例依賴于襯墊的厚度以及依賴于可以部分地局部蝕刻位線氧化物36的任意處理步驟。
可以理解的是，上面描述的處理并不限制Salicide過程實(shí)施。接觸區(qū)中硅31的保護(hù)是重要的，而與損壞的原因無關(guān)。因此，增加位線的高度對于通過標(biāo)準(zhǔn)的硅化過程硅化字線和/或作為接觸區(qū)20中硅31的一般保護(hù)是有用的。
雖然這里已經(jīng)說明和描述了本發(fā)明的某些特征，但是對于本領(lǐng)域的普通技術(shù)人員可以想到許多修改、替換、改變以及等同替換。因此，可以理解的是，權(quán)利要求書用于覆蓋落入發(fā)明的真正精神的所有修改和變化。
權(quán)利要求
1.一種非易失性存儲設(shè)備，其包括多個字線區(qū)域，每個所述字線區(qū)域通過接觸區(qū)相互隔開；氧化物-氮化物-氧化物(ONO)層，所述ONO層位于所述字線區(qū)域內(nèi)并且至少部分地位于所述接觸區(qū)內(nèi)；和保護(hù)元件；當(dāng)在外圍區(qū)域中形成隔離層時生成所述保護(hù)元件，以保護(hù)在所述接觸區(qū)中的所述ONO層下的硅。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述的保護(hù)元件由下面之一形成氧化物、氮化物和氧化物-氮化物-氧化物。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述的隔離層由50-150nm厚的襯墊形成。
4.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述的字線區(qū)域包括Salicided字線。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述的字線區(qū)域包括硅化的字線。
6.根據(jù)權(quán)利要求4所述的設(shè)備，其中，所述的字線是用硅化銅Salicided的字線。
7.根據(jù)權(quán)利要求4所述的設(shè)備，其中，所述的字線是用硅化鎳Salicided的字線。
8.根據(jù)權(quán)利要求5所述的設(shè)備，其中，所述的字線被硅化鎢硅化。
9.一種非易失性存儲設(shè)備，其包括多個字線區(qū)域，每個所述字線區(qū)域通過接觸區(qū)相互隔開；和位線氧化物，所述位線氧化物的高度是相鄰位線氧化物之間距離的至少四分之一。
10.根據(jù)權(quán)利要求9所述的設(shè)備，還包括至少在所述接觸區(qū)中的所述位線氧化物之間的保護(hù)元件。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其中，所述的保護(hù)元件由下面之一形成氧化物、氮化物和氧化物-氮化物-氧化物。
12.根據(jù)權(quán)利要求11所述的設(shè)備，其中，所述的字線區(qū)域包括Salicided字線。
13.根據(jù)權(quán)利要求11所述的設(shè)備，其中，所述的字線區(qū)域包括被硅化的字線。
14.根據(jù)權(quán)利要求12所述的設(shè)備，其中，所述的字線是用硅化銅Salicided的字線。
15.根據(jù)權(quán)利要求12所述的設(shè)備，其中，所述的字線是用硅化鎳Salicided的字線。
16.根據(jù)權(quán)利要求11所述的設(shè)備，其中，所述的字線被硅化鎢硅化。
全文摘要
本發(fā)明提供一種非易失性存儲設(shè)備，其包括多個字線區(qū)域、氧化物－氮化物－氧化物(ONO)層和保護(hù)元件，每個字線區(qū)域通過接觸區(qū)相互隔開，所述ONO層位于所述字線區(qū)域內(nèi)并且至少部分地位于所述接觸區(qū)內(nèi)，當(dāng)在外圍區(qū)域中形成隔離層時生成所述保護(hù)元件，以保護(hù)在所述接觸區(qū)中ONO層下的硅。本發(fā)明還提供一種非易失性存儲設(shè)備，其包括多個字線區(qū)域和位線氧化物，每個所述字線區(qū)域通過接觸區(qū)相互隔開，所述位線氧化物的高度是相鄰位線氧化物之間距離的至少四分之一。
文檔編號H01L23/52GK1959991SQ20061016410
公開日2007年5月9日 申請日期2006年9月8日 優(yōu)先權(quán)日2005年9月8日
發(fā)明者埃利·魯斯基, 伯阿茲·埃坦 申請人:賽芬半導(dǎo)體有限公司