專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過提高溝道的載流子遷移率來實(shí)現(xiàn)高速動作的半導(dǎo)體器件。
背景技術(shù)：
在Si系列MOSFET的急速微細(xì)化的進(jìn)程中，對于MOSFET，為了實(shí)現(xiàn)高速動作及低功耗，必須提高溝道的載流子遷移率等的電特性。根據(jù)『高木 信一「采用Si/SiGe異質(zhì)結(jié)結(jié)構(gòu)的MOS器件技術(shù)」應(yīng)用物理 第72卷 第3號(2003)』及『J-S Lim et al.IEEE Electron Devices Lett.Vol.25 No.11 2004.』，作為為此的MOSFET溝道結(jié)構(gòu)的候選，提出幾個選擇方案。一種方案是，如圖14所示，使用在Si晶體上形成的、具有晶格常數(shù)大于Si晶體50而晶格弛豫的SiGe層51作為基板，使用在該SiGe基板上外延生長的應(yīng)變Si52作為溝道。為了將SiGe進(jìn)行晶格弛豫，多數(shù)情況下是在SiGe層51的正下方配置使Ge的濃度從0％增加到所希望的濃度的傾斜型SiGe緩沖層53。再有，如圖15所示，在傾斜型SiGe緩沖層53與Si基板之間，配置埋入絕緣層55的情況也很多。另外一種方案是，如圖23的左側(cè)部分所示，在MOSFET(在說明書中記作為MOSFET，但也可以是MISFET)的源極區(qū)(S)、柵極(G)、及漏極區(qū)(D)的正上方，蒸鍍例如產(chǎn)生張力的SiN膜等第一種內(nèi)部應(yīng)力膜60，通過這樣使Si溝道區(qū)的Si產(chǎn)生應(yīng)變。再有另一種方案是，如圖16所示，使用SiGe層151作為溝道。前兩種方案是針對nMOSFET及pMOSFET使用的，另外第3種方案是針對pMOSFET使用的。在這些當(dāng)中，前兩種方案作為應(yīng)變Si，近年來正集中精力進(jìn)行研究。在物理上說明是由于Si的能帶結(jié)構(gòu)變化，能帶衰減消除，再有有效質(zhì)量如變化。在現(xiàn)象學(xué)上，由于施加在溝道區(qū)的應(yīng)力向量的三個分量、以及稱為壓電參數(shù)的常數(shù)的線性結(jié)合，而表現(xiàn)為溝道的載流子遷移率相對于施加應(yīng)力的變化。
以柵極長為100nm的MOSFET為對象，用壓電參數(shù)，進(jìn)行器件仿真，求出了應(yīng)力與遷移率變化的關(guān)系。圖17至圖19是將這些結(jié)果匯總的線圖。橫軸表示施加在溝道區(qū)的、以MPa為單位表現(xiàn)的應(yīng)力的各分量大小，縱軸以％表示遷移率的變化量。應(yīng)力的正值表示是拉伸應(yīng)力，另外負(fù)值表示是壓縮應(yīng)力。在這些圖中，用黑圓圈及實(shí)線表現(xiàn)的是對nMOSFET的結(jié)果，另外，用黑三角及虛線表現(xiàn)的是對pMOSFET的結(jié)果。圖17表示相對于Si基板的主面即(001)面上的、柵極長度方向(X方向)的應(yīng)力Sx的變化關(guān)系，圖18表示相對于Si基板的主面即(001)面上的、垂直于柵極長度方向的方向(Y方向)即柵極寬度方向的應(yīng)力Sy的變化關(guān)系，然后圖19表示相對于與Si基板的主面垂直的方向(Z方向)的應(yīng)力Sz的變化關(guān)系。
如果將圖17至圖19的結(jié)果加以歸納，可知若對MOSFET的溝道區(qū)施加Si基板的主面即(001)面上的、圖20所示的箭頭方向的應(yīng)力，則載流子遷移率增加。即，對于nMOSFET及pMOSFET，它的方向互相不同。
對于nMOSFET，若對溝道區(qū)在Si基板的主面上沿著從源極(S)向著漏極(D)的柵極長度方向(X方向在該情況下為[110]方向)施加拉伸應(yīng)力，則遷移率增加，若施加壓縮應(yīng)力，則遷移率減少。另外，根據(jù)圖17，相對于施加的拉伸應(yīng)力Sx，遷移率的變化呈實(shí)質(zhì)上線性增加。同樣，若在Si基板的主面上沿著垂直于柵極長度方向的方向(Y方向在該情況下為[-110]方向)施加拉伸應(yīng)力，則遷移率增加，若施加壓縮應(yīng)力，則遷移率減少。在圖20中雖沒有表示，但若除了Si基板的主面上的X方向及Y方向的應(yīng)力，再沿壓縮的方向施加與Si基板的主面垂直的方向(Z方向)的應(yīng)力，則根據(jù)圖19，沿遷移率增加的方向變化，若沿拉伸的方向施加Z方向的應(yīng)力，則沿遷移率減少的方向變化。
另一方面，對于pMOSFET，若對溝道區(qū)在Si基板的主面上沿著從源極(S)向著漏極(D)的柵極長度方向(X方向在該情況下為[110]方向)施加壓縮應(yīng)力，則遷移率增加，若施加拉伸應(yīng)力，則遷移率減少。另外，根據(jù)圖17，相對于施加的壓縮應(yīng)力Sx，遷移率的變化呈實(shí)質(zhì)上線性增加。同樣，若在Si基板的主面上沿著垂直于柵極長度方向的方向(Y方向在該情況下為[-110]方向)施加拉伸應(yīng)力，則遷移率增加，若施加壓縮應(yīng)力，則遷移率減少。在圖20中雖沒有表示，但若除了Si基板的主面上的X方向及Y方向的應(yīng)力，再沿拉伸的方向施加與Si基板的主面垂直的方向(Z方向)的應(yīng)力，則根據(jù)圖19，沿遷移率增加的方向變化，若沿壓縮的方向施加Z方向的應(yīng)力，則沿遷移率減少的方向變化。但是，在pMOSFET的情況下，遷移率相對于Z方向(垂直方向)的應(yīng)力產(chǎn)生的變化比nMOSFET要小很多。
重復(fù)說一遍，對于nMOSFET及pMOSFET，使遷移率增加的應(yīng)力方向各不相同。應(yīng)用上述的事實(shí)，在以往技術(shù)中，作為使芯片內(nèi)的MOSFET的遷移率增加、增大電流驅(qū)動力用的手段，例如有下述所示的半導(dǎo)體器件。
在作為專利文獻(xiàn)1的特開平9-321307號公報所述的半導(dǎo)體器件中，如圖21所示，插入設(shè)置埋入絕緣層73(在這種情況下是SiO2層)，具有利用該埋入絕緣層上下區(qū)分的作為施加應(yīng)變半導(dǎo)體層的SiGe層72、以及在SiGe層72上形成的作為溝道層的應(yīng)變硅層74，埋入絕緣層73的形成使得SiGe層72的膜厚變薄，而且在應(yīng)變硅層74形成前，在SiGe層72及埋入絕緣層73形成時，為了減少SiGe層72內(nèi)發(fā)生的位錯等缺陷，對SiGe層72進(jìn)行熱處理。
在作為專利文獻(xiàn)2的特開2003-78116號公報所述的半導(dǎo)體器件中，如圖22所示，利用層疊法，制成在埋入絕緣層121上具有第一SiGe層114的層疊結(jié)構(gòu)體，然后，在第一SiGe層114上，形成鍺濃度比它要高的第二SiGe層141，在其上形成硅層142。硅層142與襯底的第二SiGe層141的晶格常數(shù)不同，從而成為應(yīng)變硅層。
圖23所示為專利文獻(xiàn)3所述的以往實(shí)施例的半導(dǎo)體器件圖。在作為專利文獻(xiàn)3的特開2005-5633號公報所述的半導(dǎo)體器件中，具有在nMISFET的源極-漏極區(qū)上形成的由硅氮化膜構(gòu)成的第一種內(nèi)部應(yīng)力膜60、以及在pMISFET的源極-漏極區(qū)上形成的由TEOS膜構(gòu)成的第二種內(nèi)部應(yīng)力膜61。利用第一種內(nèi)部應(yīng)力膜60，在nMISFET的溝道區(qū)中，沿電子的移動方向產(chǎn)生拉伸應(yīng)力，電子的遷移率提高。利用第二種內(nèi)部應(yīng)力膜60，在pMISFET的溝道區(qū)中，沿空穴的移動方向產(chǎn)生壓縮應(yīng)力，空穴的遷移率提高。
在Si系列MOSFET的急速微細(xì)化的進(jìn)程中，對于MOSFET，為了實(shí)現(xiàn)高速動作及低功耗，必須提高溝道的載流子遷移率等電特性。為此，如在背景技術(shù)中說明的那樣，在半導(dǎo)體芯片制造工藝中，在結(jié)構(gòu)上設(shè)法對溝道區(qū)施加適當(dāng)?shù)膽?yīng)力，致力于使溝道的載流子遷移率增加。但是存在的問題是，即使好不容易使半導(dǎo)體芯片內(nèi)的應(yīng)力發(fā)生結(jié)構(gòu)為最佳，但在該芯片封裝時，由于在該封裝制造過程中的受熱過程，因?qū)盈B的材料之間的熱膨脹系數(shù)、楊氏模量、或泊松比等的差異，而產(chǎn)生半導(dǎo)體芯片翹曲等形狀變化，并對Si芯片產(chǎn)生與之相應(yīng)的壓縮應(yīng)力，其結(jié)果，在半導(dǎo)體芯片制造工藝中形成的最佳應(yīng)力大小及其空間分布被破壞，對溝道區(qū)不能提供所希望的應(yīng)力大小及其空間分布。
本發(fā)明鑒于上述問題，其目的在于實(shí)現(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)是即使在封裝制造工序后，也使置于芯片內(nèi)的MOSFET的溝道區(qū)產(chǎn)生所希望的應(yīng)力分布及大小，通過這樣使遷移率增加并且電流驅(qū)動力增大。

發(fā)明內(nèi)容
為了達(dá)到上述目的，本發(fā)明的半導(dǎo)體器件，包含置于Si芯片的電路面上的n型及p型MOSFET；以及安裝在前述Si芯片的前述電路面一側(cè)的整個面或部分區(qū)域的具有熱膨脹系數(shù)低于Si的低熱膨脹率膜，在將安裝了前述低熱膨脹率膜的前述Si芯片安裝在基板或框架上后，通過樹脂密封來進(jìn)行封裝。
另外，前述Si芯片與基板或框架進(jìn)行倒裝片連接。
另外，對前述n型MOSFET及前述p型MOSFET的溝道區(qū)施加應(yīng)力。
另外，利用施加在前述溝道區(qū)的應(yīng)力而在前述n型MOSFET及前述p型MOSFET的溝道區(qū)產(chǎn)生的應(yīng)力的各分量、以及利用前述低熱膨脹率膜而產(chǎn)生的在前述n型MOSFET及前述p型MOSFET的溝道區(qū)產(chǎn)生的應(yīng)力的每個溝道的合成量，對于前述n型MOSFET，沿前述溝道區(qū)的柵極長度方向及垂直于它的柵極寬度方向成為拉伸應(yīng)力，另外，對于前述p型MOSFET，對前述柵極長度方向成為壓縮應(yīng)力，沿垂直于前述柵極長度方向的柵極寬度方向成為拉伸應(yīng)力。
另外，前述低熱膨脹率膜沿前述p型MOSFET的柵極寬度方向從芯片的一端到另一端進(jìn)行覆蓋，沿前述p型MOSFET的柵極長度方向以芯片的中心為中心僅覆蓋規(guī)定的寬度。
另外，Si芯片的電路面是{100}面，前述柵極長度方向是<011>方向。
另外，前述低熱膨脹率膜的材料是SiO2、SiOC、SiN、SiC、或SiCN。
另外，前述低熱膨脹率膜是在達(dá)到封裝制造工序中的實(shí)質(zhì)上最高溫度時安裝的。
另外，前述n型MOSFET具有沿前述柵極長度方向及垂直于它的柵極寬度方向產(chǎn)生拉伸應(yīng)力的第1應(yīng)力發(fā)生結(jié)構(gòu)，前述p型MOSFET具有沿垂直于前述柵極長度方向的柵極寬度方向產(chǎn)生拉伸應(yīng)力、沿前述柵極長度方向產(chǎn)生壓縮應(yīng)力的第2應(yīng)力發(fā)生結(jié)構(gòu)。
另外，使用作為前述第1應(yīng)力發(fā)生結(jié)構(gòu)在晶格弛豫的SiGe晶體上生長的應(yīng)變Si作為溝道區(qū)，在前述p型MOSFET的源極及漏極區(qū)的兩側(cè)，沿柵極寬度方向配置使用作為前述第2應(yīng)力發(fā)生結(jié)構(gòu)在晶格弛豫的SiGe晶體上生長的應(yīng)變Si、同時沿前述柵極長度方向產(chǎn)生壓縮應(yīng)力用的埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)。
另外，前述埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)是硅氧化膜或壓電體。
另外，對于前述n型MOSFET，在源極-漏極區(qū)上形成由硅氮化膜構(gòu)成的內(nèi)部應(yīng)力膜，對于前述p型MOSFET，在源極-漏極區(qū)上形成由TEOS膜構(gòu)成的內(nèi)部應(yīng)力膜。
另外，在前述Si芯片的前述電路面的整個面或部分區(qū)域上安裝壓電體。


圖1所示為本發(fā)明實(shí)施例1的半導(dǎo)體器件的剖視圖。
圖2A所示為本發(fā)明實(shí)施例1的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖2B所示為本發(fā)明實(shí)施例1的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖2C所示為本發(fā)明實(shí)施例1的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖3所示為實(shí)施例1的半導(dǎo)體器件的封裝制造工序中的受熱過程圖。
圖4A為說明本發(fā)明實(shí)施例1中的nMOSFET的剖面結(jié)構(gòu)與應(yīng)力方向的說明圖。
圖4B為說明本發(fā)明實(shí)施例1中的nMOSFET的剖面結(jié)構(gòu)與應(yīng)力方向的說明圖。
圖5A為說明本發(fā)明實(shí)施例1中的pMOSFET的剖面結(jié)構(gòu)與應(yīng)力方向的說明圖。
圖5B為說明本發(fā)明實(shí)施例1中的pMOSFET的剖面結(jié)構(gòu)與應(yīng)力方向的說明圖。
圖6所示為本發(fā)明實(shí)施例1中的僅在部分區(qū)域安裝低熱膨脹率膜的MOSFET圖。
圖7所示為本發(fā)明實(shí)施例2的半導(dǎo)體器件的剖視圖。
圖8A所示為本發(fā)明實(shí)施例2的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖8B所示為本發(fā)明實(shí)施例2的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖8C所示為本發(fā)明實(shí)施例2的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖9所示為實(shí)施例2的半導(dǎo)體器件的封裝制造工序中的受熱過程圖。
圖10所示為本發(fā)明實(shí)施例2中的形成內(nèi)部應(yīng)力膜的MOSFET剖視圖。
圖11所示為本發(fā)明實(shí)施例3的半導(dǎo)體器件的剖視圖。
圖12A所示為本發(fā)明實(shí)施例3的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖12B所示為本發(fā)明實(shí)施例3的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖12C所示為本發(fā)明實(shí)施例3的半導(dǎo)體器件的封裝制造工序的工序剖視圖。
圖13所示為實(shí)施例3的半導(dǎo)體器件的封裝制造工序中的受熱過程圖。
圖14所示為以往的溝道使用應(yīng)變Si的半導(dǎo)體器件簡圖。
圖15所示為以往的配置埋入絕緣層的溝道使用應(yīng)變Si的半導(dǎo)體器件簡圖。
固16所示為所示為以往的使用SiGe作為溝道的半導(dǎo)體器件簡圖。
圖17所示為溝道使用應(yīng)變Si的半導(dǎo)體器件的X方向的應(yīng)力與遷移率的變化量的關(guān)系圖。
圖18所示為溝道使用應(yīng)變Si的半導(dǎo)體器件的Y方向的應(yīng)力與遷移率的變化量的關(guān)系圖。
圖19所示為溝道使用應(yīng)變Si的半導(dǎo)體器件的Z方向的應(yīng)力與遷移率的變化量的關(guān)系圖。
圖20所示為溝道使用應(yīng)變Si的半導(dǎo)體器件的載流子遷移率增加的應(yīng)力方向圖。
圖21所示為專利文獻(xiàn)1中的溝道使用應(yīng)變Si的半導(dǎo)體器件的概念圖。
圖22所示為專利文獻(xiàn)2中的溝道使用應(yīng)變Si的半導(dǎo)體器件的概念圖。
圖23所示為專利文獻(xiàn)3中的溝道使用應(yīng)變Si的半導(dǎo)體器件的概念圖。
具體實(shí)施例方式
本發(fā)明的半導(dǎo)體器件，在Si芯片的電路面一側(cè)的整個面或部分區(qū)域上安裝具有熱膨脹系數(shù)低于Si的低熱膨脹率膜，對于利用半導(dǎo)體制造工藝中設(shè)置的應(yīng)力發(fā)生機(jī)構(gòu)產(chǎn)生的應(yīng)力與利用封裝制造工序中設(shè)置的低熱膨脹率膜產(chǎn)生的應(yīng)力的各分量的合成，使得nMOSFET的柵極長度方向及垂直于柵極長度方向的柵極寬度方向、以及pMOSFET的垂直于柵極長度方向的柵極寬度方向的應(yīng)力成為拉伸應(yīng)力，使得pMOSFET的柵極長度方向的應(yīng)力成為壓縮應(yīng)力，通過這樣，能夠?qū)崿F(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)是即使在封裝制造工序后，也使置于芯片內(nèi)的MOSFET的溝道區(qū)維持產(chǎn)生所希望的應(yīng)力大小及其空間分布，通過這樣使遷移率增加并且電流驅(qū)動力增大。
以下，一面參照附圖一面說明本發(fā)明的實(shí)施例。
(實(shí)施例1)圖1所示為本發(fā)明實(shí)施例1的半導(dǎo)體器件的剖視圖，是具有所謂QFP(QuadFlat Package方形扁平封裝)的封裝結(jié)構(gòu)的情況的例子。在Si芯片1中，nMOSFET及pMOSFET置于電路面上，再在前述Si芯片1的前述電路面一側(cè)，在其整個面上安裝具有熱膨脹系數(shù)低于Si的材料的薄膜(以下，稱為「低熱膨脹率膜」)2，將它們安裝在框架3后，用樹脂5密封，通過這樣形成的具有封裝結(jié)構(gòu)的半導(dǎo)體器件。
圖2所示為本發(fā)明實(shí)施例1的半導(dǎo)體器件的封裝制造工序的工序剖視圖。另外，圖3所示為實(shí)施例1的半導(dǎo)體器件的封裝制造工序中的受熱過程圖。如圖2A所示，在常溫(例如25℃，圖3中的A部分)下，將厚度150nm的Si芯片1安裝在用銅制成的框架3上。然后，如圖2B所示，將安裝在框架3上的狀態(tài)的Si芯片1的溫度升高到利用樹脂的密封溫度。在該例子中，使其上升到180℃(圖3中的B部分)。一面保持該溫度，一面在前述Si芯片1的前述電路面一側(cè)安裝在該溫度下充分弛豫的、用厚度100nm的SiC形成的低熱膨脹率膜2(圖3中的C部分)。再如圖2C所示，將它們整個用樹脂5密封，將溫度逐漸下降至常溫(例如25℃)。這里，低熱膨脹率膜2在達(dá)到前述封裝制造工序中的實(shí)質(zhì)上最高溫度時安裝在Si芯片1的前述電路面上特別有效。
在不安裝低熱膨脹率膜2的情況下，將溫度下降至常溫(例如25℃)時，由于樹脂5的固化收縮，對于Si芯片1的整個電路面上，在Si基板的主面上加上壓縮應(yīng)變，其結(jié)果，對于nMOSFET及pMOSFET的溝道區(qū)也加上壓縮應(yīng)變。但是，像本實(shí)施例那樣，通過安裝低熱膨脹率膜2，能夠?qū)τ谇笆稣麄€電路面在Si基板的主面上施加拉伸應(yīng)變。
如使用圖20在背景技術(shù)中說明的那樣，載流子遷移率增加的應(yīng)力的施加方向，對于nMOSFET及pMOSFET，其方向是不同的。即，對于nMOSFET，若對溝道區(qū)在Si基板的主面上沿著從源極(S)向著漏極(D)的柵極長度方向(X方向在該情況下為[110]方向)及在Si基板的主面上沿著垂直于柵極長度方向的方向(Y方向在該情況下為[-110]方向)施加拉伸應(yīng)力，則遷移率增加。另外，對于pMOSFET，若對溝道區(qū)在Si基板的主面上沿著從源極(S)向著漏極(D)的柵極長度方向(X方向在該情況下為[110]方向)施加壓縮應(yīng)力，以及在Si基板的主面上沿著垂直于柵極長度方向的方向(Y方向在該情況下為[-110]方向)施加拉伸應(yīng)力，則遷移率增加。根據(jù)這一事實(shí)，在本實(shí)施例中采用下述方法，即預(yù)料在封裝制造工序中利用低熱膨脹率膜將產(chǎn)生應(yīng)力，在半導(dǎo)體芯片制造工藝中，在Si基板的主面上的溝道區(qū)，對于nMOSFET及pMOSFET分別加上不同的應(yīng)變，應(yīng)力的各分量的合成沿nMOSFET的柵極長度方向、垂直于柵極長度方向的方向及pMOSFET的垂直于柵極長度方向的方向施加拉伸應(yīng)力，而沿pMOSFET的柵極長度方向施加壓縮應(yīng)力。
即，對于放置在前述Si芯片1上的nMOSFET及pMOSFET，在半導(dǎo)體芯片制造工藝中，使其具有對Si基板的主面上的溝道區(qū)給予單軸應(yīng)變(即單軸應(yīng)力)或雙軸應(yīng)變(即雙軸應(yīng)力)的結(jié)構(gòu)。在本發(fā)明的實(shí)施例中，具體來說，是對于nMOSFET，在半導(dǎo)體芯片制造工藝中，制成在Si基板的主面上沿著溝道區(qū)的柵極長度方向及垂直于它的方向產(chǎn)生拉伸應(yīng)力的結(jié)構(gòu)。即，采用如圖4A的剖視圖所示的結(jié)構(gòu)，該結(jié)構(gòu)使用在與以往技術(shù)同樣晶格弛豫的SiGe晶體12上生長的Si16作為溝道區(qū)，通過這樣產(chǎn)生雙軸拉伸應(yīng)變。圖中，粗箭頭表示產(chǎn)生的應(yīng)力的方向。另外，在圖4B的俯視圖中，用粗箭頭表現(xiàn)產(chǎn)生的雙軸拉伸應(yīng)力的樣子。再回到圖4A的剖視圖進(jìn)行說明。在Si基板10上，外延生長使Ge的濃度從0％增加到所希望的濃度x％的傾斜型SiGe緩沖層11，再外延生長晶格弛豫的SiGe晶體12。通過這樣，生成具有晶格常數(shù)大于Si晶體的SiGe晶體12。若在該SiGe12上外延生長Si，則由于制成的Si晶體的晶格常數(shù)大于通常的Si晶體的晶格常數(shù)，使得與SiGe晶體的晶格常數(shù)匹配，即由于Si晶體的晶格間距二維擴(kuò)展，因此能夠制成沿柵極長度方向及垂直于它的方向具有拉伸應(yīng)力、即具有雙軸拉伸應(yīng)變的應(yīng)變Si16。使用該應(yīng)變Si16作為溝道。
另外，對于pMOSFET也與前述nMOSFET的情況相同，在SiGe晶體上外延生長Si，制成具有雙軸拉伸應(yīng)變的應(yīng)變Si，使用該應(yīng)變Si作為溝道。再有，對于pMOSFET，除了該結(jié)構(gòu)以外，如圖5A的剖視圖所示，為了抵消沿柵極長度方向也產(chǎn)生的拉伸應(yīng)力，得到使pMOSFET的遷移率提高的柵極長度方向的壓縮應(yīng)力，而在pMOSFET的兩側(cè)配置在Si的主面上沿溝道區(qū)的柵極長度方向產(chǎn)生壓縮應(yīng)力用的埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)18。圖中，粗箭頭表示產(chǎn)生的應(yīng)力的方向。另外，在圖5B的俯視圖中，用粗箭頭表現(xiàn)產(chǎn)生的拉伸及壓縮應(yīng)力的樣子。再回到圖5A的剖視圖進(jìn)行說明。具體來說，作為埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)18，是采用SiO2膜作為它材料。其結(jié)果，沿柵極長度方向加上單軸壓縮應(yīng)變。另外，在半導(dǎo)體芯片制造工藝中，能夠制成在Si基板的主面上對溝道區(qū)的垂直于柵極長度方向的柵極寬度方向產(chǎn)生拉伸應(yīng)力的結(jié)構(gòu)。
由于在通過配置埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)的前述半導(dǎo)體芯片制造工藝中，在Si芯片上的nMOSFET及pMOSFET的溝道區(qū)產(chǎn)生了應(yīng)力的各分量，由于在通過安裝低熱膨脹率膜的前述封裝制造工序中，在Si芯片上的nMOSFET及pMOSFET的溝道區(qū)產(chǎn)生了應(yīng)力的各分量，控制前述晶格弛豫的SiGe晶體的Ge濃度、以及具有前述低熱膨脹系數(shù)的材料的薄膜的形狀、面積、以及厚度，使得將上述產(chǎn)生的應(yīng)力的各分量進(jìn)行合成的量，對于nMOSFET，在Si基板的主面上沿溝道區(qū)的柵極長度方向及垂直于它的方向成為拉伸應(yīng)力，另外對于pMOSFET，在Si基板的主面上對溝道區(qū)的溝道方向成為壓縮應(yīng)力，沿垂直于柵極長度方向的柵極寬度方向成為拉伸應(yīng)力。例如，設(shè)前述晶格弛豫的SiGe晶體的Ge濃度x為20％。另外，在該例子中，前述低熱膨脹率膜安裝在前述Si芯片的前述電路面一側(cè)的整個面上。
根據(jù)本實(shí)施例進(jìn)行了實(shí)驗(yàn)，得到了以下那樣的結(jié)果。封裝的芯片的樣品數(shù)為100。另外，各封裝的芯片內(nèi)的測定點(diǎn)為30。nMOSFET及pMOSFET的載流子遷移率作為平均值分別增加了7％及4.5％。
在本實(shí)施例中，具有前述低熱膨脹系數(shù)的材料采用了SiC，但即使是SiO2、SiOC、SiN、或SiCN也是有效的。另外，在本實(shí)施例中，低熱膨脹率膜的厚度采用了100nm，但該厚度取決于安裝的Si芯片的厚度、及具有前述低熱膨脹系數(shù)的材料，大約從Si芯片的厚度的30％到200％左右都是有效的。
另外，所謂前述Si基板的主面，實(shí)質(zhì)上是{100}面，另外前述MOSFET的柵極電極的柵極長度方向，實(shí)質(zhì)上是<011>方向。
在本實(shí)施例中，雖然是在前述Si芯片的前述電路面一側(cè)的整個面安裝了低熱膨脹率膜，但僅在部分區(qū)域安裝的方法也是有效的。例如，若使其具有如圖6的俯視圖所示的結(jié)構(gòu)，該結(jié)構(gòu)將前述低熱膨脹率膜2沿前述pMOSFET的柵極寬度方向從Si芯片1的一端到另一端進(jìn)行覆蓋，而沿pMOSFET的柵極長度方向以Si芯片1的中心為中心僅覆蓋規(guī)定的寬度，則隨著安裝前述低熱膨脹率膜2，沿pMOSFET的柵極長度方向產(chǎn)生的拉伸應(yīng)力的大小得到弛豫，pMOSFET的遷移率更提高。在該俯視圖上，用粗箭頭表現(xiàn)產(chǎn)生的拉伸應(yīng)力的樣子。另外，在本實(shí)施例中，作為埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)，是使用了SiO2膜作為它的材料，但即使使用壓電體，也同樣有效。另外，通過控制對壓電體膜施加的電壓，也可以控制壓縮應(yīng)力值的大小。
在前述半導(dǎo)體芯片制造工藝中，在從常溫上升到利用樹脂的密封溫度、即180℃時，由于框架材料的銅的熱膨脹系數(shù)大于Si芯片的熱膨脹系數(shù)，導(dǎo)致有時向下翹曲，形成凸起形狀。在這種情況下，前述低熱膨脹率膜安裝實(shí)質(zhì)上沿襲該翹曲形狀的低熱膨脹率膜，這從改善前述低熱膨脹率膜與前述Si芯片的附著性的觀點(diǎn)是更有效的。
如上所述，在晶格弛豫的SiGe基板上生長應(yīng)變Si作為溝道區(qū)的半導(dǎo)體器件中，為了在封裝制造工序時，在Si芯片的電路面一側(cè)安裝低熱膨脹率膜，同時抵消沿柵極長度方向產(chǎn)生的拉伸應(yīng)力，得到提高pMOSFET的遷移率的柵極長度方向的壓縮應(yīng)力，在半導(dǎo)體芯片制造工序時，配置與pMOSFET的柵極長度方向相對的埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)，通過這樣，能夠?qū)崿F(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)能夠得到柵極長度方向的壓縮應(yīng)力，即使在封裝制造工序后，也使置于芯片內(nèi)的MOSFET的溝道區(qū)產(chǎn)生所希望的應(yīng)力分布及大小，通過這樣使遷移率增加并且電流驅(qū)動力增大。
(實(shí)施例2)圖7所示為本發(fā)明實(shí)施例2的半導(dǎo)體器件的剖視圖，是具有所謂P-CSP(Plastic Chip-Size Package塑料芯片尺寸封裝)的封裝結(jié)構(gòu)的情況的例子。在Si芯片1中，nMOSFET及pMOSFET置于電路面上，再在前述Si芯片1的前述電路面一側(cè)，在其整個面上或部分區(qū)域安裝具有熱膨脹系數(shù)低于Si的材料的薄膜(以下，稱為「低熱膨脹率膜」)23，具有利用使前述Si芯片1的前述電路面一側(cè)與基板相對的倒裝片法、通過底層填料樹脂劑22進(jìn)行安裝的封裝結(jié)構(gòu)。在該剖視圖中，用粗箭頭表現(xiàn)不安裝前述低熱膨脹率膜時產(chǎn)生的壓縮及拉伸應(yīng)力的樣子。在安裝了前述低熱膨脹率膜時，在前述Si芯片的前述電路面一側(cè)也從壓縮應(yīng)力變?yōu)槔鞈?yīng)力。
圖8所示為本發(fā)明實(shí)施例2的半導(dǎo)體器件的封裝制造工序的工序剖視圖。另外，圖9所示為實(shí)施例2的半導(dǎo)體器件的封裝制造工序中的受熱過程圖。如圖8A及B所示，將Si芯片1的溫度從常溫升高到使底層填料樹脂劑22軟化的溫度。在該例子中，使其上升到190℃(圖9中的A部分)。一面保持該溫度，一面在前述Si芯片1的前述電路面一側(cè)安裝用Si氧化膜(SiO2膜)形成的低熱膨脹率膜23(圖9中的B部分)。在前述低熱膨脹率膜23上，露出或形成將Si芯片1與基板21之間進(jìn)行電連接用的凸點(diǎn)。另外，在基板21上安裝底層填料樹脂劑22。再如圖8C所示，將這兩者互相安裝，將溫度逐漸下降至常溫(例如25℃，圖9的C部分)。這里，低熱膨脹率膜23在達(dá)到前述封裝制造工序中的實(shí)質(zhì)上最高溫度時安裝在Si芯片1的前述電路面上。
在不安裝低熱膨脹率膜23的情況下，當(dāng)溫度下降時，在Si芯片1的整個電路面上加上壓縮應(yīng)變，其結(jié)果，對nMOSFET及pMOSFET的溝道區(qū)也加上壓縮應(yīng)變。其理由是由于基板21的熱膨脹系數(shù)大于Si芯片1的熱膨脹系數(shù)，而引起向上翹曲，呈凸起形狀。但是，像本實(shí)施例那樣，在安裝了低熱膨脹率膜23時，由于低熱膨脹率膜23的熱膨脹系數(shù)小于Si，因此抑制了上述的翹曲，對整個前述電路面加上拉伸應(yīng)變。
對安裝在前述Si芯片1的nMOSFET，在半導(dǎo)體芯片制造工藝中，生成在Si基板的主面上沿溝道區(qū)的柵極長度方向產(chǎn)生拉伸應(yīng)力的應(yīng)力發(fā)生結(jié)構(gòu)。即，如圖10所示，在源極-漏極區(qū)上形成由硅氮化膜構(gòu)成的內(nèi)部應(yīng)力膜90，在溝道區(qū)中沿電子移動方向產(chǎn)生拉伸應(yīng)力。另外，對pMOSFET，如圖10所示，在源極-漏極區(qū)上形成由TEOS膜構(gòu)成的內(nèi)部應(yīng)力膜91，在溝道區(qū)中沿空穴移動方向產(chǎn)生壓縮應(yīng)力。
由于在利用內(nèi)部應(yīng)力膜的前述半導(dǎo)體芯片制造工藝中，在Si芯片上的nMOSFET及pMOSFET的溝道區(qū)產(chǎn)生了應(yīng)力的各分量、以及由于在利用低熱膨脹率膜的封裝制造工序中，在Si芯片上的nMOSFET及pMOSFET的溝道區(qū)產(chǎn)生了應(yīng)力的各分量，控制前述內(nèi)部應(yīng)力膜的形狀、面積、和厚度，使得將上述產(chǎn)生的應(yīng)力的各分量進(jìn)行合成的量，對于nMOSFET，在Si基板的主面上沿溝道區(qū)的柵極長度方向及垂直于它的方向成為拉伸應(yīng)力，另外對于pMOSFET，在Si基板的主面上對溝道區(qū)的溝道方向成為壓縮應(yīng)力，沿垂直于柵極長度方向的柵極寬度方向成為拉伸應(yīng)力。具體來說，如以下那樣。前述內(nèi)部應(yīng)力膜的厚度采用30nm，前述內(nèi)部應(yīng)力膜覆蓋在整個源極、柵極、以及漏極區(qū)上。
根據(jù)本實(shí)施例進(jìn)行了實(shí)驗(yàn)，得到了以下那樣的結(jié)果。封裝的芯片的樣品數(shù)為120。另外，各封裝的芯片內(nèi)的測定點(diǎn)為35。nMOSFET及pMOSFET的載流子遷移率作為平均值分別增加了5.5％及4.3％。
另外，即使對于前述內(nèi)部應(yīng)力膜的厚度為10nm至50nm的情況也是有效的。另外，前述Si基板的主面與實(shí)施例1的情況相同，實(shí)質(zhì)上是{100}面，另外前述MOSFET的柵極電極的柵極長度方向，實(shí)質(zhì)上是<011>方向。
如上所述，在封裝制造工序時，在Si芯片的電路面一側(cè)安裝低熱膨脹率膜，同時在半導(dǎo)體芯片制造工序時，形成得到提高nMOSFET的遷移率的柵極長度方向的拉伸應(yīng)力用的內(nèi)部應(yīng)力膜、以及得到提高pMOSFET的遷移率的柵極長度方向的壓縮應(yīng)力用的內(nèi)部應(yīng)力膜，通過這樣，能夠?qū)崿F(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)是即使在封裝制造工序后，也使置于芯片內(nèi)的MOSFET的溝道區(qū)產(chǎn)生所希望的應(yīng)力分布及大小，通過這樣使遷移率增加并且電流驅(qū)動力增大。
(實(shí)施例3)圖11所示為本發(fā)明實(shí)施例3的半導(dǎo)體器件的剖視圖，是具有所謂P-BGA(Plastic Ball Grid Array Package塑料球柵陣列封裝)的封裝結(jié)構(gòu)的情況的例子。在Si芯片1中，nMOSFET及pMOSFET置于電路面上，再在前述Si芯片1的前述電路面一側(cè)，在其整個面上或部分區(qū)域安裝壓電體膜31、及具有熱膨脹系數(shù)低于Si的材料的薄膜(以下，稱為「低熱膨脹率膜」)32，具有通過裸芯片鍵合劑33安裝在基板上、然后利用樹脂5進(jìn)行密封的封裝結(jié)構(gòu)。在該剖視圖中，用粗箭頭表現(xiàn)不安裝前述低熱膨脹率膜時產(chǎn)生的前述Si芯片1的前述電路面一側(cè)的主面上的壓縮應(yīng)力的樣子。在安裝了前述低熱膨脹率膜31時，在前述Si芯片的前述電路面一側(cè)從壓縮應(yīng)力變?yōu)槔鞈?yīng)力。
圖12所示為本發(fā)明實(shí)施例3的半導(dǎo)體器件的封裝制造工序的工序剖視圖。另外，圖13所示為實(shí)施例3的半導(dǎo)體器件的封裝制造工序中的受熱過程圖。如圖12A所示，在常溫(例如25℃，圖13中的A部分)下，將Si芯片1安裝在基板21上。再將用氧化鋅形成的壓電體膜31安裝在前述Si芯片1上。然后，如圖12B所示，將安裝在基板21上的狀態(tài)的Si芯片1的溫度升高到利用樹脂的密封溫度。在該例子中，使其上升到180℃(圖13中的B部分)。一面保持該溫度，一面在前述壓電體膜31上的Si芯片的前述電路面一側(cè)安裝用SiCN形成的低熱膨脹率膜32(圖13中的C部分)。如圖12C所示，將它們整個用樹脂5密封，將溫度逐漸下降至常溫(例如25℃)。這里，低熱膨脹率膜32在達(dá)到前述封裝制造工序中的實(shí)質(zhì)上最高溫度時安裝在Si芯片1的前述電路面上。
在不安裝低熱膨脹率膜32的情況下，由于樹脂的固化收縮，對于Si芯片1的整個電路面上加上壓縮應(yīng)變，其結(jié)果，對于nMOSFET及pMOSFET的溝道區(qū)也加上壓縮應(yīng)變。但是，像本實(shí)施例那樣，在安裝了低熱膨脹率膜32時，對于前述整個電路面施加拉伸應(yīng)變。另外，通過安裝壓電體膜31，在nMOSFET及pMOSFET的溝道區(qū)沿垂直于Si基板的主面的方向施加壓縮應(yīng)力，特別是對于nMOSFET，遷移率增加。另外，在前述壓電體膜31的膜厚方向的上下具有施加電壓的結(jié)構(gòu)，通過控制對前述壓電體膜31施加的電壓，能夠控制在Si基板的主面上沿垂直方向產(chǎn)生的壓縮應(yīng)力值的大小。
對安裝在前述Si芯片1的nMOSFET，在半導(dǎo)體芯片制造工藝中，生成在Si基板的主面上沿溝道區(qū)的柵極長度方向產(chǎn)生拉伸應(yīng)力的結(jié)構(gòu)。即，如圖10所示，在源極-漏極區(qū)上形成由硅氮化膜構(gòu)成的內(nèi)部應(yīng)力膜90，在溝道區(qū)中沿電子移動方向產(chǎn)生拉伸應(yīng)力。另外，對pMOSFET，如圖10所示，在源極-漏極區(qū)上形成由TEOS膜構(gòu)成的內(nèi)部應(yīng)力膜91，在溝道區(qū)中沿空穴移動方向產(chǎn)生壓縮應(yīng)力。
由于在通過形成內(nèi)部應(yīng)力膜的前述半導(dǎo)體芯片制造工藝中，在Si芯片上的nMOSFET及pMOSFET的溝道區(qū)產(chǎn)生了應(yīng)力的各分量、以及由于在通過安裝低熱膨脹率膜的封裝制造工序中，在Si芯片上的nMOSFET及pMOSFET的溝道區(qū)產(chǎn)生了應(yīng)力的各分量，控制前述內(nèi)部應(yīng)力膜的形狀、面積、和厚度，使得將上述產(chǎn)生的應(yīng)力的各分量進(jìn)行合成的量，對于nMOSFET，在Si基板的主面上沿溝道區(qū)的柵極長度方向及垂直于它的方向成為拉伸應(yīng)力，另外對于pMOSFET，在Si基板的主面上對溝道區(qū)的柵極長度方向成為壓縮應(yīng)力，沿垂直于柵極長度方向的方向成為拉伸應(yīng)力。具體來說，如以下那樣。前述內(nèi)部應(yīng)力膜的厚度采用20nm，前述內(nèi)部應(yīng)力膜覆蓋在整個源極、柵極、以及漏極區(qū)上。另外，在本實(shí)施例中，由于通過安裝壓電體膜的封裝制造工序中，在Si基板的主面上沿垂直方向也施加壓縮應(yīng)力，特別對于nMOSFET，遷移率增加。
根據(jù)本實(shí)施例進(jìn)行了實(shí)驗(yàn)，得到了以下那樣的結(jié)果。封裝的芯片的樣品數(shù)為120。另外，各封裝的芯片內(nèi)的測定點(diǎn)為35。nMOSFET及pMOSFET的載流子遷移率作為平均值分別增加了7.5％及4.8％。
即使對于前述內(nèi)部應(yīng)力膜的厚度為10nm至50nm的情況也是有效的。作為前述壓電體膜，使用了用氧化鋅形成的壓電體膜，但對于鈦酸鋯酸鉛(PZTPb(Zr，Ti)O3)、氮化鋁、或鈮酸鋰(LiNbO3)也是有效的。
另外，前述Si基板的主面與實(shí)施例1的情況相同，實(shí)質(zhì)上是{100}面，另外前述MOSFET的柵極電極的柵極長度方向，實(shí)質(zhì)上是<011>方向。
如上所述，由于在封裝制造工序時，在Si芯片的電路面一側(cè)安裝低熱膨脹率膜，同時在Si芯片上安裝壓電體膜，通過這樣在Si基板的主面上沿垂直方向施加壓縮應(yīng)力，特別是對于nMOSFET，遷移率增加，因此能夠?qū)崿F(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)是即使在封裝制造工序后，也使置于芯片內(nèi)的nMOSFET的溝道區(qū)產(chǎn)生所希望的應(yīng)力分布及大小，通過這樣使遷移率增加并且電流驅(qū)動力增大。
再有，在半導(dǎo)體芯片制造工序時，形成得到提高nMOSFET的遷移率的柵極長度方向的拉伸應(yīng)力用的內(nèi)部應(yīng)力膜、以及得到提高pMOSFET的遷移率的柵極長度方向的壓縮應(yīng)力用的內(nèi)部應(yīng)力膜，通過這樣，能夠?qū)崿F(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)是即使在封裝制造工序后，也使置于芯片內(nèi)的MOSFET的溝道區(qū)產(chǎn)生所希望的應(yīng)力分布及大小，通過這樣使遷移率增加并且電流驅(qū)動力增大。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，包含置于Si芯片的電路面上的n型及p型MOSFET；以及安裝在所述Si芯片的所述電路面一側(cè)的整個面或部分區(qū)域的、具有熱膨脹系數(shù)低于Si的低熱膨脹率膜，在將安裝了所述低熱膨脹率膜的所述Si芯片安裝在基板或框架上后，通過樹脂密封來進(jìn)行封裝。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述Si芯片與基板或框架進(jìn)行倒裝片連接。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，對所述n型MOSFET及所述p型MOSFET的溝道區(qū)施加應(yīng)力。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，利用施加在所述溝道區(qū)的應(yīng)力而在所述n型MOSFET及所述p型MOSFET的溝道區(qū)產(chǎn)生的應(yīng)力的各分量、以及利用所述低熱膨脹率膜而產(chǎn)生的在所述n型MOSFET及所述p型MOSFET的溝道區(qū)產(chǎn)生的應(yīng)力的每個溝道的合成量，對于所述n型MOSFET，沿所述溝道區(qū)的柵極長度方向及垂直于它的柵極寬度方向成為拉伸應(yīng)力，另外，對于所述p型MOSFET，對所述柵極長度方向成為壓縮應(yīng)力，沿垂直于所述柵極長度方向的柵極寬度方向成為拉伸應(yīng)力。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述低熱膨脹率膜沿所述p型MOSFET的柵極寬度方向從芯片的一端到另一端進(jìn)行覆蓋，沿所述p型MOSFET的柵極長度方向以芯片的中心為中心僅覆蓋規(guī)定的寬度。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，Si芯片的電路面是{100}面，所述柵極長度方向是<011>方向。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述低熱膨脹率膜的材料是SiO2、SiOC、SiN、SiC、或SiCN。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述低熱膨脹率膜是在達(dá)到封裝制造工序中的實(shí)質(zhì)上最高溫度時安裝的。
9.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述n型MOSFET具有沿所述柵極長度方向及垂直于它的柵極寬度方向產(chǎn)生拉伸應(yīng)力的第1應(yīng)力發(fā)生結(jié)構(gòu)，所述p型MOSFET具有沿垂直于所述柵極長度方向的柵極寬度方向產(chǎn)生拉伸應(yīng)力、沿所述柵極長度方向產(chǎn)生壓縮應(yīng)力的第2應(yīng)力發(fā)生結(jié)構(gòu)。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，使用作為所述第1應(yīng)力發(fā)生結(jié)構(gòu)在晶格弛豫的SiGe晶體上生長的應(yīng)變Si作為溝道區(qū)，在所述p型MOSFET的源極及漏極區(qū)的兩側(cè)，沿柵極寬度方向配置使用作為所述第2應(yīng)力發(fā)生結(jié)構(gòu)在晶格弛豫的SiGe晶體上生長的應(yīng)變Si、同時沿所述柵極長度方向產(chǎn)生壓縮應(yīng)力用的埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，所述埋入型應(yīng)變誘導(dǎo)結(jié)構(gòu)是硅氧化膜或壓電體。
12.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，對于所述n型MOSFET，在源極-漏極區(qū)上形成由硅氮化膜構(gòu)成的內(nèi)部應(yīng)力膜，對于所述p型MOSFET，在源極-漏極區(qū)上形成由TEOS膜構(gòu)成的內(nèi)部應(yīng)力膜。
13.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述Si芯片的所述電路面的整個面或部分區(qū)域上安裝壓電體。
全文摘要
本發(fā)明揭示一種半導(dǎo)體器件，通過在半導(dǎo)體芯片本身設(shè)置對溝道區(qū)施加應(yīng)力的結(jié)構(gòu)，同時在封裝制造工序中，在Si芯片1的電路面一側(cè)安裝低熱膨脹率膜2，從而能夠?qū)崿F(xiàn)一種封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)是即使在封裝制造工序后，也使置于芯片內(nèi)的MOSFET的溝道區(qū)產(chǎn)生所希望的應(yīng)力分布及大小，通過這樣使遷移率增加并且電流驅(qū)動力增大。
文檔編號H01L23/00GK1967847SQ20061016246
公開日2007年5月23日 申請日期2006年11月15日 優(yōu)先權(quán)日2005年11月16日
發(fā)明者服藤憲司, 桑原公仁 申請人:松下電器產(chǎn)業(yè)株式會社