專利名稱：半導體結構的形成方法及半導體結構的制作方法
技術領域：
本發(fā)明是有關于一種集成電路制程，且特別有關于一種可改善低介電常數(shù)(low-k)介電(dielectric)層的附著力(adhesion)的方法。
背景技術：
當半導體工業(yè)的發(fā)展趨勢朝向集成電路(IC)需具備更高的性能及功能時，構成集成電路的元件的密度需增加，且元件的尺寸及各元件的間距需縮減。過去，上述的縮減只受到光學光刻技術的限制，然而，當元件需縮小到更小的尺寸時，則產(chǎn)生了新的限制因素，例如，對于兩個相鄰的導電線路而言，當導體之間的距離減少，則產(chǎn)生的電容值會增加(電容值是絕緣材料的介電常數(shù)除以導體間距的函數(shù))。電容值的增加將導致導體間電容耦合的增加、耗能的增加以及電阻電容(RC)時間常數(shù)的增加。因此，集成電路性能及功能的改善取決于介電材料的發(fā)展，形成介電層的介電材料需具有小于目前常用的氧化硅的介電常數(shù)(k)，以有效減少電容值。隨著集成電路元件尺寸越來越小，急需可有效降低電容值的超低介電常數(shù)(ultra low-k)介電材料。
目前，具有低介電常數(shù)的新材料(或稱低介電常數(shù)介電值)因在半導體晶片中作為絕緣體，已受到廣泛的研究。低介電常數(shù)材料有助于集成電路中元件的尺寸可進一步降低。于傳統(tǒng)的集成電路制程中，二氧化硅(SiO2)為主要的介電材料，其介電常數(shù)約為3.9，而先進的低介電常數(shù)介電材料的介電常數(shù)約為2.7?？諝鉃榫哂凶畹徒殡姵?shù)的物質，其介電常數(shù)為1.0，因此，具有低介電常數(shù)的多孔性介電質是目前具發(fā)展?jié)摿Φ牟牧稀?br> 然而，多孔性材料在先天上即具有較弱的機械性質。在晶片制程中，用以平坦化晶圓表面的化學機械研磨制程(CMP)常使脆弱的材料在此過程中損害。多孔性材料的機械性質與其孔隙率(porosity)有關，一般而言，較高的孔隙率可產(chǎn)生較低的介電常數(shù)，卻也導致較差的機械性質，通常在后續(xù)制程及/或封裝階段材料發(fā)生破裂(cracking)及/或剝離(peeling)。
造成破裂及/或剝離的原因之一是低介電常數(shù)介電層與其上層或下層的附著力不佳所造成，此附著力不佳的問題造成低介電常數(shù)介電層的用途受限，因此目前急需一種可增加低介電常數(shù)介電層的優(yōu)點，而卻減低其機械性質不佳造成的效應的方法。

發(fā)明內(nèi)容
為解決現(xiàn)有技術中的上述問題，本發(fā)明提供一種半導體結構的形成方法，包括提供一半導體基底；形成一介電層于該半導體基底上；通過化學氣相沉積法形成一附著層于該介電層上，其中該附著層包括一過渡層形成在該介電層上，且該過渡層至少具有一自該過渡層的底部至頂部逐漸改變的特性；形成一低介電常數(shù)介電層于該附著層上，且該低介電常數(shù)介電層與該附著層在相同腔室中形成；以及形成一鑲嵌開口在該低介電常數(shù)介電層中。
本發(fā)明所述的半導體結構的形成方法，該特性包括碳濃度、氧濃度、硅濃度及其組合。
本發(fā)明所述的半導體結構的形成方法，該附著層及該低介電常數(shù)介電層是通過等離子增強化學氣相沉積法形成。
本發(fā)明所述的半導體結構的形成方法，在形成該過渡層之前另包括形成一起始層，其中形成該起始層的制程條件逐漸的調整至與形成該過渡層的底部的制程條件相同，并且形成該過渡層的頂部的制程條件大致上與形成該低介電常數(shù)介電層的制程條件相同。
本發(fā)明所述的半導體結構的形成方法，在形成該過渡層期間打開等離子。
本發(fā)明另提供一種半導體結構的形成方法，包括提供一半導體基底；形成一蝕刻停止層于該半導體基底上；通過化學氣相沉積法在一腔室中形成一起始層于該蝕刻停止層上；逐漸的改變該起始層的制程條件，以于該腔室中形成一過渡層在該起始層上，其中在形成該過渡層的制程中，改變該過渡層的制程條件以符合形成一低介電常數(shù)介電材料的制程條件；在該腔室中，形成一低介電常數(shù)介電層于該過渡層上；以及形成一鑲嵌開口在該低介電常數(shù)介電層中。
本發(fā)明所述的半導體結構的形成方法，該蝕刻停止層在另一腔室中形成。
本發(fā)明又提供一種半導體結構，包括一半導體基底；一介電層，形成在該半導體基底上；一附著層，形成在該介電層上，其中該附著層包括一過渡層形成在該介電層上，并且該過渡層的組成自該過渡層的底部至頂部逐漸的改變；一低介電常數(shù)介電層，形成于該附著層上；以及一雙鑲嵌開口，形成于該低介電常數(shù)介電層中。
本發(fā)明所述的半導體結構，該過渡層的頂部的組成與該低介電常數(shù)介電層的組成相同。
本發(fā)明所述的半導體結構，另包括一起始層形成于該過渡層下。
本發(fā)明所述的半導體結構，該過渡層的介電常數(shù)大于約2.3。
本發(fā)明所述的半導體結構，該低介電常數(shù)介電層具有較過渡層高的含碳濃度，該過渡層的含碳濃度自其底部至頂部逐漸增加。
本發(fā)明所述的半導體結構，該附著層包括摻雜碳的材料。
本發(fā)明所述的半導體結構，該低介電常數(shù)介電層包括摻雜碳的氧化物。
本發(fā)明所述的半導體結構的形成方法及半導體結構，可使低介電常數(shù)介電層及其下層之間的附著力獲得改善，并因此減少破裂及/或剝離的問題發(fā)生。


圖1至圖6是繪示根據(jù)本發(fā)明的實施例的中間階段制程的剖面圖。
具體實施例方式
以下實施例將詳細說明本發(fā)明的制作方法及運用，本發(fā)明提供許多可適用于各種條件的發(fā)明概念，然而特定的實施例僅作為說明本發(fā)明的特定制作方法及運用，其非用以限定本發(fā)明的范圍。
本發(fā)明的一實施例提供一種形成低介電常數(shù)介電層的結構，以下將揭露根據(jù)本發(fā)明的較佳實施例的中間階段制程，并接著說明各種不同的較佳實施例。在本發(fā)明的各個實施例中，類似的元件以類似的符號標記。
圖1至圖6是繪示根據(jù)本發(fā)明的實施例的中間階段制程的剖面圖。請參閱圖1，導線22形成在介電層20之中及半導體基底上(圖中未顯示)，半導體基底以硅基底為佳且有半導體元件形成于其上。較佳者，導線22為金屬，包括銅、鎢、鋁、銀、金及其合金、化合物或組合。或者，導線22可為其他導電材料，例如摻雜多晶硅。導線22通常與其他元件(圖中未顯示)連接，例如連接至介層洞(via)或接觸插塞(contact plug)，而介電層20可為層間介電層(ILD)或金屬間介電層(IMD)。
蝕刻停止層(ESL)24形成于介電層20及導線22上，較佳的，蝕刻停止層24包括如氮化硅的氮化物、如碳化硅(SiC)及摻雜碳的氧化硅的硅-碳基材料、摻雜碳的氧化物以及其組合。蝕刻停止層24以等離子增強化學氣相沉積法(PECVD)形成為較佳，或者，亦可使用如高密度等離子化學氣相沉積(HDPCVD)、原子層化學氣相沉積(ALCVD)及其他類似方法形成。在一實施例中，蝕刻停止層24包括氮化硅或碳化硅，其形成方法是將如硅甲烷(SiH4)及氨(NH3)的氣體前驅物導入腔室中，并于其中發(fā)生化學反應。蝕刻停止層24的厚度以小于約1000為佳。
在其他實施例中24為擴散阻障層，其可避免如銅的元素擴散進入后續(xù)形成的低介電常數(shù)介電層中。在較佳實施例中，薄層24同時作為蝕刻停止層及擴散阻障層。
請參閱圖2，接著形成附著層(adhesion layer)26，在一實施例中，附著層26包括起始層261及過渡層262。附著層26的較佳形成方法包括如等離子增強化學氣相沉積(PECVD)、高密度等離子化學氣相沉積(HDPCVD)、原子層化學氣相沉積(ALCVD)及其他類似的化學氣相沉積法。蝕刻停止層24與附著層26可使用相同或不同的形成方法，較佳者，附著層26與蝕刻停止層24在不同的腔室中形成，然而，兩者亦可在相同腔室中形成。
較佳的，起始層261是作為在附著層26及蝕刻停止層24之間形成良好接觸的基底，起始層261以包括碳為較佳，且包括摻雜碳的氧化物為較佳，例如摻雜碳的氧化硅。較佳的，起始層261的介電常數(shù)大于約2.7，且其密度大于后續(xù)形成的低介電常數(shù)介電層。
接下來以一實施例說明形成起始層261的方法，其中使用應用材料公司(AMAT)的PECVD生產(chǎn)器以等離子增強化學氣相沉積法形成碳氧化硅，該制程條件包括射頻功率為約100瓦至約500瓦，氧氣流量(flow rate)為約50sccm(steandar cubic centimeter perminute)至1000sccm，無機前驅物流量為約100mgm至3000mgm，其中無機前驅物包括硅、氧、碳及氫，腔室壓力為約3托爾(torrs)至約9托爾，溫度為約150℃至約400℃。
起始層261的厚度以介于約10至約200為佳，且介于約30至約100為較佳，起始層261中碳與氫的濃度以小于約20％為佳。
過渡層262以包括碳為較佳，而以包括摻雜碳的氧化物，例如摻雜碳的氧化硅為較佳。過渡層262的介電常數(shù)大于約2.3為佳，且密度大于后續(xù)形成的低介電常數(shù)介電層。較佳的，過渡層262的厚度介于約50至約300，且介于100至約250為更佳。附著層26的厚度介于約50至約500，且介于100至約300為更佳。圖2是為說明在起始層261與過渡層262之間的界面27，但是，在實際情況中，由于過渡層262的形成是從起始層261的形成逐漸轉變，因此兩者之間并無清楚的界面，然而，使用如穿透式電子顯微鏡(TEM)的工具仍可識別此界面。
雖然在較佳實施例中以形成起始層261為佳，起始層261的形成是為了制程的便利，然而，在其他實施例中，可省略起始層261的形成，制程條件在開始形成附著層26時即開始轉變。
較佳的，過渡層262的制程條件由起始層261及后續(xù)形成的低介電常數(shù)介電層的制程條件決定，在一較佳實施例，其制程條件由形成起始層261的制程條件流暢的轉變?yōu)樾纬善鹗紝?61上的低介電常數(shù)介電層的制程條件。在其他實施例中，至少一個制程條件隨著時間逐漸的轉變，并且，在形成過渡層262的步驟期間，大致上所有的制程條件皆轉變。舉例而言，假設形成起始層261需使用流量FA的前驅物A，而形成低介電常數(shù)介電層需使用流量FB的前驅物B，若A與B為相同前驅物，則于形成過渡層262的期間，A或B的流量由FA逐漸調整至FB；若A與B為不同前驅物，則于形成過渡層262的期間，前驅物A的流量逐漸降低至零，而前驅物B的流量由零增加至FB，且前驅物A流量的降低與前驅物B流量的增加可同時發(fā)生或依序發(fā)生。
由于制程條件逐漸的改變，因此過渡層中至少一特性由過渡層262的底部至其頂部逐漸的轉變，較佳者，該特性為(但不限定于)碳的濃度、氧的濃度、硅的濃度及其組合。
在一較佳實施例中，形成過渡層262的制程條件為連續(xù)的改變。在其他實施例中，制程條件可在多個階段中改變，由一階段至另一階段，一個或多個制程條件被調整，最終的結果為，在實施最后的階段后，制程條件大致上與形成在過渡層262上的低介電常數(shù)介電層的制程條件相似。較佳的，在形成過渡層262期間，打開化學氣相沉積等離子，或者亦可關掉化學氣相沉積等離子。
接下來將以一實施例說明形成過渡層262的方法，三組中間制程條件(階段)包括射頻功率分別為約200瓦、300瓦及400瓦，氧氣流量(flow rate)分別為約100sccm、200sccm及300sccm，無機前驅物流量分別為約300sccm、400sccm及500sccm，其中無機前驅物包括硅、氧、碳及氫，腔室壓力分別為約5torrs、7torrs及9torrs，溫度分別為約250℃、約300℃及350℃。
在形成過渡層262的最后，其制程條件已大致上轉變?yōu)樾纬傻徒殡姵?shù)介電層的制程條件，接著，如圖3所示，沉積低介電常數(shù)介電層28。該低介電常數(shù)介電層28可提供導線22與后續(xù)形成在上層的導線之間的絕緣用途，因此低介電常數(shù)介電層28亦可稱為金屬間介電層。低介電常數(shù)介電層28以如等離子增強化學氣相沉積及原子層化學氣相沉積的化學氣相沉積法形成為較佳，且其形成腔室與形成附著層的腔室相同為佳。
由于形成過渡層262的制程條件逐漸的改變，因此過渡層262的組成自其底部至頂部逐漸的改變，過渡層262底部的組成大致上相似于起始層261，而過渡層262頂部的組成大致上相似于低介電常數(shù)介電層28。在一實施例中，低介電常數(shù)介電層28較過渡層262具有較高的含碳濃度，因此自過渡層262的底部至其頂部，其中的含碳濃度連續(xù)的增加。
過渡層262的頂部具有一個，或較佳的全部的特性大致上與低介電常數(shù)介電層28相似。在一較佳實施例中，過渡層262的介電常數(shù)接近但大于低介電常數(shù)介電層28的介電常數(shù)。
由于低介電常數(shù)介電層28及其下層之間無清楚的界面，例如低介電常數(shù)介電層28的熱膨脹系數(shù)及其下層的熱膨脹系數(shù)的特性無突然的變化，如此，較不易因熱應力或機械應力導致破裂及/或剝離的問題發(fā)生，低介電常數(shù)介電層28及其下的層之間附著力可由此獲得有效的改善。
低介電常數(shù)介電層28的介電常數(shù)以小于約2.7為佳，而小于約2.3為更佳，其孔隙率以介于15％至約50％為佳，而介于25％至約50％為更佳，其厚度以介于2000至約6000為佳，其含碳濃度大于約20％為較佳。
請參閱圖4，介層洞開口30及溝槽開口32形成于低介電常數(shù)介電層28上。形成并圖案化光致抗蝕劑(圖中未顯示)，在一較佳實施例中，以非等向性蝕刻方式蝕刻低介電常數(shù)介電層28，并停止于蝕刻停止層24，借以形成介層洞開口30。接著，形成用來形成上層導線的溝槽開口32，由于沒有用以形成溝槽開口32的蝕刻停止層，因此需控制蝕刻時間，使溝槽開口32的蝕刻步驟停止于所欲的深度。在其他實施例中，溝槽開口32的形成在形成介層洞開口30之前。在一實施例中，介層洞開口30的寬度W1介于約30nm至約65nm，溝槽開口32的寬度W2介于約40nm至約130nm。蝕刻停止層24經(jīng)由介層洞開口30被蝕刻，并暴露出下方的導線22。
請參閱圖5，形成阻障層38，并填入導電材料40于介層洞開口30及溝槽開口32中。阻障層38可避免銅擴散進入低介電常數(shù)介電層28，較佳者，阻障層38包括鈦、氮化鈦、鉭、氮化鉭及其組合，并且，阻障層38可為單層或復合層。于介層洞開口30及溝槽開口32中填入如為銅或銅合金的導電材料40，或者，導電材料40亦可為如鋁、銀或金的其他金屬或合金。接著，實施化學機械研磨(CMP)步驟以平坦化表面，形成介層洞42及導線44，結果如圖6所示。
通過過渡層的沉積，低介電常數(shù)介電層及其下層之間的附著力可獲得改善，并因此減少破裂及/或剝離的問題發(fā)生。本發(fā)明實施例的制程完全可適用于集成電路制程。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權利要求書所界定的范圍為準。
附圖中符號的簡單說明如下20介電層22導線24蝕刻停止層26附著層261起始層262過渡層27界面28低介電常數(shù)介電層30介層洞開口32溝槽開口38阻障層40導電材料42介層洞44導線
權利要求
1.一種半導體結構的形成方法，其特征在于，該半導體結構的形成方法包括提供一半導體基底；形成一介電層于該半導體基底上；通過化學氣相沉積法形成一附著層于該介電層上，其中該附著層包括一過渡層形成在該介電層上，且該過渡層至少具有一自該過渡層的底部至頂部逐漸改變的特性；形成一低介電常數(shù)介電層于該附著層上，且該低介電常數(shù)介電層與該附著層在相同腔室中形成；以及形成一鑲嵌開口在該低介電常數(shù)介電層中。
2.根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，該特性包括碳濃度、氧濃度、硅濃度及其組合。
3.根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，該附著層及該低介電常數(shù)介電層是通過等離子增強化學氣相沉積法形成。
4.根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，在形成該過渡層之前另包括形成一起始層，其中形成該起始層的制程條件逐漸的調整至與形成該過渡層的底部的制程條件相同，并且形成該過渡層的頂部的制程條件與形成該低介電常數(shù)介電層的制程條件相同。
5.根據(jù)權利要求1所述的半導體結構的形成方法，其特征在于，在形成該過渡層期間打開等離子。
6.一種半導體結構的形成方法，其特征在于，該半導體結構的形成方法包括提供一半導體基底；形成一蝕刻停止層于該半導體基底上；通過化學氣相沉積法在一腔室中形成一起始層于該蝕刻停止層上；逐漸的改變該起始層的制程條件，以于該腔室中形成一過渡層在該起始層上，其中在形成該過渡層的制程中，改變該過渡層的制程條件以符合形成一低介電常數(shù)介電材料的制程條件；在該腔室中，形成一低介電常數(shù)介電層于該過渡層上；以及形成一鑲嵌開口在該低介電常數(shù)介電層中。
7.根據(jù)權利要求6所述的半導體結構的形成方法，其特征在于，該蝕刻停止層在另一腔室中形成。
8.一種半導體結構，其特征在于，該半導體結構包括一半導體基底；一介電層，形成在該半導體基底上；一附著層，形成在該介電層上，其中該附著層包括一過渡層形成在該介電層上，并且該過渡層的組成自該過渡層的底部至頂部逐漸的改變；一低介電常數(shù)介電層，形成于該附著層上；以及一雙鑲嵌開口，形成于該低介電常數(shù)介電層中。
9.根據(jù)權利要求8所述的半導體結構，其特征在于，該過渡層的頂部的組成與該低介電常數(shù)介電層的組成相同。
10.根據(jù)權利要求8所述的半導體結構，其特征在于，另包括一起始層形成于該過渡層下。
11.根據(jù)權利要求8所述的半導體結構，其特征在于，該過渡層的介電常數(shù)大于為2.3。
12.根據(jù)權利要求8所述的半導體結構，其特征在于，該低介電常數(shù)介電層具有較過渡層高的含碳濃度，該過渡層的含碳濃度自其底部至頂部逐漸增加。
13.根據(jù)權利要求8所述的半導體結構，其特征在于，該附著層包括摻雜碳的材料。
14.根據(jù)權利要求8所述的半導體結構，其特征在于，該低介電常數(shù)介電層包括摻雜碳的氧化物。
全文摘要
本發(fā)明提供一種半導體結構的形成方法及半導體結構，包括提供一半導體基底；形成一介電層于該半導體基底上；通過化學氣相沉積法形成一附著層于該介電層上，其中該附著層包括一過渡層形成在該介電層上，且該過渡層至少具有一自該過渡層的底部至頂部逐漸改變的特性；形成一低介電常數(shù)介電層于該附著層上，且該低介電常數(shù)介電層與該附著層在相同腔室中形成；以及形成一鑲嵌開口在該低介電常數(shù)介電層中。本發(fā)明所述的半導體結構的形成方法及半導體結構，可使低介電常數(shù)介電層及其下層之間的附著力獲得改善，并因此減少破裂及/或剝離的問題發(fā)生。
文檔編號H01L21/70GK101064251SQ20061015031
公開日2007年10月31日 申請日期2006年10月26日 優(yōu)先權日2006年4月24日
發(fā)明者蔡方文, 陳奕伊, 吳振誠, 林志隆, 包天一, 鄭雙銘, 余振華 申請人:臺灣積體電路制造股份有限公司