技術(shù)編號(hào)：7213524
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是有關(guān)于一種集成電路制程，且特別有關(guān)于一種可改善低介電常數(shù)(low-k)介電(dielectric)層的附著力(adhesion)的方法。背景技術(shù) 當(dāng)半導(dǎo)體工業(yè)的發(fā)展趨勢(shì)朝向集成電路(IC)需具備更高的性能及功能時(shí)，構(gòu)成集成電路的元件的密度需增加，且元件的尺寸及各元件的間距需縮減。過去，上述的縮減只受到光學(xué)光刻技術(shù)的限制，然而，當(dāng)元件需縮小到更小的尺寸時(shí)，則產(chǎn)生了新的限制因素，例如，對(duì)于兩個(gè)相鄰的導(dǎo)電線路而言，當(dāng)導(dǎo)體之間的距離減少，則產(chǎn)生的電容值會(huì)增...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。