專利名稱：半導體器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件及其制作方法，特別涉及一種半導體器件之間的 相互連接結(jié)構(gòu)及其制作方法。
背景技術(shù)：
傳統(tǒng)的半導體存儲器的器件結(jié)構(gòu)例如申請?zhí)枮?3145409的中國專利提供 的存儲器結(jié)構(gòu)，如圖1所示，半導體襯底1上依次形成有柵極介電層2和柵極3， 所述柵極介電層2為二氧化硅或者氧化硅-氮化硅-氧化硅層等，所述柵極3 為多晶硅層。柵極介電層2以及柵極3的兩側(cè)具有間隙壁(spacer ) 5 ，間隙壁5 的材料為二氧化硅、氮化硅或者氮氧化硅等，在間隙壁5兩側(cè)的半導體襯底1 內(nèi)形成有源漏才及6。在實際的應(yīng)用與制作工藝上，由于源漏極的工程設(shè)計的考量，為了避免 熱栽流離子引起的碰撞電離效應(yīng)，通常采用輕摻雜源/漏極(lightly d叩ed source/drain, LDD)結(jié)構(gòu)。如圖2所示，半導體襯底ll上依次具有柵極介電層 12和柵極13,在柵極介電層12兩側(cè)的半導體襯底11內(nèi)形成有低摻雜源漏區(qū)14, 柵極介電層12以及柵極13的兩側(cè)具有間隙壁15 ，在間隙壁15兩側(cè)的半導體襯 底11內(nèi)形成有重摻雜源漏區(qū)16。重摻雜源漏區(qū)16的一個作用在于與接觸孔 內(nèi)連接金屬接觸，形成低接觸電阻的歐姆接觸(Ohmic Contact) 。 17表示進 行金屬布線時與接觸孔內(nèi)連接金屬接觸的歐姆接觸區(qū)，為了達到較低的接觸 電阻，要求將金屬滲入重摻雜源漏區(qū)。歐姆接觸區(qū)具有相當?shù)纳疃?。上述具有間隙壁的半導體元件結(jié)構(gòu)成為半導體技術(shù)發(fā)展的推動力。隨著 半導體制造技術(shù)的飛速發(fā)展，半導體芯片朝向更高的器件密度、高集成度方 向發(fā)展。因此，半導體元件的尺寸也越做越??；元件的溝道長度愈來愈短， 要求的摻雜源/漏極深度也愈來愈淺。
對于歐姆接觸區(qū)的制作工藝發(fā)展與接觸電阻的測量方法可參考Silicon Material and Device Characterization 2nd Edition 1998 John Wiley and Sons, by DieterK. Schroder,第133至142頁，當重摻雜離子濃度范圍由2E17增加到5E20/0113時，n型硅與金屬所形成歐姆接觸的接觸電阻值范圍由1E-3減少到 3E-$Q/cm2，當重摻雜離子濃度范圍由lE16增加到5E20/cn^時，p型硅與金屬 所形成歐姆接的接觸電阻值從6E-3減少到1.5E- Q/cm2。這種工藝的摻雜離子 濃度改變4次階，接觸電阻值的變化達到5次階，接觸電阻的變化是通過調(diào)節(jié) 摻雜區(qū)域摻雜離子濃度并調(diào)節(jié)電子勢壘的，摻雜離子濃度愈高，勢壘降低。 因此，這種工藝嚴格依賴摻雜離子的濃度，限制了源漏區(qū)的深度。根據(jù)德州儀器的研究成果(1996 IEEE Symposium on VLSI Technology Digest,第14-15頁)，利用鈦硅化物形成的源漏區(qū)，源漏區(qū)的深度可以降到 500埃。又例如東芝公司的研究論文(1994 IEEE Transaction on Electron Devices, Vol. 41, No. 12,第2305-2317頁)，利用鈦或鎳硅化物形成的源漏區(qū)， 其中鈦硅化物的深度可達到接近300埃。隨著半導體元件供電電壓、隧道深度以及結(jié)深的不斷減小，低摻雜源漏 區(qū)的摻雜離子密度已經(jīng)接近重摻雜源漏區(qū)的摻雜離子密度，以滿足減小接觸 電阻的需要。因此，再通過重摻雜源漏區(qū)與接觸孔內(nèi)連接金屬接觸，形成低 接觸電阻的歐姆接觸的工藝已經(jīng)顯得不是十分需要，而且，形成重摻雜源漏 區(qū)的工藝成本也較高。發(fā)明內(nèi)容本發(fā)明解決的問題是提供一種半導體器件及其制作方法，降低器件摻雜 區(qū)域與接觸孔內(nèi)連接金屬的接觸電阻，并且有利于降低工藝成本。為解決上述問題，本發(fā)明提供一種半導體器件，包括半導體襯底，位于 半導體襯底上的柵極介電層、位于柵極介電層上的柵極和位于柵極介電層上 的柵極兩側(cè)的間隙壁，以及半導體襯底內(nèi)位于柵極介電層兩側(cè)的源極和漏極，層，所述連接界面層與柵介電層絕緣隔離。其中，所述連接界面層為金屬反應(yīng)摻雜物，所述摻雜物為氧、氮、氫、 硼、砷或者磷中的任意一種，所述金屬反應(yīng)摻雜物為鈷的反應(yīng)摻雜物、鎳的 反應(yīng)摻雜物、鉬的反應(yīng)摻雜物、鈦的反應(yīng)摻雜物、銅的反應(yīng)摻雜物或者鈮的 反應(yīng)4參雜物?；蛘撸鲞B接界面層為鈷的金屬硅化物、鎳的金屬硅化物、鉬的金屬 硅化物、鈦的金屬硅化物、銅的金屬硅化物或者鈮的金屬硅化物。所述金屬 硅化物中含有氧、氮、氫、硼、砷或者磷中的任意一種摻雜物。所述連接界面層的厚度連接界面層的厚度大于0小于等于100埃，較好 的為10到50埃。本發(fā)明還提供了一種半導體器件的制作方法，包括如下步驟 提供半導體襯底，半導體襯底上形成有柵極介電層、位于柵極介電層上的柵極和位于柵極介電層上的柵極兩側(cè)的間隙壁以及位于柵極介電層兩側(cè)的 半導體襯底內(nèi)的源極和漏極；在所述半導體襯底上形成掩膜，覆蓋柵極和間隙壁的側(cè)壁以及源漏之外 的半導體襯底；層；去除所述掩膜。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點 1、本發(fā)曰/界面層，所述連接界面層內(nèi)含有連續(xù)可用的電子狀態(tài)，在很低的電場作用下 即可完成電子傳輸，降低了與接觸孔的連接金屬之間的接觸電阻。 2、 本發(fā)明提供的半導體器件可以使源極和漏極的摻雜離子濃度在較大的 范圍內(nèi)改變，利用連接界面層所提供的連續(xù)電子態(tài)，即使在較低的摻雜離子 濃度條件下，也能達到低電阻歐姆接觸。3、 本發(fā)明提供的半導體器件可以使用不同的源極和漏極的摻雜離子濃 度，以區(qū)分核心與輸出/輸入元件。利用較低的摻雜離子濃度輸出/輸入元件， 可以提高芯片的可靠性。4、 本發(fā)明可使用范圍較廣的重摻雜源漏區(qū)的工藝，因此降低了工藝成本。


圖l是現(xiàn)有技術(shù)半導體器件的結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)包含歐姆接觸區(qū)的半導體存儲器的結(jié)構(gòu)示意圖；圖3是本發(fā)明形成的半導體器件結(jié)構(gòu)示意圖；圖4A至圖4E是本發(fā)明所述半導體器件制作方法工藝流程結(jié)構(gòu)示意圖。
具體實施方式
本發(fā)明的本質(zhì)在于在源極和漏極對應(yīng)的區(qū)域形成有沿源極和漏極表面延 伸的連接界面層，所述連接界面層為金屬反應(yīng)摻雜物，所述摻雜物為氧、氮、 氫、硼、砷或者磷中的任意一種，所述金屬反應(yīng)摻雜物為鈷的反應(yīng)摻雜物、 鎳的反應(yīng)摻雜物、鉬的反應(yīng)摻雜物、鈦的反應(yīng)摻雜物、銅的反應(yīng)摻雜物或者 鈮的反應(yīng)摻雜物，或者含有氧離子、氮離子、氫離子、硼離子、砷離子，或 者磷離子中的任意一種離子的金屬硅化物，所述金屬反應(yīng)摻雜物或者金屬硅 化物內(nèi)含有連續(xù)可用的電子狀態(tài)，在很低的電場作用下即可完成電子傳輸， 降低了與接觸孔的連接金屬之間的接觸電阻。本發(fā)明半導體器件，參考附圖3所示，包括半導體襯底IOO，位于半導體
襯底100上的柵極介電層110、位于柵極介電層110上的柵極120和位于柵極 介電層110上的柵極120兩側(cè)的間隙壁130,以及半導體襯底100內(nèi)位于柵極 介電層110兩側(cè)的源極140和漏極150,還包括沿源極140和漏極150表面延 伸的連接界面層180和沿柵極120表面延伸的連接界面層180,所述連接界面 層180與柵介電層110絕緣隔離。所述半導體襯底100可以包括單晶或者多晶結(jié)構(gòu)的硅或硅鍺(SiGe )，還 可以是含有摻雜離子例如N型或者P型摻雜的硅或者硅鍺，也可以包括混合 的半導體結(jié)構(gòu)，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或 銻化鎵、合金半導體或其組合；也可以是絕緣體上硅(SOI)。所述4冊4及介電層110可以是氧化硅(Si02)或氮氧化石圭(SiNO)。在65nm 以下工藝節(jié)點，4冊才及的特征尺寸4艮小，4冊極介電層IIO優(yōu)選高介電常數(shù)(高K) 材料。所述高K材料包括氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、氧化鋯、 氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈥、氧化鍶鈦、氧化鋁等。 特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。所述柵極120可以是包含半導體材料的多層結(jié)構(gòu)，例如硅、鍺、金屬或 其組合。所述間隙壁130的材料是氧化硅-氮化硅-氧化硅(ONO )。所述源極140和漏極150位于柵介電層110兩側(cè)的半導體襯底100內(nèi)， 附圖3中源極140和漏極150的位置可以互換，其摻雜離子可以是磷離子、 砷離子、硼離子或者銦離子中的一種或者幾種。所述連接界面層180沿源極140和漏極150以及柵極120的表面延伸， 附圖3中，連接界面層150沿源極140和漏極150以及柵極120的表面向下 延伸，根據(jù)連接界面層180形成工藝的不同，連接界面層180也可能在源極 140和漏極150以及柵極120的表面同時向下或者向上延伸，也就是說，連接
界面層180在源極140和漏極150以及柵極120的表面可能向在源極140和 漏極150以及柵極120的內(nèi)部延伸，也可能同時向在源極140和漏極150以 及柵極120的外部延伸。本發(fā)明所述的向上向下是按照附圖3中的位置描述的。沿源極140和漏極150表面延伸的連接界面層180應(yīng)避免與柵介電層110 接觸，這是由于連接界面層180的作用在于用于層間布線，需要與層間接觸 孔內(nèi)的導電金屬連接， 一旦連接界面層180與柵介電層110連接，則導致與 連接界面層180連接的導電金屬與柵極120接觸形成短路，導致器件報廢。 一般情況下，連接界面層180與柵介電層110之間的距離為30至80納米， 較好的是20至60納米。本發(fā)明所述的連接界面層180為金屬反應(yīng)摻雜物，所述摻雜物為氧、氮、 氫、硼、砷或者磷中的任意一種，所述金屬反應(yīng)摻雜物為鈷的反應(yīng)摻雜物、 鎳的反應(yīng)摻雜物、鉬的反應(yīng)摻雜物、鈦的反應(yīng)摻雜物、銅的反應(yīng)摻雜物或者 鈮的反應(yīng)摻雜物?；蛘撸鲞B接界面層為鈷的金屬硅化物、鎳的金屬硅化物、鉬的金屬 硅化物、鈦的金屬硅化物、銅的金屬硅化物或者鈮的金屬硅化物。所述金屬 硅化物中含有氧、氮、氫、硼、砷或者磷中的任意一種摻雜物。所述連接界面層180的形成工藝為在含有氬和氧、氮、氫、硼化氫，砷 化氫，或者磷化氫中的任意一種的等離子體氛圍下，濺射金屬例如鈷、鎳、 鉬、鈦、銅、或者鈮，形成滲透有氧離子、氮離子、氫離子、硼離子，砷離 子，或者磷離子中的任意一種離子的連接界面層180。所述連接界面層180的 厚度大于O小于等于IOO埃，較好的為10到50埃。所述連接界面層180的 存在使得源極和漏極區(qū)域的摻雜離子密度具有較大的變化范圍，例如，摻雜 離子濃度范圍為lE18到6E20/cm3。并且在上述摻雜離子濃度范圍內(nèi)，都具有 層間接觸孔內(nèi)的導電金屬具有較小的接觸電阻。由于所述金屬反應(yīng)摻雜物內(nèi)含有氧離子、氮離子、氫離子、硼離子，砷 離子，或者磷離子中的任意一種，因此，在硅與金屬的連接界面層提供連續(xù)電子能階；直接與金屬的電子費米能階(Fermi Level)相重疊，使其處于連 續(xù)可用的電子狀態(tài)。在很低的電場作用下即可完成電子傳輸，降低了與接觸 孔的連接金屬之間的接觸電阻。并且可以在范圍較大的源極和漏極區(qū)域的摻 雜離子濃度的情況下實現(xiàn)低電阻的電接觸。本發(fā)明還提供一種半導體器件的制作方法，包括如下步驟提供半導體 襯底，半導體襯底上形成有柵極介電層、位于柵極介電層上的柵極和位于柵 極介電層上的柵極兩側(cè)的間隙壁以及位于柵極介電層兩側(cè)的半導體襯底內(nèi)的 源極和漏極；在所述半導體襯底上形成掩膜，覆蓋柵極和柵極介電層的側(cè)壁 以及源漏之外的半導體襯底；在等離子體環(huán)境下濺射金屬，形成沿源極和漏 極表面延伸的連接界面層和沿柵極表面延伸的連接界面層；去除所述掩膜。下面結(jié)合附圖4A至4E對所述半導體器件制作方法做詳細的描述。參考 附圖4A所示，提供半導體襯底100，半導體襯底100上形成有柵介電層110 和柵極120以及柵極120兩側(cè)的間隙壁130。柵極介電層120的形成工藝可以 釆用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，比較優(yōu)選的為化學氣相沉積法， 柵介電層110的厚度為15到60埃。所述柵極120的形成工藝可以采用本領(lǐng) 域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，比較優(yōu)選的為化學氣相沉積法，例如低壓 等離子體化學氣相沉積或者等離子體增強化學氣相沉積工藝。柵極的厚 度為800到3000埃。所述間隙壁130的形成工藝可以采用本領(lǐng)域技術(shù)人員熟 知的任何現(xiàn)有技術(shù)。以4冊極120和柵極介電層110為掩膜，可在柵極介電層 110兩側(cè)的半導體襯底100內(nèi)形成源極140和漏極150,所述源極MO和漏極 150的摻雜離子濃度可在較大的范圍內(nèi)變動，摻雜離子濃度為1E18到 6E20/cm3。所述源極140和漏極150的深度為600到2000埃。
參考附圖4B所示，在半導體襯底100上和柵極120上以及間隙壁130的 側(cè)壁形成刻蝕阻擋層160,例如光刻膠層、氮化硅層等，所述刻蝕阻擋層160 的形成工藝可采用任何現(xiàn)有技術(shù)。參考附圖4C所示，去除源極140和漏極150上對應(yīng)位置的刻蝕阻擋層 160以及柵一及120上對應(yīng)位置的刻蝕阻擋層160，同時，保留間隙壁130的側(cè) 壁的刻蝕阻擋層160,并形成開口 170。參考附圖4D所示，以刻蝕阻擋層160為掩膜，在等離子環(huán)境下進行金屬 濺射，在開口 170對應(yīng)的源極140和漏極130以及柵極120的表面形成向下 或者同時向下以及向上延伸的連接界面層180。所述等離子體包括氬離子和氧 離子、氮離子、氫離子、硼離子，砷離子，或者磷離子中的任意一種。所述金屬為鈷、鎳、鉬、鈦、銅、或者鈮。所述連接界面層180的厚度 為小于100埃，4交好的約為10到50埃。在等離子體環(huán)境下濺射金屬的壓力為0.5到1.5毫托(mT)。在濺射的過 程中，形成金屬和金屬反應(yīng)摻雜物的薄膜層，所述的金屬反應(yīng)摻雜物指含有 所述摻雜離子的金屬。通過對壓力進行控制，在形成薄膜層的同時也移去部 分反應(yīng)摻雜物，達到沉積和移去的動態(tài)平衡，使薄膜層的厚度達到預(yù)期值， 實現(xiàn)較低的接觸電阻。本發(fā)明形成的連接界面層的特性接觸電阻為3E-8到 2E-9Q/cm2。參考附圖4E所示，去除刻蝕阻擋層160，形成本發(fā)明形成的半導體器件 的結(jié)構(gòu)。采用本發(fā)明形成的半導體器件可以是存儲器、邏輯器件等晶體管。由于本發(fā)明形成的半導體器件的連接界面層內(nèi)含有提供連續(xù)電子態(tài)的摻 雜界面，在很低的電場作用下即可完成電子傳輸，降低了半導體與接觸孔的 連接金屬之間的接觸電阻。綜上所述，本發(fā)明半導體器件及其制作方法通過在源極和漏極對應(yīng)的區(qū)域 形成有沿源極和漏極表面延伸的連接界面層，在硅與金屬之間提供連續(xù)電子
能階；直接與金屬的電子費米能階相重疊，使其處于連續(xù)可用的電子狀態(tài)。在很低的電場作用下即可完成電子傳輸，降低了與接觸孔的連接金屬之間的 接觸電阻。并且可以在范圍較大的源極和漏極區(qū)域的摻雜離子濃度的情況下 實現(xiàn)低電阻的電接觸。
權(quán)利要求
1. 一種半導體器件，包括半導體襯底，位于半導體襯底上的柵極介電層、位于柵極介電層上的柵極和位于柵極介電層上的柵極兩側(cè)的間隙壁，以及半導體襯底內(nèi)位于柵極介電層兩側(cè)的源極和漏極，其特征在于，還包括位于源極和漏極表面延伸的連接界面層和沿柵極表面延伸的連接界面層，所述連接界面層與柵介電層絕緣隔離。
2. 根據(jù)權(quán)利要求1所述的半導體器件，其特征在于，所述連接界面層為 金屬反應(yīng)摻雜物，所述摻雜物為氧、氮、氫、硼、砷或者磷中的任意一種。
3. 根據(jù)權(quán)利要求2所述的半導體器件，其特征在于，所述金屬反應(yīng)摻雜 物為鈷的反應(yīng)摻雜物、鎳的反應(yīng)摻雜物、鉬的反應(yīng)摻雜物、鈦的反應(yīng)摻雜物、 銅的反應(yīng)摻雜物或者鈮的反應(yīng)摻雜物。
4. 根據(jù)權(quán)利要求1所述的半導體器件，其特征在于，所述連接界面層為 鈷的金屬硅化物、鎳的金屬硅化物、鉬的金屬硅化物、鈦的金屬硅化物、銅 的金屬硅化物或者鈮的金屬硅化物。
5. 根據(jù)權(quán)利要求4所述的半導體器件，其特征在于，所述金屬硅化物中 含有氧、氮、氫、硼、砷或者磷中的任意一種摻雜物。
6. 根據(jù)權(quán)利要求1所述的半導體器件，其特征在于，所述連接界面層的 厚度大于0小于等于100埃。
7. 根據(jù)權(quán)利要求6所述的半導體器件，其特征在于，所述連接界面層的 厚度為10到50埃。
8. —種半導體器件的制作方法，其特征在于，包括如下步驟 提供半導體襯底，半導體襯底上形成有柵極介電層、位于柵極介電層上的柵極和位于柵極介電層上的柵極兩側(cè)的間隙壁以及位于柵極介電層兩側(cè)的 半導體襯底內(nèi)的源極和漏極；在所述半導體襯底上形成掩膜，覆蓋柵極和間隙壁的側(cè)壁以及源漏之外的半導體襯底； 層;去除所述掩膜。
9. 根據(jù)權(quán)利要求8所述半導體器件的制作方法，其特征在于，形成連接 界面層的工藝為在等離子體環(huán)境下濺射金屬。
10. 根據(jù)權(quán)利要求9所述半導體器件的制作方法，其特征在于，所述金屬為鈷、鎳、鉬、鈦、銅或者鈮。
11. 根據(jù)權(quán)利要求9所述半導體器件的制作方法，其特征在于，所述等離子體包括氬離子和氧離子、氮離子、氫離子、硼化氫離子、砷化氫離子或者 磷化氫離子中的任意一種。
12. 根據(jù)權(quán)利要求11所述半導體器件的制作方法，其特征在于，所述等離 子體包括氬離子和氧離子。
13. 根據(jù)權(quán)利要求8所述的半導體器件，其特征在于，所述連接界面層為 金屬反應(yīng)摻雜物，所述摻雜物為氧、氮、氫、硼、砷或者磷中的任意一種。
14. 根據(jù)權(quán)利要求13所述的半導體器件，其特征在于，所述金屬反應(yīng)摻雜 物為鈷的反應(yīng)摻雜物、鎳的反應(yīng)摻雜物、鉬的反應(yīng)摻雜物、鈦的反應(yīng)摻雜物、 銅的反應(yīng)摻雜物或者鈮的反應(yīng)摻雜物。
15. 根據(jù)權(quán)利要求8所述的半導體器件，其特征在于，所述連接界面層為 鈷的金屬硅化物、鎳的金屬硅化物、鉬的金屬硅化物、鈦的金屬硅化物、銅 的金屬硅化物或者鈮的金屬硅化物。
16. 根據(jù)權(quán)利要求15所述的半導體器件，其特征在于，所述金屬硅化物中 含有氧、氮、氫、硼、砷或者磷中的任意一種摻雜物。
17. 根據(jù)權(quán)利要求8所述的半導體器件，其特征在于，所述連接界面層的 厚度大于0小于等于100埃。
18. 根據(jù)權(quán)利要求17所述的半導體器件，其特征在于，所述連接界面層的厚度為10到50埃。
19.根據(jù)權(quán)利要求9所述半導體器件的制作方法，其特征在于，在等離子 體環(huán)境下濺射金屬的壓力為0.5到1.5毫托。
全文摘要
一種半導體器件及其制作方法，所述半導體器件包括半導體襯底，位于半導體襯底上的柵極介電層、位于柵極介電層上的柵極和位于柵極介電層上的柵極兩側(cè)的間隙壁，以及半導體襯底內(nèi)位于柵極介電層兩側(cè)的源極和漏極，還包括位于源極和漏極表面延伸的連接界面層和沿柵極表面延伸的連接界面層，所述連接界面層與柵介電層絕緣隔離。本發(fā)明半導體器件的連接界面層內(nèi)含有提供連續(xù)電子態(tài)的摻雜界面，在很低的電場作用下即可完成電子傳輸，降低了半導體與接觸孔的連接金屬之間的接觸電阻，并且本發(fā)明半導體器件的制作方法可使用范圍較廣的重摻雜源漏區(qū)的工藝，增加制程的靈活性，降低工藝成本。
文檔編號H01L29/66GK101211971SQ200610148250
公開日2008年7月2日 申請日期2006年12月28日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者王津洲 申請人:中芯國際集成電路制造(上海)有限公司