專利名稱：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體結(jié)構(gòu)及其制造方法，更具體地說涉及在毫米波范圍內(nèi)工作的芯片上PIN二極管以及其使用雙外延工藝的制造方法。
背景技術(shù)：
如毫米波器件(f＞30GHz)的高頻應(yīng)用要求多功能電路具有不同類型的器件用于最優(yōu)化操作。例如，在先進(jìn)的微波器件中，通信發(fā)射電路和雷達(dá)系統(tǒng)使用異質(zhì)結(jié)雙極晶體管(HBT)。但是，在此器件中，接收電路包括基于III-V族材料的場(chǎng)效應(yīng)晶體管(FET)，如高電子遷移率晶體管(HEMT)，以最小化噪聲指數(shù)并且因此提高了接收器靈敏度。如果所有的子系統(tǒng)功能都使用常規(guī)的器件工藝技術(shù)完成，以將所有相關(guān)的先進(jìn)器件集成到相同的襯底上，會(huì)降低這樣的多功能電路器件的性能。
在當(dāng)前公知的制造工藝中，通過外延生長(zhǎng)技術(shù)在高電阻或絕緣襯底上制造高速三接線端器件和如PIN二極管等的微波二極管。在一種常規(guī)工藝中，通過共享NPN C-B結(jié)構(gòu)處理常規(guī)芯片上PIN二極管。然而，這引起了器件整體性能的問題。例如，使用單晶片技術(shù)的公知工藝不能為高性能NPN(二極管)器件提供薄膜集電極并且為高擊穿電壓器件提供厚膜集電極。
順便說一個(gè)具體實(shí)例，已公知，在襯底的第一表面中注入第一導(dǎo)電率的HBT子集電極區(qū)域。然后在襯底的第一表面中注入第一導(dǎo)電率的PIN二極管區(qū)域并且與HBT子集電極區(qū)域隔開。下一步，在HBT子集電極區(qū)域和PIN二極管區(qū)域上的i層上選擇生長(zhǎng)第二導(dǎo)電率的HBT基極/PIN二極管層。然后，在HBT基極/PIN二極管層上選擇生長(zhǎng)第一導(dǎo)電率的HBT發(fā)射極層。然后通過用多晶硅填充在HBT子集電極區(qū)域和PIN二極管區(qū)域之間的邊界處的深溝槽和淺溝槽制造隔離區(qū)域，其中深溝槽隔離區(qū)域延伸到襯底。下一步，在PIN二極管區(qū)域上蝕刻掉HBT發(fā)射極層，并且形成到HBT發(fā)射極層，HBT基極層，HBT子集電極區(qū)域，PIN二極管陽(yáng)極區(qū)域和PIN二極管陰極區(qū)域的導(dǎo)電接觸。從而，在單工藝中，在同一襯底上制造HBT和PIN二極管。
上述技術(shù)的目的是在器件之間使用公共的i層并且使用改進(jìn)的工藝技術(shù)以使在沒有損害器件的任何性能下在同一晶片上生長(zhǎng)所有結(jié)構(gòu)。雖然上面描述的工藝期望在單個(gè)襯底上制造每一個(gè)電路(即，消除對(duì)使用分離襯底然后在模塊中連接襯底的需要)，但是仍存在一些限制。列舉一個(gè)，例如，因?yàn)镹PN性能的要求，PIN二極管i層不能自由地調(diào)整以獲得期望的T/R開關(guān)速度。

發(fā)明內(nèi)容
在本發(fā)明的第一方面中，一種結(jié)構(gòu)包括單晶片，具有在第一厚度的第一區(qū)域中形成的第一子集電極和與第一厚度不同的第二厚度的第二區(qū)域中形成的第二子集電極。
在本發(fā)明的第二方面中，一種多電路結(jié)構(gòu)，包括在具有第一厚度的第一區(qū)域中形成的遠(yuǎn)側(cè)子集電極和在第二區(qū)域中形成的近側(cè)子集電極。第二子集電極區(qū)域的厚度小于第一區(qū)域的厚度。遠(yuǎn)側(cè)子集電極形成高擊穿電壓器件并且近側(cè)子集電極結(jié)構(gòu)形成高性能NPN器件。
在本發(fā)明的另一方面中，一種形成結(jié)構(gòu)的方法包括提供包括第一層的襯底并且在第一層中形成第一摻雜區(qū)域。該方法還包括在第一層上形成第二層并且在第二層中形成第二摻雜區(qū)域。第二摻雜區(qū)域以不同于第一摻雜區(qū)域的深度形成。


圖1-13根據(jù)本發(fā)明示出了用于形成圖13中示出的最終結(jié)構(gòu)的工藝步驟；圖14示出了本發(fā)明的示意性實(shí)施例，比較濃度與深度的曲線；圖15根據(jù)本發(fā)明示出了表1中示出的PIN二極管射頻特性的代表曲線。
具體實(shí)施例方式
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)及制造方法。在一個(gè)實(shí)施例中，本發(fā)明更具體地說涉及在晶片上結(jié)合極高擊穿和極高性能NPN(即雙極)器件而不損害任一器件的性能即最優(yōu)化這兩個(gè)器件的結(jié)構(gòu)和方法。在一個(gè)實(shí)施例中，該制造方法使用雙外延工藝用于在毫米波范圍內(nèi)工作的芯片上PIN二極管；盡管如高擊穿NPN HBT，變?nèi)荻O管，無源器件，肖特基二極管的其它器件也期望用于本發(fā)明中。通過執(zhí)行本發(fā)明，使用同一晶片，可以制造具有薄集電極的高性能NPN并且可以制造具有厚膜集電極的高擊穿電壓器件。另外，在本發(fā)明中，第二子集電極可以用作高擊穿器件的通孔(reachthrough)將子集電極與表面接觸。本發(fā)明的系統(tǒng)和方法與已有的BiCMOS技術(shù)完全兼容。
參考圖1，示出了包括在襯底10上形成的襯墊氧化物12的初始結(jié)構(gòu)。在一個(gè)實(shí)施例中，襯底可以是硅，雖然同樣可以使用如III-V化合物半導(dǎo)體襯底或SOI的其它材料。雖然對(duì)本發(fā)明的理解并不關(guān)鍵，但是襯底10約為700μm厚，本發(fā)明也旨在其它厚度。襯墊氧化物12具有在50和150之間的厚度；雖然，本發(fā)明也旨在其它厚度?？梢酝ㄟ^常規(guī)的沉積或生長(zhǎng)工藝形成襯墊氧化物層12。
在圖2中，在襯墊氧化物12上形成光致抗蝕劑14。在圖3中，曝光光致抗蝕劑14以向下面的層打開窗口16。在如使用旋涂玻璃技術(shù)的公知的半導(dǎo)體光致抗蝕劑工藝中形成窗口16。因此，對(duì)從事此具體步驟的本領(lǐng)域的技術(shù)人員沒必要再對(duì)光致抗蝕劑工藝進(jìn)行描述。
在圖3中，在光致抗蝕劑12中打開窗口16后，制造方法繼續(xù)用公知的摻雜劑摻雜如離子注入暴露的下面的層。在一個(gè)示意性實(shí)施例中，用于集電極的摻雜元素可以包括如砷(As)或銻(Sb)。在一個(gè)實(shí)施中，以普通能量水平和劑量進(jìn)行摻雜，例如，能量范圍約20-60keV和劑量為1E15到5E16?？梢允褂萌缟頝+的離子注入工藝形成子集電極18，延伸到下面的層。
參考圖4，使用常規(guī)工藝剝離光致抗蝕劑層12。在此工藝步驟中，還可以使用常規(guī)工藝剝離，例如蝕刻襯墊氧化物12。在一個(gè)實(shí)施例中，剝離工藝除去在上述摻雜工藝期間出現(xiàn)的任何注入損傷。
在圖5中，在襯底10上形成外延(epi)層20，并且在圖6中，在外延層20上形成光致抗蝕劑層22。在一個(gè)實(shí)施例中，在光致抗蝕劑層22形成之前，可以在外延層20上形成襯墊氧化物層。在常規(guī)制造工藝中，光致抗蝕劑層22曝露于光以打開窗口24。
在圖7中，使用如磷，砷或銻的摻雜劑進(jìn)行離子注入工藝以形成通孔，如在區(qū)域26中所示。通孔用作導(dǎo)電通道以連接遠(yuǎn)側(cè)子集電極18到表面。遠(yuǎn)側(cè)子集電極18可以形成例如最終結(jié)構(gòu)中的PIN二極管陰極或高擊穿NPN HBT的子集電極。然后使用常規(guī)工藝剝離光致抗蝕劑層22(以及，在實(shí)施例中，襯墊氧化物層)。在此剝離工藝期間可以修復(fù)來自離子注入工藝的任何損傷。
在圖8中，以任意常規(guī)方式，在外延層20上形成襯墊氧化物層28和另一光致抗蝕劑層30。例如，在前一步中，可以熱生長(zhǎng)或沉積襯墊氧化物層28。在常規(guī)半導(dǎo)體工藝步驟中，在光致抗蝕劑層30中打開窗口32，遠(yuǎn)離子集電極18。
在圖9中，使用如磷，砷或銻的摻雜劑進(jìn)行常規(guī)離子注入工藝。此摻雜劑工藝在外延層20中形成集電極34。使用常規(guī)工藝剝離光致抗蝕劑層30，其后剝離襯墊氧化物28。在一個(gè)實(shí)施例中，此剝離工藝可以除去在上述摻雜工藝期間發(fā)生的任何注入損傷。
在圖10中，在結(jié)構(gòu)上形成第二外延層36。更具體地說，在集電極34和外延層20上形成外延層36。優(yōu)選第二外延層36具有與外延層20不同的厚度。第一和第二外延層兩者都可以制成具有寬的厚度彈性以提供器件的可調(diào)。在本發(fā)明的一個(gè)實(shí)施例中，外延層36約為0.4μm并且更優(yōu)選0.3μm到1μm的范圍，其小于通常在1-3μm范圍的外延層20的厚度。在任何情況下，可以形成任何厚度的第二外延層36以調(diào)整器件，因此提供在已知制造方法之上的優(yōu)點(diǎn)。
通過制造具有期望的厚度的第二外延層36，可以在單個(gè)晶片上制造用于高性能NPN器件的薄膜集電極和用于高擊穿電壓器件的厚膜集電極。通過具有薄膜集電極和厚膜集電極，可以最優(yōu)化高性能NPN器件和高擊穿電壓器件的性能。
在圖11中，在常規(guī)工藝中形成淺溝槽隔離結(jié)構(gòu)38和深溝槽隔離結(jié)構(gòu)40。形成淺溝槽隔離結(jié)構(gòu)38和深溝槽隔離結(jié)構(gòu)40用于器件隔離目的?？蛇x地，隔離結(jié)構(gòu)可以包括硅的原地氧化(“LOCOS”)結(jié)構(gòu)。
在圖12中，在第二外延層36中形成第二通孔42。第二通孔42用作導(dǎo)電通道以連接集電極或第一通孔到表面用于接觸。通過如磷，砷或銻的核素的離子注入形成通孔。通孔注入的能量范圍和劑量范圍分別為從50-100KeV和從1e15到5e16。應(yīng)該適當(dāng)對(duì)準(zhǔn)用于連接第一通孔的第二通孔以消除不對(duì)準(zhǔn)引起的高電阻。
仍參考圖12，在外延層36上以如LTE，LPCVD，CVD等的常規(guī)外延方式選擇生長(zhǎng)P+膜46，以形成高性能NPN HBT基極和PIN二極管陽(yáng)極。這里沒有示出其它工藝細(xì)節(jié)但是本領(lǐng)域的技術(shù)人員應(yīng)該明白。例如，可以使用氧化物層以在CVD工藝期間保護(hù)外延層36。在沉積P+膜后還可以形成氮化物膜以保護(hù)HBT，PIN等不被FET工藝侵害。當(dāng)制造接觸時(shí)，可以打開氮化物膜。
完成集成電路要求剩下的工藝步驟包括這樣的步驟，如形成高性能NPN發(fā)射極層，形成鈍化部件，形成互連金屬化等，其執(zhí)行在技術(shù)上已公知。例如，在圖13中，在P+膜46上用CVD工藝沉積級(jí)間介質(zhì)層48優(yōu)選包括BPSG。在實(shí)施例中，沉積級(jí)間介質(zhì)層48以將器件與隨后沉積的覆蓋金屬層電絕緣。以常規(guī)方式在級(jí)間介質(zhì)層48中形成鎢接觸50，連接到P+膜46和通孔42。與通孔接觸的鎢接觸50形成器件的N+接線端并且與P+膜接觸的鎢接觸50形成器件的P+接線端。
在圖13的實(shí)施例中，器件的遠(yuǎn)側(cè)子集電極18部分可以用于形成高擊穿電壓器件。在實(shí)施例中，高擊穿電壓器件可以包括NPN HBT晶體管，PIN二極管，變?nèi)荻O管，無源器件，肖特基二極管及類似器件。結(jié)構(gòu)一側(cè)的集電極34，另一方面可以用于形成在比高擊穿電壓器件的集電極層更薄的集電極層上形成的高性能NPN器件，從而最優(yōu)化這兩個(gè)器件的性能。
表1示出了根據(jù)本發(fā)明的實(shí)施例的PIN二極管的射頻響應(yīng)性能。該性能包括，例如，正向模式下的插入損耗(db)和反向模式下的隔離(db)性能。圖14是表1中示出的PIN二極管的摻雜分布的圖示。在表1中示出的性能包括三個(gè)樣品的六個(gè)GHz范圍，從2GHz到100GHz。
表1

圖15是根據(jù)本發(fā)明的表1中的結(jié)果的圖示。
雖然參考實(shí)施例的實(shí)例描述了本發(fā)明，但是應(yīng)該明白，這里使用的術(shù)語(yǔ)是描述和示意性的術(shù)語(yǔ)，而不是限制性術(shù)語(yǔ)?？梢栽诓幻撾x本發(fā)明的范圍和精神下，在所附權(quán)利要求范圍內(nèi)進(jìn)行改變。因此，雖然這里參考特殊的材料和實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是本發(fā)明沒有旨在限制于這里具體的公開；相反，本發(fā)明延伸到所有功能等同的結(jié)構(gòu)，方法和使用，這些都在所附權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種結(jié)構(gòu)，包括單晶片，具有在第一厚度的第一區(qū)域中形成的第一子集電極和在與所述第一厚度不同的第二厚度的第二區(qū)域中形成的第二子集電極。
2.根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中所述第一子集電極形成高擊穿電壓器件。
3.根據(jù)權(quán)利要求2的結(jié)構(gòu)，其中所述第二子集電極形成高性能NPN器件。
4.根據(jù)權(quán)利要求2的結(jié)構(gòu)，其中所述高擊穿電壓器件為PIN二極管。
5.根據(jù)權(quán)利要求2的結(jié)構(gòu)，其中所述高擊穿電壓器件是NPN HBT晶體管，變?nèi)荻O管，無源器件和肖特基二極管中的一種。
6.根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中所述第一區(qū)域的厚度范圍在約1μm到3μm。
7.根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中所述第二區(qū)域的厚度約為0.3μm到1μm。
8.根據(jù)權(quán)利要求1的結(jié)構(gòu)，還包括從所述第一子集電極延伸到所述第二區(qū)域的表面的通孔結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1的結(jié)構(gòu)，還包括在所述第二區(qū)域上形成的P+膜。
10.根據(jù)權(quán)利要求9的結(jié)構(gòu)，還包括在所述第二區(qū)域中形成的隔離區(qū)域。
11.根據(jù)權(quán)利要求10的結(jié)構(gòu)，其中所述隔離區(qū)域的選擇部分穿過所述第一區(qū)域和所述第二區(qū)域延伸到下面的襯底。
12.根據(jù)權(quán)利要求9的結(jié)構(gòu)，還包括在所述第二區(qū)域上形成的層和從所述P+接觸延伸到表面的金屬接觸。
13.根據(jù)權(quán)利要求12的結(jié)構(gòu)，其中所述金屬接觸延伸到接觸所述第一子集電極的通孔。
14.根據(jù)權(quán)利要求13的結(jié)構(gòu)，其中延伸到接觸所述第一子集電極的所述通孔的所述金屬接觸形成N+接線端。
15.根據(jù)權(quán)利要求12的結(jié)構(gòu)，其中接觸所述P+區(qū)域的所述金屬接觸形成P+接觸。
16.一種多電路結(jié)構(gòu)，包括遠(yuǎn)側(cè)子集電極，在具有第一厚度的第一區(qū)域中形成；近側(cè)子集電極，在厚度小于所述第一區(qū)域的第二區(qū)域中形成，其中所述遠(yuǎn)側(cè)子集電極形成高擊穿電壓器件并且所述近側(cè)子集電極形成高性能NPN器件。
17.根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述高擊穿電壓器件是高擊穿NPNHBT，PIN二極管，變?nèi)荻O管，無源器件或肖特基二極管。
18.根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述第一區(qū)域的厚度范圍在約1μm到3μm。
19.根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述第二區(qū)域的厚度約為0.3-1μm。
20.根據(jù)權(quán)利要求16的結(jié)構(gòu)，還包括從所述第一子集電極延伸到所述第二區(qū)域的表面的通孔結(jié)構(gòu)。
21.根據(jù)權(quán)利要求16的結(jié)構(gòu)，還包括在所述第二區(qū)域上形成的P+膜。
22.根據(jù)權(quán)利要求21的結(jié)構(gòu)，還包括在所述第二區(qū)域中形成的隔離區(qū)域，其中所述隔離區(qū)域的選擇部分穿過所述第一區(qū)域和所述第二區(qū)域延伸到下面的襯底。
23.根據(jù)權(quán)利要求22的結(jié)構(gòu)，還包括在所述第二區(qū)域上形成的層和從所述P+膜延伸到表面的金屬接觸。
24.根據(jù)權(quán)利要求23的結(jié)構(gòu)，其中延伸到接觸所述第一子集電極的所述通孔的所述金屬接觸形成N+陰極。
25.根據(jù)權(quán)利要求23的結(jié)構(gòu)，其中接觸所述P+膜的所述金屬接觸形成P+陽(yáng)極。
26.一種形成結(jié)構(gòu)的方法，包括如下步驟提供包括第一層的襯底；在所述第一層中形成第一摻雜區(qū)域；在所述第一層中形成第一通孔；在所述第一層上形成第二層；在所述第二層中形成第二摻雜區(qū)域，其中所述第二摻雜區(qū)域以不同于所述第一摻雜區(qū)域的深度形成；以及在所述第二層中形成第二通孔，所述第二通孔用于連接所述第一通孔并且作為用于近側(cè)器件的通孔。
27.根據(jù)權(quán)利要求26的方法，還包括在所述第二層上形成第三層。
28.根據(jù)權(quán)利要求26的方法，其中所述第一層是所述襯底的上表面并且所述第二層是外延膜。
29.根據(jù)權(quán)利要求27的方法，其中所述第三層是外延膜。
30.根據(jù)權(quán)利要求26的方法，其中所述第一摻雜區(qū)域是用于P-i-N二極管或高擊穿NPN BHT子集電極的陰極板并且所述第二摻雜區(qū)域是用于高性能雙極晶體管的子集電極。
全文摘要
一種結(jié)構(gòu)包括單晶片，具有在第一厚度的第一區(qū)域中形成的第一子集電極和在與第一厚度不同的第二厚度的第二區(qū)域中形成的第二子集電極。還旨在提供一種方法，該方法包括提供包括第一層的襯底并且在第一層中形成第一摻雜區(qū)域。該方法還包括在第一層上形成第二層并且在第二層中形成第二摻雜區(qū)域。第二摻雜區(qū)域以不同于第一摻雜區(qū)域的深度形成。該方法還包括在第一層中形成第一通孔并且在第二層中形成第二通孔以連接第一通孔到表面。
文檔編號(hào)H01L21/82GK1959985SQ20061014313
公開日2007年5月9日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2005年11月2日
發(fā)明者劉學(xué)鋒, R·M·拉塞爾, 金成東, D·D·庫(kù)爾鮑, A·J·約瑟夫, L·D·蘭澤若蒂 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司