專利名稱：鍺基半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造，更特別地，涉及制造位于含Ge材料上和/或內(nèi)的諸如場(chǎng)效應(yīng)晶體管(FET)或金屬氧化物半導(dǎo)體(MOS)電容器的半導(dǎo)體結(jié)構(gòu)的方法，該含鍺材料包括表面(即上表面和/或槽表面)，其形成與毗鄰電介質(zhì)的界面，該界面富含除氧之外的一種或更多硫?qū)僭?這里稱為“非氧硫?qū)僭亍?。也就是說(shuō)，本發(fā)明的該方法產(chǎn)生含鍺材料與電介質(zhì)之間的富含非氧硫?qū)僭氐慕缑?。本發(fā)明還涉及位于含Ge材料上或內(nèi)的諸如FET或MOS電容器的半導(dǎo)體結(jié)構(gòu)，其中富含非氧硫?qū)僭氐慕缑嫖挥诤珿e材料與毗鄰的電介質(zhì)之間。
背景技術(shù)：
與硅(Si)相比鍺(Ge)中載流子的低有效質(zhì)量和較高遷移率引起了對(duì)用于高性能邏輯電路的Ge基器件的新關(guān)注，尤其是隨著日益難以通過(guò)傳統(tǒng)縮放(scaling)提高Si互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)性能。通常，Ge比常規(guī)Si材料具有2×更高的電子遷移率和4×更高的空穴遷移率。GeCMOS器件制造的一個(gè)主要障礙是難以獲得穩(wěn)定的柵極電介質(zhì)。通常存在于含Ge材料的上表面的水溶性自然Ge氧化物導(dǎo)致了柵極電介質(zhì)的不穩(wěn)定。
用于沉積具有高介電常數(shù)(約4.0或更大，通常約7.0或更大)的電介質(zhì)膜以代替Si金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中的SiO2的高質(zhì)量沉積技術(shù)例如原子層沉積(ALD)和金屬有機(jī)化學(xué)氣相沉積(MOCVD)的近來(lái)發(fā)展促進(jìn)了研發(fā)采用這樣的電介質(zhì)的Ge MOSFET的活動(dòng)。對(duì)于最終的MOS器件性能，高k膜沉積之前的最終表面準(zhǔn)備是關(guān)鍵。
具體地，對(duì)于Ge，在高k膜沉積之前具有沒(méi)有(全無(wú)(devoid))鍺氧化物的表面是重要的。用于Si的常規(guī)解決方案是使用(濃的或稀釋的)氫氟酸(例如HF或DHF)來(lái)去除任何自然Si氧化物，而留下H鈍化表面。盡管對(duì)Si CMOS器件制造是成功的，但是發(fā)現(xiàn)此表面鈍化技術(shù)對(duì)Ge無(wú)效。例如參見(jiàn)D.Bodlaki等人在Surface Science 2003年第543期第63-74頁(yè)的文章“Ambient stability of chemically passivated germanium interfaces”。對(duì)于沉積在HF或DHF處理過(guò)的材料上的高介電常數(shù)膜，例如HfO2和Al2O3，通常發(fā)現(xiàn)柵堆疊的較差的電屬性。其它的酸處理，例如HCl，導(dǎo)致類似的差的電特性。這由示例性柵堆疊的一組C-V特性(見(jiàn)圖1)示出，所述示例性柵堆疊通過(guò)以下步驟制造(i)提供準(zhǔn)備外延的Ge(100)材料；(ii)用臭氧去離子(DI)水濕化學(xué)清潔60秒，接著添加HCl到該溶液60秒，然后DI水漂洗300秒；(iii)在300℃通過(guò)ALD從Al(CH3)3和水蒸汽沉積50HfO2；以及(iv)利用圓點(diǎn)掩模(shadow mask)蒸鍍Al點(diǎn)從而形成MOS電容器。
蓄積(accumulation)和反轉(zhuǎn)(inversion)之間的高頻散和低電容調(diào)制強(qiáng)烈表明非常高的界面態(tài)面密度(Dit)。界面的此較低電品質(zhì)可能源自于不期望的界面化合物的形成。通常，鍺氧化物(GeO2)負(fù)有責(zé)任，但是Hf鍺酸鹽或其它化合物是可能的候選。
制造功能性柵堆疊的一個(gè)示范方法是在高溫下(例如在400℃至650℃)在超高真空(UHV)系統(tǒng)中脫附Ge氧化物，接著原位高k沉積。X.-J.Zhang等人在J.Vac.Sci.Technology 1993年的A11期第2553頁(yè)的文章描述了Ge氧化物的熱脫附，J.J.-H.Chen等人在IEEE Trans.Electron Dev.2004年第51期第1441頁(yè)的文章描述了原位沉積工藝。此方案的主要缺點(diǎn)是UHV系統(tǒng)耗費(fèi)成本且通常與制造中使用的標(biāo)準(zhǔn)ALD或MOCVD高k沉積設(shè)備不兼容。實(shí)際解決方法是基于在電介質(zhì)沉積之前利用原子N暴露或高溫NH3氣體處理進(jìn)行濕蝕刻(例如利用DHF)的Ge表面的氮化。例如參見(jiàn)Chi On Chui等人在IEEE Electr.Device Lett.2004年第25期第274頁(yè)的文章，E.P.Gusev等人在Appl.Phys.Lett.2004年第85期第2334頁(yè)的文章以及N.Wu.等人在Appl.Phys.Lett.2004年第84期第3741頁(yè)的文章。
該氮化堆疊的可操作性可以通過(guò)柵堆疊的C-V特性(見(jiàn)圖2)來(lái)例證，其與以上結(jié)合圖1論述的堆疊以相同的方式制造，但是濕HCl清潔和HfO2沉積之間增添有額外的NH3處理(在650℃持續(xù)1分鐘)的。圖2所示的特性表明比圖1所示的電特性極大改善的電特性。此外，與圖1相比，圖2所示的特性僅顯示出小的頻散，表明界面密度被減小。該滯后是歸因于HfO2膜中的一些介電陷阱(dielectric traps)。然而，盡管在減小界面態(tài)密度方面是成功的，但是氮化在界面引入了固定的正電荷，其導(dǎo)致大的負(fù)平帶偏移且會(huì)降低器件遷移率。氮化步驟還具有需要高溫的缺點(diǎn)，其能導(dǎo)致不期望的摻雜劑擴(kuò)散和界面反應(yīng)。
Ge表面利用水合硫化銨(NH4)2S處理(有其它溶劑例如可選地添加的甲醇)的硫鈍化已經(jīng)在文獻(xiàn)中有所描述。例如參見(jiàn)G.W.Anderson等人在Appl.Phys.Lett.1995年第66期第1123頁(yè)的文章，P.F.Lyman等人在Surf.Sci.2000年第462期第L594頁(yè)的文章，D.Bodlaki等人在J.Chem.Phys.2003年第119期第3958頁(yè)的文章，以及Bodlaki等人在Surf.Sci.2003年第543期第63頁(yè)的文章。利用這些技術(shù)這樣產(chǎn)生的硫或硫化鍺(GeSix)層具有達(dá)3個(gè)單層的厚度。然而，沒(méi)有建議或證實(shí)對(duì)高k電介質(zhì)沉積的MOSFET或MOS器件制造的應(yīng)用。此外，前面引用的文獻(xiàn)沒(méi)有表明S處理是否能用于高k柵堆疊鈍化。
考慮到上述情況，找到制備具有以下特性的Ge/高k界面的方法是非常有利的1.低溫鈍化，使得Ge FET制造流程是緩和的，減少不期望的擴(kuò)散或反應(yīng)；2.濕化學(xué)應(yīng)用(wet-chemical application)從而提供工藝簡(jiǎn)化和減小成本；及3.改善的電特性，包括低界面態(tài)密度和低平帶偏移。

發(fā)明內(nèi)容
本發(fā)明提供一種方法和結(jié)構(gòu)，其中可以獲得Ge基半導(dǎo)體器件諸如FET和MOS電容器。具體地，本發(fā)明提供一種形成半導(dǎo)體器件的方法，該半導(dǎo)體器件包括位于含Ge材料(層或晶片)上和/或內(nèi)的電介質(zhì)和導(dǎo)電材料的堆疊，其中其表面(上和/或槽壁表面)富含非氧硫?qū)僭亍＜?，本發(fā)明提供含Ge材料與電介質(zhì)之間的富含非氧硫?qū)僭氐慕缑妗Ｍㄟ^(guò)提供富含非氧硫?qū)僭氐慕缑?，在電介質(zhì)生長(zhǎng)期間和之后不期望的界面化合物的形成被抑制，界面陷阱在密度上被減少。
“富含非氧硫?qū)僭亍币馕吨娊橘|(zhì)與含鍺材料之間的界面層(或區(qū)域)具有約1012原子/cm2或更大的非氧硫?qū)僭睾?。通常，本發(fā)明中形成的富含非氧硫?qū)僭氐慕缑婢哂袕募s1012至約1017原子/cm2的非氧硫?qū)僭睾?，從約1014至約1016原子/cm2的非氧硫?qū)僭睾渴歉话愕摹?br> 術(shù)語(yǔ)“非氧硫?qū)僭亍痹诒景l(fā)明中用于表示硫(S)、硒(Se)、碲(Te)、釙(Po)、或者其混合物。通常，非氧硫?qū)僭厥荢。富含非氧硫?qū)僭氐慕缑婵砂ㄖ辽僖粚臃茄趿驅(qū)僭卦踊蛘咚梢园ㄖ辽僖粚雍茄趿驅(qū)僭卦拥幕衔铩?br> 概括而言，本發(fā)明的方法包括用至少一種含非氧硫?qū)僭氐牟牧咸幚砗珿e材料的表面從而形成富含非氧硫?qū)僭氐谋砻?；在富含非氧硫?qū)僭氐乃霰砻嫔闲纬呻娊橘|(zhì)層，從而富含非氧硫?qū)僭氐慕缑嫖挥谒龊珿e材料與所述電介質(zhì)層之間；以及在所述電介質(zhì)層上形成導(dǎo)電材料。
除了上述方法之外，本發(fā)明還涉及利用該發(fā)明方法形成的半導(dǎo)體結(jié)構(gòu)。具體地，且概括而言，本發(fā)明的該半導(dǎo)體結(jié)構(gòu)包括含Ge材料；位于所述含Ge材料的表面上的電介質(zhì)層；以及位于所述電介質(zhì)層上的導(dǎo)電材料，其中富含非氧硫?qū)僭氐慕缑嫖挥谒鲭娊橘|(zhì)層與所述含Ge材料之間。
注意，上述本發(fā)明的方法可以提供低溫鈍化，使得Ge半導(dǎo)體器件制造流程變得緩和，減少了不期望的擴(kuò)散和反應(yīng)。此外，可以利用濕化學(xué)應(yīng)用進(jìn)行表面鈍化從而提供工藝簡(jiǎn)化和減少成本。此外，本發(fā)明方法可提供改善的電特性，包括低界面態(tài)密度和低平帶偏移。
本發(fā)明中使用的術(shù)語(yǔ)“低界面態(tài)密度”表示通常約1×1013cm-2/eV或更小的慢界面陷阱面密度，更一般地約1×1012cm-2/eV或更小，術(shù)語(yǔ)“低平帶偏移”表示與理想平帶電壓相比約±1V或更小的平帶電壓偏移，更一般地約±0.3V或更小。


圖1是在利用DI水和HCl清潔的含Ge材料上制造的現(xiàn)有技術(shù)柵堆疊的電容(F)與柵偏置(V)之間的關(guān)系曲線圖。
圖2是在利用DI水清潔且然后用NH3氮化的含Ge材料上制造的現(xiàn)有技術(shù)柵堆疊的電容(F)與柵偏置(V)之間的關(guān)系曲線圖。
圖3A-3C是圖示表示(以剖視圖形式)，示出本發(fā)明的基本工藝步驟。
圖4是圖示表示(以剖視圖形式)，描繪了一實(shí)施例，其中鈍化發(fā)生在含Ge材料的上表面以及位于含Ge材料內(nèi)的槽的裸露側(cè)壁。
圖5是柵堆疊的透射電子顯微鏡(TEM)圖像，已經(jīng)利用示例中描述的本發(fā)明的鈍化工藝鈍化了該柵堆疊。
圖6是在經(jīng)歷本發(fā)明的鈍化工藝的含Ge材料上制造的柵堆疊的電容(F)與柵偏置(V)之間的關(guān)系曲線圖。
圖7是在利用(a)NH3退火(即氮化)、(b)HF或HCl處理、以及(c)本發(fā)明的鈍化工藝(表示為“新穎處理”)清潔的含Ge材料上制造的各種柵堆疊的平帶電壓偏移(V)與陷阱密度(1012cm-2eV-1)之間的關(guān)系曲線。
具體實(shí)施例方式
現(xiàn)在將參照下面的論述和附圖更詳細(xì)地描述本發(fā)明，本發(fā)明提供利用非氧硫?qū)僭乇砻驸g化步驟制造的Ge基半導(dǎo)體器件。注意，示出各種處理步驟的本發(fā)明附圖是提供來(lái)用于示例目的，因此，這些附圖未按比例繪制。
注意，可在本發(fā)明中形成的半導(dǎo)體器件包括例如MOS電容器、FET、浮置柵極FET非易失性存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)以及包括電介質(zhì)和導(dǎo)電材料的堆疊的任何其它類型的半導(dǎo)體器件。形成這些類型的器件的工藝為本領(lǐng)域技術(shù)人員所熟知且因此在此不再贅述。詳細(xì)論述的是表面鈍化步驟和包括電介質(zhì)和導(dǎo)電材料的堆疊的形成。在DRAM的制造中，這里描述的表面鈍化還發(fā)生在槽內(nèi)，所述槽通過(guò)光刻和蝕刻形成在含Ge材料內(nèi)。即，裸露的槽側(cè)壁可以與含Ge材料的上表面一起經(jīng)歷本發(fā)明的鈍化步驟。本發(fā)明的用于在含Ge材料上制造半導(dǎo)體結(jié)構(gòu)的基本處理步驟示于圖3A-3C。
圖3A示出在使含Ge材料10經(jīng)歷本發(fā)明的非氧硫?qū)僭乇砻驸g化步驟之后形成的結(jié)構(gòu)。如圖所示，含Ge材料10在此鈍化步驟之后包括被添加有非氧硫?qū)僭?即富含非氧硫?qū)僭?的上表面層或區(qū)域12。注意，表面區(qū)域12(或?qū)?也包括Ge。
本發(fā)明中采用的含鍺(Ge)材料10是包括Ge的任何半導(dǎo)體層或晶片?？稍诒景l(fā)明中使用的這樣的含Ge材料的示范性例子包括但不限于純Ge、絕緣體上Ge、SiGe、SiGeC、Si層上SiGe、Si上Ge層、或Si上SiGeC層。含Ge材料10一般含有至少10原子百分比的Ge，大于50原子百分比的Ge含量是更一般的。含Ge材料10可以是摻雜的、未摻雜的或者其中含有摻雜和未摻雜區(qū)域。在本發(fā)明的一些實(shí)施例中，含Ge材料10可以處于應(yīng)力下。
含Ge材料10的厚度可以變化且在實(shí)踐本發(fā)明時(shí)不重要。通常，含Ge材料10具有從約1nm至約1mm的厚度。
通過(guò)用至少一種含非氧硫?qū)僭氐牟牧咸幚砗珿e材料的裸露表面，形成含Ge材料10的被添加有非氧硫?qū)僭氐纳媳砻鎸踊騾^(qū)域12。本申請(qǐng)中術(shù)語(yǔ)“非氧硫?qū)僭亍庇糜诒硎玖?S)、硒(Se)、碲(Te)、釙(Po)、或者其混合物。通常，非氧硫?qū)僭厥荢。所述至少一種含非氧硫?qū)僭氐牟牧峡梢允且后w或氣體(vapor)。
當(dāng)使用液體時(shí)，所述含非氧硫?qū)僭氐牟牧贤ǔＥc諸如水、包括例如甲醇或乙醇的酒精、以及其它質(zhì)子(羥基)溶劑之類的溶劑結(jié)合使用。本發(fā)明中也考慮純的含非氧硫?qū)僭氐囊后w。
在本發(fā)明此實(shí)施例中，所述含非氧硫?qū)僭氐牟牧弦源笥?0-6％的量存在于溶劑中，優(yōu)選地，大于0.01％，且更優(yōu)選地大于0.1％。在本發(fā)明此實(shí)施例中使用的所述含非氧硫?qū)僭氐牟牧习ê辽僖环N非氧硫?qū)僭氐娜魏位衔?。本發(fā)明此實(shí)施例中可使用的含非氧硫?qū)僭氐牟牧系氖纠ǖ幌抻诹蚧@(NH4)2S，硒化銨(NH4)2Se，碲化銨(NH4)2Te，硫化氫H2S，硒化氫H2Se，碲化氫H2Te，諸如Na2S或K2S的堿金屬非氧硫?qū)倩?，兩種非氧硫?qū)僭氐呐浜衔?complex)，諸如例如SeS2，或者非氧硫?qū)僭氐牧姿猁}，諸如例如P2S5。在一個(gè)優(yōu)選實(shí)施例中，硫化銨被用作所述含非氧硫?qū)僭氐牟牧稀?br> 液態(tài)含非氧硫?qū)僭氐牟牧侠帽绢I(lǐng)域公知的技術(shù)應(yīng)用于含Ge材料的表面，所述技術(shù)包括例如浸涂、刷涂、浸沒(méi)等技術(shù)。該處理可以以任何溫度或時(shí)間進(jìn)行，只要該條件對(duì)含Ge材料10沒(méi)有負(fù)面影響。通常，利用液態(tài)含非氧硫?qū)僭夭牧系奶幚碓趶募s0℃到約150℃的溫度下進(jìn)行從約1秒至約1天的時(shí)長(zhǎng)。更一般地，利用液態(tài)含非氧硫?qū)僭夭牧系奶幚碓趶募s15℃到約100℃的溫度下進(jìn)行從約1分鐘至約1小時(shí)的時(shí)長(zhǎng)。在一個(gè)優(yōu)選實(shí)施例中，利用液態(tài)含非氧硫?qū)僭夭牧系奶幚碓趶募s70℃到約80℃的溫度下進(jìn)行約10分鐘的時(shí)長(zhǎng)。
當(dāng)氣體用于此處理步驟時(shí)，上述液態(tài)含非氧硫?qū)僭氐牟牧现械囊环N首先利用本領(lǐng)域公知的技術(shù)氣化，然后使氣體經(jīng)過(guò)含Ge材料10。氣體可包括原子類(species)、分子類或團(tuán)簇類。與氣體接觸可以進(jìn)行不同的時(shí)長(zhǎng)，包括上述范圍。
不管是使用液體還是氣體，此處理通過(guò)從含Ge材料的表面去除任何不期望的化合物例如Ge氧化物，或者通過(guò)改變這樣的不期望的化合物例如Ge氧化物，鈍化了含Ge材料10。取代在含Ge材料的表面具有不期望的化合物例如Ge氧化物，形成了富含非氧硫?qū)僭氐谋砻鎱^(qū)域?！案缓茄趿?qū)僭亍币馕吨娊橘|(zhì)和含Ge材料之間的界面層(或區(qū)域)具有約1012原子/cm2或更大的非氧硫?qū)僭睾?。通常，本發(fā)明中形成的富含非氧硫?qū)僭氐慕缑婢哂袕募s1012至約1017原子/cm2的非氧硫?qū)僭睾浚瑥募s1014至約1016原子/cm2的非氧硫?qū)僭睾渴歉胀ǖ摹?br> 富含非氧硫?qū)僭氐纳媳砻鎱^(qū)域12的深度可根據(jù)鈍化步驟的條件而變化。通常，表面區(qū)域12的深度為從約1至約100單層。注意，區(qū)域或?qū)?2中非氧硫?qū)僭氐臐舛瓤梢允沁B續(xù)的或者其可以是分級(jí)的(graded)，較高非氧硫?qū)僭睾客ǔ４嬖谟诤珿e材料10的最上表面中。
在本發(fā)明的一些實(shí)施例中，可以在上述非氧硫?qū)僭剽g化步驟之前可選地進(jìn)行常規(guī)表面準(zhǔn)備工藝?？梢栽诜茄趿?qū)僭剽g化之前進(jìn)行的一類表面準(zhǔn)備工藝的示范性例子包括5∶1H2SO4∶H2O處理2分鐘，在DI水中漂洗，并用10％HF(aq)蝕刻Ge表面10分鐘。
在本發(fā)明的一些實(shí)施例中，可以在進(jìn)行上述鈍化步驟之后可選地采用常規(guī)漂洗/干燥(rinsing/drying)工藝?？梢栽诜茄趿?qū)僭剽g化之后但是在電介質(zhì)形成之前進(jìn)行的一類漂洗/干燥工藝的示范性例子包括在水或有機(jī)溶劑中或者在其混合物中漂洗，然后向鈍化表面吹N2或其它不活潑氣體來(lái)干燥。
本發(fā)明構(gòu)思了僅鈍化、表面準(zhǔn)備和鈍化、鈍化以及漂洗和干燥或者表面準(zhǔn)備、鈍化以及清洗和干燥。
電介質(zhì)14形成在含Ge材料10的富含非氧硫?qū)僭氐谋砻?2上。電介質(zhì)14可用作FET的柵電介質(zhì)或者兩電容器電極之間的絕緣體。電介質(zhì)14可通過(guò)諸如氧化、氮化或氮氧化的熱生長(zhǎng)工藝形成。供選地，電介質(zhì)14可以通過(guò)沉積工藝形成，例如化學(xué)氣相沉積(CVD)、等離子體輔助CVD、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、原子層沉積(ALD)、蒸鍍、反應(yīng)濺鍍、化學(xué)溶液沉積等沉積工藝。電介質(zhì)14還可以利用上述工藝的任何組合來(lái)形成。
電介質(zhì)14由優(yōu)選具有約4.0或更大、優(yōu)選大于7.0的介電常數(shù)的絕緣材料構(gòu)成。此處提到的介電常數(shù)是相對(duì)于真空。注意，SiO2通常具有約4.0的介電常數(shù)。具體地，本發(fā)明采用的電介質(zhì)14包括但不限于氧化物、氮化物、氮氧化物和/或包括金屬硅酸鹽的硅酸鹽、鋁酸鹽、鈦酸鹽和氮化物。在一個(gè)實(shí)施例中，優(yōu)選電介質(zhì)14由氧化物，例如諸如SiO2、GeO2、HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3、Y2O3、其混合物、以及這樣的材料和它們的混合物的分級(jí)或分層堆疊構(gòu)成。電介質(zhì)14的高度優(yōu)選的示例包括HfO2、鉿硅酸鹽和鉿硅氧氮化物。
電介質(zhì)14的物理厚度可以改變，但是通常，電介質(zhì)14具有從約0.5至約10nm的厚度，從約0.5至約4nm的厚度是更一般的。它可以沉積在首先沉積于包括富含非氧硫?qū)僭氐谋砻鎸?2的含Ge材料10上的硅氧化物或硅氮氧化物的薄(約0.1至約1.5nm左右)層上。
在本發(fā)明的此階段通常至少一隔離區(qū)(未示出)形成于含Ge材料10中。該隔離區(qū)通常是槽隔離區(qū)。槽隔離區(qū)利用本領(lǐng)域技術(shù)人員公知的常規(guī)槽隔離工藝形成。例如，光刻、蝕刻和用槽電介質(zhì)填充槽可以用于形成槽隔離區(qū)?？蛇x地，襯可以在槽填充之前形成于槽內(nèi)，可以在槽填充之后進(jìn)行致密化步驟，槽填充之后也可進(jìn)行平坦化工藝。
圖3B示出包括形成在含Ge材料10的富含非氧硫?qū)僭氐谋砻?2上的電介質(zhì)14的結(jié)構(gòu)。注意，在電介質(zhì)14的沉積之后，富含非氧硫?qū)僭氐谋砻?2形成電介質(zhì)14與含Ge材料10之間的界面層。富含非氧硫?qū)僭氐慕缑婵梢园ㄖ辽僖粚臃茄趿驅(qū)僭卦踊蛘咚梢园ㄖ辽僖粚雍茄趿驅(qū)僭卦拥幕衔?。非氧硫?qū)僭氐臐舛群捅砻鎸?2(即界面區(qū)域)的厚度可以被或不被電介質(zhì)14的沉積所影響。
在形成電介質(zhì)14之后，導(dǎo)電材料16的毯層利用諸如物理氣相沉積(PVD)、CVD或蒸鍍的公知沉積工藝形成于電介質(zhì)14上。導(dǎo)電材料16可包括但不限于多晶硅、SiGe、硅化物、鍺化物、金屬、金屬氮化物或諸如Ta-Si-N的金屬-硅-氮化物。優(yōu)選地，對(duì)于具有非常高濃度Ge(約50％或更大的Ge含量)的襯底，導(dǎo)電材料16由金屬構(gòu)成?？梢杂米鲗?dǎo)電材料16的金屬的示例包括但不限于Al、W、Cu、Ti、Re、或其它類似導(dǎo)電金屬。導(dǎo)電材料16的毯層可以是摻雜或未摻雜的。如果被摻雜，原位摻雜沉積工藝可被采用。供選地，摻雜的導(dǎo)電材料16可以通過(guò)沉積、離子注入和退火，通過(guò)沉積和擴(kuò)散，或者通過(guò)本領(lǐng)域技術(shù)人員公知的任何工藝形成。
導(dǎo)電材料16的摻雜將使所形成的柵極的功函數(shù)偏移。摻雜離子的示范性例子包括As、P、B、Sb、Bi、In、Al、Tl、Ga、或其混合物。在本發(fā)明此階段沉積的導(dǎo)電材料16的厚度即高度可以根據(jù)所采用的沉積工藝而改變。通常，導(dǎo)電材料16具有從約20到約180nm的垂直厚度，從約40到約150nm的厚度是更一般的。
在一些實(shí)施例中，可選硬掩模(未示出)可以利用常規(guī)沉積工藝形成在導(dǎo)電材料16上。可選的硬掩?？梢杂芍T如氧化物或氮化物的電介質(zhì)構(gòu)成。
圖3C示出包括形成在電介質(zhì)14上的導(dǎo)電材料16的結(jié)構(gòu)。在本發(fā)明工藝的此階段，可以進(jìn)行常規(guī)CMOS處理步驟從而形成任何類型的半導(dǎo)體器件，包括例如FET和/或MOS電容器。
注意，上述本發(fā)明的方法可以提供低溫鈍化，使得Ge CMOS制造流程變得緩和，減少了不想要的擴(kuò)散或反應(yīng)。此外，可以利用濕化學(xué)應(yīng)用進(jìn)行表面鈍化從而提供工藝簡(jiǎn)化和減少成本。此外，本發(fā)明的方法可以提供改善的電特性，包括低界面態(tài)密度和低平帶偏移。
本申請(qǐng)中使用的術(shù)語(yǔ)“低界面態(tài)密度”表示通常約1×1013cm-2/eV或更小的慢界面陷阱面密度，更一般地約1×1012cm-2/eV或更小，術(shù)語(yǔ)“低平帶偏移”表示與理想平帶電壓相比約±1V或更小的平帶電壓偏移，更一般地約±0.3V或更小。
在本發(fā)明的一些實(shí)施例中，至少一個(gè)槽20利用光刻和蝕刻形成在含Ge材料10中。本發(fā)明此階段形成的每個(gè)槽20的深度由蝕刻工藝的長(zhǎng)度確定。通常，及對(duì)于DRAM結(jié)構(gòu)，每個(gè)槽20具有從約1至約10μm的深度。然后進(jìn)行上述鈍化步驟，提供富含非氧硫?qū)僭氐慕缑?2。然后電介質(zhì)14和導(dǎo)電材料16至少如上所述地形成在槽20內(nèi)。此實(shí)施例中的鈍化步驟可以影響含Ge材料10的上表面，如果其裸露的話，或者影響槽側(cè)壁的一些或全部，如果它們裸露的話。
在一些實(shí)施例中，圖案化的掩?？梢孕纬稍诤珿e材料的表面上且然后進(jìn)行上述表面鈍化步驟。此實(shí)施例在含Ge材料的不包括圖案化掩模的表面上形成富含非氧硫?qū)僭氐膮^(qū)域。
提供下面的示例以說(shuō)明本發(fā)明和一些優(yōu)點(diǎn)，所述優(yōu)點(diǎn)可以利用本發(fā)明的非氧硫?qū)僭剽g化步驟獲得。
示例在此示例中，制備MOS電容器，其中含Ge材料首先用硫鈍化，然后HfO2電介質(zhì)沉積在硫表面鈍化的含Ge材料上。具體地，通過(guò)首先提供準(zhǔn)備外延的n-Ge(100)材料制備MOS電容器。然后Ge材料的表面經(jīng)歷濕化學(xué)藥品預(yù)清潔工藝，包括用丙酮/甲醇混合物使Ge材料的所述表面去油污，用5∶1H2SO4∶H2O處理去油污了的表面2分鐘，在DI水中漂洗，以及用10％HF(aq)蝕刻Ge表面10分鐘。在此濕化學(xué)藥品預(yù)清潔工藝之后，含Ge材料在70℃-80℃之間的溫度下利用50％(NH4)2S(aq)處理進(jìn)行硫鈍化10分鐘。硫鈍化之后，Ge材料在水中經(jīng)歷漂洗且然后通過(guò)向硫鈍化的表面吹N2來(lái)干燥所述材料。接著，77的HfO2電介質(zhì)通過(guò)原子層沉積(ALD)從包括Al(CH3)3和水的氣體沉積在所述硫鈍化的表面上。該ALD在220℃進(jìn)行。然后Al點(diǎn)利用圓點(diǎn)掩模形成在電介質(zhì)層上。
圖5示出采用根據(jù)本發(fā)明的S鈍化的柵堆疊的透射電子顯微鏡(TEM)圖像。呈現(xiàn)了將HfO2柵電介質(zhì)與Ge襯底分隔開的層。當(dāng)采用其它Ge表面準(zhǔn)備技術(shù)例如HF蝕刻、HCl蝕刻、NH3退火等時(shí)，沒(méi)有檢測(cè)到這樣的層。這證實(shí)(a)如果選擇適當(dāng)?shù)某练e條件(例如足夠低的溫度)，S鈍化可以在電介質(zhì)沉積期間穩(wěn)定；以及(b)此工藝形成與其它方式形成的柵堆疊結(jié)構(gòu)根本不同的柵堆疊結(jié)構(gòu)。
用于比較，利用上面關(guān)于圖1和2描述的表面處理步驟制備MOS電容器。圖6示出利用本發(fā)明的硫鈍化步驟制備的本發(fā)明的MOS電容器的C-V特性。圖6所示的C-V特性在質(zhì)量上與NH3氮化的Ge材料的C-V特性相當(dāng)，如圖2所示。
下面的表1和圖7示出對(duì)于此示例中描述的各種電容器所提取的Dit值和平帶偏移。數(shù)據(jù)清楚地示出硫鈍化的樣品具有比其它處理低得多的Dit。不希望受任何理論的束縛，相信此結(jié)果可歸因于硫的鈍化效應(yīng)，其顯著抑制了HfO2沉積期間和之后不期望的化合物的形成。該硫鈍化樣品與現(xiàn)有技術(shù)處理工藝?yán)绲退崆鍧嵪啾冗€提供更小的平帶偏移。
表1

相信當(dāng)非氧硫?qū)僭夭皇橇驎r(shí)可以獲得類似的結(jié)果。
給出上述實(shí)施例和示例以說(shuō)明本發(fā)明的思想和范圍。這些實(shí)施例和示例將使其它實(shí)施例和示例對(duì)本領(lǐng)域技術(shù)人員變得顯然。那些其它實(shí)施例和示例在本發(fā)明的構(gòu)思內(nèi)。因此，本發(fā)明應(yīng)僅受所附權(quán)利要求的限制。
權(quán)利要求
1.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括用至少一種含非氧硫?qū)僭氐牟牧咸幚砗珿e材料的表面從而形成富含非氧硫?qū)僭氐谋砻?；在所述富含非氧硫?qū)僭氐谋砻嫔闲纬呻娊橘|(zhì)層，從而富含非氧硫?qū)僭氐慕缑嫖挥谒龊珿e材料與所述電介質(zhì)層之間；以及在所述電介質(zhì)層上形成導(dǎo)電材料。
2.如權(quán)利要求1所述的方法，還包括在所述處理之前進(jìn)行表面準(zhǔn)備工藝。
3.如權(quán)利要求1所述的方法，還包括在所述處理之后且在形成所述電介質(zhì)之前進(jìn)行漂洗/干燥工藝。
4.如權(quán)利要求1所述的方法，還包括在所述處理之前進(jìn)行表面準(zhǔn)備工藝以及在所述處理之后且在形成所述電介質(zhì)之前進(jìn)行漂洗/干燥工藝。
5.如權(quán)利要求1所述的方法，其中所述含非氧硫?qū)僭氐牟牧鲜且后w或氣體。
6.如權(quán)利要求1所述的方法，其中所述含非氧硫?qū)僭氐牟牧习蚧@(NH4)2S、硒化銨(NH4)2Se、碲化銨(NH4)2Te、硫化氫H2S、硒化氫H2Se、碲化氫H2Te、堿金屬非氧硫?qū)倩?、兩種非氧硫?qū)僭氐呐浜衔?、或者非氧硫?qū)僭氐牧姿猁}。
7.如權(quán)利要求6所述的方法，其中所述含非氧硫?qū)僭氐牟牧鲜且后w或氣體形式的硫化銨。
8.如權(quán)利要求1所述的方法，其中所述富含非氧硫?qū)僭氐慕缑婢哂屑s1012原子/cm2或更大的非氧硫?qū)僭睾俊?br> 9.如權(quán)利要求1所述的方法，其中所述富含非氧硫?qū)僭氐慕缑嫣峁┧鲭娊橘|(zhì)與所述導(dǎo)電材料的堆疊，所述堆疊具有一般約1×1013cm-2/eV或更小的慢界面陷阱面密度以及與理想平帶電壓相比約±1V或更小的平帶電壓偏移。
10.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括用至少一種含硫材料處理含Ge材料的表面從而形成富含硫的表面；在所述富含硫的表面上形成電介質(zhì)層，從而富含硫的界面位于所述含Ge材料與所述電介質(zhì)層之間；以及在所述電介質(zhì)層上形成導(dǎo)電材料。
11.一種半導(dǎo)體結(jié)構(gòu)，包括含Ge材料；位于所述含Ge材料的表面上的電介質(zhì)層；以及導(dǎo)電材料，位于所述電介質(zhì)層上，其中富含非氧硫?qū)僭氐慕缑娲嬖谟谒鲭娊橘|(zhì)層與所述含Ge材料之間。
12.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中所述含Ge材料是包括純Ge、絕緣體上Ge、SiGe、SiGeC、Si層上SiGe、Si上Ge層、或Si上SiGeC層中的至少一種的半導(dǎo)體。
13.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中所述含Ge材料是應(yīng)變的。
14.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中所述電介質(zhì)包括氧化物、氮化物、氮氧化物、硅酸鹽、或其混合物。
15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中所述電介質(zhì)是選自包括SiO2、GeO2、HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3、Y2O3、及其混合物的組的氧化物。
16.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中所述導(dǎo)電材料包括多晶硅、SiGe、硅化物、金屬或金屬-硅-氮化物。
17.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中所述富含非氧硫?qū)僭氐慕缑婢哂屑s1012原子/cm2或更大的非氧硫?qū)僭睾俊?br> 18.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中所述非氧硫?qū)僭睾渴欠旨?jí)的。
19.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中所述富含非氧硫?qū)僭氐慕缑姘蚧蛄蚧铩?br> 20.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中所述富含非氧硫?qū)僭氐慕缑嫣峁┧鲭娊橘|(zhì)與所述導(dǎo)電材料的堆疊，所述堆疊具有一般約1×1013cm-2/eV或更小的慢界面陷阱面密度以及與理想平帶電壓相比約±1V或更小的平帶電壓偏移。
全文摘要
本發(fā)明涉及一種方法和結(jié)構(gòu)，其中可以獲得諸如FET和MOS電容器的Ge基半導(dǎo)體器件。具體地，本發(fā)明提供一種形成包括位于含Ge材料(層或晶片)上和/或內(nèi)的堆疊的半導(dǎo)體器件的方法，所述堆疊包括電介質(zhì)層和導(dǎo)電材料，其中所述含Ge材料的表面富含非氧硫?qū)僭亍Ｍㄟ^(guò)提供富含非氧硫?qū)僭氐慕缑?，電介質(zhì)生長(zhǎng)期間和之后不期望的界面化合物的形成被抑制且界面陷阱密度被減小。
文檔編號(hào)H01L21/28GK1956147SQ20061014235
公開日2007年5月2日 申請(qǐng)日期2006年10月10日 優(yōu)先權(quán)日2005年10月26日
發(fā)明者馬丁·M·弗蘭克, 史蒂文·J·凱斯特, 尚慧玲, 約翰·A·奧特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司