專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管(下文稱為“TFT”)和包括由薄膜晶體管組成的電路的半導(dǎo)體器件。本發(fā)明也涉及作為半導(dǎo)體器件的如液晶板為代表的電光器件和包括作為部件的電光器件的電子設(shè)備。
背景技術(shù)：
附帶談?wù)?，該說明書中的術(shù)語“半導(dǎo)體器件”表示通過利用半導(dǎo)體性能起作用的任何器件，并且電光器件、半導(dǎo)體電路和電子設(shè)備也是半導(dǎo)體器件。
近年來，有源矩陣型液晶顯示器件已引起注意，在有源矩陣型液晶顯示器件中的電路由使用多晶硅膜的TFT組成。該器件通過以矩陣形式排列的多個(gè)像素控制作用于矩陣狀態(tài)的液晶的電場(chǎng)并實(shí)現(xiàn)高精度的圖像顯示。
在該有源矩陣型液晶顯示器件中，當(dāng)分辨率變得像XGA或SXGA的高精度時(shí)，單是像素的數(shù)目就超過一百萬。驅(qū)動(dòng)所有像素的驅(qū)動(dòng)電路由非常復(fù)雜和很多的TFT形成。
實(shí)際液晶顯示器件(也稱為液晶板)所需的規(guī)格是嚴(yán)格的，為了所有像素正常運(yùn)行，對(duì)于像素和驅(qū)動(dòng)器必須確保高可靠性。具體而言，如在驅(qū)動(dòng)電路中發(fā)生反常，則會(huì)出現(xiàn)一列(或一行)的所有像素受到破壞的稱為線性缺陷的不良狀態(tài)。
然而，通常認(rèn)為使用多晶硅膜的TFT在可靠性方面比用于LSI等的(形成在單晶半導(dǎo)體襯底上的晶體管)MOSFET要差。這種觀點(diǎn)很強(qiáng)烈，除非克服該弱點(diǎn)，否則難于通過TFT制成LSI電路。
改善TFT、GOLD(柵交疊-輕摻雜漏)、LATID(大仰角注入漏)等的可靠性的結(jié)構(gòu)已眾所周知。這些結(jié)構(gòu)的特征是LDD區(qū)和柵電極相互交疊，并由此能降低LDD區(qū)的雜質(zhì)濃度，降低電場(chǎng)的作用變大，熱載流子電阻變高。
例如，在“M.Hatano，H.Akimoto，和TSakai，IEDM97 TECHNICALDIGEST，p523-526，1997”中，通過使用由硅組成的側(cè)壁實(shí)現(xiàn)具有GOLD結(jié)構(gòu)的TFT。
然而，在該文中所述的GOLD結(jié)構(gòu)存在與常規(guī)LDD結(jié)構(gòu)相比截止電流(當(dāng)TFT處于截止?fàn)顟B(tài)時(shí)流過的電流)變大的問題，對(duì)此需要對(duì)策。

發(fā)明內(nèi)容
本發(fā)明的目的是提供消除GOLD結(jié)構(gòu)缺陷、降低截止電流和熱載流子電阻變高的TFT。本發(fā)明的另一目的是實(shí)現(xiàn)包括由該TFT構(gòu)成的半導(dǎo)體電路的高可靠性的半導(dǎo)體器件。
為實(shí)現(xiàn)上述目的，本發(fā)明的薄膜晶體管包括在形成溝道的半導(dǎo)體層內(nèi)起源區(qū)或漏區(qū)作用的n型或p型第一雜質(zhì)區(qū)和位于溝道和第一雜質(zhì)區(qū)之間的并具行與第一雜質(zhì)區(qū)相同導(dǎo)電類型的兩種雜質(zhì)區(qū)(第二和第三雜質(zhì)區(qū))。這些第二和第三雜質(zhì)區(qū)具有確定導(dǎo)電類型的雜質(zhì)濃度，該濃度低于第一雜質(zhì)區(qū)的濃度并起高電阻區(qū)的作用。
第二雜質(zhì)區(qū)是經(jīng)柵絕緣膜與柵極交疊的低濃度雜質(zhì)區(qū)并具有提高熱載流子電阻的作用。另一方面，第三雜質(zhì)區(qū)是不與柵極交疊的低濃度雜質(zhì)區(qū)并具有防止截止電流增加的作用。
順帶說說，柵極是經(jīng)柵絕緣膜與半導(dǎo)體層交叉的電極，并是將電場(chǎng)施加于半導(dǎo)體層而形成耗盡層的電極。在柵布線中，經(jīng)柵絕緣膜與半導(dǎo)體層交叉的部分是柵極。
而且，在本發(fā)明的柵極中，柵極邊緣厚度由其中心平坦部分朝外側(cè)線性降低。由于產(chǎn)生導(dǎo)電類型的雜質(zhì)經(jīng)柵極的錐形部分加入第二雜質(zhì)區(qū)，濃度梯度反映柵極側(cè)的傾斜度(厚度變化)。即，加入第二雜質(zhì)區(qū)的雜質(zhì)濃度由溝道形成區(qū)朝第一區(qū)增加。
本發(fā)明中，柵極的另一結(jié)構(gòu)中的與柵絕緣膜接觸的第一柵極和形成在第一柵極上的第二柵極相互層疊。該結(jié)構(gòu)中，第一柵極一側(cè)與柵絕緣膜之間的角度范圍是3-60°，形成錐形。另一方面，溝道長度方向上的第二柵極寬度小于第一柵極的寬度。
同時(shí)，在包括上面層疊型柵極的薄膜晶體管中，第二雜質(zhì)區(qū)的雜質(zhì)濃度分布反映第一柵極的膜厚度的變化，其雜質(zhì)濃度從溝道形成區(qū)朝第一區(qū)升高。
由于本發(fā)明的薄膜晶體管在半導(dǎo)體層內(nèi)包括兩種低濃度雜質(zhì)區(qū)，具有可與MOSFET媲美或優(yōu)于MOSFET的可靠性。
實(shí)現(xiàn)本發(fā)明目的方法還包括
一種制造半導(dǎo)體器件的方法，包括以下步驟在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成絕緣膜；形成與所述絕緣膜接觸的柵極；和通過所述柵極的至少一部分將具有一種電導(dǎo)率的雜質(zhì)加入到所述半導(dǎo)體層中；所述柵極側(cè)邊和所述絕緣膜之間的角度范圍是3-60°。
一種制造半導(dǎo)體器件的方法，包括以下步驟在絕緣表面上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成絕緣膜；在所述絕緣膜上形成第一導(dǎo)電膜；在所述第一導(dǎo)電膜上形成第二導(dǎo)電膜；通過所述第一導(dǎo)電膜和所述第二導(dǎo)電膜的圖形形成成柵極；其中所述柵極包括與所述絕緣膜接觸的第一柵極和形成在所述第一柵極上的第二柵極；其中所述第二柵極在溝道長度方向上具有比所述第一柵極要窄的寬度；和通過所述第一柵極的至少一部分將具有一種電導(dǎo)率的雜質(zhì)加入到所述半導(dǎo)體層中；所述第一柵極側(cè)邊和所述絕緣膜之間的角度范圍是3-60°。


圖1A-1D是表示制造本發(fā)明的TFT(實(shí)施模式1)的步驟的剖面圖；圖2A-2C是表示制造本發(fā)明的TFT(實(shí)施模式1)的步驟的剖面圖；圖3是柵極(實(shí)施模式1)的部分剖面圖；圖4A-4D是半導(dǎo)體層(實(shí)施模式1)的部分剖面圖；圖5A-5C是表示制造本發(fā)明的TFT(實(shí)施模式2)的步驟的剖面圖；圖6A-6C是表示制造本發(fā)明的TFT(實(shí)施模式2)的步驟的剖面圖；圖7是本發(fā)明的TFT(實(shí)施模式3)的剖面圖；圖8是本發(fā)明的TFT(實(shí)施模式4)的剖面圖；圖9是本發(fā)明的TFT(實(shí)施模式4)的剖面圖；圖10是表示本發(fā)明(實(shí)施例1)的液晶顯示板的外形的示圖；
圖11A-11C是表示本發(fā)明(實(shí)施例1)的像素部分和CMOS電路的俯視圖；圖12A和12B是本發(fā)明(實(shí)施例1)的有源矩陣襯底的剖面圖；圖13A-13F是表示制造本發(fā)明(實(shí)施例1)的像素部分步驟的剖面圖；圖14A-14E是表示制造本發(fā)明(實(shí)施例1)的像素部分步驟的剖面圖；圖15A-15F是表示制造本發(fā)明(實(shí)施例1)的CMOS電路步驟的剖面圖；圖16A-16E是表示制造本發(fā)明(實(shí)施例1)的CMOS電路步驟的剖面圖；圖17A-17E是表示制造本發(fā)明(實(shí)施例2)的CMOS電路步驟的剖面圖；圖18A-18E是表示制造本發(fā)明(實(shí)施例3)的CMOS電路步驟的剖面圖；圖19A-19E是表示制造本發(fā)明(實(shí)施例4)的CMOS電路步驟的剖面圖；圖20A-20E是表示制造本發(fā)明(實(shí)施例5)的CMOS電路步驟的剖面圖；圖21A-21E是表示制造本發(fā)明(實(shí)施例6)的CMOS電路步驟的剖面圖；圖22是表示ICP刻蝕裝置(實(shí)施例7)的等離子產(chǎn)生機(jī)理圖；圖23是多螺線線圈系統(tǒng)(實(shí)施例7)的ICP刻蝕裝置的原理圖；圖24是偏置功率與錐形角θ(實(shí)施例7)的特性關(guān)系圖；圖25是CF4流量與錐形角θ(實(shí)施例7)的特性關(guān)系圖；圖26是(W/抗蝕劑)選擇比與錐形角θ(實(shí)施例7)的特性關(guān)系圖；圖27A和27B是表示制造本發(fā)明(實(shí)施例8)的結(jié)晶硅膜步驟的圖；圖28A和28B是表示制造本發(fā)明(實(shí)施例9)的結(jié)晶硅膜步驟的圖；圖29A和29B是表示制造本發(fā)明(實(shí)施例10)的結(jié)晶硅膜步驟的圖；圖30A和30B是表示制造本發(fā)明(實(shí)施例11)的結(jié)晶硅膜步驟的圖；圖31A-31D是表示制造本發(fā)明(實(shí)施例13)的CMOS電路步驟的圖；圖32A-32F是表示本發(fā)明(實(shí)施例15)的電子設(shè)備實(shí)施例的圖；圖33A-33D是表示本發(fā)明(實(shí)施例15)的電子設(shè)備實(shí)施例的圖；圖34A-34H是TFT的柵電壓—漏電流的特性圖；圖35A-35B是表示有源矩陣型EL顯示板(實(shí)施例16)的結(jié)構(gòu)的圖；圖36A-36B是表示有源矩陣型EL顯示板(實(shí)施例17)的結(jié)構(gòu)的圖；圖37是表示有源矩陣型EL顯示板(實(shí)施例18)中的像素部分的截面圖；圖38A-38B是分別表示有源矩陣型EL顯示板的像素部分結(jié)構(gòu)和用于像素部分的電路結(jié)構(gòu)(實(shí)施例18)的圖；
圖39是表示有源矩陣型EL顯示板(實(shí)施例19)的結(jié)構(gòu)的圖；圖40A-40C是表示用于有源矩陣型EL顯示板(實(shí)施例20)的像素部分的電路結(jié)構(gòu)的圖。
具體實(shí)施例方式
首先，參考圖34A-34H與傳統(tǒng)TFT相比較，描述本發(fā)明的優(yōu)點(diǎn)。
本發(fā)明的特征是第二雜質(zhì)區(qū)(柵交疊型LDD區(qū))和第三雜質(zhì)區(qū)(柵非交疊型LDD區(qū))的兩種低濃度雜質(zhì)區(qū)形成在半導(dǎo)體層內(nèi)。
圖34A是沒有LDD區(qū)的n溝道TFT的示意圖，圖34B是表示其電性能(柵電壓Vg與漏電流Id的性能關(guān)系)的圖。同樣，圖34C和34D表示常規(guī)LDD結(jié)構(gòu)的情況，圖34E和34F表示所謂的GOLD結(jié)構(gòu)的情況，而圖34G和34H表示本發(fā)明的n溝道TFT的情況。
在圖中，標(biāo)號(hào)“n+”表示源區(qū)或漏區(qū)，“溝道”表示溝道形成區(qū)，而“n-”表示具有比區(qū)“n+”雜質(zhì)濃度要低的低雜質(zhì)濃度區(qū)。標(biāo)號(hào)“Id”表示漏電流而“Vg”表示柵電壓。
如圖34A和34B所示，在不存在LDD的情況下，截止電流(TFT處于斷開狀態(tài)下的漏電流)高，而導(dǎo)通電流(TFT處于導(dǎo)通狀態(tài)下的漏電流)和截止電流易于受到損失。
另一方面，通過形成柵非交疊型LDD，可較大地抑制截止電流，并可抑制導(dǎo)通和截止電流的損失。然而，導(dǎo)通電流的損失并不完全被抑制(圖34C和34D)。
如圖34E和34F所示的TFT結(jié)構(gòu)(GOLD結(jié)構(gòu))只具有LDD區(qū)與柵極交疊的交疊型LDD，該結(jié)構(gòu)的重要性是可獲得傳統(tǒng)LDD結(jié)構(gòu)的導(dǎo)通電流損失的抑制。
在這種情況下，盡管可充分抑制導(dǎo)通電流的損失，該結(jié)構(gòu)的問題是截止電流比常規(guī)非交疊型LDD結(jié)構(gòu)的略高?，F(xiàn)有技術(shù)中所公開的論文采用該結(jié)構(gòu)，在認(rèn)識(shí)截止電流高的問題的前提下，本發(fā)明是研究解決該問題的結(jié)構(gòu)之后所得的結(jié)果。
如圖34G和34H所示，本發(fā)明的結(jié)構(gòu)是在半導(dǎo)體層內(nèi)形成與柵極交疊的LDD區(qū)(第二雜質(zhì)區(qū))和不與柵極交疊的LDD區(qū)(第三雜質(zhì)區(qū))。通過采用該結(jié)構(gòu)，能降低截止電流并保持對(duì)導(dǎo)通電流損失的抑制作用。
本申請(qǐng)人假定在如圖34E和34F所示結(jié)構(gòu)的情況下截止電流為何變高的原因如下當(dāng)n溝道TFT處于截止?fàn)顟B(tài)，負(fù)幾十伏的負(fù)電壓作用于柵極。如正幾十伏的正電壓在該狀態(tài)下作用于漏區(qū)，在柵絕緣膜的漏側(cè)端形成非常大的電場(chǎng)。
此時(shí)，在LDD區(qū)中形成空穴，形成通過少數(shù)載流子并連接漏區(qū)、LDD區(qū)和溝道形成區(qū)的電流通路。預(yù)計(jì)該電流通路導(dǎo)致截止電流的提高。
本申請(qǐng)人認(rèn)為為了斷導(dǎo)通路上的電流通路，必須形成另一電阻，即，在不與柵極交疊的位置上的LDD區(qū)的第三雜質(zhì)區(qū)。本發(fā)明涉及具有該結(jié)構(gòu)的薄膜晶體管和使用該薄膜晶體管的電路。
參考圖1A-7將描述本發(fā)明的實(shí)施模式。
實(shí)施模式1在該實(shí)施模式中，將本發(fā)明應(yīng)用于TFT。參考圖1A-4D將描述該實(shí)施例的制造步驟。
首先，在襯底100的整個(gè)表面上形成底膜101，在底膜101上形成島狀半導(dǎo)體層102。在襯底100的整個(gè)表面上形成作為柵絕緣膜的絕緣膜103以便覆蓋半導(dǎo)體層102(圖1A)。
作為襯底100，可使用玻璃襯底、石英襯底、結(jié)晶玻璃襯底、不銹鋼襯底或聚對(duì)苯二甲酸乙酯(PFT)樹脂襯底等。
底膜101是用于防止如鈉離子的雜質(zhì)從襯底擴(kuò)散到半導(dǎo)體層102并用于提高形成在襯底100上的半導(dǎo)體膜的粘附性的膜。作為底膜101，可以是如氧化硅膜、氮化硅膜和氮氧化硅膜的無機(jī)絕緣膜的單層或多層膜。
作為形成底膜101的方法，不僅可使用CVD法或?yàn)R射法，也可利用通過在使用如石英襯底的耐熱襯底情況下形成并熱氧化非晶硅膜來形成氧化硅的方法。
作為底膜101，不僅可使用上述的無機(jī)絕緣膜，還可使用上述的無機(jī)絕緣膜作為上膜被層疊在例如硅化鎢等硅化物、鉻、鈦、氮化鈦和氮化鋁的金屬或合金導(dǎo)電膜的下層上的多層膜。
半導(dǎo)體層102的材料和晶體性可按照TFT所需的性能適當(dāng)選擇?？墒褂梅蔷Ч?、非晶硅鍺、非晶鍺或結(jié)晶硅、結(jié)晶鍺、或結(jié)晶硅鍺，這些材料可通過激光輻射或熱使非晶半導(dǎo)結(jié)晶化而得到?？墒拱雽?dǎo)體層102的厚度為10-150nm。
絕緣膜103是用于制造TFT的柵絕緣膜的膜，是氧化硅、氮化硅或氮氧化硅的無機(jī)膜的單層膜或多層膜。例如，在制造層疊膜的情況下，可使用氮氧化硅膜和氧化硅膜的兩層膜以及夾在氧化硅膜之間的氮化硅膜的層疊膜等。
至于形成絕緣膜103的方法，可使用例如等離子CVD方法或ECRCVD方法的化學(xué)汽相淀積法(CVD)、或如濺射法的物理氣相淀積法(PVD)。
用于制造柵極(柵布線)的第一導(dǎo)電膜104和第二導(dǎo)電膜105形成在絕緣膜103上(圖1B)。
第一導(dǎo)電膜104形成具有錐形部分的第一柵極(第一柵布線)108。因此，希望使用容易完成錐形刻蝕的材料。例如，一般使用含有鉻(Cr)或鉭(Ta)作為主要組分(成分比率為50％或更多)的材料或含有磷的n型硅。此外，可以使用含有鈦(Ti)、鎢(W)、鉬(Mo)等作為主要組分的材料。另外，不僅能使用該材料的單層膜，也可以使用多層膜，例如，氮化鉭(TaN)膜和夾在它們之間的鉭膜的三層膜。
第二導(dǎo)電膜105是用于制造第二柵極(第二柵布線)109的膜，并可由含有鋁(Al)、銅(Cu)、鉻(Cr)、鉭(Ta)、鈦(Ti)、鎢(W)、或鉬(Mo)作為主要組分(成分比率為50％或更多)的材料、或如含有磷的n型硅或硅化物的材料構(gòu)成。然而，必須選擇具有第一導(dǎo)電膜和第二導(dǎo)電膜的交互構(gòu)圖時(shí)的刻蝕選擇比的這種材料。
例如，對(duì)于第一導(dǎo)電膜104/第二導(dǎo)電膜105，能選擇n型Si/Ta、n型Si/Ta-Mo合金、Ta/Al，Ti/Al、WN/W、TaN/Ta等的組合。至于材料選擇的另一目錄，希望第二導(dǎo)電膜105具有盡可能低的電阻率，并由其薄層電阻至少比第一導(dǎo)電膜104要低的材料組成。這是因?yàn)椋瑸榱藢挪季€與上層布線連接，在第二柵布線和上層布線之間保持接觸。第一導(dǎo)電膜104的厚度為10-400nm，第二導(dǎo)電膜的厚度為10-400nm，而總厚度為200-500nm。
接著，在第二導(dǎo)電膜105上形成抗蝕劑掩模106。通過利用抗蝕劑掩模106刻蝕第二導(dǎo)電膜105以便形成第二柵極109。對(duì)于刻蝕，可使用各向同性濕刻蝕。如果對(duì)于第一導(dǎo)電膜104可固定刻蝕選擇比，可使用干刻蝕(圖1C)。
通過使用相同抗蝕劑掩模106各向異性地刻蝕(所謂的錐形刻蝕)第一導(dǎo)電膜104以便形成第一柵極(第一柵布線)108。對(duì)此刻蝕可形成新的抗蝕劑掩模。
利用該刻蝕，如圖3所示，柵極108的側(cè)面和柵絕緣膜103之間的錐形角θ范圍是3-60°。該錐形角的范圍優(yōu)選是5-45°，更優(yōu)選是7-20°。錐形角θ越小，柵極錐形部分的厚度變化越小，對(duì)應(yīng)于此，可減緩在與錐形部分交叉的半導(dǎo)體層部分內(nèi)的n型或p型雜質(zhì)濃度的變化。
如圖3所示，利用錐形部分的寬度WG和厚度HG，錐形角θ定義為tanθ＝HG/WG。
去除抗蝕劑掩模106并通過使用柵極108和109作為掩模將預(yù)定導(dǎo)電類型(n型或p型)的雜質(zhì)加入半導(dǎo)體層102。作為加入方法，可以使用離子注入法或離子摻雜法。n型雜質(zhì)是變成施主的雜質(zhì)，對(duì)于硅或鍺是族15的元素，一般為磷(P)或砷(As)。P型雜質(zhì)是變成受主的雜質(zhì)，對(duì)于硅或鍺是族13的元素，一般為硼(B)。
在此，磷通過離子摻雜法加入以形成n-型雜質(zhì)區(qū)111和112。在該加入步驟中，確定n型第二雜質(zhì)區(qū)124和125、和n型第三雜質(zhì)區(qū)126和127的n型雜質(zhì)濃度分布。該說明書中，術(shù)語n-型表示變成施主的雜質(zhì)濃度比n+型要低，薄膜電阻要高(圖2A)。
由于磷通過第一柵極108的錐形部分加入n-型雜質(zhì)區(qū)111和112，濃度梯度反映第一柵極108的錐形部分厚度變化，如圖所示。即，在深度方向上的磷濃度分布中，當(dāng)注意濃度具有隨機(jī)值的深度時(shí)，濃度梯度變成反映柵極錐形部分的傾斜的分布。
而且，如后面所述，n-型雜質(zhì)區(qū)111和112的濃度梯度也取決于摻雜時(shí)的加速電壓。在本發(fā)明中，為實(shí)現(xiàn)磷穿過第一柵極108的錐形部分和絕緣膜103的目的，必須設(shè)定摻雜的加速電壓高至40-100keV。如選擇該加速電壓，磷可穿過柵極108錐形部分的100nm或更小厚度的部分。
圖2A中，盡管在n-型雜質(zhì)區(qū)111和112上與第一柵極108交疊的區(qū)域分別由陰影部分和空白部分表示，這并不表明磷未加入到空白部分中，而是如上所述，這是用來可直觀理解該區(qū)域的磷濃度分布反映第一柵極108錐形部分的厚度變化。該說明書的其它圖也是同樣的。
接著，形成覆蓋柵極108和109的抗蝕劑掩模120。由掩模120確定第三雜質(zhì)區(qū)的長度。將作為n型雜質(zhì)的磷利用離子摻雜法通過抗蝕劑掩模120再次加入半導(dǎo)體層102中(圖2B)。
磷有選擇地加入到未被覆蓋抗蝕劑掩模120的n-型雜質(zhì)區(qū)111和112中，從而形成n+型第一雜質(zhì)區(qū)122和123。由于在圖2A和2B的加入步驟中覆蓋有第二柵極109的區(qū)域121未加入磷，它就變成溝道形成區(qū)。
在n-型雜質(zhì)區(qū)111和112上，在圖2B的加入步驟中未加入磷的區(qū)域變成具有高于源/漏區(qū)的電阻的低濃度雜質(zhì)區(qū)124-127。
與第一柵極108交疊的區(qū)域124和125變成n-型第二雜質(zhì)區(qū)，未與第一柵極108交疊的區(qū)域變成n-型第三雜質(zhì)區(qū)126和127。
順帶說說，在圖2B的加入步驟之前，利用柵布線作為掩模刻蝕絕緣膜103可以暴露半導(dǎo)體層102的表面。
如圖4A-4D所示，第二雜質(zhì)區(qū)124可分成四種。為區(qū)分這些種類的目的，圖4分成圖4A-4D，標(biāo)號(hào)121和124加入記號(hào)A-D。盡管在圖4A-4D未表示，相對(duì)柵極109對(duì)稱形成的另一第二雜質(zhì)區(qū)125也類似于區(qū)域124。
如圖4A所示，第二雜質(zhì)區(qū)124的磷濃度與第一柵極108錐形部分的厚度變化成反比，它從第三雜質(zhì)區(qū)126朝溝道形成區(qū)121A幾乎線性降低。即，在第二雜質(zhì)區(qū)124A的磷濃度在深度方向上取平均值的情況下，磷平均濃度從溝道形成區(qū)121A朝第三雜質(zhì)區(qū)126A增加。
在這種情況下，第三雜質(zhì)區(qū)126A內(nèi)，厚度方向上的磷平均濃度在區(qū)域126A內(nèi)幾乎相同。由于磷并絕對(duì)不加入覆蓋有第二柵極109的半導(dǎo)體層，該區(qū)域變成溝道形成區(qū)121A，在溝道長度方向上溝道長度LA變成第二柵極109的寬度。
在圖2A的磷加入步驟中，在獲得比圖4A的情況要高的加速電壓的情況下，如圖4B所示，磷也加入到第二雜質(zhì)區(qū)124B與溝道形成區(qū)121B的連接部分。同樣在這種情況下，溝道形成區(qū)121B是覆蓋第二柵極109的區(qū)域，在溝道長度方向上溝道長度LB變成第二柵極109的寬度。盡管加速電壓與圖4A的情況一樣，同樣在錐形角小或錐形部分的厚度薄的情況下，可形成第二雜質(zhì)區(qū)124B。
在進(jìn)一步提高加速電壓的情況下，如圖4C所示，在厚度方向上的磷平均濃度在第二雜質(zhì)區(qū)124C也相同。在這種情況下，在溝道長度方向上溝道長度LC變成第二柵極109的寬度。
當(dāng)圖2A磷加入步驟中加速電壓小于圖4A的情況，如圖4D所示，由于磷只穿過第一柵極108錐形部分的薄部分，第二雜質(zhì)區(qū)124D比圖4A的要窄。
在第二雜質(zhì)區(qū)124D內(nèi)，類似于圖4A，在深度方向上的磷平均濃度逐漸從第三雜質(zhì)區(qū)126D朝溝道形成區(qū)121D降低。然而，圖4D的情況與圖4A不同，即，在第一柵極108錐形部分下面存在第二雜質(zhì)區(qū)124D和溝道形成區(qū)121D的連接部分。因此，在溝道長度方向上溝道長度LD比第二柵極109的寬度要寬。
盡管加速電壓與圖4A相同，同樣在錐形角大或第一柵極108的膜厚的情況下，可形成圖4D的第二雜質(zhì)區(qū)124D。
如上所述，當(dāng)利用等離子摻雜法在第一柵極108的錐形部分上加入雜質(zhì)時(shí)，時(shí)雜質(zhì)可穿過厚度100nm或更小的部分以形成第二雜質(zhì)區(qū)124，從而通過調(diào)節(jié)第一導(dǎo)電膜104的厚度(第一柵極108的厚度為最大的部分的厚度)和錐形角θ可控制溝道長度和第二雜質(zhì)區(qū)的長度。
在此，第一雜質(zhì)區(qū)122和123的長度(溝道長度方向上)是2-20μm(一般3-10μm)。產(chǎn)生半導(dǎo)體層的導(dǎo)電類型的雜質(zhì)濃度(該情況下，磷)是1×1019-1×1021原子/cm3(一般1×1020-5×1020原子/cm3)。第一雜質(zhì)區(qū)122和123分別是低電阻區(qū)，以便將源布線或漏布線與TFT電連接，并變成源區(qū)或漏區(qū)。
第二雜質(zhì)區(qū)124和125的長度是0.1-1μm(一般0.1-0.5μm，優(yōu)選0.1-0.2μm)，磷濃度是1×1015-1×1017原子/cm3(一般5×1015-5×1016原子/cm3，優(yōu)選1×1016-2×1016原子/cm3)。由于雜質(zhì)經(jīng)過第一柵極108加入，磷濃度比第一和第三雜質(zhì)區(qū)的要低。
第三雜質(zhì)區(qū)126和127的長度是0.5-2μm(一般1-1.5μm)，磷濃度是1×1016-1×1019原子/cm3(一般1×1017-5×1018原子/cm3，優(yōu)選5×1017-1×1018原子/cm3)。
溝道形成區(qū)121由本征半導(dǎo)體層組成，并且是不包含加入到第一雜質(zhì)區(qū)的雜質(zhì)(磷)的區(qū)域或包含1×1016-5×1018原子/cm3濃度的硼的區(qū)域。硼是用于控制閾電壓或用于防止穿通的雜質(zhì)，如可得到相同效果，可使用其它元素。同樣在該情況下，其濃度與硼一樣。
盡管在第一雜質(zhì)區(qū)122、123和第二雜質(zhì)區(qū)124、125之間形成不與柵極交疊的低濃度雜質(zhì)區(qū)(第三雜質(zhì)區(qū)126、127)，但在該部分可形成雜質(zhì)濃度相互不同的兩個(gè)或多個(gè)雜質(zhì)區(qū)。在本發(fā)明中，至少一個(gè)低于第一雜質(zhì)區(qū)122、123的雜質(zhì)(磷)濃度的雜質(zhì)區(qū)，即，至少一個(gè)高于第一雜質(zhì)區(qū)122、123的電阻的雜質(zhì)區(qū)必須存在于至少第一雜質(zhì)區(qū)122、123和第二雜質(zhì)區(qū)124、125之間。當(dāng)然，具有高電阻的該雜質(zhì)區(qū)(第三雜質(zhì)區(qū))不與柵極交疊也是重要的。
形成第一雜質(zhì)區(qū)122和123之后，去除抗蝕劑掩模120。加入到半導(dǎo)體層102的磷經(jīng)過熱處理被激活。至于激活步驟，不僅可進(jìn)行熱處理，還可采用用激光或紅外燈光進(jìn)行的光退火(light annealing)。
接著，形成由氧化硅等組成的層間絕緣膜130。在柵絕緣膜103和層間絕緣膜130上形成可抵達(dá)第一雜質(zhì)區(qū)122和123、以及第二柵布線109的接觸孔。形成源極131、漏極132和用于柵布線的未表示出的引線電極。
實(shí)施模式2參考圖5A-5C和圖6A-6C將描述本實(shí)施模式2的TFT制造步驟。該實(shí)施模式是實(shí)施模式1的改進(jìn)例，其中改進(jìn)了柵極(柵布線)的結(jié)構(gòu)，而另一主要結(jié)構(gòu)與實(shí)施模式1相同。
盡管實(shí)施模式1的柵極具有層疊不同寬度的兩個(gè)柵極的結(jié)構(gòu)，該實(shí)施模式中，省略上面的第二電極，而柵極只由具有錐形部分的第一柵極構(gòu)成。
首先，在襯底140的整個(gè)表面上形成底膜141，島狀半導(dǎo)體層142形成在底膜141上。成為柵絕緣膜的絕緣膜143形成在襯底140的整個(gè)表面上以便覆蓋半導(dǎo)體層142(圖5A)。
用于制造柵極(柵布線)的導(dǎo)電膜144形成在柵絕緣膜143上。希望該導(dǎo)電膜144由可容易完成錐形刻蝕的材料組成。例如，一般使用含有鉻(Cr)或鉭(Ta)作為主要組分(成分比率為50％或更多)的材料或含有磷的n型硅。也可以使用含有鈦(Ti)、鎢(W)、鉬(Mo)等作為主要組分的材料。另外，不僅能使用這些材料的單層膜，也可以使用多層膜。例如，可使用由氮化鉭(TaN)膜和夾在它們之間的鉭膜組成的三層膜。導(dǎo)電膜144的厚度范圍200-500nm(圖5B)。
接著，在導(dǎo)電膜144上形成抗蝕劑掩模145。利用抗蝕劑掩模145刻蝕導(dǎo)電膜以形成柵極(柵布線)146(圖5C)。
通過該刻蝕，如圖3所示，柵極146側(cè)面和柵絕緣膜之間的錐形角θ范圍3-60°。優(yōu)選該錐形角θ范圍5-45°，更優(yōu)選錐形角θ范圍7-20°。
在存在抗蝕劑掩模145的情況下預(yù)定導(dǎo)電類型的雜質(zhì)(n型或p型)加入到半導(dǎo)體層142。在此，通過離子摻雜法加入磷以便形成n-型雜質(zhì)區(qū)148和149。在該加入步驟中，確定n-型第二雜質(zhì)區(qū)154和155和n-型第三雜質(zhì)區(qū)156和157的濃度分布。后面要描述，被抗蝕劑掩模145覆蓋的區(qū)域變成溝道形成區(qū)(圖6A)。
由于不存在第二柵極，該加入步驟需要掩模以防止磷加入到形成半導(dǎo)體層142的溝道的區(qū)域。盡管用于導(dǎo)電膜144的刻蝕的抗蝕劑掩模145用作該掩模，但也可新形成用于雜質(zhì)加入的掩模。
接著，去除抗蝕劑掩模145，形成覆蓋柵極146的抗蝕劑掩模150。由于利用離子摻雜法可將作為n型雜質(zhì)的磷經(jīng)過抗蝕劑掩模150再次加入到半導(dǎo)體層142中，通過抗蝕劑掩模150確定第三雜質(zhì)區(qū)的長度。在加入步驟之前，利用柵布線146作為掩模通過刻蝕絕緣膜可將半導(dǎo)體層142的表面暴露(圖6B)。
如圖6B所示，磷有選擇地加入到不被抗蝕劑掩模150覆蓋的n-型雜質(zhì)區(qū)148和149的部分，從而形成n+型第一雜質(zhì)區(qū)152和153。
在被抗蝕劑掩模150覆蓋的區(qū)域的導(dǎo)電類型和電阻值方面保持圖6A的狀態(tài)。因此，以前被抗蝕劑掩模145覆蓋的區(qū)域151變成溝道形成區(qū)。與柵極146交疊的(交疊)區(qū)域變成n-型第二雜質(zhì)區(qū)154和155，不與柵極146交疊的區(qū)域變成n-型第三雜質(zhì)區(qū)156和157。第二和第三雜質(zhì)區(qū)154-157是具有高于第一雜質(zhì)區(qū)152和153的電阻的低濃度雜質(zhì)區(qū)。
與實(shí)施模式1類似，同樣在該實(shí)施模式2中，第二雜質(zhì)區(qū)154和155分別分成如圖4A-4D所示的四種類型。關(guān)于溝道形成區(qū)151和第一至第三雜質(zhì)區(qū)152-157，在溝道長度方向上的長度和雜質(zhì)濃度與實(shí)施模式1相同，。然而，代替實(shí)施模式1的柵極109，通過圖6A的加入步驟中所用的抗蝕劑掩模145可確定溝道長度。
由于實(shí)施模式1的柵極具有不同形狀的電極的層疊結(jié)構(gòu)，即使第一柵極108的厚度變薄，也可通過加厚第二柵極109來降低電阻。然而，由于本實(shí)施模式的柵極146是具有錐形部分的單層電極，厚度比第一柵極108的要大。
從柵極寬度的觀點(diǎn)來看，錐形部分的寬度WG(參見圖3)有一個(gè)限度，最實(shí)際的是第二雜質(zhì)區(qū)154和155的雜質(zhì)濃度分布成為圖4D所示的那種類型。
盡管在第一雜質(zhì)區(qū)152、153和第二雜質(zhì)區(qū)154、155之間的部分形成不與柵極交疊的一個(gè)低濃度雜質(zhì)區(qū)(第三雜質(zhì)區(qū)156、157)，在該部分可形成雜質(zhì)濃度相互不同的兩個(gè)或多個(gè)雜質(zhì)區(qū)。在本發(fā)明中，至少在第一雜質(zhì)區(qū)152、153和第二雜質(zhì)區(qū)154、155之間只存在至少一個(gè)比第一雜質(zhì)區(qū)152、153雜質(zhì)(磷)濃度要低而電阻要高的雜質(zhì)區(qū)。
形成第一雜質(zhì)區(qū)152和153之后，去除抗蝕劑掩模150。通過熱處理激活加入到半導(dǎo)體層142的磷。對(duì)于激活步驟，不僅可進(jìn)行熱處理，還可采用用激光或紅外燈光進(jìn)行的光退火(light annealing)。然而，為激活第二雜質(zhì)區(qū)154和155中的磷，由于它們與柵極146交疊，熱處理是必不可少的。
接著，形成由氧化硅等組成的層間絕緣膜158。在柵絕緣膜143和層間絕緣膜158上形成可抵達(dá)第一雜質(zhì)區(qū)152和153、以及第二柵布線146的接觸孔。形成源極159、漏極160和用于柵布線146的未表示出的引線電極。
實(shí)施模式3參考圖7描述該實(shí)施模式的TFT的制造步驟。該實(shí)施模式也是實(shí)施模式1的改進(jìn)例，其中改進(jìn)了柵極(柵布線)的結(jié)構(gòu)，而另一主要結(jié)構(gòu)與實(shí)施模式1的相同。順帶說說，圖7中，與圖1和2相同的標(biāo)號(hào)表示相同的結(jié)構(gòu)元件。
類似于實(shí)施模式1，盡管該實(shí)施模式3的柵極具有第一柵極168和第二柵極169相互層疊的結(jié)構(gòu)，該實(shí)施模式是第一柵極168不制成錐形的實(shí)施例。在該實(shí)施模式中，從第二柵極169側(cè)面延伸到外側(cè)的第一柵極168的部分也具有幾乎恒定的膜厚度。
類似于實(shí)施模式1，通過加入磷在半導(dǎo)體層形成溝道形成區(qū)161、n+-第一雜質(zhì)區(qū)162和163、n-型第二雜質(zhì)區(qū)164和165、以及n-型第三雜質(zhì)區(qū)166和167。
在該實(shí)施模式中，由于第一柵極168的厚度恒定，第二雜質(zhì)區(qū)164和165的雜質(zhì)濃度幾乎沒有梯度。
實(shí)施模式4該實(shí)施模式是實(shí)施模式1和實(shí)施模式2的改進(jìn)例。在實(shí)施模式1和2中，柵極錐形部分的厚度幾乎線性變化。在該實(shí)施模式中，錐形部分的厚度非線性變化。
圖8表示實(shí)施模式1的改進(jìn)例。圖8中，與圖2A-2C相同的標(biāo)號(hào)表示相同的結(jié)構(gòu)元件。如圖8所示，第一柵極170(柵布線)的錐形部分的厚度非線性變化。類似于實(shí)施模式1，通過磷的加入在半導(dǎo)體層上形成溝道形成區(qū)171、n+型第一雜質(zhì)區(qū)172和173、n-型第二雜質(zhì)區(qū)174和175、以及n-型第三雜質(zhì)區(qū)176和177。
圖9表示實(shí)施模式2的TFT的改進(jìn)例。圖9中，與圖6A-6C相同的標(biāo)號(hào)表示相同的結(jié)構(gòu)元件。如圖9所示，柵極180(布線)的錐形部分的厚度非線性變化。類似于實(shí)施模式1，通過磷的加入在半導(dǎo)體層上形成溝道形成區(qū)181、n+型第一雜質(zhì)區(qū)182和183、n-型第二雜質(zhì)區(qū)184和185、以及n-型第三雜質(zhì)區(qū)186和187。
如圖8和9的截面圖所示，稍微偏離厚度恒定的部分的柵極170、180的一部分的厚度極薄，從而變成施主或受主的雜質(zhì)可容易通過柵極170、180。
為在柵極170、180上形成如圖所示的錐形部分，必須經(jīng)過各向異性刻蝕和各向同性刻蝕的結(jié)合來刻蝕導(dǎo)電膜。
順帶談?wù)?，不用說，實(shí)施模式1-4所公開的結(jié)構(gòu)可在如下所述的本發(fā)明的所有實(shí)施例中應(yīng)用。
(實(shí)施例)參考圖10-25描述本發(fā)明的實(shí)施例。
(實(shí)施例1)實(shí)施例1是本發(fā)明應(yīng)用于有源矩陣液晶顯示器件的實(shí)施例。
圖10是該實(shí)施例的有源矩陣型液晶顯示板的示意結(jié)構(gòu)圖。液晶板的結(jié)構(gòu)是液晶保持在有源矩陣襯底和對(duì)置基板之間，并通過形成在有源矩陣襯底和對(duì)置基板上的電極將對(duì)應(yīng)于圖像數(shù)據(jù)的電壓施加給液晶而在板上顯示圖像。
在有源矩陣襯底200上，使用TFT作為開關(guān)元件的像素部分202和用于驅(qū)動(dòng)像素部分202的柵驅(qū)動(dòng)電路203和源驅(qū)動(dòng)電路204形成在玻璃襯底300上。驅(qū)動(dòng)電路203和204經(jīng)過源布線和漏布線分別與像素部分202連接。
而且，在玻璃襯底300上形成用于處理輸入到驅(qū)動(dòng)電路203和204的信號(hào)的信號(hào)處理電路205和用于將電功率和控制信號(hào)輸入到驅(qū)動(dòng)電路202和203和信號(hào)處理電路205的外部端子，而FPC206與外部端子相連。
在對(duì)置基板210上，如ITO膜的透明導(dǎo)電膜形成在玻璃襯底的整個(gè)表面上。透明導(dǎo)電膜是像素部分202的像素電極的對(duì)置電極，而液晶材料由像素電極和對(duì)置電極之間形成的電場(chǎng)所驅(qū)動(dòng)。而且，如需要，可在對(duì)置基板210上形成取向膜和濾色片。
圖11A表示像素部分的一個(gè)像素的等效電路，圖11B是像素部分202的俯視圖。圖11C是由驅(qū)動(dòng)電路202和203組成的CMOS的俯視圖。
圖12A和12B是有源矩陣襯底的截面圖。圖12A是像素部分202的截面圖并對(duì)應(yīng)沿圖11B的點(diǎn)劃線X-X′的截面。圖12B是CMOS電路的截面圖，并對(duì)應(yīng)沿圖11C的點(diǎn)劃線Y-Y′的截面。如圖12A和12B所示，像素TFT和CMOS電路的薄膜晶體管同時(shí)形成在同一玻璃襯底300上。
在像素部分202內(nèi)，每行形成柵布線350，而每列形成源布線380。在柵布線350和源布線380的交叉部分附近形成像素TFT220。像素TFT220的源區(qū)與源布線380連接，而漏區(qū)與液晶單元240的電容器和存儲(chǔ)電容器230相連。
液晶單元240是具有像素電極390和對(duì)置基板210的透明電極的一對(duì)電極以及液晶介質(zhì)的電容器，并經(jīng)過像素電極390與像素TFT220電連接。存儲(chǔ)電容器230是具有形成在像素TFT220的半導(dǎo)體層上的公用布線360和溝道區(qū)的一對(duì)電極以及柵絕緣膜的介質(zhì)的電容器。
參考圖13A-圖16E描述該實(shí)施例的有源矩陣襯底的制造步驟。圖13A-13F和圖14A-14E是表示像素部分的制造步驟的截面圖，而圖15A-15F和圖16A-16E是表示CMOS電路的制造步驟的截面圖。
制造玻璃襯底300。在該實(shí)施例中，使用Corning Inc.生產(chǎn)的玻璃1737的襯底。通過等離子CVD法并使用TEOS氣體作為原材料在玻璃襯底300的表面上形成作為底膜301的厚度200nm的氧化硅膜。在400℃下對(duì)底膜301加熱4小時(shí)。
利用用H2氣稀釋的SiH4的PECVD法在底膜301上形成厚度500nm的非晶硅膜。接著，在450℃下對(duì)非晶硅膜加熱1小時(shí)，從而完成脫氫處理。在非晶硅膜上的氫原子濃度為5原子％或更少，優(yōu)選1原子％或更少。脫氫處理之后的非晶硅膜用準(zhǔn)分子激光輻射，從而形成結(jié)晶(多晶)硅膜401。激光晶體化的條件是XeCl準(zhǔn)分子激光器用作激光源，激光通過光學(xué)系統(tǒng)形成線性光束，脈沖頻率為30Hz，交疊率為96％，而激光能量密度為359mJ/cm2(圖13A、圖15A)。
作為形成非晶硅膜的方法，除PECVD法以外，還可使用LPCVD法或?yàn)R射法。作為晶體化非晶硅膜的激光，除如準(zhǔn)分子激光的脈沖振蕩型激光之外，還可使用如Ar激光的連續(xù)波激光。此外，可使用用氦燈或水銀燈的燈退火步驟(lamp annealing step)或600℃或更高溫度下熱處理步驟來代替激光晶體化。
接著，利用光刻步驟形成未示出的光刻膠圖形，并利用該光刻膠圖形將結(jié)晶硅膜401構(gòu)圖為島狀，從而形成半導(dǎo)體層302、303和304。形成作為柵絕緣膜305的氮氧化硅膜以便覆蓋半導(dǎo)體層302、303和304。形成膜的方法是PECVD，并使用SiH4和NO2作為原材料氣體。氮氧化硅膜的厚度為120nm(圖13B、圖15B)。
通過濺射法在柵絕緣膜305上形成含有磷的n型硅膜和鉬-鎢合金(Mo-W)的層疊膜。硅膜402的厚度為200nm，而Mo-W膜的厚度為250nm。用于Mo-W膜403的靶材料中，Mo與W的成分比為1∶1(圖13C、圖15C)。
在Mo-W膜403上形成抗蝕劑掩模405。利用抗蝕劑掩模405通過濕刻蝕刻蝕Mo-W膜403，以便形成像素TFT的柵布線、公用布線、作為CMOS電路的柵布線的上布線的第二布線352、第二公用布線362和第二柵布線372(圖13D、圖15D)。
再次利用抗蝕劑掩模405，使用氯基氣體完成各向異性刻蝕以便刻蝕n型硅膜402，從而形成第一柵布線351、第二公用布線361和第一柵布線371。此時(shí)，每個(gè)布線351、361和371的側(cè)面與柵絕緣膜305之間的角度(錐形角)為20°，并在側(cè)部分形成錐形部分(圖13E、圖15E)。
去除抗蝕劑掩模405之后，利用作為掩模的布線350、360和370通過離子摻雜法將磷加入到半導(dǎo)體層302-304，從而以自對(duì)準(zhǔn)方式形成n-型區(qū)406-413。在磷的加入步驟中，由于經(jīng)過第一電極351、361和371的錐形部分(第二電極352、362和 372的側(cè)面外部分)和柵絕緣膜305加入磷，加速電壓設(shè)定得稍高，為90keV。
由于n-型雜質(zhì)區(qū)406-413的磷濃度確定最終TFT的n-型低濃度雜質(zhì)區(qū)的磷濃度，所以摻雜劑量低，從而在n-型雜質(zhì)區(qū)406-413中，不與電極350、360和370交叉的區(qū)域中的磷濃度為1×1018原子/cm3。使用用氫稀釋的磷化氫用作摻雜氣體。
接著，形成覆蓋電極350、360和370的抗蝕劑掩模415。通過由各個(gè)電極的第一電極351、361和371的側(cè)面向外延伸的抗蝕劑掩模415的長度確定不與第一電極351、361和371交疊的n-型低濃度雜質(zhì)區(qū)的長度。在此，在CMOS電路的半導(dǎo)體層304上不形成抗蝕劑掩模。
利用抗蝕劑掩模415通過離子摻雜法加入磷。同樣在該加入步驟中，用氫稀釋的磷化氫用作摻雜氣體。為使磷通過柵絕緣膜305，加速電壓設(shè)定高至80keV，并設(shè)定摻雜劑量從而在該步驟形成的n+型雜質(zhì)區(qū)313-315、332、333、421和422內(nèi)的磷濃度為5×1020原子/cm3。
在像素部分202中，磷選擇性地加入到半導(dǎo)體層302的n-型雜質(zhì)區(qū)406-409，從而形成n+型雜質(zhì)區(qū)313-315。未加入磷的n-型雜質(zhì)區(qū)406-409的區(qū)域起高電阻區(qū)的作用，并定義為與第一柵極351和第一公用電極交疊的n-型雜質(zhì)區(qū)316-319、326和327以及不與第一柵極351和第一公用電極361交疊的n-型雜質(zhì)區(qū)320-323。而且，在兩個(gè)磷加入步驟中未加入磷的區(qū)域311、312和325定義為溝道形成區(qū)(圖14A)。
n-型雜質(zhì)區(qū)316-319的磷濃度比n-型雜質(zhì)區(qū)320-323的要低，磷濃度從n-型雜質(zhì)區(qū)320-323到溝道形成區(qū)311和312降低。
在CMOS電路中，磷同樣選擇性地加入到n溝道TFT的半導(dǎo)體層303的n-型雜質(zhì)區(qū)410和411，從而形成n+型雜質(zhì)區(qū)332和333。另一方面，n-型雜質(zhì)區(qū)410和411中，未加入磷的區(qū)域起高電阻區(qū)的作用，并定義為與第一柵極371交疊的n-型雜質(zhì)區(qū)334和335以及不與第一柵極371交疊的n-型雜質(zhì)區(qū)336和337。在兩個(gè)磷加入步驟中未加入磷的區(qū)域331定義為溝道形成區(qū)。
n-型雜質(zhì)區(qū)334和335的磷濃度比n-型雜質(zhì)區(qū)336和337的要低，磷濃度從n-型雜質(zhì)區(qū)336和337到溝道形成區(qū)331下降。
在p溝道TFT的半導(dǎo)體層304中，磷幾乎不能加入其上存在柵極370的部分，n+型區(qū)421和422形成在其上不存在柵極370的部分上。n型雜質(zhì)區(qū)留在第一柵極370的下部(圖16A)。
在去除抗蝕劑掩模415之后，形成覆蓋n溝道TFT的抗蝕劑掩模416。利用p溝道TFT的第二柵極372作為掩模通過刻蝕將半導(dǎo)體層305的第一柵極371變薄，從而形成第三柵極373(圖14B、圖16B)。
第三柵極373和柵絕緣膜305之間的錐形角θ為75°。第三電極373的錐形角范圍是60-90°，更優(yōu)選范圍是70-85°。
在保留抗蝕劑掩模416的情況下利用離子摻雜法將硼加入到半導(dǎo)體層304。柵極371和373起掩模的作用，以自對(duì)準(zhǔn)方式形成溝道形成區(qū)341、p+型雜質(zhì)區(qū)342和343以及p+型雜質(zhì)區(qū)344和345。順帶說說，可去除抗蝕劑掩模416，可形成新的抗蝕劑掩模替代它。
在硼加入步驟中，設(shè)定加速電壓為80keV，并設(shè)定摻雜劑量，從而p+型雜質(zhì)區(qū)342-345的硼濃度為3×1021原子/cm3。由于用氫稀釋的乙硼烷用作摻雜氣體，盡管P+型雜質(zhì)區(qū)344和345的硼濃度與P+型雜質(zhì)區(qū)342和343的相同，前者的磷濃度比后者的要低。p+型雜質(zhì)區(qū)344和345的濃度分布對(duì)應(yīng)第一柵極371的錐形部分的膜厚度變化，并向溝道形成區(qū)341下降。
在去除抗蝕劑掩模416之后，通過在500℃下加熱可激活加入到半導(dǎo)體層的磷和硼。熱處理之前，形成厚度50nm的由氧化硅組成的保護(hù)膜306以便防止柵布線350、公用電極360和柵布線370的氧化(圖14C、圖16C)。
接著，作為層間絕緣膜307，利用PECVD法形成并層疊厚度20nm的氮化硅膜和厚度900nm的氧化硅膜。在間層絕緣膜307、保護(hù)膜306和柵絕緣膜305中形成抵達(dá)n+型雜質(zhì)區(qū)313-315、n+型雜質(zhì)區(qū)332和333、p+型雜質(zhì)區(qū)342和343以及第二柵布線372。
通過濺射法在間層絕緣膜307上形成鈦(150nm)/鋁(500nm)/鈦(100nm)的層疊膜，并進(jìn)行構(gòu)圖以形成源布線380、漏極381、源極384和385以及漏極386。利用上述，可知，在同一玻璃襯底300上形成了主要由CMOS電路組成的電路203-205和有像素TFT220和存儲(chǔ)電容器230的像素部分202(圖14E、圖16E)。
為完成有源矩陣襯底，還在襯底300的整個(gè)表面上形成水準(zhǔn)膜(levelingfilm)308。在此，利用旋涂法涂覆丙烯酸并焙燒以形成厚度1μm的丙烯酸膜。在水準(zhǔn)膜308中給CMOS電路的源極384和385穿出接觸孔。利用濺射法形成厚度200nm的鈦膜并進(jìn)行構(gòu)圖以形成源布線387和388。
接著，以與第一水準(zhǔn)膜308相同的方式，形成作為第二水準(zhǔn)膜309的厚度0.5μm的丙烯酸膜。在平坦膜(flattened film)308和309上形成用于源極381的接觸孔。利用濺射法形成ITO膜，并進(jìn)行構(gòu)圖以便形成與漏極381連接的像素電極390(圖12A、圖12B)。
在該實(shí)施例中，盡管p溝道TFT未形成起高電阻區(qū)作用的低濃度雜質(zhì)區(qū)，由于即使不提供高電阻區(qū)p溝道TFT本來也具有高可靠性，故不存在問題。相反，在不形成高電阻的情況下可增加導(dǎo)通電流并保持與n溝道TFT性能的平衡，這一點(diǎn)是方便的。
(實(shí)施例2)該實(shí)施例是實(shí)施例1的改進(jìn)例，只是改變了磷和硼的加入步驟的次序，而其它與實(shí)施例1相同。將參考圖17A-17E描述該實(shí)施例的制造步驟。在圖17A-17E中，與圖15A-15F和16A-16E相同的標(biāo)號(hào)代表相同的結(jié)構(gòu)元件。
盡管實(shí)施例1中硼在磷加入到半導(dǎo)體層之后添加，但在實(shí)施例2中硼首先加入。
盡管在本實(shí)施例中描述CMOS電路的制造步驟，不用說該實(shí)施例可應(yīng)用于實(shí)施例1中的有源矩陣襯底的制造步驟，其中像素部分和驅(qū)動(dòng)電路集成在有源矩陣襯底上。
按照實(shí)施例1所示的步驟實(shí)現(xiàn)圖15E的結(jié)構(gòu)。接著，去除抗蝕劑掩模405。圖17A表示該狀態(tài)。
之后，形成覆蓋n溝道TFT的抗蝕劑掩模451。利用抗蝕劑掩模451通過離子摻雜法將硼加入到半導(dǎo)體層304。柵極371和372起掩模的作用，并以自對(duì)準(zhǔn)方式在半導(dǎo)體層304上形成溝道形成區(qū)501、起源區(qū)和漏區(qū)作用的p+型雜質(zhì)區(qū)502和503。
設(shè)定加速電壓為80keV，并設(shè)定摻雜劑量從而p+型雜質(zhì)區(qū)502和503的硼濃度為3×1020原子/cm3。在此，希望因?yàn)閾诫s時(shí)硼的繞入(rounding)和柵極370側(cè)面的薄厚度，p+型雜質(zhì)區(qū)502和503與較低部分輕微交疊(圖17B)。
去除抗蝕劑掩模451之后，形成覆蓋p溝道TFT的抗蝕劑掩模452。利用離子摻雜法將磷加入到半導(dǎo)體層303，從而以自對(duì)準(zhǔn)方式形成n-型區(qū)453和454。加速電壓為90keV，并設(shè)定摻雜劑量，從而n-型雜質(zhì)區(qū)453和454的磷濃度變成1×1018原子/cm3。用氫稀釋的磷化氫用作摻雜氣體(圖17C)。
接著，去除抗蝕劑掩模452，新形成覆蓋所有p溝道TFT和部分n溝道TFT的抗蝕劑掩模456。在n溝道TFT中，從第一柵極371向外延伸的抗蝕劑掩模456的長度確定不與第一柵極371交疊的n-型雜質(zhì)區(qū)的長度。
利用抗蝕劑掩模456通過離子摻雜法加入磷。同樣在加入步驟中，用氫稀釋的磷化氫用作摻雜氣體。
在CMOS電路中，磷選擇性地加入到n溝道TFT的半導(dǎo)體層303的n-型雜質(zhì)區(qū)453和454，從而形成n+型雜質(zhì)區(qū)512和513。在該步驟中，為使磷通過柵絕緣膜305，加速電壓設(shè)置為高達(dá)80keV。設(shè)定摻雜劑量，從而n+型雜質(zhì)區(qū)512和513的磷濃度變成5×1020原子/cm3。
另一方面，n-型雜質(zhì)區(qū)453和454中，未加入磷的區(qū)域起高電阻區(qū)的作用，并定義為與第一柵極371交疊的n-型雜質(zhì)區(qū)514和515以及不與第一柵極371交疊的n-型雜質(zhì)區(qū)516和517。在兩個(gè)加入步驟中未加入磷的區(qū)域511定義為溝道形成區(qū)(圖17D)。
同樣在該實(shí)施例中，與柵極371交疊的n-型雜質(zhì)區(qū)514和515的磷濃度比n-型雜質(zhì)區(qū)516和517(和n+型雜質(zhì)區(qū)512和513)的要低，并且磷濃度朝溝道形成區(qū)551下降。
去除抗蝕劑掩模456之后，形成厚度50nm并由氧化硅組成的保護(hù)膜306，通過熱處理激活加入到半導(dǎo)體層的磷和硼。形成間層絕緣膜307，穿出接觸孔，并形成源極384和385以及漏極386。利用上述，可制造CMOS電路(圖17E)。
在該實(shí)施例中，可省略減薄p溝道TFT的第一柵極的步驟。順帶說說，在圖17B的硼加入步驟之前，也可增加利用第二柵極372作為掩?？涛gp溝道TFT的第一柵極371以便形成第三柵極373的步驟。
(實(shí)施例3)同樣在本實(shí)施例中，與實(shí)施例2類似，描述改變磷和硼加入步驟的次序的制造步驟。參考圖18A-18E描述該實(shí)施例的制造步驟。在圖18A-18E中，與圖15A-15F和16A-16E相同的標(biāo)號(hào)代表同一結(jié)構(gòu)元件。
同樣本實(shí)施例對(duì)應(yīng)實(shí)施例2的改進(jìn)例。在實(shí)施例2中，制造n溝道TFT中，以低濃度加入磷之后才添加硼。然而，本實(shí)施例是硼以高濃度首先被加入的實(shí)施例。
按照實(shí)施例1所示的步驟實(shí)現(xiàn)圖15E的結(jié)構(gòu)。接著，去除抗蝕劑掩模405。圖18A表示該狀態(tài)。
之后，形成覆蓋n溝道TFT的抗蝕劑掩模600。利用抗蝕劑掩模600通過離子摻雜法將硼加入到半導(dǎo)體層304。柵極371和372起掩模的作用，而以自對(duì)準(zhǔn)方式在半導(dǎo)體層304上形成溝道形成區(qū)601和起源區(qū)和漏區(qū)作用的p+型雜質(zhì)區(qū)602和603。摻雜加速電壓為80keV，并設(shè)定摻雜劑量，從而p+型雜質(zhì)區(qū)602和603的硼濃度變成2×1020原子/cm3。
形成覆蓋所有p溝道TFT和部分n溝道TFT的抗蝕劑掩模605。利用抗蝕劑掩模605通過離子摻雜法加入磷。同樣在該加入步驟中，用氫稀釋的磷化氫用作摻雜氣體。磷選擇性也加入到n溝道TFT的半導(dǎo)體層，形成n+型雜質(zhì)區(qū)606和607。在該步驟中，為使磷通過柵絕緣膜305，設(shè)置加速電壓高至80keV(圖18C)。
去除抗蝕劑掩模605之后，形成覆蓋p溝道TFT的抗蝕劑掩模608。利用離子摻雜法將磷加入到半導(dǎo)體層303。柵極370起掩模的作用，從而以自對(duì)準(zhǔn)方式形成溝道形成區(qū)611、n-型雜質(zhì)區(qū)614和615以及n-型雜質(zhì)區(qū)616和617。
n+型雜質(zhì)區(qū)612和613起源/漏區(qū)的作用，通過使磷濃度為5×1020原子/cm3而降低電阻。使n-型雜質(zhì)區(qū)614-617的磷濃度比n+型雜質(zhì)區(qū)612和613的磷濃度低而電阻高。不與第一柵極371交疊的n-型雜質(zhì)區(qū)616和617的磷濃度為1×1018原子/cm3(圖18D)。
去除抗蝕劑掩模608之后，形成厚度50nm并由氧化硅組成的保護(hù)膜306，通過熱處理激活加入到半導(dǎo)體層的磷和硼。形成間層絕緣膜307，穿出接觸孔，形成源極384和385以及漏極386。利用上述，可制造CMOS電路。
在該實(shí)施例中，盡管在磷加入步驟中形成覆蓋p溝道TFT的抗蝕劑掩模605和606，可省略抗蝕劑掩模605和/或抗蝕劑掩模608。在這種情況下，由于磷加入到p+型雜質(zhì)區(qū)602和603，鑒于加入的磷濃度必須加入大量的硼。
(實(shí)施例4)同樣本實(shí)施例是實(shí)施例1的改進(jìn)例，其中改變了磷和硼加入步驟的次序，而主要結(jié)構(gòu)與實(shí)施例1相同。
參考圖19A-19E描述本實(shí)施例的制造步驟。在圖19A-19E中，與圖15A-15F和16A-16E相同的標(biāo)號(hào)代表同一結(jié)構(gòu)元件。
按照實(shí)施例1所示的步驟實(shí)現(xiàn)圖15E的結(jié)構(gòu)。接著，去除抗蝕劑掩模405。然后在柵布線370內(nèi)形成至少覆蓋起n溝道TFT的柵極作用的部分的抗蝕劑掩模。利用第二柵極(布線)372作為刻蝕掩?？涛g第一柵極(布線)371以便形成第三柵極。
即，至少在第一柵布線371中，與p溝道TFT的半導(dǎo)體層304交疊部分的寬度變窄，從而形成第三柵極373。
通過離子摻雜法將低濃度的磷加入到半導(dǎo)體層303和304。第一到第三柵極371-373起掩模的作用，從而以自對(duì)準(zhǔn)方式形成n-型雜質(zhì)區(qū)621-624(圖19B)。
接著，形成覆蓋n溝道TFT的抗蝕劑掩模630。利用抗蝕劑掩模630通過離子摻雜法將高濃度的硼加入到半導(dǎo)體層304中。第一到第三柵極371-373起掩模的作用，從而以自對(duì)準(zhǔn)方式在半導(dǎo)體層304上形成溝道形成區(qū)631以及起源區(qū)和漏區(qū)作用的p+型雜質(zhì)區(qū)632和633(圖19C)。
之后，去除抗蝕劑掩模630，新形成覆蓋所有p溝道TFT和部分n溝道TFT的抗蝕劑掩模640。利用抗蝕劑掩模640通過離子摻雜法加入高濃度的磷。磷選擇性地加入到n溝道TFT的半導(dǎo)體層303的n-型雜質(zhì)區(qū)621和622中，從而形成n+型雜質(zhì)區(qū)642和643。而且，覆蓋抗蝕劑掩模640的區(qū)域定義為溝道形成區(qū)641、與第一柵極371交疊的n-型雜質(zhì)區(qū)644和645以及不與第一柵極371交疊的n-型雜質(zhì)區(qū)646和647(圖19D)。
同樣在該實(shí)施例中，與第一柵極371交疊的n-型雜質(zhì)區(qū)644和645的磷濃度比n-型雜質(zhì)區(qū)646和647(和n+型雜質(zhì)區(qū)642和643)的要低，而磷濃度朝溝道形成區(qū)641變低。
去除抗蝕劑掩模640之后，形成厚度50nm和由氧化硅組成的保護(hù)膜306，并通過熱處理激活加入到半導(dǎo)體層的磷和硼。形成間層絕緣膜307，穿出接觸孔，并形成源區(qū)384和385以及漏區(qū)386。利用上述，可制造CMOS電路(圖19E)。
在本實(shí)施例中，盡管使p溝道TFT的第一柵極的寬度變窄，但可省略該步驟。
在本實(shí)施例中，盡管在磷加入步驟中形成覆蓋p溝道TFT的抗蝕劑掩模630和640，但可省略抗蝕劑掩模630和/或抗蝕劑掩模640。在這種情況下，由于磷加入到p+型雜質(zhì)區(qū)632和633，鑒于加入的磷濃度必須添加大量的硼。
(實(shí)施例5)該實(shí)施例是實(shí)施例1的改進(jìn)例，其中改變了磷和硼的加入步驟的次序。其主要結(jié)構(gòu)與實(shí)施例1相同。
參考圖20A-20E描述本實(shí)施例的制造步驟。在圖20A-20E中，與圖15A-15F和圖16A-16E相同的標(biāo)號(hào)代表相同的結(jié)構(gòu)元件。
此外，本實(shí)施例對(duì)應(yīng)實(shí)施例4的改進(jìn)例，并與實(shí)施例4類似，使p溝道TFT的第一柵極變窄，從而形成第三柵極373(圖20A)。
接著，形成覆蓋所有p溝道TFT和部分n溝道TFT的抗蝕劑掩模650，利用抗蝕劑掩模650通過離子摻雜法加入高濃度的磷，從而形成n型區(qū)651和652(圖20B)。
之后，形成覆蓋n溝道TFT的抗蝕劑掩模660。利用抗蝕劑掩模660通過離子摻雜法將高濃度的硼加入到半導(dǎo)體層304。第一和第三柵極371和373起掩模的作用，從而以自對(duì)準(zhǔn)方式在半導(dǎo)體層304上形成溝道形成區(qū)661以及起源區(qū)和漏區(qū)作用的p+型雜質(zhì)區(qū)662和663(圖20C)。
接著，去除抗蝕劑掩模660，新形成覆蓋所有p溝道TFT的抗蝕劑掩模670。利用離子摻雜法加入低濃度的磷。設(shè)定加速電壓高至90keV，從而使磷通過第一柵極371的錐形部分。
結(jié)果，以自對(duì)準(zhǔn)方式在n溝道TFT半導(dǎo)體層303中形成溝道形成區(qū)671、n+型雜質(zhì)區(qū)672和673、與第一柵極371交疊的n-型雜質(zhì)區(qū)674和675、不與第一柵極371交疊的n-型雜質(zhì)區(qū)676和677(圖20D)。
去除抗蝕劑掩模670之后，形成厚度50nm和由氧化硅組成的保護(hù)膜306，并通過熱處理激活加入到半導(dǎo)體層的磷和硼。形成間層絕緣膜307，穿出接觸孔，并形成源區(qū)384和385以及漏區(qū)386。利用上述，可制造CMOS電路(圖20E)。
在本實(shí)施例中，盡管使p溝道TFT的第一柵極的寬度變窄，但可省略該步驟。
在該實(shí)施例中，盡管在磷加入步驟中形成覆蓋p溝道TFT的抗蝕劑掩模650和670，但可省略抗蝕劑掩模650和/或抗蝕劑掩模670。在這種情況下，由于磷加入到p+型雜質(zhì)區(qū)662和663，鑒于加入的磷濃度必須添加大量的硼。
(實(shí)施例6)該實(shí)施例是實(shí)施例1的改進(jìn)例，其中改變了磷和硼的加入步驟的次序，而另一結(jié)構(gòu)幾乎與實(shí)施例1類似。
參考圖21A-21E描述該實(shí)施例的制造步驟。在圖21A-21E中，與圖15A-15F和16A-16E相同的標(biāo)號(hào)代表同一結(jié)構(gòu)元件。
此外，該實(shí)施例對(duì)應(yīng)實(shí)施例5的改進(jìn)例，并類似于實(shí)施例5，p溝道TFT的第一柵極變窄，從而形成第三柵極373(圖21A)。
而且，與實(shí)施例5相似，形成覆蓋所有p溝道TFT和部分n溝道TFT的抗蝕劑掩模680。利用抗蝕劑掩模680通過離子摻雜法加入高濃度的磷，從而形成n型區(qū)681和682(圖21B)。
接著，去除抗蝕劑掩模680，新形成覆蓋所有p溝道TFT的抗蝕劑掩模690。利用離子摻雜法加入低濃度的磷。設(shè)定加速電壓高至90keV，從而使磷通過第一柵極371的錐形部分。
結(jié)果，以自對(duì)準(zhǔn)方式形成溝道形成區(qū)691、n+型雜質(zhì)區(qū)692和693、與第一柵極371交疊的n-型雜質(zhì)區(qū)694和675、不與第一柵極371交疊的n-型雜質(zhì)區(qū)696和697(圖21C)。
接著，形成覆蓋所有n溝道TFT的抗蝕劑掩模700之后，利用離子摻雜法將高濃度的硼加入到半導(dǎo)體層304中。第一和第三柵極371和373起掩模的作用，從而以自對(duì)準(zhǔn)方式在半導(dǎo)體層304上形成溝道形成區(qū)701以及起源區(qū)和漏區(qū)作用的p+型雜質(zhì)區(qū)702和703(圖21D)。
去除抗蝕劑掩模700之后，形成厚度50nm和由氧化硅組成的保護(hù)膜306，并通過熱處理激活加入到半導(dǎo)體層的磷和硼。形成間層絕緣膜307，穿出接觸孔，并形成源區(qū)384和385以及漏區(qū)386。利用上述，可制造CMOS電路(圖21E)。
在該實(shí)施例中，盡管使p溝道TFT的第一柵極的寬度變窄，但可省略該步驟。
在該實(shí)施例中，盡管在磷加入步驟中形成覆蓋p溝道TFT的抗蝕劑掩模680和690，但可省略抗蝕劑掩模680和/或抗蝕劑掩模690。在這種情況下，由于磷加入到p+型雜質(zhì)區(qū)702和703，鑒于加入的磷濃度必須添加大量的硼。
如上所述，盡管在實(shí)施例2-6中已描述了CMOS電路的制造步驟，不用說該實(shí)施例可應(yīng)用于有源矩陣襯底的制造步驟，其中像素部分和驅(qū)動(dòng)電路象實(shí)施例1那樣集成在有源矩陣襯底上。
(實(shí)施例7)在本實(shí)施例中，將描述實(shí)施例1等所示的具有錐形部分的柵極和形成柵極的方法的實(shí)施例。
首先，形成由氮氧化硅組成的柵絕緣膜，并通過濺射法在其上形成金屬層疊膜。在該實(shí)施例中，使用純度6N或更高純度的鎢靶。作為濺射氣體，可使用氬(Ar)、氪(Kr)、氙(Xe)等的單一氣體或它們的混合氣體。膜形成的條件例如濺射功率、氣體壓力和襯底溫度可通過操作者適當(dāng)控制。金屬層疊膜具有作為底層的用WNx(0＜x＜1)表示的氮化鎢并具有作為上層的鎢膜。
所得的金屬層疊膜幾乎不包含雜質(zhì)元素，特別是氧含量可為30ppm或更低，而電阻率可為20μΩ·cm或更低，一般為6-15μΩ·cm。膜應(yīng)力為-5×109到5×109dyn/cm2。
氮氧化硅膜是由SiOxNy表示的絕緣膜，并表示以預(yù)定比率包含硅、氧和氮的絕緣膜。
接著，形成用于得到希望的柵布線圖形的抗蝕劑掩模圖形(膜厚度1.5μm)。
之后，在實(shí)施例7中，使用高密度等離子體的ICP(感應(yīng)耦合等離子體)以便完成用于金屬層疊膜構(gòu)圖的刻蝕，從而形成具有錐形部分的柵極和柵極。
在此，參考圖22詳細(xì)描述ICP干刻蝕裝置的等離子體產(chǎn)生機(jī)理。
圖22是刻蝕腔的簡化結(jié)構(gòu)圖。天線線圈12位于腔上部的石英片11上，并通過匹配器13與RF電源14相連。相對(duì)地配置在襯底側(cè)的下電極15也通過匹配器16與RF電源17相連。
當(dāng)RF電流作用于襯底上的天線線圈12時(shí)，RF電流J流經(jīng)α方向的天線線圈12，而在Z方向上產(chǎn)生磁場(chǎng)B。電流J和磁場(chǎng)B之間的關(guān)系符合以下等式。
μ0J＝rotB(μ0是磁化率)按照由下列等式表達(dá)的電磁感應(yīng)的法拉第定律，在α方向產(chǎn)生感應(yīng)電場(chǎng)E。
-B/t＝rotE通過α方向的該感應(yīng)電場(chǎng)E加速電子并與氣體分子碰撞，從而產(chǎn)生等離子體。由于感應(yīng)電場(chǎng)的方向是α方向，帶電顆粒與刻蝕室壁或襯底碰撞并損失其電荷的可能性變低。因此，即使壓力低至約1Pa，也可產(chǎn)生高密度的等離子體。由于磁場(chǎng)B在下流部分幾乎不存在，故可得到片狀延伸的高密度等離子體區(qū)。
通過調(diào)節(jié)作用于每個(gè)天線線圈12(施加ICP能量)和襯底側(cè)上的下電極15(施加偏置功率)的RF功率，也可獨(dú)立控制等離子體密度和自偏壓電壓。也可根據(jù)將要刻蝕的膜施加不同頻率的RF功率。
為通過ICP刻蝕裝置得到高密度等離子體，必須使流經(jīng)天線線圈12的RF電流J以低損耗通過，為了增加面積，必須降低天線線圈12的電感。為此，如圖23所示，已研制天線被分隔的多螺線線圈22的ICP刻蝕裝置。圖23中，標(biāo)號(hào)21表示石英片，23和26表示匹配器，而24和27表示RF電源。在經(jīng)絕緣體29的室底部上提供用于保持襯底28的下電極25。
在本實(shí)施例中，在各種ICP刻蝕裝置中，特別利用多螺線線圈系統(tǒng)的ICP刻蝕裝置，形成具有錐形角θ的布線。
為實(shí)現(xiàn)所需的錐形角θ的目的，在本實(shí)施例中，調(diào)節(jié)ICP刻蝕裝置的偏置功率密度。圖24是表示錐形角θ與偏置功率之間的關(guān)系的圖。如圖24所示，可按照偏置功率密度控制錐形角θ。
可調(diào)節(jié)刻蝕氣體(CF4和Cl2的混合氣體)的CF4的流量。圖25是表示錐形角θ與CF4流量的關(guān)系的圖。如CF4流量大，鎢與抗蝕劑掩模的選擇比變大而布線的錐形角θ大。
認(rèn)為錐形角θ取決于鎢與抗蝕劑掩模的選擇比。圖26表示錐形角θ和鎢與抗蝕劑掩模的選擇比之間的關(guān)系圖。
這樣，利用ICP刻蝕裝置并適當(dāng)確定偏置功率密度或反應(yīng)氣體流量，可極容易得到具有錐形角θ＝3-60°(優(yōu)選5-45°，更優(yōu)選7-20°)的柵極和布線。
在此，盡管如實(shí)施例那樣示出了W膜，當(dāng)ICP刻蝕裝置用于通常所知的耐熱導(dǎo)電材料(Ta、Ti、Mo、Cr、Nb、Si等)，圖形末端可容易處理成錐形。
此外，即使采用CF4(四氟化碳)和Cl2的混合氣體作為用于上述干刻蝕的刻蝕氣體，氣體不特定限定，例如，也可使用從C2F6和C4F8中選擇的包含氟的反應(yīng)氣體和從Cl2、SiCl4和BCl2中選擇的含有氯的氣體的混合氣體。
進(jìn)行按照實(shí)施例1的順序步驟，完成半導(dǎo)體器件。
順帶說說，本實(shí)施例的結(jié)構(gòu)可應(yīng)用于具有本說明書所公開實(shí)施例的錐形部分的電極制造步驟。
(實(shí)施例8)盡管由準(zhǔn)分子激光晶體化的多晶硅膜在實(shí)施例1中用作半導(dǎo)體層，但另一晶體化方法將在本例中描述。
該實(shí)施例的晶體化處理是日本專利申請(qǐng)公開No.Hei.7-130652所公開的晶體化技術(shù)。參考圖27A和27B描述晶體化處理。
首先，在玻璃襯底1001上形成作為底膜的氧化硅膜1002。在氧化硅膜1002上形成非晶硅膜1003。在該實(shí)施例中，通過濺射法順序形成氧化硅膜1002和非晶硅膜1003。接著，涂覆含以重量為單位的10ppm鎳的醋酸鎳鹽溶液以便形成含鎳層1004(圖27A)。
可利用從由鍺(Ge)、鐵(Fe)、鈀(Pd)、錫(Sn)、鉛(Pb)、鈷(Co)、鉑(Pt)、銅(Cu)、金(Au)和硅(Si)組成的組中選擇出的一種或多種元素來代替鎳(Ni)。
接著，在完成600℃下1小時(shí)的脫氫步驟之后，進(jìn)行450-1100℃下4-12小時(shí)的熱處理(在該實(shí)施例中，500℃下4小時(shí))，從而形成多晶硅1005。已知所得的結(jié)晶硅膜1005具有極高的結(jié)晶性(圖27B)。
順帶說說，該實(shí)施例的晶體化處理可應(yīng)用于本說明書所公開的半導(dǎo)體層的形成方法。
(實(shí)施例9)本實(shí)施例涉及與實(shí)施例8不同的晶體化處理，并將描述利用日本專利申請(qǐng)公開No.Hei.8-78329所公開的技術(shù)完成晶體化的情況實(shí)施例。日本專利申請(qǐng)公開No.Hei.8-78329所公開的技術(shù)是通過選擇性地添加催化元素可完成半導(dǎo)體膜的晶體化。參考圖28A和28B描述將相同的技術(shù)應(yīng)用于本發(fā)明的情況。
首先，在玻璃襯底1011上形成氧化硅膜1012，并在其上順序形成非晶硅膜1013和氧化硅膜1014。同時(shí)，使氧化硅膜1014的厚度為150nm。
接著，對(duì)氧化硅膜1014進(jìn)行構(gòu)圖以便選擇性地形成開口部分1015。之后，涂覆含以重量為單位的100ppm鎳的醋酸鎳鹽溶液。所形成的含鎳層1016具有只在開口部分1015的底部處于與非晶硅膜1013接觸的狀態(tài)(圖28A)。
接著，在完成500-650℃下4-24小時(shí)的熱處理(在該實(shí)施例中，550℃下14小時(shí))之后，從而進(jìn)行非晶硅膜的晶體化。在該晶體化處理中，首先晶體化鎳接觸的部分，而且晶體生長以幾乎平行襯底的方向進(jìn)行。從結(jié)晶學(xué)可確定晶體化在<111>軸方向進(jìn)行。
所得的多晶硅膜1017由棒形或針形晶體集體組成，而宏觀上每個(gè)棒形晶體以一定方向性生長。因此，具有結(jié)晶性均勻的優(yōu)點(diǎn)。
同樣在上面申請(qǐng)所公開的技術(shù)中，可使用從由鍺(Ge)、鐵(Fe)、鈀(Pd)、錫(Sn)、鉛(Pb)、鈷(Co)、鉑(Pt)、銅(Cu)、金(Au)和硅(Si)組成的組中選擇出的一種或多種元素來代替鎳(Ni)。
利用如上所述的技術(shù)形成包含晶體的半導(dǎo)體膜(包括多晶硅膜和多晶硅鍺膜)，并進(jìn)行構(gòu)圖以便形成由含有晶體的半導(dǎo)體膜組成的半導(dǎo)體層。根據(jù)實(shí)施例1進(jìn)行隨后的步驟。當(dāng)然，也可結(jié)合實(shí)施例2-7。
在使用包含晶體的半導(dǎo)體膜制造TFT的情況下，該半導(dǎo)體膜利用該實(shí)施例的技術(shù)進(jìn)行晶體化，盡管可得到高場(chǎng)效應(yīng)遷移率(遷移率)，但由于以上所述而需要高可靠性。然而，當(dāng)采用本發(fā)明的TFT結(jié)構(gòu)，可制造充分應(yīng)用本實(shí)施例的技術(shù)的TFT。
(實(shí)施例10)在該實(shí)施例中，描述了晶體化之后利用磷完成去除用于實(shí)施例8和9所示的半導(dǎo)體晶體化的鎳的步驟的實(shí)施例。作為該方法，本實(shí)施例使用日本專利申請(qǐng)公開No.Hei.10-135468或No.Hei.10-135469所公開的技術(shù)。
本申請(qǐng)所公開的技術(shù)是利用磷吸收作用在晶體化之后去除用于非晶半導(dǎo)體膜的晶體化的催化元素。利用該技術(shù)，可降低結(jié)晶半導(dǎo)體膜中的催化元素的濃度到1×1017原子/cm3或更低，優(yōu)選1×1016原子/cm3。
參考29A和29B描述該實(shí)施例的結(jié)構(gòu)。在此，使用Corning Inc.制造的1737襯底的無堿玻璃襯底。圖29A表示利用實(shí)施例2所述的晶體化技術(shù)形成底膜1022和結(jié)晶硅膜1023的情況。在結(jié)晶硅膜1023上形成厚度150nm并用作于掩模的氧化硅膜1024。通過構(gòu)圖提供開口部分，并且提供結(jié)晶硅膜暴露的區(qū)域。完成加入磷的步驟，從而提供磷加入到結(jié)晶硅膜中的區(qū)域1025。
在這種狀態(tài)下，當(dāng)?shù)獨(dú)夥障峦瓿?50-1020℃下5-24小時(shí)的熱處理，例如，600℃下12小時(shí)，將磷加入到結(jié)晶硅膜中的區(qū)域1025起吸收位置的作用，從而留在結(jié)晶硅膜1023中的催化元素可在加入磷的區(qū)域1025中分凝。
通過完成刻蝕以去除用作掩模以及加入磷的區(qū)域1025的氧化硅膜1024，可得到晶體化步驟所用的催化元素濃度降到1×1017原子/cm3或更低的結(jié)晶硅膜。該結(jié)晶硅膜可直接用作實(shí)施例1所述的本發(fā)明TFT的半導(dǎo)體層。
(實(shí)施例11)該實(shí)施例11是實(shí)施例8或9結(jié)合日本專利申請(qǐng)公開No.Hei.10-135468或No.Hei.10-135469所公開的技術(shù)的實(shí)施例。
申請(qǐng)所公開的技術(shù)是晶體化之后利用鹵素元素(一般是氯)的吸收作用去除用于實(shí)施例3或4所述的半導(dǎo)體晶體化的鎳。利用該技術(shù)，可降低半導(dǎo)體層的鎳濃度到1×1017原子/cm3或更低(優(yōu)選1×1016原子/cm3或更低)。
參考圖30A和30B描述本實(shí)施例的結(jié)構(gòu)。高耐熱性的石英襯底1031用作襯底。當(dāng)然，可使用硅襯底或陶瓷襯底。在使用石英襯底的情況下，即使不特意提供氧化硅膜作為底膜，也不會(huì)發(fā)生來自襯底側(cè)的污染。
接著，利用實(shí)施例3或4的晶體化方法形成多晶硅膜(未示出)，并進(jìn)行構(gòu)圖以便形成半導(dǎo)體層1032和1033。而且，形成覆蓋那些半導(dǎo)體層并由氧化硅膜組成的柵絕緣膜1034(圖30A)。
形成柵絕緣膜1034之后，在含有鹵素元素的氣氛中完成熱處理。在該實(shí)施例中，處理氣氛為混合氧和氯化氫的氧化氣氛，處理溫度為950℃，而處理時(shí)間為30分鐘。如處理溫度選擇在700-1150℃(一般900-1000℃)之間，而處理時(shí)間選擇在10分鐘到8小時(shí)(一般30分鐘到2小時(shí))之間，則就足夠了(圖30B)。
此時(shí)，鎳變成揮發(fā)性氯化鎳并進(jìn)入處理氣氛，從而降低多晶硅膜的鎳濃度。因此，圖30B所示的半導(dǎo)體層1035和1036所含的鎳濃度下降到1×1017原子/cm3或更低。
利用如上所述的該實(shí)施例的技術(shù)形成半導(dǎo)體層，并按照實(shí)施例1或2進(jìn)行隨后步驟。已知特別將該實(shí)施例與實(shí)施例4的晶體化方法相結(jié)合可實(shí)現(xiàn)極高結(jié)晶性的結(jié)晶硅膜。
(對(duì)半導(dǎo)體層的晶體結(jié)構(gòu)的探索)按照上面制造步驟形成的半導(dǎo)體層的微觀晶體結(jié)構(gòu)是聚集并排列多個(gè)針形或棒形晶體(下文簡稱為“棒形晶體”)。用TEM(透射電子顯微鏡)觀察容易確定該結(jié)構(gòu)。
使用電子束衍射或X-射線衍射可確定半導(dǎo)體層的表面(形成溝道的部分)具有{110}晶面的主取向晶面，盡管晶軸上包括一些偏向。中請(qǐng)人對(duì)斑點(diǎn)直徑約1.5μm的電子束衍射照片細(xì)致觀察出的結(jié)果，可確定盡管對(duì)應(yīng){110}晶面的衍射斑點(diǎn)清晰可見，各個(gè)斑點(diǎn)分布在同心圓上。
本申請(qǐng)人利用HR-TEM(高分辨率透射電子顯微鏡)觀察各個(gè)棒形晶體接觸形成的晶粒晶界，可確定晶格在晶粒晶界上具有連續(xù)性。這意味著觀察到的晶格帶在晶粒晶界上連續(xù)連接，這容易確定。
晶格在晶粒晶界上的連續(xù)性是由晶粒晶界稱為“平面邊界”的邊界的這一事實(shí)而引起的。本說明書中的平面界面的定義是“Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement；Ryuichi Shimokawa和Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988”所公開的“平面邊界”。
按照上面論文，平面邊界包括雙晶邊界、特有層疊缺陷、特有雙晶邊界等。該平面邊界具有電惰性的特性。即，盡管它是晶粒晶界，由于平面邊界不起妨礙載流子移動(dòng)的陷阱的作用，可認(rèn)為基本不存在。
特別是在晶軸(垂直于晶面的軸)是<110>軸時(shí)，{211}雙晶邊界也稱為∑3的重合邊界。∑值是成為表示重合邊界一致程度的指數(shù)的一個(gè)參數(shù)，已知當(dāng)該值變小時(shí)，晶界一致性優(yōu)良。
本申請(qǐng)人利用TEM對(duì)本發(fā)明所得的多晶硅膜詳細(xì)觀察的結(jié)果，發(fā)現(xiàn)幾乎所有(90％或更多，一般95％或更多)晶粒晶界是∑3的重合邊界，即，{211}雙晶邊界。
在兩個(gè)晶粒之間形成的晶粒晶界內(nèi)，并在兩個(gè)晶體具有{110}晶面取向的情況下，當(dāng)由對(duì)應(yīng){110}晶面的晶格帶形成的角度是θ時(shí)，已知當(dāng)θ＝70.5°時(shí)，晶界為∑3的重合邊界。
在該實(shí)施例的多晶硅膜中，在相鄰晶粒晶界上的晶粒各個(gè)晶格帶以約70.5°連續(xù)，以此，可推斷出該晶粒晶界是{211}雙晶界面。
盡管當(dāng)θ＝38.9°時(shí)晶界為∑9的重合界面，但其它晶粒晶界也存在。
只在相同晶面取向的晶粒晶界之間形成這種重合邊界。即，由于本實(shí)施例所得的多晶硅膜基本上具有{110}均勻晶面取向，重合邊界可在寬的范圍內(nèi)形成。
這種晶體結(jié)構(gòu)(正確而言，晶粒晶界的結(jié)構(gòu))表示兩個(gè)不同晶粒在晶粒晶界上以極高一致性相互連接。即，形成這樣的結(jié)構(gòu)，晶格在晶粒晶界上連續(xù)連接并難于由于晶體缺陷等形成陷阱能級(jí)。因此，這種晶體結(jié)構(gòu)的半導(dǎo)體薄膜基本上被認(rèn)為沒有晶粒晶界。
此外，利用TEM觀察可確定存在于晶粒中的缺陷可通過700-1150℃高溫下熱處理步驟幾乎消失。從該熱處理步驟前后缺陷數(shù)目大量減少的事實(shí)也可清楚這一點(diǎn)。
缺陷數(shù)目的不同表現(xiàn)為電子自旋共振(ESR)的自旋密度的不同。目前，發(fā)現(xiàn)按照該實(shí)施例制造步驟制造的多晶硅膜的自旋密度是3×1017自旋/cm3或更低(優(yōu)選5×1015自旋/cm3或更低)。然而，由于該測(cè)量的值接近現(xiàn)有測(cè)量設(shè)備的檢測(cè)極限，預(yù)計(jì)實(shí)際的自旋密度更低些。
利用上述，可知，由于該實(shí)施例所得的多晶硅膜基本上不包括晶粒和晶粒晶界，膜可認(rèn)為是單一結(jié)晶硅膜或基本上單一結(jié)晶硅膜。本申請(qǐng)人將具有這種晶體結(jié)構(gòu)的多晶硅膜稱為CGS(連續(xù)晶粒硅)。
CGS的公開可參考本發(fā)明人的日本專利申請(qǐng)公開No.Hei.10-294280，日本專利申請(qǐng)公開No.Hei.10-152316、日本專利申請(qǐng)公開No.Hei.10-152308或日本專利申請(qǐng)公開No.Hei.10-152305。
(對(duì)TFT電性能的探索)該實(shí)施例所得的TFT表現(xiàn)與MOSFET相比的電性能。從本發(fā)明人實(shí)驗(yàn)得到的TFT完成的數(shù)據(jù)如下所示。
(1)對(duì)于N溝道TFT和P-溝道TFT而言，作為表示開關(guān)性能(導(dǎo)通/斷開操作的開關(guān)的迅速性)指數(shù)的亞閾系數(shù)小至60-100mV/decade(一般60-85mV/decade)。
(2)對(duì)于N溝道TFT，作為表示TFT運(yùn)行速度的指數(shù)的場(chǎng)效應(yīng)遷移率(μFE)大到200-650cm2/Vs(一般300-500cm2/Vs)，而對(duì)于P-溝道TFT而言為100-300cm2/Vs(一般150-200cm2/Vs)。
(3)對(duì)于N溝道TFT，作為TFT驅(qū)動(dòng)電壓的指數(shù)的閾值電壓(Vth)小至-0.5到1.5V，而對(duì)于P-溝道TFT為-1.5到0.5V。如上所述，確定了可實(shí)現(xiàn)極高開關(guān)性能和高速運(yùn)行性能。
(對(duì)電路性能的探索)接著，描述利用該實(shí)施例形成的TFT制造的環(huán)形振蕩器的頻率性能。環(huán)形振蕩器是連接CMOS結(jié)構(gòu)組成的奇數(shù)級(jí)的反相電路以形成環(huán)形并用于得到一級(jí)反相電路的延遲時(shí)間的電路。用于實(shí)驗(yàn)的環(huán)形振蕩器結(jié)構(gòu)如下級(jí)數(shù)9級(jí)TFT的柵絕緣膜厚度30nm和50nmTFT的柵極長度0.6μm研究該環(huán)形振蕩器的振蕩頻率的結(jié)果，可得到最大值的1.04GHz振蕩頻率。而且，實(shí)際上制造了作為LSI電路的一個(gè)TEG的移位寄存器并確定其運(yùn)行頻率。結(jié)果，在柵絕緣膜厚度30nm的移位寄存器中，柵極長度為0.6μm，電源電壓為5V，而級(jí)數(shù)是50，實(shí)現(xiàn)運(yùn)行頻率100MHZ的輸出脈沖。
如上所述的環(huán)形振蕩器和移位寄存器的令人吃驚的數(shù)據(jù)表明該實(shí)施例的TFT具有可與MOSFET相比或高于MOSFET的性能(電性能)。
(實(shí)施例12)該實(shí)施例也涉及吸收用于晶體化步驟的催化元素的技術(shù)。
在實(shí)施例10中，為吸收結(jié)晶硅的催化元素，必須形成吸收區(qū)1025(參見圖29A)。由于在吸收區(qū)中不能形成TFT，妨礙了電路的集成。該實(shí)施例是解決上面問題的吸收方法，n溝道TFT的n+型雜質(zhì)區(qū)和p溝道TFT的p+型雜質(zhì)區(qū)用作吸收區(qū)。
在實(shí)施例1所述的步驟中，n+型雜質(zhì)區(qū)313-315和p+型雜質(zhì)區(qū)332和333含有5×1020原子/cm3的高濃度磷(參見圖14A、圖16A)。因此，這些區(qū)域可用作吸收區(qū)。
因此，在TFT的半導(dǎo)體層302-304由實(shí)施例3或4所示的結(jié)晶硅組成的情況下，磷或硼的激活步驟也要用作用于吸收的加熱步驟。例如，在激活步驟中(參見圖14D、圖16D)，如在500-650℃(一般550-600℃)處理溫度下進(jìn)行2-24小時(shí)(一般4-12小時(shí))的熱處理就足夠了。
在該熱處理中，各個(gè)TFT的溝道形成區(qū)311、312、325、331和341保留的鎳通過磷的作用朝上述n+型雜質(zhì)區(qū)和p+型雜質(zhì)區(qū)擴(kuò)散并俘獲于該區(qū)。
因此，n+型雜質(zhì)區(qū)313-315和p+型雜質(zhì)區(qū)332和333的鎳(催化劑)濃度降到1×1017-1×1020原子/cm3(一般1×1018-5×1019原子/cm3)，而溝道形成區(qū)311、312、325、331和341的鎳濃度可降到2×1017原子/cm3或更低(一般1×1014-5×1016原子/cm3)。
為實(shí)現(xiàn)該實(shí)施例的效果，在n+型雜質(zhì)區(qū)313-315和p+型雜質(zhì)區(qū)332和333中，使磷或砷的濃度為1×1019原子/cm3或更高(優(yōu)選1×10205×1021原子/cm3)。
(實(shí)施例13)該實(shí)施例是實(shí)施例1的CMOS電路的改進(jìn)例。參考圖31A-31D描述該實(shí)施例的TFT結(jié)構(gòu)。在圖31A-31D中，相同標(biāo)號(hào)代表相同結(jié)構(gòu)元件。實(shí)施例1或2可被應(yīng)用于該實(shí)施例的制造步驟，而省略詳細(xì)描述。
圖31A表示省略第二柵極(布線)而且柵極(布線)只由具有錐形部分的電極組成的實(shí)施例1的改進(jìn)例。
在襯底900整個(gè)表面上形成氧化硅組成的底膜901。在底膜901上形成n溝道TFT和p溝道TFT的島狀半導(dǎo)體層。在襯底900整個(gè)表面上形成覆蓋島狀半導(dǎo)體層的柵絕緣膜905。而且，形成氮化硅組成的保護(hù)膜906和間層絕緣膜907以便覆蓋TFT，并在間層絕緣膜907上形成源極941和942以及漏極943。
形成柵布線(柵極)931以便經(jīng)過柵絕緣膜905與半導(dǎo)體層交叉。柵布線931的側(cè)面形成錐形。在此，由厚度250nm的鉻組成。而且，與p溝道TFT的半導(dǎo)體層交叉部分的寬度變窄并形成第二柵極933A。
實(shí)施例1可作為將磷和硼加入到半導(dǎo)體層的方法來應(yīng)用。在n溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)911A、n+型雜質(zhì)區(qū)912A和913A、與柵極931A交疊的n-型雜質(zhì)區(qū)914A和915A、以及不與柵極931A交疊的n-型雜質(zhì)區(qū)916A和917A。
n-型雜質(zhì)區(qū)914A和915A以及n-型雜質(zhì)區(qū)916A和917A的磷濃度比n+型雜質(zhì)區(qū)912A和913A的要低。在柵極931A的錐形部分之下存在n-型雜質(zhì)區(qū)914A和915A與溝道形成區(qū)911A之間的接觸部分，而n-型雜質(zhì)區(qū)914A和915A的濃度朝溝道形成區(qū)911A降低。
另一方面，在p溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)921A、p+型雜質(zhì)區(qū)922A和923A以及p+型雜質(zhì)區(qū)924A和925A。p+型雜質(zhì)區(qū)924A和925A的磷濃度比p+型雜質(zhì)區(qū)922A和923A的要低，而前者的硼濃度等于后者。
圖31B表示實(shí)施例2或3的改進(jìn)例，其中省略第二電極并柵極只由具有錐形部分的電極組成。
在圖31B中，n溝道TFT和p溝道TFT的柵極931B形成錐形。在此，電極由厚度250nm的鉻組成。
實(shí)施例2可作為將磷和硼加入到半導(dǎo)體層的方法來應(yīng)用。在n溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)911B、n+型雜質(zhì)區(qū)912B和913B、與柵極931B交疊的n-型雜質(zhì)區(qū)914B和915B、以及不與柵極931B交疊的n-型雜質(zhì)區(qū)916B和917B。
n-型雜質(zhì)區(qū)914B和915B以及n-型雜質(zhì)區(qū)916B和917B的磷濃度比n+型雜質(zhì)區(qū)912B和913B的要低。在柵極931B的錐形部分之下存在n-型雜質(zhì)區(qū)914B和915B與溝道形成區(qū)911B之間的接觸部分，而n-型雜質(zhì)區(qū)914B和915B的濃度朝溝道形成區(qū)911B降低。
另一方面，利用柵極931B作為掩模以自對(duì)準(zhǔn)方式在p溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)921B和p+型雜質(zhì)區(qū)9223和923B。
圖31C表示實(shí)施例1省略第一柵極錐形刻蝕的改進(jìn)例。
柵布線由第一柵布線931C和第二柵布線932C組成，第二柵布線932C在溝道長度方向上的寬度比第一柵布線931C的要窄。在第一柵布線931C與p溝道TFT的半導(dǎo)體層交叉的部分中，利用第二柵布線932C作為掩模形成寬度變窄的第三柵極933C。
在n溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)911C、n+型雜質(zhì)區(qū)912C和913C、與柵極931C交疊的n-型雜質(zhì)區(qū)914C和915C、以及不與柵極931C交疊的n-型雜質(zhì)區(qū)916C和917C。
n-型雜質(zhì)區(qū)914C和915C以及n-型雜質(zhì)區(qū)916C和917C的磷濃度比n+型雜質(zhì)區(qū)912C和913C的要低。
另一方面，在p溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)921C、p+型雜質(zhì)區(qū)922C和923C以及p+型雜質(zhì)區(qū)924C和925C。p+型雜質(zhì)區(qū)924C和925C的磷濃度比p+型雜質(zhì)區(qū)922C和923C的要低。
圖31D表示實(shí)施例1中形成覆蓋柵布線表面的第四柵布線的實(shí)施例。
在CMOS電路中，按照實(shí)施例1的步驟進(jìn)行硼加入步驟。接著，替代氮化硅組成的保護(hù)膜906的形成，可形成由鉻(Cr)、鉭(Ta)、鈦(Ti)、鎢(W)、或鉬(Mo)或含有這些元素作為其主要組分的合金、或如硅化物導(dǎo)電材料組成的金屬膜并進(jìn)行構(gòu)圖，從而形成第四柵布線934D。之后，可進(jìn)行激活。
利用該結(jié)構(gòu)，可得到具有第二柵布線932D被第一柵布線931D(包括第三柵極933D)和第四柵布線934D包圍的這種結(jié)構(gòu)的柵布線。
在這種情況下，在n溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)911D、n+型雜質(zhì)區(qū)912D和913D、與柵極931D交疊的n-型雜質(zhì)區(qū)914D和915D、以及不與柵極931D交疊的n-型雜質(zhì)區(qū)916D和917D。n-型雜質(zhì)區(qū)914D3和915D與第一和第四柵極交叉，并且n-型雜質(zhì)區(qū)916D和917D不與第四柵極934D交叉。
該結(jié)構(gòu)的優(yōu)點(diǎn)在磷幾乎不加入到第一柵極931D之下的半導(dǎo)體層中的情況下特別有效。如圖31D所示，盡管n-型雜質(zhì)區(qū)914D和915D幾乎不與第一柵極931D交疊，但可使第四柵極934D與n-型雜質(zhì)區(qū)交疊，從而能可靠地形成與柵極交疊的n-型雜質(zhì)區(qū)。
另一方面，在p溝道TFT的半導(dǎo)體層內(nèi)形成溝道形成區(qū)921D、p+型雜質(zhì)區(qū)922D和923D以及p+型雜質(zhì)區(qū)924D和925D。p+型雜質(zhì)區(qū)924D和925D的磷濃度比p+型雜質(zhì)區(qū)922D和923D的要低。在這種情況下，n-型雜質(zhì)區(qū)與第四柵極934D交疊。在截止電流性能或耐電壓性能發(fā)生問題的情況下，當(dāng)形成第四柵布線934D時(shí)，在與p溝道TFT的半導(dǎo)體層交叉的部分不形成第四柵布線934D。
(實(shí)施例14)本發(fā)明的TFT不僅可應(yīng)用于實(shí)施例1所示的液晶顯示器件，還可應(yīng)用于任何半導(dǎo)體電路。即，可應(yīng)用于如RISC處理器或ASIC處理器的微處理器，或可應(yīng)用于從如D/A變換器的信號(hào)處理電路到便攜式設(shè)備(便攜式電話、PHS、手提電腦)的高頻電路的任何電路。
此外，也可實(shí)現(xiàn)三維結(jié)構(gòu)的半導(dǎo)體器件，其中在傳統(tǒng)MOSFET上形成間層絕緣膜并用本發(fā)明的TFT制造半導(dǎo)體電路。這樣，本發(fā)明可應(yīng)用于目前利用LSI的任何半導(dǎo)體器件。即，本發(fā)明可應(yīng)用于如SIMOX、Smart-Cut(SOITEC Inc.的注冊(cè)商標(biāo))和ELTRAN(Canon Inc.的注冊(cè)商標(biāo))的SOI結(jié)構(gòu)(利用單晶半導(dǎo)體薄膜的TFT結(jié)構(gòu))。而且，可結(jié)合實(shí)施例1-13得到的任何結(jié)構(gòu)實(shí)現(xiàn)該實(shí)施例的半導(dǎo)體電路。
(實(shí)施例15)使用本發(fā)明所得的TFT的半導(dǎo)體器件可應(yīng)用于各種電光器件和半導(dǎo)體電路。即，本發(fā)明可應(yīng)用于所有含有作為元件的那些電光器件和半導(dǎo)體電路的電子設(shè)備。
對(duì)于這種電子設(shè)備，列舉出攝像機(jī)、數(shù)碼相機(jī)、投影機(jī)(背投影或前投影機(jī))、頭載顯示器(防護(hù)鏡型顯示器)、車輛導(dǎo)航系統(tǒng)、個(gè)人電腦和便攜式信息終端(移動(dòng)電腦、蜂窩型電話或電子筆記本等)。在圖32A-33D中列出那些實(shí)施例。
圖32A表示包括主體2001、圖像輸入單元2002、顯示器件2003和鍵盤2004的個(gè)人電腦。本發(fā)明可應(yīng)用于圖像輸入單元2002、顯示器件2003和其它信號(hào)控制電路。
圖32B表示包括主體2101、顯示器件2102、聲音輸入單元2103、運(yùn)行開關(guān)2104、電池2105和圖像接收單元2106的攝像機(jī)。本發(fā)明可應(yīng)用于顯示器2102、聲音輸入單元2103和其它信號(hào)控制電路。
圖32C表示包括主體2201、攝像單元2202、圖像接收單元2203、運(yùn)行開關(guān)2204和顯示器件2205的移動(dòng)電腦。本發(fā)明可應(yīng)用于顯示器2205和其它信號(hào)控制電路。
圖32D表示包括主體2301、顯示器件2302和臂部分2303的防護(hù)鏡型顯示器。本發(fā)明可應(yīng)用于顯示器件2302和其它信號(hào)控制電路。
圖32E表示應(yīng)用記錄了程序的記錄介質(zhì)(下文稱為記錄介質(zhì))并包括主體2401、顯示器件2402、揚(yáng)聲器單元2403、記錄介質(zhì)2404和運(yùn)行開關(guān)2405的播放器。順帶說說，該播放器使用DVD(數(shù)字通用盤)、CD等作為記錄介質(zhì)，以供欣賞音樂或電影、玩游戲和聯(lián)網(wǎng)之用。本發(fā)明可應(yīng)用于顯示器件2402和其它信號(hào)控制電路。
圖32F表示包括主體2501、顯示器件2502、目鏡部分2503、運(yùn)行開關(guān)2504和圖像接收單元(未示出)的數(shù)碼相機(jī)。本發(fā)明可應(yīng)用于顯示器件2502和其它信號(hào)控制電路。
圖33A表示包括顯示器件2601和屏幕2602的前投影型投影器。本發(fā)明可應(yīng)用于顯示器件和其它信號(hào)控制電路。
圖33B表示包括主體2701、顯示器件2702、反射鏡2703和屏幕2704的背投影型投影器。本發(fā)明可應(yīng)用于顯示器件和其它信號(hào)控制電路。
圖33C表示圖33A和33B的顯示器件2601和2702的結(jié)構(gòu)的實(shí)施例圖。顯示器件2601或2702包括光源光學(xué)系統(tǒng)2801、反射鏡2802和2804-2806、分光鏡2803、棱鏡2807、液晶顯示器件2808、相位差板2809和投影光學(xué)系統(tǒng)2810。投影光學(xué)系統(tǒng)2810由包括投影透鏡的光學(xué)系統(tǒng)組成。該實(shí)施例表示“三板型”的實(shí)施例，但不限定于此。例如，本發(fā)明也可應(yīng)用于“單板型”。而且，在圖33C的箭頭所示的光路上，可按照?qǐng)?zhí)行本發(fā)明的人員的判斷提供如光學(xué)透鏡的光學(xué)系統(tǒng)、具有偏振作用的膜、用于調(diào)節(jié)相位差的膜、IR膜。
圖33D是表示圖33C的光源光學(xué)系統(tǒng)的結(jié)構(gòu)例的圖。在該實(shí)施例中，光源光學(xué)系統(tǒng)2801包括反射鏡2811、光源2812、透鏡陣列2813和2814、偏振變換元件2815和準(zhǔn)直透鏡2816。順帶說說，圖33D所示的光源光學(xué)系統(tǒng)是一個(gè)實(shí)施例，但不限定于此。例如，在光源光學(xué)系統(tǒng)中，可按照?qǐng)?zhí)行本發(fā)明的人員的判斷提供如光學(xué)透鏡的光學(xué)系統(tǒng)、具有偏振作用的膜、用于調(diào)節(jié)相位差的膜、IR膜。
如上所述，本發(fā)明的半導(dǎo)體器件的應(yīng)用范圍非常寬，而且本發(fā)明可應(yīng)用于任何領(lǐng)域的電子設(shè)備。即使使用實(shí)施例1-14的任何結(jié)合，也可實(shí)現(xiàn)該實(shí)施例的半導(dǎo)體器件。
(實(shí)施例16)該實(shí)施例說明按照本發(fā)明制造有源矩陣型EL(電致發(fā)光)顯示器件的過程。
圖35A是表示按照本發(fā)明制造的EL顯示器件的俯視圖。圖35A中，示出襯底4010、像素部分4011、源側(cè)驅(qū)動(dòng)電路4012和柵側(cè)驅(qū)動(dòng)電路4013，每個(gè)驅(qū)動(dòng)電路與抵達(dá)可引到外部設(shè)備的FPC4017的布線4014-4016相連。
像素部分最好與驅(qū)動(dòng)電路一起被覆蓋材料6000、密封材料(或外殼材料)7000和末端密封材料(或第二密封材料)7001所密封。
圖35B是表示該實(shí)施例的EL顯示器件結(jié)構(gòu)的截面圖。示出襯底4010、基膜4021、用于驅(qū)動(dòng)電路的TFT4022和用于像素部分的TFT4023。(所示的TFT4022是由n溝道型TFT和p溝道型TFT組成的CMOS電路。所示的TFT4023是控制到EL元件的電流的一個(gè)TFT。)順帶說說，本發(fā)明可在用于驅(qū)動(dòng)電路的TFT4022和用于像素部分的TFT4023中使用。
當(dāng)按照本發(fā)明完成TFT4022(用于驅(qū)動(dòng)電路)和TFT4023(用于像素部分)時(shí)，在樹脂構(gòu)成的間層絕緣膜(偏振膜)4026上形成像素電極4027。該像素電極是透明導(dǎo)電膜，它與用于像素單元的TFT4023的漏相連。透明導(dǎo)電膜可由氧化銦和氧化錫的化合物(稱為ITO)或氧化銦和氧化鋅的化合物組成。在像素電極4027上形成絕緣膜4028，其中在像素電極4027之上形成開口。
之后，形成EL層4029。通過自由結(jié)合已知的EL材料，它可以是單層結(jié)構(gòu)或多層結(jié)構(gòu)，如空穴注入層、空穴輸運(yùn)層、發(fā)光層、電子輸運(yùn)層和電子注入層。任何已知的技術(shù)可用于這種結(jié)構(gòu)。EL材料可以是低分子材料或高分子材料(聚合物)。前者可通過汽相沉積涂覆，而后者可通過如旋涂、印刷或噴墨法的簡單方法涂覆。
在該實(shí)施例中，通過汽相沉積經(jīng)蔭罩形成EL層。所得的EL層使每個(gè)像素發(fā)出波長不同的光(紅、綠和藍(lán))。這實(shí)現(xiàn)了彩色顯示。另一可行的系統(tǒng)包括彩色開關(guān)層(CCM)和濾色片的結(jié)合與發(fā)白光層和濾色片的結(jié)合。不用說，EL顯示器件可以是單色的。
在EL層上形成陰極4030。在該步驟之前，希望盡可能多清除EL層4029和陰極4030之間的界面的水分和氧。通過在真空中順序形成EL層4029和陰極4030，或在惰性氣氛下形成EL層4029并隨后在相同氣氛下不暴露于空氣來形成陰極4030，可實(shí)現(xiàn)該目的。在該實(shí)施例中，利用多室系統(tǒng)(叢集工具系統(tǒng))的膜形成設(shè)備可形成所需的膜。
由氟化鋰膜和鋁膜組成的多層結(jié)構(gòu)可作為陰極4030用于該實(shí)施例中。具體而言，通過汽相沉積在EL層4029上順序涂覆氟化鋰膜(1nm厚)和鋁膜(300nm厚)。不用說，陰極4030可由已知的陰極材料的MgAg電極構(gòu)成。接著，陰極4030在由4031所示的區(qū)域中與布線4016相連。施加預(yù)定電壓給陰極4030的布線4016通過導(dǎo)電膏體材料4032與FPC4017相連。
在區(qū)域4031的陰極4030和布線4016之間的電連接需要間層絕緣膜4026和絕緣膜4028中的接觸孔。當(dāng)在形成EL層之前對(duì)間層絕緣膜4026進(jìn)行刻蝕以便形成像素電極的接觸孔時(shí)或當(dāng)對(duì)絕緣膜4028進(jìn)行刻蝕以便形成開口時(shí)，可形成這些接觸孔。當(dāng)對(duì)絕緣膜4028進(jìn)行刻蝕時(shí)，可同時(shí)刻蝕間層絕緣膜4026。如間層絕緣膜4026和絕緣膜4028由相同材料組成，可形成形狀良好的接觸孔。
然后，形成鈍化膜6003、填料6004和覆蓋材料6000，從而這些層覆蓋EL元件。
而且，在如包圍EL元件的覆蓋材料6000和襯底4010的內(nèi)側(cè)形成密封材料7000，在密封材料7000外側(cè)形成末端密封材料7001。
形成填料6004以覆蓋EL元件并也起粘合覆蓋材料6000的粘合劑作用。作為填料6004，可使用PVC(聚氯乙烯)、環(huán)氧樹脂、硅樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯乙酸乙烯酯)。由于可保持水分吸收，優(yōu)選在填料6004中形成干燥劑。
同樣，可在填料6004中包含墊片。優(yōu)選使用包括氧化鋇的圓形墊片以便在墊片中保持水分吸收。
在填料含有墊片的情況下，鈍化膜6003可釋放墊片壓力。當(dāng)然，不同于鈍化膜的其它膜如有機(jī)樹脂也可用于釋放墊片壓力。
對(duì)于覆蓋材料6000，可使用玻璃板、鋁板、不銹鋼片、FRP(玻璃纖維增強(qiáng)塑料)片、PVF(聚氟乙烯)膜、聚酯薄膜、聚酯膜或丙烯酸酯膜。在應(yīng)用PVB或EVA作為填料6004的情況下，優(yōu)選使用厚度幾十μm并被PVF膜或聚酯薄膜夾層的鋁膜。
應(yīng)注意到根據(jù)EL元件的發(fā)光方向(光照射方向)，覆蓋材料具有光透明性。
布線4016通過密封材料7000和末端密封材料7001和襯底4010之間的間隙與FPC4017電連接。如在上面已說明的布線4016那樣，其它布線4014和4015也在密封材料4018之下與FPC4017電連接。
(實(shí)施例17)在該實(shí)施例中，解釋結(jié)構(gòu)不同于實(shí)施例16的另一有源矩陣型EL顯示器件，如圖34A和34B。圖36A和36B以及圖35A和圖35B的相同標(biāo)號(hào)代表相同結(jié)構(gòu)元件，略去解釋。
圖36A表示該實(shí)施例中的EL模塊的俯視圖，圖36B表示圖36A的A-A的截面圖。
按照實(shí)施例16，形成鈍化膜6003以覆蓋EL元件表面。
形成填料6004以覆蓋EL元件并也起粘合覆蓋材料6000的粘合劑作用。作為填料6004，可使用PVC(聚氯乙烯)、環(huán)氧樹脂、硅樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯乙酸乙烯酯)。由于可保持水分吸收，優(yōu)選在填料6004中形成干燥劑。
同樣，可在填料6004中包含墊片。優(yōu)選使用包括氧化鋇的圓形墊片以便在墊片中保持水分吸收。
在填料含有墊片的情況下，鈍化膜6003可釋放墊片壓力。當(dāng)然，不同于鈍化膜的其它膜如有機(jī)樹脂也可用于釋放墊片壓力。
對(duì)于覆蓋材料6000，可使用玻璃板、鋁板、不銹鋼片、FRP(玻璃纖維增強(qiáng)塑料)片、PVF(聚氟乙烯)膜、聚酯薄膜、聚酯膜或丙烯酸酯膜。在應(yīng)用PVB或EVA作為填料6004的情況下，優(yōu)選使用厚度幾十μm并被PVF膜或聚酯薄膜夾層的鋁膜。
應(yīng)注意到根據(jù)EL元件的發(fā)光方向(光照射方向)，覆蓋材料應(yīng)具有光透明性。
接著，利用填料6004粘合覆蓋材料6000。然后，添上耐熱材料(flamematerial)以覆蓋填料6004的側(cè)面部分(暴露面)。通過密封材料(作為粘合劑)6002粘合耐熱材料6001。作為密封材料6002，最好是光固化樹脂。同樣，如EL層的耐熱性許可，可采用熱固化樹脂。密封材料6002最好不通過水分和氧。此外，可在密封材料6002內(nèi)部加入干燥劑。
布線4016通過密封材料6002和襯底4010之間的間隙與FPC4017電連接。如在上面已說明的布線4016那樣，其它布線4014和4015也在密封材料6002之下與FPC4017電連接。
(實(shí)施例18)在具有基于實(shí)施例16或17的結(jié)構(gòu)的有源矩陣型EL顯示器件中，可使用本發(fā)明。盡管實(shí)施例16和17說明了光輻射到底部表面的結(jié)構(gòu)，實(shí)施例18將詳細(xì)說明顯示板中像素區(qū)域結(jié)構(gòu)的實(shí)施例。圖37表示像素區(qū)域的橫截面；圖38A表示其俯視圖；而圖38B表示像素區(qū)域的電路結(jié)構(gòu)。圖37、圖38A和圖38B中，對(duì)于相同部分采用相同標(biāo)號(hào)表示相同部分。實(shí)施例18中描述了光輻射到頂部表面的實(shí)施例。然而，不用說，可將應(yīng)用于實(shí)施例18的像素部分結(jié)構(gòu)的EL顯示器件制造成實(shí)施例16和17。
圖37中，形成在襯底3501上的開關(guān)TFT3502是本發(fā)明(實(shí)施例1-13)的NTFT。在該實(shí)施例中，它具有雙柵結(jié)構(gòu)，但其結(jié)構(gòu)和制造工藝與上述結(jié)構(gòu)和制造工藝沒有多大不同，這里略去它們的描述。然而，開關(guān)TFT3502的雙柵結(jié)構(gòu)具有基本上串聯(lián)連接的兩個(gè)TFT，因此具有降低通過于此的截止電流的優(yōu)點(diǎn)。在該實(shí)施例中，開關(guān)TFT3502具有這種雙柵結(jié)構(gòu)，但不限定于此。它可以具有單柵結(jié)構(gòu)或三柵結(jié)構(gòu)，或多于三個(gè)柵極的任何其它多柵結(jié)構(gòu)。作為可處的狀態(tài)，開關(guān)TFT3502可以是本發(fā)明的PTFT。
電流控制TFT3503是本發(fā)明的NTFT。開關(guān)TFT3502的漏布線3035經(jīng)其間的布線3036與電流控制TFT的柵極3037電連接。開關(guān)TFT3502的柵極3039a和3039b從柵布線3039延伸。因?yàn)樵搱D將是復(fù)雜的，圖38A只示出柵布線3039、柵極3037、3039a和3031b的一層。然而，實(shí)際上，柵布線和柵極具有圖38B所示的雙層結(jié)構(gòu)。
電流控制TFT3503具有本發(fā)明所定義的結(jié)構(gòu)非常重要。電流控制TFT是用于控制通過EL器件的電流量的單元。因此，大量電流通過它，單元、電流控制TFT具有熱退化和熱載流子的退化的高的危險(xiǎn)。因此，本發(fā)明的結(jié)構(gòu)極適合該單元，其中LDD區(qū)域的結(jié)構(gòu)是柵極經(jīng)其間的柵絕緣膜與電流控制TFT的漏區(qū)交疊。
在該實(shí)施例中，描述具有單柵結(jié)構(gòu)的電流控制TFT3503，但它可以具有多個(gè)串聯(lián)連接的TFT的多柵結(jié)構(gòu)。此外，可并聯(lián)連接多個(gè)TFT，從而溝道形成區(qū)基本上分成多個(gè)部分。在該類型的結(jié)構(gòu)中，可有效實(shí)現(xiàn)熱輻射。該結(jié)構(gòu)對(duì)保護(hù)具有該結(jié)構(gòu)的器件免受熱退化有優(yōu)點(diǎn)。
在圖38A中，作為電流控制TFT3503的柵極3037的布線經(jīng)其間的絕緣膜與3504所示區(qū)域中的漏布線3040交疊。在這種情況下，由3504所示的區(qū)域形成電容器。電容器3504起保留施加到電流控制TFT3503的柵極上的電壓的作用。漏布線3040與電流供給線路(電源線)3501連接，由此將恒定電壓始終施加到漏布線3040上。
在開關(guān)TFT3502和電流控制TFT3503上，形成第一鈍化膜41。在膜3041上，形成絕緣樹脂的平面化膜3042。通過平面化膜3042的平面化消除TFT的層部分高度差極為重要。這是因?yàn)樵诤竺娌襟E中形成在以前形成的層上的EL層極薄，并且如存在以前形成的層的水平差，則EL器件常因發(fā)光失效而陷入麻煩。因此，希望在以前形成的層上形成像素電極之前以前盡可能以前形成的層平面化，從而在平面化的表面可形成EL器件。
標(biāo)號(hào)3043表示高反射率的導(dǎo)電膜的像素電極(EL器件的陰極)。像素電極3043與電流控制TFT3503的漏區(qū)電連接。像素電極3043優(yōu)選鋁合金、銅合金或銀合金的低電阻導(dǎo)電膜、或這些膜的層疊膜。不用說，像素電極3043可具有任何其它導(dǎo)電膜的層疊結(jié)構(gòu)。
在絕緣膜(優(yōu)選樹脂)的堤3044a和3044b之間形成的凹槽(對(duì)應(yīng)像素)處，形成發(fā)光層3044。在所述的結(jié)構(gòu)中，只表示一個(gè)像素，但可在不同像素處分別形成多個(gè)發(fā)光層，對(duì)應(yīng)R(紅)、G(綠)和B(藍(lán))的不同顏色。發(fā)光層的有機(jī)EL材料可以是任何π-共軛聚合物材料。一般這里可用的聚合物材料包括聚對(duì)亞苯基亞乙烯(PVV)材料、聚乙烯咔唑(PVK)材料、聚氟材料等。
已知各種PVV型有機(jī)EL材料，如在H.Shenk，H.Becker，O.Gelsn，E.Klunge，W.Kreuder，和H.Spreitzer；Polymers for Light Emitting Diodes，EuroDisplay Proceedings，1999，pp.33-37和日本專利公開No.10-92576(1998)中所公開的。在此可使用任何這種已知材料。
實(shí)際上，發(fā)紅光層可用氰基聚亞苯基亞乙烯；發(fā)綠光層可用聚亞苯基亞乙烯；而發(fā)藍(lán)光層可用聚烷基聚亞苯基。發(fā)光層的膜厚度范圍在30-150nm之間(優(yōu)選40-100nm之間)。
上述這些化合物只表示這里所用的有機(jī)EL材料的實(shí)施例，但并不限定于此。發(fā)光層可以用任何所需要的方式同電荷遷移層或電荷注入層結(jié)合以便形成預(yù)期的EL層(這用于發(fā)光和用于發(fā)光的載流子傳輸)。
具體而言，實(shí)施例18說明使用聚合物材料以形成發(fā)光層的實(shí)施例，然而，這并不限定于此。低分子有機(jī)EL材料也可用于發(fā)光層。對(duì)于電荷遷移層和電荷注入層，還可采用如碳化硅等的無機(jī)材料。已知用于這些層的各種有機(jī)EL材料和無機(jī)材料，這里也可使用。
在該實(shí)施例中，在發(fā)光層3045上形成PEDOT(聚噻吩)或PAni(聚苯胺)的空穴注入層3046以得到EL層的層疊結(jié)構(gòu)。在空穴注入層3046中，形成透明導(dǎo)電膜的陽極3047。在該實(shí)施例中，由發(fā)光層3045發(fā)出的光由此方向輻射到頂表面(即，以TFT的向上方向)。因此，以此，陽極必須傳輸光。對(duì)于陽極的透明導(dǎo)電膜，可使用氧化銦和氧化錫的化合物以及氧化銦和氧化鋅的化合物。然而，由于在形成發(fā)光層和耐熱性差的空穴注入層之后形成陽極，陽極的透明導(dǎo)電膜優(yōu)選能在盡可能低的溫度下形成膜的材料。
當(dāng)形成陽極3047時(shí)，就完成了EL器件。這里所制造的EL器件3505表示包括像素電極(陰極)3043、發(fā)光層3045、空穴注入層3046和陽極3047的電容器。如圖38A所示，像素電極3043區(qū)域幾乎與像素區(qū)域相同。以此，整個(gè)像素起EL器件的作用。因此，這里所制造的EL器件具有高的光應(yīng)用效率，并且器件可顯示明亮圖像。
在該實(shí)施例中，在陽極3047上形成第二鈍化層3048。對(duì)于第二鈍化層3048，優(yōu)選使用氮化硅膜或氮氧化硅膜。第二鈍化層3048的目的是將EL器件與外部環(huán)境隔離。膜3048的作用是防止有機(jī)EL材料通過氧化而性能退化和去氣。采用這種類型的第二鈍化層3048，改善了EL顯示器件的可靠性。
如上所述，該實(shí)施例所制造的本發(fā)明EL顯示板具有用于圖37結(jié)構(gòu)的像素的像素部分，并具有開關(guān)TFT，通過開關(guān)TFT所經(jīng)過的截止電流非常小，小到滿意程度，而電流控制TFT可止抗熱載流子注入。因此，這里所制造的EL顯示板具有高可靠性并可顯示良好圖像。
該實(shí)施例的結(jié)構(gòu)可通過任何所希望的方式與實(shí)施例1-13的任何結(jié)構(gòu)結(jié)合。將該實(shí)施例的EL顯示板作為其顯示部分加入到實(shí)施例15的電子設(shè)備中具有優(yōu)點(diǎn)。
(實(shí)施例19)該實(shí)施例說明實(shí)施例18的EL顯示板的改進(jìn)，其中像素部分的EL器件3505具有反轉(zhuǎn)結(jié)構(gòu)。圖39表示該實(shí)施例。該實(shí)施例的EL顯示板結(jié)構(gòu)只在EL器件部分和電流控制TFT部分有所不同。因此，除那些不同部分之外這里略去其它部分的描述。
圖39中，電流控制TFT3701可以是本發(fā)明的PTFT。對(duì)于形成它的步驟，可參考實(shí)施例1-13。
在該實(shí)施例中，像素電極(陽極)3050是透明導(dǎo)電膜。實(shí)際上，使用氧化銦和氧化鋅的化合物的導(dǎo)電膜。不用說，也可使用氧化銦和氧化錫的化合物的導(dǎo)電膜。
形成絕緣膜的堤3051a和3051b之后，以溶液涂覆法在它們之間形成聚乙烯咔唑的發(fā)光層3052。在發(fā)光層3052上，形成乙酰丙酮鉀的電子注入層3053和鋁合金的陰極3054。在這種情況下，陰極3054也作為鈍化層。由此制造了EL器件3701。
在該實(shí)施例中，由發(fā)光層3053發(fā)出的光以所述箭頭的方向照射到TFT形成在其上的襯底。
該實(shí)施例的結(jié)構(gòu)可通過任何所希望的方式同實(shí)施例1-13的任何結(jié)構(gòu)結(jié)合。將該實(shí)施例的EL顯示板作為其顯示部分加入到實(shí)施例15的電子設(shè)備中具有優(yōu)點(diǎn)。
(實(shí)施例20)該實(shí)施例示出具有圖38B電路結(jié)構(gòu)的像素的改進(jìn)。該改進(jìn)如圖40A-40C所示。在圖40A-圖40C所述的該實(shí)施例中，3801表示開關(guān)TFT3802的源布線；3803表示開關(guān)TFT3802的柵布線；3804表示電流控制TFT；3805表示電容器；3806和3808表示電流供給線；而3807表示EL器件。
在圖40A的實(shí)施例中，電流供給線3806為兩個(gè)像素所共用。具體而言，該實(shí)施例特征在于和電流供給線3806線性對(duì)稱地形成兩個(gè)像素，電流供給線3806為兩個(gè)像素之間的中心。由于可降低其中的電流供給線的數(shù)目，該實(shí)施例在像素部分更精細(xì)和更薄方面有優(yōu)點(diǎn)。
在圖40B的實(shí)施例中，平行于柵布線3803形成電流供給線3808。具體而言，其中，電流供給線3808的結(jié)構(gòu)是它不與柵布線3803交疊，但并不限定于此。與所述情況不同，只要它們是不同的層，則可經(jīng)其間的絕緣膜相互交疊。由于電流供給線3808和柵布線3803可享用其中的公用專用區(qū)域，該實(shí)施例在像素部分更精細(xì)和更薄方面有優(yōu)點(diǎn)。
圖40C的該實(shí)施例結(jié)構(gòu)特征在于電流供給線3808平行于柵布線3803而形成，類似于圖40B，和電流供給線3808線性對(duì)稱地形成兩個(gè)像素，而電流供給線3808是兩個(gè)像素之間的中心。以此，可有效提供與任何一個(gè)柵布線3803交疊的方式的電流供給線3808。由于可降低其中的電流供給線的數(shù)目，該實(shí)施例在像素部分更精細(xì)和更薄方面有優(yōu)點(diǎn)。
該實(shí)施例的結(jié)構(gòu)可通過任何所希望的方式同實(shí)施例1-13、16和17的任何結(jié)構(gòu)結(jié)合。將該實(shí)施例的EL顯示板作為其顯示部分加入到實(shí)施例15的電子設(shè)備中具有優(yōu)點(diǎn)。
(實(shí)施例21)圖38A和圖38B所述的實(shí)施例18的實(shí)施例提供可保留施加到電流控制TFT3503的柵上的電壓的電容器3504。然而，在該實(shí)施例中，可略去電容器3504。
在實(shí)施例18的實(shí)施例中，電流控制TFT3503是本發(fā)明的NTFT，如實(shí)施例1-13所示。在實(shí)施例18中，形成LDD區(qū)域從而它經(jīng)其間的柵絕緣膜與柵極交疊。在交疊區(qū)域內(nèi)形成一般稱為柵電容的寄生電容。該實(shí)施例的特征在于寄生電容可代替電容器3504來使用。
上述的成問題寄生電容根據(jù)柵極與LDD區(qū)域交疊的區(qū)域而改變，因此可按照交疊區(qū)域的LDD區(qū)域長度來確定。
同樣在圖40A、圖40B和圖40C所述的實(shí)施例20中，可略去電容器3805。
該實(shí)施例的結(jié)構(gòu)可通過任何所希望的方式同實(shí)施例1-13、16-20的任何結(jié)構(gòu)結(jié)合。將具有該實(shí)施例的像素結(jié)構(gòu)的EL顯示板作為其顯示部分加入到實(shí)施例15的電子設(shè)備中具有優(yōu)點(diǎn)。
而且，不用說，實(shí)施例16-21的NTFT和PTFT分別與本發(fā)明的n溝道TFT和p溝道TFT相同。
通過實(shí)施本發(fā)明，可提高TFT的可靠性，特別是可提高n溝道TFT的可靠性。因此，能確保具有高電性能(特別是高遷移率)和需要具有嚴(yán)格可靠性的n溝道型TFT的可靠性。同時(shí)，通過n溝道與p溝道TFT的結(jié)合形成性能平衡優(yōu)良的CMOS電路，可形成具有高可靠性和優(yōu)良電性能的半導(dǎo)體電路。
此外，在本發(fā)明中，由于可降低用于半導(dǎo)體晶體化的催化元素，可實(shí)現(xiàn)兒乎沒有不穩(wěn)定因素的半導(dǎo)體器件。而且，由于在源區(qū)和漏區(qū)的形成與激活的同時(shí)進(jìn)行降低催化元素的步驟，所以不降低生產(chǎn)率。
此外，通過提高由如上所述TFT組裝的電路可靠性，能確保電光器件、半導(dǎo)體電路和包括電子設(shè)備的半導(dǎo)體器件的可靠性。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征是，具有位于襯底上的頂柵極型LDD結(jié)構(gòu)，包括上柵極；下柵極，至少其一側(cè)在源極一側(cè)和漏極一側(cè)上，所述漏極從所述上柵極伸出，并且所述下柵極與所述上柵極緊密接觸定位；半導(dǎo)體部分具有在所述上柵極和所述下柵極正下面的溝道區(qū)，所述下電極的伸出部分的正下面的LDD區(qū)域，及源區(qū)和不用所述上柵極和下電極覆蓋的漏區(qū)；所述下柵極包括低阻金屬材料；和，所述上柵極包括高密度金屬材料或氫吸附金屬，并且，具有在攙雜期間注入氫離子的高屏蔽能力。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征是，所述上柵極包括從銅、鉭、鎢和鉬組中選擇其一。
3.一種柵型半導(dǎo)體器件，位于襯底上，具有包括上柵極和下柵極的柵極，所述上柵極和下柵極在柵絕緣膜上彼此緊密接觸，一個(gè)位于另一個(gè)頂部；所述下柵極包括低阻金屬材料；并且所述上柵極包括高密度金屬材料或氫吸附金屬，和具有在攙雜期間注入氫離子的高屏蔽能力。
4.根據(jù)權(quán)利要求3所述的柵型半導(dǎo)體器件，其特征是，所述上柵極包括從銅、鉭、鎢和鉬組中選擇其一。
全文摘要
提供一種可靠性得到改善的薄膜晶體管。柵極包括具有錐形部分的第一柵極和寬度比第一柵極窄的第二柵極。對(duì)半導(dǎo)體層經(jīng)第一柵極摻入低濃度的磷。在半導(dǎo)體層中，在溝道形成區(qū)和n
文檔編號(hào)H01L29/49GK1937250SQ20061010016
公開日2007年3月28日 申請(qǐng)日期1999年11月17日 優(yōu)先權(quán)日1998年11月17日
發(fā)明者山崎舜平 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所