專利名稱：用于預(yù)測要光刻在晶片上的集成電路片段的功能的方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體制造，尤其涉及驗(yàn)證在微電子器件中使用的形狀的光刻(lithographic printing)。
背景技術(shù)：
本領(lǐng)域的目前狀態(tài)的光刻工藝能夠再現(xiàn)100nm以下的一致多晶硅線寬。在此使用的術(shù)語臨界尺寸(CD)或臨界寬度是指可以由光刻系統(tǒng)產(chǎn)生的形狀、圖案或特征的最小尺寸。但是，當(dāng)按比例縮小所述線寬時(shí)，線邊緣的粗糙度不同樣地按比例縮小。多晶硅線的邊緣粗糙度通常是5nm量級(jí)，但是可以依賴于如何形成所述線而具有比其大得多的值。在包括其他原因的情況下，總的線寬可變性可以提高到大于10nm。對適當(dāng)?shù)牟僮?，需要包含柵極的電子器件將柵極長度控制在大約8nm內(nèi)。因此，邊緣粗糙度是在控制這樣的器件的通道長度方面的主要擔(dān)憂之一。
當(dāng)前，在實(shí)際構(gòu)造掩模、開發(fā)晶片和收集結(jié)果之前，沒有用于預(yù)測這樣的小寬度多晶硅線的成像的安全方法。這對于所述處理引發(fā)了大的花費(fèi)。物理測量一般不能精確地預(yù)測包含柵極的電子器件的電氣性能。為了對于期望的目標(biāo)形狀的圖像保真度而使用光學(xué)抗蝕模型(optical and resist model)來檢查模擬的晶片圖像——有時(shí)被稱為光學(xué)法則檢查(ORC)——它是有時(shí)用于小線條和柵極圖案形成的分辨率增強(qiáng)的步驟?？焖俚哪MORC技術(shù)基于沿著在所謂的分割(segmentation)或分段(fragmentation)期間產(chǎn)生的形狀而在所選擇的除了臨界之外的間隔位置處的圖像強(qiáng)度輪廓(profile)來預(yù)測晶片圖像，這類似于用于基于模型的ORC。對于給定的數(shù)據(jù)集和光刻工藝，使用在從所選擇的分段方案得出的位置處計(jì)算的光學(xué)屬性來產(chǎn)生來自這些標(biāo)準(zhǔn)ORC技術(shù)的誤差統(tǒng)計(jì)。對于多數(shù)應(yīng)用，這些是足夠的，并且提供了充足的圖像檢查。但是，在許多情況下，已經(jīng)確定基于在這些位置處的圖像輪廓的模擬不能充分表示從密集網(wǎng)格上的完整和詳細(xì)的模擬計(jì)算的強(qiáng)度等值線，由此丟失某些線內(nèi)變化和許多不重要(extraneous)的形狀以及不想要的人工產(chǎn)物。
需要一種有效的方法，用于檢測其利用光刻工藝的可印性存在風(fēng)險(xiǎn)的設(shè)計(jì)圖形。將會(huì)有用的是，能夠預(yù)測器件功能，特別是災(zāi)難性故障的可能，并且通過分類設(shè)計(jì)區(qū)域量化光學(xué)近似校正(OPC)的有效性。

發(fā)明內(nèi)容
因此，考慮到現(xiàn)有技術(shù)的問題和缺陷，本發(fā)明的一個(gè)目的是提供一種用于在進(jìn)行掩模和光刻之前預(yù)測在微電子器件中的臨界尺寸片段的功能的方法。
本發(fā)明的另一個(gè)目的是提供一種用于定位要在諸如晶體管柵極之類的晶片上光刻的形狀上的問題區(qū)域的方法。
本發(fā)明的另一個(gè)目的是提供一種用于評(píng)估要光刻在晶片上的形狀是晶體管柵極的方法，所述方法使得可以將問題的程度和校正操作的時(shí)間分類。
本發(fā)明的其他目的和優(yōu)點(diǎn)將部分地顯而易見，并且將部分地可以從說明書明白。
對于本領(lǐng)域內(nèi)的技術(shù)人員顯然的上述和其他目的可以在針對一種用于預(yù)測要光刻在晶片上的集成電路片段的功能的方法的本發(fā)明中實(shí)現(xiàn)，所述方法包括初始地，提供集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；并且，模擬所述臨界寬度集成電路片段的二維光刻圖像。所述方法隨后包括確定被設(shè)計(jì)的臨界寬度集成電路片段對所模擬的光刻臨界寬度集成電路片段的周長或面積的比率；并且，基于所述周長或面積的比率預(yù)測在光刻后的臨界寬度集成電路片段的功能。
優(yōu)選的是，臨界寬度集成電路片段的光刻圖像的模擬使用光學(xué)法則檢查。所述方法可以包括確定被設(shè)計(jì)的臨界寬度集成電路片段和所模擬的光刻臨界寬度集成電路片段之間寬度上的差別；并且使用所述寬度差別來預(yù)測所述臨界寬度集成電路片段的功能。所述方法還可以包括確定所模擬的光刻臨界寬度集成電路片段相對于被設(shè)計(jì)的臨界寬度集成電路片段的曲率；并且使用所述曲率預(yù)測所述臨界寬度集成電路片段的功能。所述方法還可以包括相對于被設(shè)計(jì)的臨界寬度集成電路片段的邊緣，確定所模擬的光刻臨界寬度集成電路片段的邊緣的位置；并且使用所述邊緣位置來預(yù)測所述臨界寬度集成電路片段的功能。
可以將標(biāo)記符應(yīng)用于與被設(shè)計(jì)的臨界寬度集成電路片段的邊緣具有過量的變化的所模擬的光刻臨界寬度集成電路片段的邊緣部分。可以將加權(quán)因子應(yīng)用于標(biāo)識(shí)從被設(shè)計(jì)的臨界寬度集成電路片段的邊緣的過量變化的標(biāo)記符。所述加權(quán)因子可以基于模擬邊緣相對于被設(shè)計(jì)邊緣的曲率和/或模擬邊緣與設(shè)計(jì)邊緣的凹或凸角的接近程度。
在另一個(gè)方面，本發(fā)明致力于一種用于預(yù)測要被光刻在晶片上的集成電路片段的功能的方法，包括初始地提供一種集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；并且模擬臨界寬度集成電路片段的二維光刻圖像。所述方法然后包括基于所模擬的光刻臨界寬度集成電路片段的邊緣相對于被設(shè)計(jì)的臨界寬度集成電路片段的邊緣的偏離，將所模擬的光刻臨界寬度集成電路片段劃分為子片段；并且，計(jì)算所述所模擬的光刻臨界寬度集成電路片段的每個(gè)子片段的理論電流性能。所述方法然后基于所模擬的光刻臨界寬度集成電路片段的子片段的理論電流性能來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
優(yōu)選的是，所模擬的光刻臨界寬度集成電路片段具有長度，并且將所模擬的光刻臨界寬度集成電路片段在與所述長度正交的方向上劃分為多個(gè)子片段。
所述方法還可以包括確定在被設(shè)計(jì)的臨界寬度集成電路片段和所模擬的光刻臨界寬度集成電路片段在寬度上的差別，并且可以通過所述寬度差別來確定子片段的長度。
可以基于所模擬的光刻臨界寬度集成電路片段的子片段的理論電流導(dǎo)通和截止密度來預(yù)測在光刻后的臨界寬度集成電路片段的功能。在這樣的情況下，基于所模擬的光刻臨界寬度集成電路片段的子片段的理論電流通斷密度之和來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
在另一個(gè)方面，本發(fā)明致力于一種用于預(yù)測要被光刻在晶片上的集成電路片段的功能的方法，包括初始提供一種集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；并且模擬臨界寬度集成電路片段的二維光刻圖像。所述方法然后包括標(biāo)識(shí)與被設(shè)計(jì)的臨界寬度集成電路片段的可比較部分相比較具有高邊緣曲率的所模擬的光刻臨界寬度集成電路片段的一個(gè)或多個(gè)部分；并且，將所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分劃分為多個(gè)子片段。所述方法然后包括計(jì)算所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分的每個(gè)子片段的理論電流性能，基于所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分的子片段的理論電流性能來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
所模擬的光刻臨界寬度集成電路片段具有長度，并且將所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分在與所述長度正交的方向上劃分為多個(gè)子片段。
可以基于所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分的子片段的理論電流通斷密度來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
上述方法特別有益于臨界寬度集成電路片段包括晶體管柵極的情形。


在權(quán)利要求中具體提出了被認(rèn)為是新穎的本發(fā)明的特征和本發(fā)明的元素特性。各附圖僅僅用于說明性目的，并且不是按照比例繪制的。但是，關(guān)于組織和操作方法，可以結(jié)合附圖參見隨后的詳細(xì)說明來最佳地理解本發(fā)明本身。
圖1是彼此疊加的、期望的、理想的臨界寬度柵極段和柵極段的模擬的、預(yù)測的配置的俯視圖，示出了兩者之間在臨界尺寸上的大變化。
圖2是彼此疊加的、期望的、理想的臨界寬度柵極段和所述柵極段的模擬的、預(yù)測的配置的俯視圖，示出了兩者之間在臨界尺寸上的小變化。
圖3是彼此疊加的、期望的、理想的臨界寬度柵極段和所述柵極段的模擬的、預(yù)測的配置的俯視圖，示出了相對于多數(shù)柵極長度的在所述兩者之間在臨界尺寸上的小變化。
圖4是理想和模擬臨界寬度柵極段的俯視圖，示出了用于標(biāo)識(shí)從理想形狀邊緣過量地變化的模擬形狀邊緣的區(qū)域的標(biāo)簽。
圖5是從非臨界寬度形狀延伸的、理想臨界寬度柵極段和所述柵極段的疊加的模擬配置的俯視圖。
圖6是具有用于標(biāo)識(shí)邊緣曲率的分片或分段的模擬柵極形狀的俯視圖。
圖7是沿著整個(gè)柵極的、具有分片的圖6的模擬柵極形狀的俯視圖。
圖8是一種用于標(biāo)識(shí)過量的周長比率、計(jì)算過量偏移的標(biāo)簽并且計(jì)算加權(quán)因子以預(yù)測集成電路片段的功能的優(yōu)選方法的流程圖。
圖9是用于預(yù)測要光刻在晶片上的集成電路片段的功能的所述優(yōu)選方法的流程圖。
具體實(shí)施例方式
在描述本發(fā)明的優(yōu)選實(shí)施例中，這里將參見附圖的圖1-9，在附圖中，相同的標(biāo)號(hào)表示本發(fā)明的相同的特征。
本發(fā)明使用圖像保真度驗(yàn)證(IFV)技術(shù)，所述技術(shù)可以用于預(yù)測不同OPC方法與形狀設(shè)計(jì)的比較性能，并且也可以用于給定方法的OPC進(jìn)展的不同步驟。益處特別地包括預(yù)測和分類線邊緣粗糙度(LER)以估計(jì)由不同的光刻產(chǎn)生的形狀構(gòu)成的器件的性能。本發(fā)明特別地有用于預(yù)測在晶體管和其他微電子器件中使用的柵極的功能。這允許所述設(shè)計(jì)的掩模制造以較高的置信度和成功率進(jìn)行。
圖1、2和3描述了期望的、理想的、被設(shè)計(jì)的臨界寬度矩形多晶硅形狀20，例如集成電路器件，如要光刻在晶片上的、被布置在擴(kuò)散區(qū)域上的金屬氧化物半導(dǎo)體(MOS)晶體管柵極。理想的或被設(shè)計(jì)的形狀20具有在端24a、24b之間的臨界線寬y的上下邊緣20′。如由另外的傳統(tǒng)ORC技術(shù)預(yù)測的柵極片斷的模擬配置被疊加在理想形狀上，并且具有預(yù)測的上下邊緣22′。在圖1中，在沿著柵極的長度的不同點(diǎn)處的模擬形狀寬度被示出為尺寸a、b和c。在圖2中，在沿著柵極的長度的不同點(diǎn)處的模擬形狀寬度被示出為尺寸d、e和f。在圖3中，在沿著柵極的長度的不同點(diǎn)處的模擬形狀寬度被示出為尺寸g、h和j。在沿著柵極的長度的特定點(diǎn)處的理想和模擬邊緣之間的尺寸變化被示出為尺寸m，并且是一種用于測量邊緣粗糙度的途徑。圖1示出了在理想和模擬的形狀邊緣之間的臨界尺寸上的大變化。圖2示出了在所述兩者之間的臨界尺寸上的更小的變化，圖3示出了相對于多數(shù)柵極長度的在所述兩者之間在臨界尺寸上的小變化。但是，如果在理想和模擬邊緣之間的最大變化m對于圖1、2和3中的每個(gè)示例相同，則這樣的基于邊緣的粗糙度診斷將會(huì)僅僅捕獲了在柵極形狀上的失真或變化的一維方面。
代替依賴于孤立的一維變化，本發(fā)明優(yōu)選地使用周長比率測量來標(biāo)識(shí)邊緣粗糙度的可能問題區(qū)域。所測量的周長是所述片段的自由側(cè)長度的總和，并且不包括將還被檢查的段與集成電路布局的其余部分相分離的切割邊。具體地，測量在端24a和24b之間的理想邊緣20′的長度，并且將該和除以模擬邊緣22′的長度的和。對于這樣的比率測量，模擬的邊緣長度將在值為1處接近理想邊緣長度。用于所示示例的比率測量的結(jié)果會(huì)是圖1的理想/模擬周長比率小于圖2的理想/模擬周長比率，圖2的理想/模擬周長比率小于圖3的理想/模擬周長比率。如果圖1、2和3的理想和模擬的形狀被分別標(biāo)識(shí)為A、B和C，則關(guān)系將如下周長比率A＜周長比率B＜周長比率C從最佳比率1減去每個(gè)周長比率值，給出(1-周長比率A)＞(1-周長比率B)＞(1-周長比率C)本發(fā)明的方法然后基于對于在沿著形狀長度的幾個(gè)點(diǎn)處的實(shí)際模擬形狀寬度和理想形狀寬度y之間的最大差別的確定，為理想和模擬形狀的每個(gè)確定第一加權(quán)因子k1。對于在圖1中標(biāo)識(shí)的點(diǎn)k1＝((y-a)或(y-b)或(y-c))的最大的對于圖2和3類似地確定k1的值。從前面的計(jì)算k1×周長比率A＜k1×周長比率B＜k1×周長比率C通過在所有形狀上的k1和周長比率的前述計(jì)算，發(fā)現(xiàn)模擬的A形狀(圖1)是最需要校正的，而模擬的B形狀(圖2)和模擬的C形狀(圖3)落入可接受的范圍。
代替將理想和模擬的上下邊緣的周長一起相比較，可以比較僅僅理想和模擬的下邊緣長度的周長或僅僅理想和模擬的上邊緣長度。在模擬的邊緣長度之間的這種比較也可以被擴(kuò)展到面積的比較，即在24a、24b端之間所測量的理想邊緣20′之間的面積和模擬邊緣22′之間的面積的比率。而且，可以在小于形狀的整個(gè)長度的部分上采用理想/模擬周長或面積比率，以標(biāo)識(shí)潛在的邊緣粗糙度問題的區(qū)域。
一旦對于一個(gè)形狀或其部分確定了理想/模擬邊緣長度的周長(或面積)比率，就建立最小的比率以標(biāo)識(shí)用于對于形狀邊緣粗糙度的進(jìn)一步評(píng)估和可能校正的模擬形狀?？梢曰谔囟☉?yīng)用的要求來確定這樣的最小比率，而不需要過度的試驗(yàn)?？梢援a(chǎn)生標(biāo)記符或標(biāo)簽以標(biāo)識(shí)從理想形狀過量地改變的模擬形狀邊緣的區(qū)域，如在圖4中所示的標(biāo)簽30，用于標(biāo)識(shí)在前面圖1中所示的模擬形狀邊緣的各部分?？梢曰谌缟纤龅闹荛L比率標(biāo)準(zhǔn)來加權(quán)所述標(biāo)記符或標(biāo)簽?；蛘?，可以諸如通過下述方式來使用其他的分類系統(tǒng)通過分配值以使得模擬形狀邊緣多么接近理想的形狀邊緣，例如它們是大致重合(良好)還是完全偏離(不良)。
當(dāng)模擬邊緣的曲率相對于理想邊緣小于角度45度或者接近凹或凸角時(shí)，向標(biāo)記符或標(biāo)簽所分配的權(quán)重可能更小。例如，在圖5中，理想形狀20從比臨界寬度更大的多晶硅形狀26延伸。與凹(內(nèi))角的距離在q內(nèi)的模擬形狀邊緣22′被分配比如果不接近所述角會(huì)具有的權(quán)重更小的權(quán)重。同樣，與在形狀20的自由的右端上的凸(外)角距離在p內(nèi)的模擬邊緣22′的變化也被分配了更小的權(quán)重，特別是當(dāng)邊緣變化a的長度與形狀b的總長度的距離比率不超過另一個(gè)加權(quán)因子的預(yù)定值k2例如是10％時(shí)?？梢酝ㄟ^減少在那個(gè)區(qū)域中的形狀的分段來在另外不同的傳統(tǒng)OPC和ORC校正中使用標(biāo)記符或標(biāo)簽的權(quán)重。
圖8示出了初始優(yōu)選步驟的流程圖，所述步驟包括標(biāo)識(shí)過量的周長比率，計(jì)算用于過量偏移的標(biāo)記符或標(biāo)簽，并且計(jì)算加權(quán)因子以預(yù)測集成電路片段的功能。在100標(biāo)識(shí)和標(biāo)記具有周長或面積的大的理想/模擬的比率的那些形狀后，可以在102建立用于標(biāo)注是否模擬形狀邊緣在理想形狀邊緣的外部或內(nèi)部的標(biāo)簽。然后，在104，對于每個(gè)晶片圖像收集在標(biāo)記符或標(biāo)簽之外/之內(nèi)的所有周長，并且在106計(jì)算加權(quán)數(shù)值。基于所計(jì)算的權(quán)重?cái)?shù)值(figure)，在108確定模擬周長的曲率度。如果曲率度大于預(yù)定水平，則在110對于器件形狀執(zhí)行性能分析，如在下文中進(jìn)一步所描述的。如果所述曲率度小于預(yù)定水平，則在112基于加權(quán)值k1、k2來分類形狀。如果在114將形狀加權(quán)值確定為在預(yù)定水平之上，則在116對于模擬形狀執(zhí)行另外的光學(xué)近似校正(OPC)。隨后，在100接著重新評(píng)估形狀以確定模擬/理想周長比率。
對于非粗糙柵極，短溝道漏極電流依賴于多晶硅柵極長度(Lpoly)，如下Ion=wLμeffCox(Vg′-Vd2)Vd11+VdEsatL]]>并且log(Ioff)~log(CId)-BLVd-Vdsat]]>其中Ion＝導(dǎo)通電流密度Ioff＝截止電流密度L＝柵極長度w＝柵極寬度μeff＝載流子的有效遷移率
Cox＝柵極氧化層電容(gate oxide capacitance)Vg＝柵極電壓Vd＝漏極電壓Esat＝飽和場在此使用的柵極示例中，已經(jīng)確定在器件性能——例如導(dǎo)通和截止電流密度(Ion，Ioff)等——和多晶硅柵極的線邊緣粗糙度之間有聯(lián)系。這種聯(lián)系基于使用多個(gè)二維片或段來形成期望寬度的MOS晶體管。通過下面的等式來確定Ion和Ioff的器件性能量度，其中，L＝柵極片長度，W＝柵極片寬度，并且選擇尺寸wi來僅僅獲取較低的頻率線邊緣粗糙度(因?yàn)楦哳l線邊緣粗糙度通常對于器件性能具有很小的影響或沒有影響)Ion(off)≈1WΣi=1NwiIon(off)i(Li)]]>其中W=Σi=1Nwi]]>圖6和7描述了模擬柵極形狀的分片或分段以計(jì)算Ion和Ioff。理想柵極形狀50分別覆蓋源極和漏極區(qū)域42、44。理想柵極邊緣被示出為線50′。具有模擬柵極邊緣52′的模擬柵極形狀52被疊加在理想柵極形狀上。模擬柵極邊緣52′與理想柵極邊緣50′相差沿著所述柵極在各位置上測量的距離m。為了如上所述確定Ion和Ioff值，建立柵極片60(圖6)，它具有柵極片長度Li和柵極片寬度wi，正如所示。選擇柵極片寬度wi來僅僅檢測較低的頻率線邊緣粗糙度，因?yàn)楦哳l率、即很小的wi對于Ion和Ioff值沒有影響。圖6也示出了通過產(chǎn)生接近模擬邊緣的角度標(biāo)記62來標(biāo)識(shí)高邊緣曲率的區(qū)域的柵極片60a。
圖7示出了如前文所述那樣產(chǎn)生的標(biāo)記符或標(biāo)簽30a、30b、30c，用于標(biāo)識(shí)從理想形狀改變不同程度的模擬形狀邊緣的區(qū)域。標(biāo)記符30a因?yàn)楦哌吘壡识鴺?biāo)識(shí)較高權(quán)重的模擬邊緣，而標(biāo)記符30b因?yàn)榍驶蚺c理想柵極邊緣的過量距離、但是具有比標(biāo)記符30a更小的權(quán)重而標(biāo)識(shí)其他的模擬邊緣問題區(qū)域。標(biāo)記符30c標(biāo)識(shí)最小加權(quán)或問題的模擬邊緣區(qū)域，因?yàn)樗鼈兘咏硐脒吘??？梢允褂门c在柵極一側(cè)或其他側(cè)上的標(biāo)記符一致的寬度wi來產(chǎn)生片60b、60c、60d、60e和60f。
圖9描述了在預(yù)測要光刻在晶片上的集成電路片段的功能的流程圖中的優(yōu)選步驟。在118標(biāo)識(shí)要進(jìn)行性能分析(圖8的步驟110)的那些形狀，并且在120，測量形狀邊緣的局部曲率以確定它是否大于預(yù)定的級(jí)別S0。如果被測量的形狀的局部曲率在級(jí)別S0之上，則在126標(biāo)識(shí)那些部分，并且在128將剩余的形狀切割或分割為N′個(gè)較小的分段。如上所述，對于每個(gè)柵極剩余分片或分段計(jì)算各自的Ion和Ioff值，并且在130確定Ion和Ioff值的和。在132，還通過特殊函數(shù)使用利用3D器件模擬的編制表格的結(jié)果的內(nèi)插來計(jì)算高S0級(jí)別分片或分段的Ion和Ioff值。然后在134確定所述高S0級(jí)別分片或分段和剩余的N′個(gè)分片的Ion和Ioff值的和。
在步驟120中測量的形狀的局部曲率低于級(jí)別S0的情況下，在122計(jì)算圖像保真度驗(yàn)證(IFV)，并且在124將形狀切割或分割為N個(gè)較小的分段。然后在134確定N個(gè)分片或分段的Ion和Ioff值的和。
然后，在136將被測量的Ion和Ioff值的和與所述柵極形狀的導(dǎo)通和截止電流密度規(guī)格相比較。如果所述電流不滿足規(guī)格，則在138設(shè)置用于標(biāo)識(shí)柵極為不符合規(guī)格的標(biāo)簽，并且在140標(biāo)識(shí)所述柵極為不符合規(guī)格。如果所計(jì)算的導(dǎo)通和截止電流密度滿足柵極形狀的規(guī)格，則在142標(biāo)識(shí)下一個(gè)柵極，并且按照圖9中概括的過程，在118再次確定它是否具有與晶片目標(biāo)尺寸過量高的偏移。圖9的這個(gè)過程繼續(xù)，直到從模擬的柵極形狀計(jì)算了所有期望柵極的電流密度。
在此所述的圖像保真度驗(yàn)證(IFV)計(jì)算基于理想形狀周長與模擬形狀周長的比率，并且評(píng)估光刻工藝的二維方面，并且被認(rèn)為是對于在分辨率增強(qiáng)技術(shù)(RET)和OPC增強(qiáng)掩模圖像中的災(zāi)難性故障的較好預(yù)測者。本發(fā)明預(yù)測臨界尺寸分段的功能，即是否它們光刻良好以及是否光刻工藝有缺陷。通過使用本發(fā)明的所述方法，可以建立要在模型建立階段中作為目標(biāo)的實(shí)際容差，并且在制造掩模和在晶片上光刻器件片段之前，在較早的階段檢測未來成本大的問題。然后可以使用另外的傳統(tǒng)RET和OPC技術(shù)來進(jìn)行適當(dāng)?shù)男Ｕ僮鳌?br> 盡管已經(jīng)結(jié)合特定的優(yōu)選實(shí)施例而具體地描述了本發(fā)明，但是很明顯，根據(jù)上述的說明，許多替換、修改和改變對于本領(lǐng)域內(nèi)的技術(shù)人員將是顯然的。因此預(yù)期，權(quán)利要求將涵蓋屬于本發(fā)明的真正范圍和精神的任何這樣的替換、修改和改變。
權(quán)利要求
1.一種用于預(yù)測要光刻在晶片上的集成電路片段的功能的方法，包括提供集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；模擬所述臨界寬度集成電路片段的二維光刻圖像；確定被設(shè)計(jì)的臨界寬度集成電路片段對所模擬的光刻臨界寬度集成電路片段的周長或面積的比率；以及，基于所述周長或面積的比率預(yù)測光刻后的臨界寬度集成電路片段的功能。
2.按照權(quán)利要求1的方法，其中，臨界寬度集成電路片段的光刻圖像的模擬使用光學(xué)法則檢查。
3.按照權(quán)利要求1的方法，還包括確定被設(shè)計(jì)的臨界寬度集成電路片段和所模擬的光刻臨界寬度集成電路片段之間寬度上的差別；并且使用所述寬度差別來預(yù)測所述臨界寬度集成電路片段的功能。
4.按照權(quán)利要求1的方法，還包括確定所模擬的光刻臨界寬度集成電路片段相對于被設(shè)計(jì)的臨界寬度集成電路片段的曲率；并且使用所述曲率預(yù)測所述臨界寬度集成電路片段的功能。
5.按照權(quán)利要求1的方法，還包括相對于被設(shè)計(jì)的臨界寬度集成電路片段的邊緣，確定所模擬的光刻臨界寬度集成電路片段的邊緣的位置；并且使用所述邊緣位置來預(yù)測所述臨界寬度集成電路片段的功能。
6.按照權(quán)利要求1的方法，還包括將標(biāo)記符應(yīng)用到對被設(shè)計(jì)的臨界寬度集成電路片段的邊緣具有過量的變化的所模擬的光刻臨界寬度集成電路片段的邊緣部分。
7.按照權(quán)利要求6的方法，還包括將加權(quán)因子應(yīng)用于標(biāo)識(shí)從被設(shè)計(jì)的臨界寬度集成電路片段的邊緣過量變化的標(biāo)記符。
8.按照權(quán)利要求7的方法，其中，所述加權(quán)因子基于模擬邊緣相對于被設(shè)計(jì)邊緣的曲率。
9.按照權(quán)利要求7的方法，其中，所述加權(quán)因子基于模擬邊緣與設(shè)計(jì)邊緣的凹或凸角的接近程度。
10.按照權(quán)利要求1的方法，其中，臨界寬度集成電路片段包括晶體管柵極。
11.一種用于預(yù)測要被光刻在晶片上的集成電路片段的功能的方法，包括提供集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；模擬臨界寬度集成電路片段的二維光刻圖像；基于所模擬的光刻臨界寬度集成電路片段的邊緣相對于被設(shè)計(jì)的臨界寬度集成電路片段的邊緣的偏離，將所模擬的光刻臨界寬度集成電路片段劃分為子片段；計(jì)算所模擬的光刻臨界寬度集成電路片段的每個(gè)子片段的理論電流性能；以及基于所模擬的光刻臨界寬度集成電路片段的子片段的理論電流性能來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
12.按照權(quán)利要求11的方法，其中，所模擬的光刻臨界寬度集成電路片段具有長度，并且，其中，將所模擬的光刻臨界寬度集成電路片段在與所述長度正交的方向上劃分為多個(gè)子片段。
13.按照權(quán)利要求12的方法，還包括確定在所設(shè)計(jì)的臨界寬度集成電路片段和所模擬的光刻臨界寬度集成電路片段之間寬度上的差別，并且，其中，通過所述寬度差別來確定子片段的長度。
14.按照權(quán)利要求11的方法，其中，基于所模擬的光刻臨界寬度集成電路片段的子片段的理論電流導(dǎo)通和截止密度來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
15.按照權(quán)利要求14的方法，其中，基于所模擬的光刻臨界寬度集成電路片段的子片段的理論電流導(dǎo)通和截止密度之和來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
16.按照權(quán)利要求11的方法，其中，所述臨界寬度集成電路片段包括晶體管柵極。
17.一種用于預(yù)測要被光刻在晶片上的集成電路片段的功能的方法，包括提供集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；模擬臨界寬度集成電路片段的二維光刻圖像；標(biāo)識(shí)與被設(shè)計(jì)的臨界寬度集成電路片段的可比較部分相比較具有高邊緣曲率的所模擬的光刻臨界寬度集成電路片段的一個(gè)或多個(gè)部分；將所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分劃分為多個(gè)子片段；計(jì)算所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分的每個(gè)子片段的理論電流性能；基于所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分的子片段的理論電流性能來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
18.按照權(quán)利要求17的方法，其中，所模擬的光刻臨界寬度集成電路片段具有長度，并且其中，將所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分在與所述長度正交的方向上劃分為多個(gè)子片段。
19.按照權(quán)利要求17的方法，其中，基于所模擬的光刻臨界寬度集成電路片段的高邊緣曲率部分的子片段的理論電流導(dǎo)通和截止密度來預(yù)測在光刻后的臨界寬度集成電路片段的功能。
20.按照權(quán)利要求17的方法，其中，所述臨界寬度集成電路片段包括晶體管柵極。
全文摘要
一種用于預(yù)測要光刻在晶片上的集成電路片段的功能的方法。最初，提供集成電路的二維設(shè)計(jì)，所述集成電路包括具有臨界寬度的集成電路片段；并且，模擬所述臨界寬度集成電路片段的二維光刻圖像。所述方法隨后包括確定被設(shè)計(jì)的臨界寬度集成電路片段對所模擬的光刻臨界寬度集成電路片段的周長或面積的比率；并且，基于所述周長或面積的比率預(yù)測在光刻后的臨界寬度集成電路片段的功能。
文檔編號(hào)H01L21/00GK1869822SQ20061008481
公開日2006年11月29日 申請日期2006年5月18日 優(yōu)先權(quán)日2005年5月24日
發(fā)明者約安納·格勞爾, 黎家輝, 拉馬·N·辛 申請人:國際商業(yè)機(jī)器公司