專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括堆疊的半導(dǎo)體芯片的半導(dǎo)體器件，并且特別地涉及芯片選擇或指定技術(shù)。
背景技術(shù)：
用于多芯片半導(dǎo)體器件中的芯片選擇或指定的各種技術(shù)已知使用穿透多個芯片的多個直通線。例如，在美國6,448,661 B1和美國2003/0040131 A1中披露了已知技術(shù)，其整體在此并入作為參考。

發(fā)明內(nèi)容
本發(fā)明的目的是提供半導(dǎo)體器件中多個直通線的新的布置。
根據(jù)本發(fā)明的一個方面，半導(dǎo)體器件包括多個半導(dǎo)體芯片和預(yù)定數(shù)目的直通線。直通線中的每一個都構(gòu)成由多個半導(dǎo)體芯片共享的電通路。沿著預(yù)定的方向堆疊半導(dǎo)體芯片。直通線根據(jù)預(yù)定配置來布置，并且穿透半導(dǎo)體芯片。所述預(yù)定配置通過垂直于所述預(yù)定方向的平面上的預(yù)定簡單有向圈(directed cycle)來表示。所述預(yù)定簡單有向圈由預(yù)定數(shù)目的節(jié)點和預(yù)定數(shù)目的有向邊組成，所述有向邊中的每一個都連接所述預(yù)定數(shù)目的節(jié)點之中的兩個節(jié)點。
通過研究優(yōu)選實施例的以下說明并且通過參考附圖，可以得到本發(fā)明的目的的了解及其結(jié)構(gòu)的更加完整的理解。


圖1是示意性顯示根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的結(jié)構(gòu)的示圖；
圖2是在說明芯片選擇或指定方法的例子中使用的表格；圖3是在說明芯片選擇或指定方法的另一個例子中使用的表格；圖4是示意性顯示圖1的半導(dǎo)體器件中包括的接口芯片的結(jié)構(gòu)的示圖；圖5是顯示在圖4的接口芯片中包括的直通線斷定電路中使用的斷定規(guī)則的表格；圖6是示意性顯示圖4的直通線斷定電路的例子的示圖；圖7是示意性顯示圖4的直通線斷定電路的另一個例子的示圖；圖8是示意性顯示根據(jù)第一實施例的直通線的示圖；圖9是示意性顯示第一實施例的半導(dǎo)體芯片的結(jié)構(gòu)的示圖；圖10是顯示各種類型的簡單有向圈圖的示圖；圖11是顯示根據(jù)本發(fā)明第二實施例的半導(dǎo)體芯片的部分的透視圖；圖12是顯示圖11的半導(dǎo)體芯片的另一個部分的透視圖；圖13是顯示第二實施例的半導(dǎo)體器件的部分的透視圖，其中堆疊了圖11的半導(dǎo)體芯片；圖14是示意性顯示根據(jù)第二實施例的直通線的示圖；圖15是示意性顯示第二實施例的半導(dǎo)體芯片的結(jié)構(gòu)的示圖；圖16是示意性顯示第二實施例的半導(dǎo)體芯片的另一種結(jié)構(gòu)的示圖；圖17是示意性顯示第三實施例的半導(dǎo)體芯片中包括的標(biāo)識發(fā)生電路的示圖；圖18是示意性顯示連接到圖17的標(biāo)識發(fā)生電路的信號發(fā)生電路的示圖；圖19是顯示圖18的信號發(fā)生電路的操作的時序圖；以及圖20是顯示根據(jù)第一和第三實施例的組合的另一種標(biāo)識發(fā)生電路的示圖。
盡管容易對本發(fā)明進(jìn)行各種形式的修改和替換，但是其特定實施例經(jīng)由附圖中的例子被顯示，并將在此詳細(xì)說明。然而，應(yīng)當(dāng)理解，附圖以及對它的詳細(xì)說明并不打算將本發(fā)明限制到披露的特殊形式，而是相反，意圖是要覆蓋落在如附加的權(quán)利要求所規(guī)定的那樣的本發(fā)明的精神和范圍之內(nèi)的所有修改、等同物以及替換物。
具體實施例方式
根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件是動態(tài)隨機存取存儲器(DRAM)器件，并且包括作為多個半導(dǎo)體芯片的多個DRAM芯片10-80以及接口芯片100，如圖1所示。然而，本發(fā)明并不限于DRAM器件，而是可以是包括除了DRAM芯片之外的多個半導(dǎo)體芯片的另一種半導(dǎo)體器件。
在顯示的DRAM器件中，在接口芯片100上堆疊8個DRAM芯片10-80。DRAM器件配備有多個直通線，所述直通線中的每一個都穿透DRAM芯片10-80，以便每個直通線都構(gòu)成由DRAM芯片10-80共享的電通路；直通線用于選擇、指定或識別每個DRAM芯片10-80。
直通線被分成多個直通線組。每個直通線組由這樣的直通線組成，所述直通線的數(shù)目對于直通線組是唯一的。屬于直通線組的直通線的數(shù)目相互“互質(zhì)(coprime)”。術(shù)語“互質(zhì)”用在數(shù)學(xué)意義中，并且等于“互質(zhì)(relatively prime)”；例如，如果兩個整數(shù)x和y的最大公約數(shù)為1，則它們互質(zhì)。同樣地，如果整數(shù)x、y和z的最大公約數(shù)為1，則整數(shù)x、y和z互質(zhì)。
這里要注意的是，互質(zhì)數(shù)目的可能組合的數(shù)目大于互質(zhì)數(shù)目的總數(shù)目。根據(jù)本實施例，基于數(shù)目方面的關(guān)系，通過使用較小數(shù)目的直通線，來區(qū)別指定較大數(shù)目的半導(dǎo)體芯片。例如，7條直通線被分成兩個直通線組；一個直通線組由4條直通線X1-X4組成，而另一個則由3條直通線Y1-Y3組成。如果對于每個直通線組都選擇一個直通線并斷定，則斷定的直通線的可能組合的數(shù)目變?yōu)?2。這樣一來，將7條直通線分成4條直通線和3條直通線就提供了12個半導(dǎo)體芯片的可區(qū)別性，如圖2所示。進(jìn)而，如果9條直通線被分成兩個組——4條直通線X1-X4和5條直通線Y1-Y5，則通過對于每個直通線組都選擇并斷定一個直通線，20個半導(dǎo)體芯片變?yōu)榭芍付?，如圖3所示。同樣地，如果10條直通線被分成3個組，分別為2、3和5條直通線，則30個半導(dǎo)體芯片(30＝2×3×5)變?yōu)榭蓞^(qū)別。
在這個實施例中，總共有7條直通線，并且它們被分成兩個直通線組——直通線X1-X4和直通線Y1-Y3。另一方面，如上所述，存在8個DRAM芯片10-80。在這個實施例中，3個存儲區(qū)地址(bankaddress)BA0、BA1和BA2用于DRAM芯片10-80之中的一個DRAM芯片的選擇/指定。換言之，存儲區(qū)地址在這個實施例中充當(dāng)用于指定DRAM芯片的指定信號。
參考圖4，接口芯片100包括可根據(jù)圖5的真值表操作的直通線斷定電路110；所述真值表規(guī)定了存儲區(qū)地址BA0-BA2和斷定的直通線X1-X4與Y1-Y3之間的關(guān)系。直通線斷定電路110適合于在存儲區(qū)地址BA0-BA2的基礎(chǔ)上選擇直通線X1、X2、X3或X4和另一直通線Y1、Y2或Y3的組合，并且斷定選擇的組合。如從圖2理解的那樣，最多存在指定12個DRAM芯片的可能性。因此，如果存在進(jìn)一步的存儲區(qū)地址BA3，并且如果存儲區(qū)地址BA3也用于指定DRAM芯片，則通過使用7條直通線X1-X4和Y1-Y3，能夠區(qū)別12個DRAM芯片。換言之，關(guān)于直通線斷定電路110的輸入數(shù)目和/或輸出數(shù)目并不限于本實施例。
參考圖6，顯示了直通線斷定電路110a的例子，其包括MOD3電路和MOD4電路以及多個基本元件(primitive element)或門電路。如果進(jìn)一步的存儲區(qū)地址BA3被遞送到MOD3電路和MOD4電路，則顯示的直通線斷定電路110a具有12個芯片指定的能力。
參考圖7，顯示了直通線斷定電路110b的另一個例子，其由較少數(shù)目的基本門電路組成。顯示的直通線斷定電路110b只能夠指定8個芯片。
參考圖8和9，DRAM芯片10-80具有根據(jù)相同配置布置的終端；在圖8和9中，用4A、4B、4C或4D及其下標(biāo)描述每個終端，所述下標(biāo)是終端所屬的DRAM芯片的層數(shù)。如從圖8和9中明顯的那樣，在每個DRAM芯片10-80中根據(jù)矩形配置布置終端4A1-4A8、4B1-4B8、4C1-4C8和4D1-4D8，并且直通線X1-X4中的每一個以直線的形式延伸。類似地，在每個DRAM芯片10-80中根據(jù)三角形配置布置和另一組的直通線Y1-Y3相關(guān)的其他終端，并且直通線Y1-Y3中的每一個以直線的形式延伸。
因為直通線具有直線的形式，所以對應(yīng)于每個DRAM芯片10-80的斷定終端不同于其他DRAM芯片的斷定終端，如圖9所示。因此，DRAM芯片10-80中的每一個具有內(nèi)部信號發(fā)生電路11、21、31，其適合于在用于每個DRAM芯片的斷定終端的唯一組合的基礎(chǔ)上生成內(nèi)部信號11a、21a、31a，其中，內(nèi)部信號11a、21a、31a指示了提供內(nèi)部信號發(fā)生電路11、21、31的DRAM芯片的選擇。換言之，DRAM芯片10-80需要特定層的內(nèi)部信號發(fā)生電路，以便DRAM芯片10-80彼此具有不同的結(jié)構(gòu)。例如，為DRAM芯片10提供的內(nèi)部信號發(fā)生電路11連接到終端4A1和3A1；為DRAM芯片20提供的內(nèi)部信號發(fā)生電路21連接到終端4A2和3A2；并且為DRAM芯片30提供的內(nèi)部信號發(fā)生電路31連接到終端4A3和3A3。
根據(jù)本發(fā)明第二實施例的DRAM器件是第一實施例的DRAM器件的修改。第二實施例的DRAM器件包括接口芯片和多個DRAM芯片，其中接口芯片和第一實施例中的相同，而DRAM芯片則不同于第一實施例中的DRAM芯片，且具有彼此相同的結(jié)構(gòu)，如下面詳細(xì)說明的那樣。
在以下說明中，使用圖論中的術(shù)語；這里簡短地解釋一下字詞。圈是圖論中使用的詞，并且是始端節(jié)點和末端節(jié)點相同的閉合回路。有向圈由節(jié)點和有向邊或弧組成。換言之，有向圈不包括無向邊；簡單有向圈中包括的所有節(jié)點都是有序的。簡單有向圈是不具有重復(fù)節(jié)點的有向圈。換言之，在簡單有向圈中，節(jié)點個數(shù)等于有向邊個數(shù)。
在圖10中顯示了各種簡單有向圈。第一個具有兩個節(jié)點2A和2B。第二個具有三個節(jié)點3A-3C。在理論上，第三個同樣是簡單有向圈，其中節(jié)點5A、5E、5B、5D、5C按照這個順序重復(fù)排序。進(jìn)而，第四個也是簡單有向圈，其中節(jié)點5A-5C物理地布置在共同的直線上。
參考圖11，DRAM芯片中的每一個都包括構(gòu)成直通線X1-X4的成分。詳細(xì)地，每個DRAM芯片都具有底面和頂面，并且包括4個下終端4A-4D、4個上終端4A’-4D’和4個連接部分。在DRAM芯片的底面上形成下終端4A-4D。另一方面，在DRAM芯片的頂面上形成上終端4A’-4D’。分別對應(yīng)于上終端4A’-4D’布置下終端4A-4D。換言之，分別在下終端4A-4D之上布置上終端4A’-4D’。然而，上終端4A’、4B’、4C’、4D’沒有分別連接到下終端4A、4B、4C、4D，而是通過連接部分4B”、4C”、4D”、4A”分別連接到4B、4C、4D、4A，如圖11所示。換言之，存在這樣的簡單有向圈，其根據(jù)順序“4D-4C-4B-4A-4D”轉(zhuǎn)圈，并且連接部分4B”、4C”、4D”、4A”中的每一個根據(jù)有向邊中的一個使下終端4B、4C、4D、4A中的一個和上終端4A’、4B’、4C’、4D’中的一個連接。對應(yīng)于連接部分4B”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端4B和上終端4A’。對應(yīng)于連接部分4C”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端4C和上終端4B’。對應(yīng)于連接部分4D”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端4D和上終端4C’。對應(yīng)于連接部分4A”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端4A和上終端4D’。
同樣地，DRAM芯片中的每一個都進(jìn)一步包括構(gòu)成直通線Y1-Y3的成分，如圖12所示。詳細(xì)地，每個DRAM芯片都進(jìn)一步包括3個下終端3A-3C、3個上終端3A’-3C’和3個連接部分3A”-3C”。在DRAM芯片的底面上形成下終端3A-3C。另一方面，在DRAM芯片的頂面上形成上終端3A’-3C’。分別對應(yīng)于上終端3A’-3C’布置下終端3A-3C。上終端3A’、3B’、3C’通過連接部分3B”、3C”、3A”分別連接到下終端3B、3C、3A，如圖12所示。換言之，存在這樣的簡單有向圈，其根據(jù)順序“3C-3B-3A-3C”轉(zhuǎn)圈，并且連接部分3B”、3C”、3A”中的每一個根據(jù)有向邊中的一個使下終端3B、3C、3A中的一個和上終端3A’、3B’、3C’中的一個連接。對應(yīng)于連接部分3B”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端3B和上終端3A’。對應(yīng)于連接部分3C”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端3C和上終端3B’。對應(yīng)于連接部分3A”的有向邊具有始端和末端節(jié)點，其分別對應(yīng)于下終端3A和上終端3C’。
如圖13所示，堆疊具有上述結(jié)構(gòu)的DRAM芯片，以便形成如圖14所示的直通線X1-X4以及直通線Y1-Y3。詳細(xì)地，在DRAM芯片10上堆疊DRAM芯片20，以便DRAM芯片20的下終端4A2-4D2安裝并連接到DRAM芯片10的上終端4A’1-4D’1；DRAM芯片30的下終端4A3-4D3連接到DRAM芯片20的上終端4A’2-4D’2；DRAM芯片40的下終端4A4-4D4連接到DRAM芯片30的上終端4A’3-4D’3。這樣一來，就通過下終端4An-4Dn、上終端4A’n-4D’n和連接部分4A”n-4D”n形成了直通線X1-X4。在堆疊DRAM芯片時也同時形成其他直通線Y1-Y3。
這樣獲得的直通線X1-X4分別具有螺旋的形式，如圖14所示。具體地，螺旋形式中的每一個均為多邊形螺旋。詳細(xì)地，多邊形是由有限數(shù)目的連續(xù)線段組成的閉合平面回路。組成多邊形的直線段被稱為它的邊，并且邊相交處的點是多邊形的頂點。簡單多邊形是具有單個無交叉邊界的多邊形。多邊形螺旋是當(dāng)沿著其螺旋軸來看時具有多邊形形式的螺旋。
參考圖15，DRAM芯片10、20、30具有彼此相同的結(jié)構(gòu)。詳細(xì)地，DRAM芯片10、20、30分別具有用于生成內(nèi)部信號12a、22a、32a的相同結(jié)構(gòu)的內(nèi)部信號發(fā)生電路12、22、32。
這里要注意的是，在這個實施例中，直通線X1-X4、Y1-Y3中的每一個并不具有直線的形式，并且分別穿過對應(yīng)于DRAM芯片上不同位置的終端，如圖14和15所示。例如，直通線X1穿過DRAM芯片10的終端4A1、DRAM芯片20的終端4D2和DRAM芯片30的終端4C3；直通線X2穿過DRAM芯片10的終端4B1、DRAM芯片20的終端4A2和DRAM芯片30的終端4D3；直通線X3穿過DRAM芯片10的終端4C1、DRAM芯片20的終端4B2和DRAM芯片30的終端4A3；并且直通線X4穿過DRAM芯片10的終端4D1、DRAM芯片20的終端4C2和DRAM芯片30的終端4B3。同樣地，直通線Y1穿過DRAM芯片10的終端3A1、DRAM芯片20的終端3C2和DRAM芯片30的終端3B3；直通線Y2穿過DRAM芯片10的終端3B1、DRAM芯片20的終端3A2和DRAM芯片30的終端3C3；并且直通線Y3穿過DRAM芯片10的終端3C1、DRAM芯片20的終端3B2和DRAM芯片30的終端3A3。
參考圖5、14和15，當(dāng)斷定終端4An和終端3An的組合時，就指定或選擇了DRAM芯片中的每一個，其中n是1到8的整數(shù)，并且對應(yīng)于DRAM芯片10-80的層數(shù)。終端4An和終端3An被稱作特定終端。特定終端4An和3An被分別安置在矩形配置和三角形配置上的特殊頂點處。在每個DRAM芯片10、20、30上，內(nèi)部信號發(fā)生電路12、22、32被耦合到特定終端4An和3An，并且用于于基于特定終端4An和3An生成內(nèi)部信號12a、22a、32a。在這個實施例中，對于每個DRAM芯片，內(nèi)部信號發(fā)生電路12、22、32還以相同的方式連接到終端4Bn-4Dn以及終端3Bn和3Cn。當(dāng)斷定終端4Bn-4Dn或終端3Bn、3Cn時，即使斷定特定終端4An和3An，這樣構(gòu)造的內(nèi)部信號發(fā)生電路12、22、32也不生成內(nèi)部信號12a、22a、32a。這樣一來，內(nèi)部信號發(fā)生電路12、22、32就能夠防止不正確的動作，并且具有高可靠性。
能夠簡化內(nèi)部信號發(fā)生電路13、23、33，如圖16所示，其中，內(nèi)部信號發(fā)生電路13、23、33中的每一個都僅連接到特定終端4An和3An，并且用于于僅在特定終端4An和3An的監(jiān)測結(jié)果的基礎(chǔ)上生成內(nèi)部信號。
根據(jù)本發(fā)明第三實施例的DRAM器件包括不提供直通線斷定電路的不同的接口芯片，并且當(dāng)使用DRAM器件時，固定地斷定直通線X1-X4中的一個和直通線Y1-Y3中的一個。在這個實施例中，例如通過供應(yīng)直通線X1和直通線Y1以VDD，同時供應(yīng)直通線X2-X4和直通線Y2、Y3以GND，來僅僅固定地斷定直通線X1和直通線Y1。在這種情況下，因為斷定終端的組合對于每個DRAM芯片是唯一的，所以通過檢查斷定終端的組合，DRAM芯片就能夠確認(rèn)其層數(shù)。
參考圖17，對于每個DRAM芯片都提供了標(biāo)識發(fā)生電路105。標(biāo)識發(fā)生電路105連接到終端4A-4D和終端3A-3C。標(biāo)識發(fā)生電路105適合于在斷定終端4A-4D、3A-3C的組合的基礎(chǔ)上生成標(biāo)識信號ID1-ID8，其中標(biāo)識信號ID1-ID8指示了DRAM芯片的層數(shù)。
參考圖18，信號發(fā)生電路106包括p溝道晶體管106b；雙輸入NAND電路106c，個數(shù)為8個；以及鎖存電路106d。p溝道晶體管106b連接在電源和點106a之間，并且用于響應(yīng)預(yù)充電信號α而預(yù)充電點106a。當(dāng)點106a要被預(yù)充電時，預(yù)充電信號α變?yōu)榈蛻B(tài)。NAND電路106c中的每一個都連接在點106a和地(GND)之間。鎖存電路106d保持點106a的電平，并且將所述電平傳輸?shù)絻?nèi)部信號線106e。
用于每個NAND電路106c的輸入中的一個是標(biāo)識信號ID1-ID8中的相應(yīng)一個；另一個是層指定信號，其指示要被指定的DRAM芯片的層數(shù)。層指定信號被顯示為BA0N1N2N、BA0T1N2N、BA0N1T2N、BA0T1T2N、BA0N1N2T、BA0T1N2T、BA0N1T2T或BA0T1T2T，其中“N”指示“非”(＝假0)，而“T”則指示“真”(＝1)。例如，如果只有第一層DRAM芯片要被指定，則斷定層指定信號BA0N1N2N，而其他層指定信號則被否定。同樣地，如果只有第二層DRAM芯片要被指定，則斷定層指定信號BA0T1N2N，而其他層指定信號則被否定。通過譯碼被編碼的指定信號，亦即這個實施例中的存儲區(qū)信號BA0-BA2，來獲得層指定信號?？梢酝ㄟ^接口芯片或者通過每個DRAM芯片來執(zhí)行譯碼。
進(jìn)一步參考圖19，關(guān)于第一層DRAM芯片10中嵌入的信號發(fā)生電路106的操作進(jìn)行解釋。DRAM芯片10的標(biāo)識發(fā)生電路105生成低電平的ID1和高電平的ID2-ID8。在芯片選擇/指定之前，斷定預(yù)充電信號α，以便預(yù)充電點106a以具有高電平。預(yù)充電的電平由鎖存電路106d保持，并且被傳輸?shù)絻?nèi)部信號線106e。在那種狀態(tài)下，當(dāng)用斷定的層指定信號BA0N1N2N指定第一層DRAM芯片10時，相應(yīng)的NAND電路106c接通以便點106a的電平變?yōu)榈碗娖健｜c106a的變化被傳輸?shù)絻?nèi)部信號線106e。這樣一來，只有當(dāng)標(biāo)識信號的層數(shù)和指定的層數(shù)之間匹配時，顯示的內(nèi)部信號發(fā)生電路106才斷定內(nèi)部信號線106e。
能夠以各種方式修改上述優(yōu)選實施例。例如，第一和第三實施例的概念組合允許DRAM芯片具有彼此相同的結(jié)構(gòu)，即使直通線中的每一個都具有如圖8所示的直線形式。圖20顯示了另一個標(biāo)識發(fā)生電路105a的例子，其允許第一和第三實施例的概念組合。DRAM芯片可以具有彼此相同的結(jié)構(gòu)；DRAM芯片中的每一個都包括圖20中顯示的標(biāo)識發(fā)生電路105a和圖18中顯示的內(nèi)部信號發(fā)生電路106。在優(yōu)選實施例中，直通線被分成兩個或更多組，但是可以僅形成單個組。在優(yōu)選實施例中，存儲區(qū)地址用作指定信號，但是可以使用包括片選信號的其他信號。在優(yōu)選實施例中，僅指定了一個DRAM芯片，但是可以同時指定兩個或更多DRAM芯片，如從它們的結(jié)構(gòu)中明顯的那樣。
盡管已說明了被認(rèn)為是本發(fā)明的優(yōu)選實施例的內(nèi)容，但是本領(lǐng)域技術(shù)人員會認(rèn)識到，在不背離本發(fā)明的精神的情況下可以對其進(jìn)行其他和進(jìn)一步的修改，并且打算要求落在本發(fā)明的真實范圍之內(nèi)的所有這樣的實施例的權(quán)利。
權(quán)利要求
1.一種半導(dǎo)體器件，包括多個半導(dǎo)體芯片和預(yù)定數(shù)目的直通線，其中所述直通線中的每一個構(gòu)成由所述多個半導(dǎo)體芯片共享的電通路；沿著預(yù)定方向堆疊所述半導(dǎo)體芯片；所述直通線根據(jù)預(yù)定配置來布置，并且穿透所述半導(dǎo)體芯片；所述預(yù)定配置通過垂直于所述預(yù)定方向的平面上的預(yù)定簡單有向圈來表示；并且所述預(yù)定簡單有向圈由預(yù)定數(shù)目的節(jié)點和預(yù)定數(shù)目的有向邊組成，所述有向邊中的每一個都連接所述預(yù)定數(shù)目的節(jié)點之中的兩個節(jié)點。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體芯片中的每一個都具有底面和頂面，并且包括預(yù)定數(shù)目的下終端、預(yù)定數(shù)目的上終端和預(yù)定數(shù)目的連接部分；所述下終端根據(jù)所述預(yù)定配置在所述底面上形成；所述上終端根據(jù)所述預(yù)定配置在所述頂面上形成；所述連接部分中的每一個根據(jù)所述有向邊中的一個使所述下終端中的一個和所述上終端中的一個連接；通過所述有向邊中的一個連接的所述下終端和所述上終端分別對應(yīng)于所述有向邊的始端和末端節(jié)點；所述半導(dǎo)體芯片中的一個堆疊在所述半導(dǎo)體芯片中的另一個上，以便前者半導(dǎo)體芯片的所述下終端連接到后者半導(dǎo)體芯片的所述上終端；并且通過所述下終端、所述上終端和所述連接部分形成所述直通線。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述直通線是用于選擇所述半導(dǎo)體芯片中的一個的線。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述預(yù)定配置是多邊形；并且所述直通線中的每一個以直線形式或螺旋形式延伸。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述預(yù)定數(shù)目是第一數(shù)目；所述第一數(shù)目的所述直通線是所述第一數(shù)目的第一直通線；所述預(yù)定配置是第一配置；所述預(yù)定簡單有向圈是第一簡單有向圈，其由所述第一數(shù)目的第一節(jié)點和所述第一數(shù)目的第一有向邊組成；所述半導(dǎo)體器件進(jìn)一步包括第二數(shù)目的第二直通線；所述第二直通線中的每一個構(gòu)成由所述多個半導(dǎo)體芯片共享的電通路；所述第二直通線根據(jù)第二配置來布置，并且穿透所述半導(dǎo)體芯片；所述第二配置通過第二簡單有向圈來表示，所述第二簡單有向圈由所述第二數(shù)目的第二節(jié)點和所述第二數(shù)目的第二有向邊組成；并且所述第一和所述第二數(shù)目互質(zhì)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述第一和所述第二直通線是用于指定所述半導(dǎo)體芯片中的一個的線。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，進(jìn)一步包括接口芯片，其用于斷定和要被指定的所述半導(dǎo)體芯片中的一個相一致的所述第一直通線中的一個和所述第二直通線中的一個的組合。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中一組指定信號用于所述半導(dǎo)體芯片的指定；并且所述接口芯片包括直通線斷定電路，其用于響應(yīng)所述指定信號組而斷定所述組合。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述第一和所述第二配置分別是簡單多邊形，并且分別具有第一和第二特殊頂點；在所述半導(dǎo)體芯片的每一個中，第一特定終端被規(guī)定為對應(yīng)于所述第一特殊頂點的所述第一上和下終端中的一個；在所述半導(dǎo)體芯片的每一個中，第二特定終端被規(guī)定為對應(yīng)于所述第二特殊頂點的所述第二上和下終端中的一個；所述半導(dǎo)體芯片的每一個中的所述第二上和下終端中的一個被規(guī)定為第二特定終端；并且所述半導(dǎo)體芯片中的每一個進(jìn)一步包括信號發(fā)生電路，其被耦合到所述第一特定終端和所述第二特定終端，并且用于生成內(nèi)部信號，所述內(nèi)部信號指示提供所述信號發(fā)生電路的所述半導(dǎo)體芯片的選擇，其中，當(dāng)生成所述特殊信號時，斷定至少所述第一特定終端和所述第二特定終端。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中當(dāng)使用所述半導(dǎo)體器件時，選擇并斷定所述第一直通線中的一個和所述第二直通線中的一個，同時用對應(yīng)于所述半導(dǎo)體芯片之中的指定半導(dǎo)體芯片的指定層數(shù)供應(yīng)所述半導(dǎo)體芯片中的每一個；沿著所述預(yù)定方向的一個取向?qū)⑺龆询B的半導(dǎo)體芯片編號成連續(xù)的層數(shù)；所述半導(dǎo)體芯片中的每一個進(jìn)一步包括標(biāo)識發(fā)生電路和信號發(fā)生電路；所述標(biāo)識發(fā)生電路連接到所述第一下/上終端和所述第二下/上終端，并且用于在耦合到所述斷定的第一和第二直通線的所述第一和第二下/上終端的組合的基礎(chǔ)上生成標(biāo)識信號；所述標(biāo)識信號指示所述半導(dǎo)體芯片的所述層數(shù)；并且所述信號發(fā)生電路連接到所述標(biāo)識發(fā)生電路，并且用于在所述標(biāo)識信號的所述層數(shù)和所述指定層數(shù)之間匹配的基礎(chǔ)上生成內(nèi)部信號，所述內(nèi)部信號指示提供所述信號發(fā)生電路的所述半導(dǎo)體芯片的選擇。
11.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述半導(dǎo)體芯片中的每一個都具有底面和頂面，并且包括所述第一數(shù)目的第一下終端、所述第一數(shù)目的第一上終端、所述第一數(shù)目的第一連接部分、所述第二數(shù)目的第二下終端、所述第二數(shù)目的第二上終端以及所述第二數(shù)目的第二連接部分；分別根據(jù)所述第一和所述第二配置，在所述底面上形成所述第一和所述第二下終端；分別根據(jù)所述第一和所述第二配置，在所述頂面上形成所述第一和所述第二上終端；所述第一連接部分中的每一個根據(jù)所述第一有向邊中的一個使所述第一下終端中的一個和所述第一上終端中的一個連接；通過所述有向邊中的一個連接的所述第一下終端和所述第一上終端分別對應(yīng)于所述第一有向邊的始端和末端節(jié)點；所述第二連接部分中的每一個根據(jù)所述第二有向邊中的一個使所述第二下終端中的一個和所述第二上終端中的一個連接；通過所述有向邊中的一個連接的所述第二下終端和所述第二上終端分別對應(yīng)于所述第二有向邊的始端和末端節(jié)點；所述半導(dǎo)體芯片中的一個堆疊在所述半導(dǎo)體芯片中的另一個上，以便前者半導(dǎo)體芯片的所述第一和所述第二下終端分別連接到后者半導(dǎo)體芯片的所述第一和所述第二上終端；并且通過所述第一下終端、所述第一上終端和所述第一連接部分形成所述第一直通線，同時通過所述第二下終端、所述第二上終端和所述第二連接部分形成所述第二直通線。
12.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述第一和所述第二配置中的每一個是多邊形；并且所述第一和所述第二直通線中的每一個以直線形式或螺旋形式延伸。
13.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述半導(dǎo)體芯片中的每一個具有和其他半導(dǎo)體芯片的結(jié)構(gòu)相同的結(jié)構(gòu)。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體芯片包括存儲器芯片。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述半導(dǎo)體芯片包括動態(tài)隨機存取存儲器芯片。
16.一種半導(dǎo)體器件，包括多個半導(dǎo)體芯片和多個直通線組，其中所述直通線組中的每一個由唯一數(shù)目的直通線組成；并且和所述直通線組相關(guān)的數(shù)目彼此互質(zhì)。
17.一種在半導(dǎo)體器件中包括的多個半導(dǎo)體芯片之中指定至少一個半導(dǎo)體芯片的方法，所述半導(dǎo)體器件進(jìn)一步包括多個直通線組，所述直通線組中的每一個由唯一數(shù)目的直通線組成，和所述直通線組相關(guān)的數(shù)目彼此互質(zhì)，所述方法包括對于所述每個直通線組選擇所述直通線中的一個，其中所述多個直通線組的所述選擇的直通線的組合對應(yīng)于要被指定的一個半導(dǎo)體芯片；以及斷定所述選擇的直通線，以將所述選擇的直通線的所述組合傳輸?shù)剿霭雽?dǎo)體芯片。
全文摘要
披露了包括多個半導(dǎo)體芯片和多個直通線組的半導(dǎo)體器件。直通線組中的每一個都由唯一數(shù)目的直通線組成。和直通線組相關(guān)的數(shù)目彼此互質(zhì)。當(dāng)對于每個直通線組選擇直通線中的一個時，通過多個直通線組的選擇的直通線的組合，指定半導(dǎo)體芯片中的一個。
文檔編號H01L23/48GK1862810SQ20061007948
公開日2006年11月15日 申請日期2006年5月9日 優(yōu)先權(quán)日2005年5月9日
發(fā)明者柴田佳世子, 池田博明 申請人:爾必達(dá)存儲器株式會社