專利名稱：一種制作低介電常數(shù)層的新方法及其應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造過程中制作低介電常數(shù)的材料的方法，特別涉 及利用離子注入方法制作低介電常數(shù)的材料的方法。
背景技術(shù)：
由于集成電路越來越復(fù)雜，器件的尺寸也越來越小，這樣隨著導(dǎo)線間 的距離的縮減，兩導(dǎo)線間的電容也隨之增加。 以電容公式說明
C = kXe0XA/d
k:材料介電常數(shù)eQ:真空介電常數(shù)
A:面積 d:兩導(dǎo)體間距離
當(dāng)兩導(dǎo)體間的距離d越來越小，電容C變得越來越大，特別是集成電 路的線寬到了 0.18um以下后，集成電路制造過程后段的互連過程中產(chǎn)生 的RC延遲問題顯得越來越突出，成為制約集成電路速度的瓶頸。 而解決這個問題的一個有效方法是采用低介電常數(shù)的夾層材料。 由上述公式可見，k值的降低可以有效地降低電容C的值。 但是，低k值的薄膜材料通常硬度很低而且導(dǎo)熱性比較差，使得制作 低k值材料的方法與現(xiàn)有工藝的結(jié)合比較困難。
特別是在半導(dǎo)體后端互連工藝中，金屬與低電介質(zhì)常數(shù)層的工藝整合 問題，特別是Cu與低介電常數(shù)層的工藝整合問題，已經(jīng)成為世界性難題。 目前，獲得低介電常數(shù)的方法通常有以下幾類
用化學(xué)氣相淀積法(CVD)和摻雜制作低介電常數(shù)的無機(jī)材料。但該 種方法制成的材料的介電常數(shù)變化有限。
低k值的有機(jī)材料的制作則是利用溶劑揮發(fā)制作孔隙薄膜和移除薄膜
內(nèi)慘混物而制得孔隙薄膜。但所得的薄膜的孔隙體積比率、直徑、分布將 隨反應(yīng)條件、溶劑種類有差異。而且薄膜內(nèi)孔對表面粘著及耐熱處理性能 就越差。
此外，還有以下這幾種方法。
在半導(dǎo)體晶片上沉淀摻碳的硅氧化物膜，然后用紫外能量的光能來校
正沉淀的膜來制作低介電常數(shù)的材料。
利用非溶劑式高壓條件將氣體壓縮成致密流體或超臨界流體而滲入 表面然后快速釋放而在薄膜表面形成孔洞的方法來制作低介電常數(shù)的孔 隙薄膜。
將金屬離子摻入絕緣層以降低介電常數(shù)而制作低介電常數(shù)的方法。 上述三種方法，工藝過程復(fù)雜，而且與現(xiàn)有的半導(dǎo)體工藝的整合度差，
因而制作成本高昂，并且隨器件尺寸縮小，制作困難增加。

發(fā)明內(nèi)容
為了解決上述的RC延遲問題以及現(xiàn)有制作低介電常數(shù)材料的方法面 臨的工藝復(fù)雜、成本高昂與現(xiàn)有后端工藝難以整合等諸多問題，本發(fā)明提 供了一種利用離子注入工藝形成小空腔的方法來制作低介電常數(shù)的絕緣層。
發(fā)明人意識到惰性氣體與晶體不易相溶，通常少于lppm，因而當(dāng)進(jìn)行 過量注入時，就會導(dǎo)致材料中產(chǎn)生小泡沫。而絕緣層中含有小空腔后材料 的介電常數(shù)將能夠大大降低。
這樣如果利用上述方法在硅中制造一些小空腔，就能夠形成低介電常數(shù) 的絕緣層，就可以在半導(dǎo)體生產(chǎn)中制造可用的低介電常數(shù)的絕緣層。而且 由于惰性氣體形成空腔的溫度較低，因而可以很好地與現(xiàn)有工藝結(jié)合。
根據(jù)上述原理，本發(fā)明提出了以下方法
利用現(xiàn)有工藝制作完成所有結(jié)構(gòu)后，進(jìn)行化學(xué)清洗、烘焙，之后加入離
子注入工藝對需要達(dá)到低介電常數(shù)的結(jié)構(gòu)部分進(jìn)行離子注入，在器件的絕
緣層中注入過量的惰性氣體，然后進(jìn)行退火工藝。
所采用的離子是各種惰性氣體，比如使用氦離子注入。 通過控制離子注入過程的離子注入劑量、注入溫度以及退火過程中的退
火溫度可以有效控制所形成的小空腔的密度、深度，從而達(dá)到控制材料k
值的目的。
通常使用的注入溫度在293K 500K，注入的離子采用氦離子，劑量為 10" 10"cm^注入的離子能量為20keV 200keV，退火溫度為700K 1300 K時；可以使小空腔的密度達(dá)到10X1015 2.5X1016cm3，小空腔的直徑 lnm左右。
這樣含有空腔的硅的介電常數(shù)k值能夠降到2.5以下。
由于所有制作小空腔的步驟都可以在所有結(jié)構(gòu)完成后進(jìn)行，也就是說， 當(dāng)利用離子注入制作小空腔時，低電介質(zhì)常數(shù)的結(jié)構(gòu)已經(jīng)完成。所以，通 常的低k值材料的薄膜硬度很低、導(dǎo)熱性比較低等特性帶來的結(jié)構(gòu)制造上 的問題都不再存在；從而解決了低介電常數(shù)的材料在小器件上的應(yīng)用上的 問題，從而大大改善集成電路的性能。
比如將低介電常數(shù)的材料的應(yīng)用到銅互連的隔離介質(zhì)中，使隔離介質(zhì)的 k值降低從而有效的降低導(dǎo)線間的電容C的值，從而緩解RC延遲問題。
因而，本發(fā)明可以簡單有效的制作低介電常數(shù)的材料構(gòu)成的結(jié)構(gòu)，包括 小尺寸器件上的低介電常數(shù)的結(jié)構(gòu)，達(dá)到發(fā)明目的。


圖1是本發(fā)明的流程圖。
圖2是實(shí)施例1中器件在利用本發(fā)明前的結(jié)構(gòu)示意圖。 圖3是實(shí)施例1中器件在利用本發(fā)明后的結(jié)構(gòu)示意圖。 圖2中，B為Cu材料的電極，A為絕緣層。圖3中，B也是Cu材料的
電極，A2是使用離子注入和退火工藝中形成小空腔的絕緣層區(qū)域。Al是離子
注入沒有到達(dá)的絕緣層區(qū)域。
具體實(shí)施例方式
為了更好地理解本發(fā)明的工藝，下面結(jié)合本發(fā)明的具體實(shí)施例作進(jìn)一步說 明，但其不限制本發(fā)明。實(shí)施例1
在含有低介電常數(shù)層的集成電路的過程中，由于Si結(jié)構(gòu)的制作加工工藝 成熟簡單，先用常規(guī)方法淀積Si來制作低介電常數(shù)層的結(jié)構(gòu)，并用現(xiàn)有技術(shù) 制作完電路其他結(jié)構(gòu)，其制作工藝方法與現(xiàn)有技術(shù)相同，不再累述。
在完成結(jié)構(gòu)的制造后，進(jìn)行離子注入前的化學(xué)清洗和烘焙。
然后對其中的構(gòu)成低介電常數(shù)層結(jié)構(gòu)的Si進(jìn)行如下工藝
首先進(jìn)行注入能量為20keV 200keV的氦離子的注入，使用的注入溫度 為293k 500k，注入的離子采用氦離子，劑量為1015 1017 cm-2。
完成注入之后在上述有離子注入部分的區(qū)域進(jìn)行退火工藝，形成小空腔。 退火溫度為700K 1300K。
使用本實(shí)施例后，低介電常數(shù)層的介電常數(shù)k能夠降到2.5以下，效果 非常理想。
而且，所有的低介電常數(shù)結(jié)構(gòu)在制造過程中都是使用Si材料制造加 工，在完成結(jié)構(gòu)后在通過離子注入和退火完成到低介電常數(shù)材料的轉(zhuǎn) 變，因而也避免了低介電常數(shù)材料加工困難，工藝復(fù)雜的問題。實(shí)施例2
在使用現(xiàn)有后端Cu工藝完成Cu的互連后，形成如圖2結(jié)構(gòu)。其中絕緣 層A為硅材料制成，其介電常數(shù)為kl，面積為S，厚度為d。 在實(shí)施本發(fā)明前，整個結(jié)構(gòu)的電容為Cl二klXS/d。 接著進(jìn)行離子注入前的化學(xué)清洗和烘焙。
離子注入工序在圖2的部分絕緣層中進(jìn)行氦離子的注入，使用的注入溫 度在293k 500k，注入的離子采用氦離子，劑量為1015 1017 cm々。注入 的離子能量為20keV 200keV。
之后進(jìn)行退火工藝在上述有離子注入部分的區(qū)域形成小空腔。退火溫度 為700K 1300K，從而完成低介電常數(shù)材料的制作，見圖3。
被注入部分的絕緣層中產(chǎn)生的小空腔的密度達(dá)到10X 1015 2.5X 1016cm3，小空腔的直徑在lnm左右。這樣含有空腔的硅的介電常數(shù)k能 夠降到2.5以下。
參見圖3，這樣，A2部分由于小空腔的存在使得該區(qū)域的介電常數(shù)降 到了k2，而Al部分由于沒有小空腔，節(jié)點(diǎn)常數(shù)仍保持kl。
這樣整個結(jié)構(gòu)的電容C二 (klXk2XS) / (klXd2 + k2Xdl)。 由于k2遠(yuǎn)小于kl， dl+d2 = d;因而，使用本發(fā)明后電容C將遠(yuǎn)小 于Cl。
由此可見，使用本實(shí)施例后，在兩層Cu互連層之間，有效地形成了 一層低介電常數(shù)層，進(jìn)而使整個結(jié)構(gòu)地電容值降低，從而也有效降低了 RC延遲問題。
當(dāng)然，本發(fā)明還可以有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí) 質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改 變，但這些相應(yīng)的改變都應(yīng)屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種制作低介電常數(shù)層的方法，在含有低介電常數(shù)層的集成電路制造過程中，用硅材料代替結(jié)構(gòu)中低介電常數(shù)層，制作完所有結(jié)構(gòu)后，對需要做成低介電常數(shù)區(qū)域的硅材料進(jìn)行離子注入并進(jìn)行退火工藝以產(chǎn)生小空腔，降低上述區(qū)域的電介質(zhì)常數(shù)。
2. 如權(quán)利要求l所述的方法，其特征在于離子注入使用的惰性氣體是氦。
3. 如權(quán)利要求2所述的方法，其特征在于注入溫度為293 K 500 K。
4. 如權(quán)利要求2所述的方法，其特征在于注入的氦離子劑量為1015 1017 cm-2o
5. 如權(quán)利要求2所述的方法，其特征在于進(jìn)行氦離子離子注入的能量為 20keV 200keV。
6. 如權(quán)利要求2所述的方法，其特征在于退火溫度為700K 1300 K。
7. 如權(quán)利要求1 6中任意一項(xiàng)所述的方法制作的集成電路，其特征在于 其制成的低介電常數(shù)區(qū)域的硅材料中含有小空腔。
8. 如權(quán)利要求7所述的集成電路，其特征在于低介電常數(shù)的結(jié)構(gòu)中含有 的小空腔的直徑lnm左右，密度達(dá)到10X1015 2.5X1016cm3。
9. 如權(quán)利要求7所述的集成電路，其特征在于低介電常數(shù)層的電介質(zhì)常 數(shù)小于2.5。
10. —種如權(quán)利要求1 6中任意一項(xiàng)所述的方法制造銅互連隔離介質(zhì)的方 法，其特征在于在銅互連的隔離用的硅結(jié)構(gòu)制作完成后進(jìn)行離子注入 和后續(xù)的退火工藝降低隔離介質(zhì)的電介質(zhì)常數(shù)。
11. 如權(quán)利要求10中所述的方法制作的銅互連隔離介質(zhì)，其特征在于構(gòu)成 隔離介質(zhì)的硅材料中含有小空腔。
12. 如權(quán)利要求11所述的銅互連隔離介質(zhì)，其特征在于構(gòu)成隔離介質(zhì)的硅 材料中含有的小空腔的小空腔的直徑lnm左右，密度達(dá)到10X1015 2.5X 1016cm3。
13. 如權(quán)利要求11或權(quán)利要求12所述的銅互連隔離介質(zhì)，其特征在于該 銅互連隔離介質(zhì)的電介質(zhì)常數(shù)小于2.5。
全文摘要
一種制作低介電常數(shù)層的方法，在含有低介電常數(shù)層的集成電路制造過程中，用硅材料代替結(jié)構(gòu)中低介電常數(shù)層，制作完所有結(jié)構(gòu)后，對需要有低介電常數(shù)區(qū)域的硅材料進(jìn)行離子注入并進(jìn)行退火工藝產(chǎn)生小空腔，降低上述區(qū)域的電介質(zhì)常數(shù)。
文檔編號H01L21/768GK101106084SQ200610028920
公開日2008年1月16日 申請日期2006年7月13日 優(yōu)先權(quán)日2006年7月13日
發(fā)明者吳漢明 申請人:中芯國際集成電路制造(上海)有限公司