專利名稱：設(shè)計帶隙的mos柵功率晶體管的制作方法
本申請要求2004年10月7日提交的美國臨時申請第60/617,167號、第60/617,464號、第60/617,463號和第60/617,168號的優(yōu)先權(quán)，其內(nèi)容通過引用結(jié)合于此。
背景本發(fā)明一般涉及功率晶體管，尤其涉及具有硅鍺(SiGe)源、阱、溝道、多晶硅鍺柵或其組合的金屬氧化物半導(dǎo)體柵(MOS柵)功率晶體管。
溝槽柵功率MOSFET器件是用于諸如DC-DC轉(zhuǎn)換器之類的若干高要求應(yīng)用的普遍選擇。這些應(yīng)用可能非?？量?，從而對這些晶體管施加了極大的壓力。例如，作為進入電感負載的大電流的源和宿可能導(dǎo)致在器件端子的一個或多個處的大電壓瞬變。具體而言，由溝槽柵功率MOSFET經(jīng)歷的大電壓偏移可激活寄生npn晶體管，從而導(dǎo)致破壞性的失效。在大的瞬變對器件的體二極管正向偏壓時可發(fā)生災(zāi)難性較小但仍使性能劣化的事件，從而減慢晶體管的反向恢復(fù)。
這些電感效應(yīng)可限制DC-DC轉(zhuǎn)換器的效率，從而浪費功率。對效率的其它限制包括溝槽柵功率MOSFET自身的物理限制。例如，寄生阻抗可導(dǎo)致器件的功率耗散和加熱。這些寄生阻抗中有器件的柵的串聯(lián)電阻。盡管該串聯(lián)電阻可利用硅化物來減小，但由于這些晶體管的物理結(jié)構(gòu)，該過程的功效是有限的。溝道電阻，即Ron也限制了器件性能，因此限制了轉(zhuǎn)換器效率。較大的器件可減小Ron，但這導(dǎo)致更昂貴的器件。
因此，所需要的是提供對大瞬態(tài)電壓的影響具有提高的抵抗性的晶體管并通過減小寄生阻抗來提供提高的性能的器件、方法和工藝。
概要因此，本發(fā)明的實施例提供了可改進對瞬態(tài)電壓的抵抗性并減小寄生阻抗的器件、方法和工藝。
本發(fā)明的實施例提供對非箝位感應(yīng)開關(guān)和其它瞬態(tài)電壓事件具有提高的抵抗性的晶體管。例如，本發(fā)明的一個示例性實施例提供一種具有SiGe源的溝槽柵功率MOSFET器件。SiGe源通過減小基體或阱區(qū)中的空穴電流來減小寄生npn晶體管的增益，從而減小在非箝位感應(yīng)開關(guān)事件后的閉鎖情況的可能性。也可去除連接到該器件上的基體以減小晶體管單元的大小。
本發(fā)明的另一個示例性實施例提供具有SiGe基體或阱區(qū)的溝槽柵功率MOSFET器件。在體二極管導(dǎo)通時SiGe基體可減小空穴電流，從而減小其反向恢復(fù)期間的功率損失。
本發(fā)明的實施例也可改進器件的特性。例如，本發(fā)明的一個示例性實施例通過結(jié)合多晶SiGe柵來減小寄生柵阻抗。另一個實施例通過使用器件柵附近的SiGe層來提供具有減小的溝道電阻的溝道。
提高對電壓瞬變的抵抗性的改進和增強器件性能的改進不是互斥的。例如，使用SiGe基體減小了溝道阻抗，而基體區(qū)中的SiGe層改進了體二極管反向恢復(fù)。這些實施例可用于改進n溝道或p溝道器件。本發(fā)明的實施例可結(jié)合本文所述的這些或其它特征中的一個或多個。
附圖簡述

圖1是通過結(jié)合本發(fā)明的一個實施例改進的n溝道溝槽柵功率MOSFET的橫截面；圖2示出了根據(jù)本發(fā)明的一個實施例的具有SiGe源的n溝道溝槽柵功率MOSFET的橫截面；圖3示出穿過圖2所示的器件的源-阱區(qū)的能帶結(jié)構(gòu)；圖4是根據(jù)本發(fā)明的一個實施例的具有SiGe源的溝槽柵功率MOSFET的制造方法的流程圖；圖5是通過結(jié)合本發(fā)明的一個實施例改進的n溝道溝槽柵功率MOSFET的橫截面；圖6是根據(jù)本發(fā)明的一個實施例的具有SiGe阱的n溝道溝槽柵功率MOSFET的橫截面；圖7示出圖6所示的MOSFET的凈摻雜(net doping)和鍺摩爾分數(shù)；圖8是根據(jù)本發(fā)明的一個實施例的具有SiGe阱區(qū)的溝槽柵功率MOSFET的制造方法的流程圖；圖9是通過結(jié)合本發(fā)明的一個實施例改進的n溝道溝槽柵功率MOSFET的橫截面；圖10是根據(jù)本發(fā)明的一個實施例的具有多晶SiGe柵的n溝道溝槽柵功率MOSFET的橫截面；圖11示出對于各種材料的作為硼濃度的函數(shù)的材料電阻率；圖12示出包括p溝道高側(cè)功率MOSFET器件和n溝道低側(cè)功率MOSFET器件的DC-DC轉(zhuǎn)換器輸出；圖13示出通過結(jié)合本發(fā)明的一個實施例提供的效率增加；圖14是根據(jù)本發(fā)明的一個實施例的具有多晶SiGe柵的溝槽柵功率MOSFET的制造方法的流程圖；圖15是根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的橫截面；圖16示出在對不嚴格的Si1-xGex虛襯底上生長的兩種不同的Si1-xGex膜測得的空穴遷移率；圖17示出溝道區(qū)中作為鍺濃度的函數(shù)的遷移率變化；圖18示出根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的價帶偏移；圖19A-19C示出根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的制造方法；以及圖20是根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的制造方法的流程圖。
示例性實施例的描述圖1是通過結(jié)合本發(fā)明的一個實施例改進的n溝道溝槽柵功率MOSFET的橫截面。該器件包括n型源區(qū)110、由p阱120形成的基體、n型漏區(qū)130、襯底160、柵140和金屬觸點150。
寄生npn晶體管在該結(jié)構(gòu)中是固有的。具體而言，寄生器件的發(fā)射極是源區(qū)110，其基極是基體或阱區(qū)120，而該寄生器件的集電極對應(yīng)于外延區(qū)130。如果該寄生晶體管被偏壓到其正向有效工作模式，則可發(fā)生破壞性失效。例如，這可在由非箝位感應(yīng)開關(guān)(UIS)事件引起的雪崩擊穿期間發(fā)生。通過碰撞電離生成的空穴可流過由p阱120形成的基極，從而導(dǎo)致歐姆電壓降。如果該電壓降超過約0.6V，則對于阱-源結(jié)二極管的導(dǎo)通電壓可變?yōu)檎蚱珘翰⒃竭^勢注入如電子，因此啟動了正向有效工作和潛在的失效。
具體而言，如圖1所示，非箝位感應(yīng)開關(guān)事件可將源向下拉(1)。這導(dǎo)致空穴流入基體或阱120(2)。阱充電，或與源110相比電壓增加，從而導(dǎo)通p阱到源110的結(jié)(3)。結(jié)果是電子電流流入源110(4)。這導(dǎo)致寄生npn導(dǎo)通(5)，這可導(dǎo)致器件失效。
發(fā)生該系列事件的這一傾向可通過提供用于去除來自寄生基極的空穴的低電阻路徑并通過減小寄生npn 160的電流增益來最小化。這可通過將基體或p阱與源連接150接觸來實現(xiàn)。
但該基體接觸增大了n溝道MOSFET的尺寸。因此，存在器件大小和對該失效機制的抵抗性之間的折衷。對該問題的一種解決方案是采用帶隙設(shè)計技術(shù)以使源區(qū)相對于阱區(qū)的能隙變窄。這可通過利用Si1-xGex的合金形成源區(qū)來實現(xiàn)，其中x是合金中鍺的摩爾分數(shù)，且典型的值是0.1＜x＜0.3。在其它實施例中，可采用其它濃度，例如，鍺的濃度可小于10％，或大于30％。SiGe源區(qū)可通過諸如外延生長之類的標準技術(shù)或通過離子注入來制造。
圖2示出根據(jù)本發(fā)明的一個實施例的具有SiGe源的n溝道溝槽柵功率MOSFET的橫截面。該器件包括由硅鍺形成的n型源區(qū)210、由p阱220形成的基體、n型漏區(qū)230、柵240、金屬觸點250以及n型襯底260。正如圖中所看到的，p阱觸點的去除允許單元節(jié)距的顯著減小。這還具有通過增大源區(qū)相對于圖1的器件的尺寸來減小導(dǎo)通狀態(tài)電阻并提高電流傳導(dǎo)能力的另外的優(yōu)點。與其它包括的附圖一樣，該附圖是為了說明目的而示出的，而不限制本發(fā)明的可能實施例或權(quán)利要求書。同樣，盡管在該附圖或其它附圖中示出了n溝道晶體管，但同樣可將本發(fā)明的實施例用于改進p溝道器件。其它附圖中所示的特征也可包含在該附圖中。例如，p阱220也可以是SiGe，而柵可以是多晶SiGe。
源210中SiGe的使用允許空穴流入源，從而減小了基體或p阱220中的空穴電流。具體地，合金中鍺的存在造成與鍺摩爾分數(shù)大致成比例的能隙(Eg)變窄。大部分這種能帶偏移發(fā)生在價帶中。這允許空穴容易地流入源區(qū)，從而提供了減小npn增益的空穴去除的路徑。現(xiàn)在當非箝位感應(yīng)事件將源向下拉(1)時，空穴流入源210，且阱不充電(2)。
圖3示出穿過圖2所示的器件的源-阱區(qū)的能帶結(jié)構(gòu)。圖3是對于30％的鍺摩爾分數(shù)計算的。該數(shù)據(jù)示出源的能隙相對于阱減小約0.21eV，即，與阱或基體區(qū)中的1.1eV相比較，源中為0.9eV。理論上，這導(dǎo)致穿過結(jié)的空穴電流增加～exp(Eg/kT)的因數(shù)。實際上，提高略低于該值，因為并非所有的能帶偏移都發(fā)生在該價帶中。
在本發(fā)明的一個特定實施例中，源210具有30％摩爾分數(shù)的鍺含量。具有硅源和這種SiGe源的器件之間的比較示出對于采用SiGe源區(qū)的器件的空穴電流的增加和npn電流增益的減小。具體而言，在0.5V的典型偏壓下，空穴電流增加了約100x，而寄生電流增益減小了約500倍。該數(shù)據(jù)應(yīng)認為是最差的情況，因為實際上阱區(qū)不是完全浮置的，而是在第三維(垂直于圖2的所示橫截面)中間接接觸的。寄生電流增益的這一減小使得寄生晶體管160在UIS事件期間不太可能傳導(dǎo)導(dǎo)致災(zāi)難性失效的電流。
圖4是根據(jù)本發(fā)明的一個實施例的具有SiGe源的溝槽柵功率MOSFET的制造方法的流程圖。在該實施例中，形成SiGe源以獲得對由非箝位感應(yīng)開關(guān)事件導(dǎo)致的失效的較大的抵抗性。
具體地，在動作410處，形成外延層。在動作420處在外延層中形成SiGe層。在動作430處在外延層中切出溝槽，而在動作440處，在溝槽中形成柵。柵與金屬接觸，并在動作450和460處接觸SiGe層以形成源區(qū)。
這些溝槽柵功率MOSFET由于其低傳導(dǎo)損耗和快速的開關(guān)時間而在低壓DC-DC轉(zhuǎn)換器中特別有用。但被向下拉的源不是這些器件受到的唯一的感應(yīng)效應(yīng)。在正常工作中，MOSFET源可對于漏正向偏壓，從而導(dǎo)致寄生的基體-漏二極管(樣也常稱為體二極管)的導(dǎo)通。還應(yīng)注意，盡管本發(fā)明的這個實施例和其它實施例很好地適合于DC-DC功率轉(zhuǎn)換器，但其它類型的系統(tǒng)可包含通過結(jié)合本發(fā)明的實施例而改進的器件。
圖5示出這種機制。該器件包括n型源區(qū)510、p型基體區(qū)520、n型漏區(qū)530、柵540和金屬觸點550。具體地，可將源拉高(1)。這使基體或阱二極管導(dǎo)通(2)。當源返回低位時(3)，空穴繼續(xù)被注入到外延層530或漏中。這種空穴電流減緩反向恢復(fù)(4)。這導(dǎo)致由于二極管的正向傳導(dǎo)和二極管的反向恢復(fù)引起的能量損耗。耗散的功率可大致如下近似Pcond＝Vf×Iout×tdeadtime×FswPsw=Vin×trr×Irr2×Iout×Fsw]]>其中Vf是體二極管的正向電壓，Iout是二極管的正向電流，F(xiàn)sw是開關(guān)頻率，trr是反向恢復(fù)時間，而Irr是反向恢復(fù)電流。對于典型的n溝道MOSFET，反向恢復(fù)特性主要由從基體區(qū)(p型)向漏區(qū)(n型)注入的空穴控制。
該分析示出二極管能量損耗可通過同時減小二極管正向電壓、反向恢復(fù)電流和反向恢復(fù)時間來減小。不幸的是，對于常規(guī)的硅技術(shù)，反向恢復(fù)參數(shù)和正向電壓之間存在相反關(guān)系。改進正向電壓的技術(shù)一般使反向恢復(fù)劣化，而改進反向恢復(fù)的技術(shù)又使正向電壓劣化。這使得利用常規(guī)的硅技術(shù)同時降低它們是不可行的。
本發(fā)明的實施例采用帶隙設(shè)計技術(shù)以使基體區(qū)相對于漏外延區(qū)的能隙變窄。這可通過形成包括Si1-xGex合金的晶體管基體區(qū)來實現(xiàn)，其中x是合金中鍺的摩爾分數(shù)，且典型的值是0.1＜x＜0.3。在其它實施例中，可采用其它濃度，例如鍺的濃度可小于10％或大于30％。包括Si1-xGex的基體區(qū)可通過諸如外延生長之類的標準技術(shù)或通過離子注入來制造。
圖6是根據(jù)本發(fā)明的一個實施例的具有SiGe阱的n溝道溝槽柵功率MOSFET的橫截面。該器件包含包括硅鍺的n型源區(qū)210和p型基體區(qū)220、n型漏區(qū)230以及柵240。應(yīng)該注意，正如以上的圖2中的，可省略p型基體區(qū)220到金屬250的接觸區(qū)。同樣，柵可以是多晶硅鍺，即多晶SiGe。
合金中鍺的存在造成與鍺摩爾分數(shù)大致成比例的能隙(Eg)變窄?；w區(qū)中較小的帶隙的效果是在給定的正向偏壓下增加電子注入。這進而意味著對于給定的電流密度減小的空穴注入。
圖7示出圖6所示的MOSFET的凈摻雜和鍺摩爾分數(shù)。凈摻雜710和鍺摩爾分數(shù)720作為沿X軸的深度的函數(shù)沿Y軸繪制。凈摻雜在溝槽柵MOSFET基體和漏區(qū)中是典型的。鍺剖面具有0.15的峰值摩爾分數(shù)和峰值處100nm的寬度。
圖8是根據(jù)本發(fā)明的一個實施例的具有SiGe阱區(qū)的溝槽柵功率MOSFET的制造方法的流程圖。在該實施例中，形成了具有SiGe基體區(qū)的溝槽柵功率晶體管。
具體地，在動作810處，形成外延層。在動作820處形成SiGe阱。該層可在動作810處形成的外延層上生長，或者可將其注入到動作810處形成的外延層中。在動作830處在阱中形成源。
在動作840處，在外延層中形成或切出溝槽，然后在動作850處在溝槽中形成柵。在動作860和870處接觸柵，并接觸源。
在本發(fā)明的一個具體實施例中，硅鍺的使用導(dǎo)致空穴電流的顯著減小以及正向電壓的較小下降。在該實施例中，在0.75V的典型偏壓下，與硅阱結(jié)構(gòu)相比，空穴電流減小了約5倍。這導(dǎo)致晶體管的反向恢復(fù)特性的顯著改進。此外，與其中改進的反向恢復(fù)是以增加的正向電壓為代價實現(xiàn)的傳統(tǒng)技術(shù)不同，反向恢復(fù)的改進是連同正向電壓的降低一起實現(xiàn)的。
這些溝槽柵功率MOSFET可用于DC-DC轉(zhuǎn)換器電路以實現(xiàn)高效率的電壓轉(zhuǎn)換，即，具有最小的功率損耗。為了實現(xiàn)該目標而對這些器件進行的某些改進包括減小器件的導(dǎo)通電阻(Rdson)、輸入電容(Ciss)、柵電荷(Qg和Qgd)、柵阻抗(ESR或Rg)、體二極管反向恢復(fù)(Trr)或以上的組合。
按照慣例，柵阻抗的減小一般通過使柵摻雜飽和或通過增加硅化物來實現(xiàn)。不幸的是，由于溝槽柵MOSFET器件中較大的熱預(yù)算(高溫)，柵中大濃度的摻雜劑可使?jié)B透到溝道(或阱或體)中的摻雜劑增加，尤其是在柵氧化物很薄時。這種摻雜劑滲透導(dǎo)致器件閾值電壓(Vth)的移動。正如從下一附圖中所看到的，增加硅化物層的效果也是有限的。
圖9是通過結(jié)合本發(fā)明的實施例改進的n溝道溝槽柵功率MOSFET的橫截面。該橫截面包括具有柵940、源910、基體或阱區(qū)920以及漏或外延區(qū)930的器件。柵940包括硅化物層942。在溝槽柵功率MOSFET器件中，小柵尺寸對于低電壓、低Rdson和低成本是理想的。但窄柵尺寸限制了硅化物層942的效果。即，柵940中在硅化物層942以下的部分保持了多晶硅的特性它沒有得益于硅化物層942的存在。
因此，在沒有以上的缺點和限制的情況下實現(xiàn)較低的柵電阻以允許對于MOS柵功率晶體管的更快的開關(guān)速度。具體而言，本發(fā)明的實施例通過將多晶硅鍺(Si1-xGex)柵用于諸如功率溝槽柵MOSFET晶體管之類的MOS柵功率晶體管來提供較低的柵電阻。與利用常規(guī)的多晶硅和硅化柵的器件相比，結(jié)合多晶Si1-xGex柵提供了提高的性能。
例如，Si1-xGex的較小帶隙導(dǎo)致在給定溫度和摻雜濃度下較大數(shù)量的載流子。這進而減小了使閾值電壓Vth移動的柵損耗盡并同樣降低了柵阻抗。此外，多晶Si1-xGex中的載流子遷移率高于多晶硅的3倍以上。這進一步將柵阻抗降低了67％并允許晶體管更快速地開關(guān)。
圖10是根據(jù)本發(fā)明的一個實施例的具有多晶SiGe柵的n溝道溝槽柵功率MOSFET的橫截面。該橫截面包括具有柵1040、源1010、基體或阱區(qū)1020以及漏或外延區(qū)1030的器件。在該實施例中，與圖9中通過硅化物層942提供的有限的改進相反，柵1040的整體得益于多晶SiGe的較低的電阻。應(yīng)該注意，正如以上圖2中的，可省略p型基體區(qū)1020到金屬1050的接觸區(qū)。同樣，源1010、p阱1020或兩者可利用SiGe來形成。
多晶SiGe柵也可用于改進靜電放電器件。例如，利用Si1-xGex多晶柵構(gòu)建的齊納器件(n+p)能夠比常規(guī)的多晶硅柵器件耐受更高的靜電放電功率。多晶Si1-xGex的高載流子遷移率減小了串聯(lián)電阻，尤其是在齊納的低摻雜p型區(qū)中，從而導(dǎo)致較小的歐姆損耗和冷卻操作。對于所示的其它實施例，也可改進p溝道器件。在p溝道器件中，減小了從Si1-xGex多晶柵經(jīng)由柵氧化物到基體或阱的硼滲透。這允許使用薄氧化物而沒有閾值電壓的不穩(wěn)定性。
利用SiGe多晶硅柵極大地減小了柵串聯(lián)電阻。作為比較，在常規(guī)的溝槽柵器件中，硅化柵僅將柵電阻減小到一半。該有限的減小是由于對窄溝槽中柵材料上的硅化物結(jié)構(gòu)可用的較小的幾何形狀。在相同的柵橫截面下利用多晶Si1-xGex作為柵材料使柵阻抗降低大于67％，因此，在沒有利用硅化物工藝的額外的代價和困難的情況下提供甚至更好的性能。此外，多晶SiGe在1000℃處仍穩(wěn)定，而硅化柵的使用由于可能的燒結(jié)而將后面的處理溫度限制到小于850℃。多晶SiGe柵1040的使用具有消除對柵上硅化物層942的需求以及其它的優(yōu)點和特征。
圖11示出對于各種材料作為硼濃度的函數(shù)的材料電阻率。正如所看到的，SiGe多晶的電阻率遠小于常規(guī)的多晶硅。在該示例中，在2×10ΛΛ19的硼濃度下，鍺的濃度是35％摩爾分數(shù)，其中ΛΛ是“到...次方”的符號。在其它實施例中，濃度可高于35％或低于35％。
大體上，利用多晶Si1-xGex柵可降低柵阻抗而不改變現(xiàn)有的布局，且該工藝與現(xiàn)有的硅技術(shù)兼容。當考慮到如圖12所示的具有p溝道高側(cè)MOSFET和在下部的n溝道低側(cè)MOSFET的DC-DC轉(zhuǎn)換器的效率時，柵阻抗的67％的降低的優(yōu)點是顯而易見的。
圖13示出通過結(jié)合本發(fā)明的實施例提供的效率的提高。圖13的結(jié)果指示峰值效率從83％提高到88％。這等于節(jié)省了否則將會損失的30％功率。具體地，對于常規(guī)的多晶柵1310的峰值效率低于對于SiGe柵器件1320的峰值效率。圖13中的數(shù)據(jù)還表明該轉(zhuǎn)換器的效率接近在高側(cè)和低側(cè)都具有n溝道MOSFET的轉(zhuǎn)換器(曲線1330)的效率。這顯著地降低了柵驅(qū)動器的功耗并將使設(shè)計者能夠簡化驅(qū)動器電路，但在高輸出電流下以1-2％的效率損失為代價。
表1列出對于可用于形成MOSFET柵的各種材料的電特性。再一次，SiGe多晶具有比常規(guī)的多晶硅低的電阻率。將該材料用作柵減小了柵串聯(lián)電阻并增加了電路效率。
表1各種柵材料的電特性
圖14是根據(jù)本發(fā)明的一個實施例的具有多晶SiGe柵的溝槽柵功率MOSFET的制造方法的流程圖。在該實施例中，將多晶SiGe柵結(jié)合到溝槽柵功率MOSFET器件中。
具體地，在動作1410處，形成外延層。在動作1420處，在外延層中形成阱層。在動作1430處在阱中形成源。
在動作1430處，在外延層中形成溝槽。在動作1440處，在溝槽中形成多晶SiGe柵。在動作1450和1460處接觸多晶SiGe柵和源。
即使具有多晶SiGe柵或SiGe源，溝道阻抗也限制了溝槽柵功率MOSFET器件的性能。即，理想的是減小諸如n溝道和p溝道功率溝槽柵MOSFET器件之類的MOS柵功率晶體管的導(dǎo)通電阻(Rdson)，尤其是在低壓應(yīng)用中。例如，在同步DC-DC轉(zhuǎn)換器的應(yīng)用中，用于p溝道MOSFET的柵驅(qū)動器消耗的功率比用于N溝道器件的驅(qū)動器小。因此，十分理想的是將p溝道器件用于高側(cè)驅(qū)動器而不是n溝道器件，如圖12所示。
但是對于p溝道器件的Rdson要遠高于類似的n溝道MOSFET，而這將其應(yīng)用僅限于小電流區(qū)。在低壓應(yīng)用中，溝道電阻決定器件的Rdson。溝道電阻(Rch)是Rch=LZμPCox(VG-VT)]]>其中L是溝道長度，Z是溝道寬度，Cox是每單位面積的柵氧化物電容，VG是柵電壓而VT是閾值電壓。為了減小溝槽電阻，理想的是收縮溝道長度、柵氧化物厚度以及降低閾值電壓。由于工藝限制或亞閾值問題，這些方法是有限制的。
在諸如圖1的晶體管之類的晶體管中，串聯(lián)的導(dǎo)通電阻由阱區(qū)120的電阻率，尤其是阱區(qū)120中接近柵140的部分的電阻率決定。如果減小該電阻率，則器件的串聯(lián)導(dǎo)通電阻被減小。減小該電阻率的一種方式是利用具有較高的遷移率的材料。具體地，如果溝道中首先開始傳導(dǎo)的部分(即接近柵140的部分)由較高遷移率的材料制成，則可減小串聯(lián)導(dǎo)通電阻。因此，本發(fā)明的實施例在其溝道區(qū)采用應(yīng)變的Si1-xGex以減小溝道電阻。
圖15是根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的橫截面。該器件包括p型源區(qū)1510、n阱或基體1520、p型漏區(qū)1530、柵1540、SiGe層1534。SiGe層1534通過硅層1532與柵1540隔離。該硅層1532提供了到多晶硅柵的適當界面。應(yīng)該注意，可省略n型基體區(qū)1520到金屬1550的接觸區(qū)域，因為在以上的圖2中去除了p型基體區(qū)接觸。同樣可利用SiGe形成源1510，而柵1540可以是多晶SiGe。
沿硅溝槽的側(cè)壁等量地生長一層Si1-xGex層1534。因為Si1-xGex的晶格常數(shù)大于硅，取決于鍺摩爾分數(shù)，Si1-xGex層在[100]/
方向中受到雙軸壓縮應(yīng)變。與在壓縮或拉伸雙軸應(yīng)變作用下的體硅相比，應(yīng)變的Si1-xGex平面層具有增加的空穴遷移率。該增加的遷移率導(dǎo)致SiGe層15341中的電阻率減小。
圖16示出在不嚴格的Si1-xGex虛襯底上生長的兩種不同的Si1-xGex的測得的空穴遷移率。包括體硅通用遷移率曲線1630作為比較的基礎(chǔ)。由于價帶分裂和價帶的形狀改變，Si1-xGex溝道層中的空穴遷移率得到極大的增加。該增加也取決于相對于Si1-xGex虛襯底中的鍺濃度的鍺濃度；這指示了一種應(yīng)變相關(guān)現(xiàn)象。示出了具有20at％Ge 1640和84at％Ge 1650的提高的空穴遷移率。
圖17示出溝道區(qū)中作為鍺濃度的函數(shù)的遷移率的變化。例如，在具有50at％的鍺濃度的Si1-xGex膜中觀察到2倍的遷移率增加。因此，利用Si50Ge50作為溝道的器件的溝道電阻僅是利用體硅的同樣的器件的溝道電阻的一半。這種遷移率的增加同樣顯著地改進了亞閾值特性，這對于低壓應(yīng)用是重要的。
圖18示出根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的價帶偏移。該偏移等于Δ≅0.65x-0.22x2]]>其中x是膜中的鍺含量。這種偏移有助于限制應(yīng)變的Si1-xGex溝道中的空穴。因而使來自硅覆蓋層的寄生溝道電阻最小化。
圖19A-19C示出根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的制造方法。在圖19A中，在硅襯底1960上沉積或生長硅外延層1930。然后形成溝槽。在某一點處，注入阱1920，或者作為外延層1930的一部分來生長阱。
在圖19B中，沿溝槽的側(cè)壁沉積、生長或注入外延Si1-xGex層1934。Si1-xGex層的厚度范圍是從1nm到100nm，這取決于鍺的濃度。在一個實施例中，鍺濃度范圍是從10at％到80at％。在其它實施例中，鍺濃度可以是不同的，例如它可小于10％摩爾分數(shù)，或大于80％摩爾分數(shù)。在其它實施例中，鍺濃度范圍可以更小。
在圖19C中，在Si1-xGex層1934的頂部上生長硅覆蓋層1932作為外延層。在一個實施例中，硅覆蓋層640的厚度范圍是從1nm到10nm，但在其它實施例中，它可以比該范圍更薄或更厚?；蛘撸鑼?932可在穿過其注入了SiGe層1934后保留。
圖20是根據(jù)本發(fā)明的一個實施例的具有SiGe溝道區(qū)的p溝道溝槽柵功率MOSFET的制造方法的流程圖。在該實施例中，SiGe層在溝槽柵功率MOSFET器件的溝槽區(qū)中生長。
具體地，在動作2010處，形成外延層。在動作2020處，形成阱層。然后在動作2030處，在外延層中蝕刻溝槽。在動作2040處生長SiGe層，然后在動作2050處生長硅覆蓋。在動作2060和2070處形成并接觸柵和源區(qū)。
本領(lǐng)域的技術(shù)人員將意識到該流程圖或其它包括的流程圖是高度簡化的，并且僅示出了制造過程中的幾個基本的動作?？赏ㄟ^結(jié)合本發(fā)明的一個實施例改進的過程的變體是無數(shù)的，且對于本發(fā)明的理解是不需要的。
為了說明和描述的目的已給出了本發(fā)明的示例性實施例的以上描述。該描述不是窮盡的，也不打算將本發(fā)明限于所述的精確形式，并且根據(jù)以上的教示，很多修改和變體是可能的。選擇并描述了這些實施例以最好地解釋本發(fā)明的原理及其實際應(yīng)用，由此使本領(lǐng)域中的其它技術(shù)人員能夠?qū)⒈景l(fā)明極好地用于各實施例在適合所構(gòu)想的特定使用的情況下的各種修改。例如，應(yīng)該理解，在不背離本發(fā)明的情況下所示出和描述的結(jié)構(gòu)的摻雜極性可以相反，和/或可改變各元素的摻雜濃度。作為另一個示例，在垂直MOSFET實施例的上下文中示出并描述了本發(fā)明，但本發(fā)明的各實施例可同樣地在諸如溝槽柵IGBT、橫向溝槽柵MOSFET之類的其它溝槽柵結(jié)構(gòu)以及垂直或橫向平面柵MOSFET和IGBT中實現(xiàn)。同樣，各晶體管實施例可利用公知的開放式單元或閉合式單元構(gòu)造來布局。
權(quán)利要求
1.一種MOS柵晶體管，包括包括源區(qū)的基體區(qū)；與所述基體區(qū)形成pn結(jié)的漏區(qū)；以及在所述源區(qū)和所述漏區(qū)之間延伸的柵，其中所述源具有比所述基體區(qū)低的能隙。
2.如權(quán)利要求1所述的晶體管，其特征在于，所述柵是溝槽柵。
3.如權(quán)利要求2所述的晶體管，其特征在于，所述源包括硅鍺。
4.如權(quán)利要求2所述的MOS柵晶體管，其特征在于，所述源區(qū)包括Si1-xGex，其中0.1＜x＜0.3。
5.如權(quán)利要求2所述的MOS柵晶體管，其特征在于，所述源區(qū)包括約10％到30％之間的鍺摩爾分數(shù)。
6.一種MOS柵晶體管，包括包括源區(qū)的基體區(qū)；與所述基體區(qū)形成pn結(jié)的漏區(qū)；以及在所述源區(qū)和所述漏區(qū)之間延伸的柵，其中所述基體區(qū)具有比所述漏區(qū)低的能隙。
7.如權(quán)利要求6所述的晶體管，其特征在于，所述柵是溝槽柵。
8.如權(quán)利要求7所述的晶體管，其特征在于，所述基體區(qū)包括硅鍺。
9.如權(quán)利要求7所述的MOS柵晶體管，其特征在于，所述基體區(qū)包括Si1-xGex，其中0.1＜x＜0.3。
10.如權(quán)利要求7所述的MOS柵晶體管，其特征在于，所述基體區(qū)包括約10％到30％之間的鍺摩爾分數(shù)。
11.一種MOS柵晶體管，包括包括源區(qū)的基體區(qū)；與所述基體區(qū)形成pn結(jié)的漏區(qū)；以及在所述源區(qū)和所述漏區(qū)之間延伸的柵，其中所述柵具有比多晶硅高的遷移率。
12.如權(quán)利要求11所述的MOS柵晶體管，其特征在于，所述柵是溝槽柵。
13.如權(quán)利要求12所述的MOS柵晶體管，其特征在于，所述柵包括多晶硅鍺。
14.如權(quán)利要求12所述的晶體管，其特征在于，所述鍺的濃度在10％到80％摩爾分數(shù)之間。
15.一種MOS柵晶體管，包括源區(qū)；包括溝道區(qū)的基體區(qū)；與所述基體區(qū)形成pn結(jié)的漏區(qū)；以及在所述源區(qū)和所述漏區(qū)之間延伸的柵，其中所述溝道區(qū)包括具有比所述漏區(qū)低的能隙的層。
16.如權(quán)利要求15所述的MOS柵晶體管，其特征在于，所述柵是溝槽柵。
17.如權(quán)利要求16所述的晶體管，其特征在于，所述層包括硅鍺層。
18.如權(quán)利要求16所述的MOS柵晶體管，其特征在于，所述溝道區(qū)包括一層Si1-xGex，其中0.1＜x＜0.8。
19.如權(quán)利要求16所述的MOSFET，其特征在于，所述SiGe包括約10％到80％之間的鍺摩爾分數(shù)。
全文摘要
提高對瞬態(tài)電壓的抵抗性并減小寄生阻抗的器件、方法和過程。提高了對非箝位感應(yīng)開關(guān)事件的抵抗性。例如，提供了具有SiGe源的溝槽柵功率MOSFET器件，其中SiGe源通過減小基體或阱區(qū)中的空穴電流來減小寄生npn晶體管增益，從而減小閉鎖條件的可能性。也可去除連接到該器件上的基體以減小晶體管的單元大小。還提供了具有SiGe基體或阱區(qū)的溝槽柵功率MOSFET器件。在體二極管導(dǎo)通時SiGe基體可減小空穴電流，從而減小其反向恢復(fù)功率損耗。還改進了器件的特性。例如，通過使用多晶SiGe柵減小了寄生柵阻抗，并且通過使用器件柵附近的SiGe層減小了溝道電阻。
文檔編號H01L31/00GK101036235SQ200580034226
公開日2007年9月12日 申請日期2005年10月7日 優(yōu)先權(quán)日2004年10月7日
發(fā)明者G·多利, Q·王, I·何 申請人:費查爾德半導(dǎo)體有限公司