專利名稱：場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及場效應(yīng)晶體管(FET)，尤其是、但不專門地涉及具有T柵極的FET。
背景技術(shù)：
FET是流過源極和漏極之間的溝道的電流由柵電極控制的半導(dǎo)體器件。這種器件的動(dòng)態(tài)性能或速度直接取決于柵極的尺度，例如柵極長度。柵極長度越小，性能越好。然而，當(dāng)增加不良影響器件性能的幾個(gè)方面時(shí)，還希望保持小的柵極電阻。
對于FET具有小柵極長度和低柵極電阻的這種需求導(dǎo)致T柵極的發(fā)展。US-2004/0016972公開了T柵極結(jié)構(gòu)的實(shí)例。還參考圖1和2，T柵極10定位于半導(dǎo)體晶片11中的導(dǎo)電溝道上方。以電壓的形式施加到柵極的柵極信號有助于調(diào)整流過源極和漏極12、14之間的溝道的電流。T柵極10包括形成整個(gè)導(dǎo)電柵極結(jié)構(gòu)的直立的、或“頸”部分16和“T條”部分18。頸部分16定義柵極長度Lg和柵極寬度W，同時(shí)T條部分18提供確保低電阻的大的柵極導(dǎo)電性。
在當(dāng)今的電子市場需要非常高速度的器件對制造者提供具有更小柵極長度和更致密的集成電路部件的FET提出了挑戰(zhàn)。這對于以很高頻率(直到毫米波且以上)工作的FET基單片微波電路(MMIC)尤其是真的。這種FET包括例如MESFET、HEMT、PHEMT和MHEMT。希望小于100nm的柵極長度。
對于給定的柵極長度和給定的材料結(jié)構(gòu)，T柵極FET的主要高頻性能限制存在于其輸入柵極電容。因此，本發(fā)明的目的在于減小T柵極FET的該輸入柵極電容。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種場效應(yīng)晶體管，具有T柵極，該柵極包括頸部分和伸出頸部分的T條部分，其中頸部分包括多個(gè)間隔支柱。發(fā)明人認(rèn)為，輸入柵極電容與柵極寬度成正比。通過由多個(gè)間隔支柱形成頸部分，減小了柵極和溝道之間的接觸面積或“有效柵極寬度”，同時(shí)T條部分通過橋接支柱確保通過柵極的電連續(xù)性。這減小了輸入柵極電容，由此提供了具有器件性能增強(qiáng)的FET。
在優(yōu)選實(shí)施例中，F(xiàn)ET進(jìn)一步包括半導(dǎo)體主體，該主體具有設(shè)置在源極和漏極之間的溝道，其中提供給柵極的柵極電壓用于控制流過源極和漏極之間溝道的電流。源極和漏極橫向隔開，并且多個(gè)間隔支柱包括布置在溝道上方與源極和漏極的橫向間隔的方向基本垂直成一行的多個(gè)支柱。每個(gè)支柱具有在溝道中的相關(guān)耗盡區(qū)，其溝道區(qū)域和與相鄰支柱相關(guān)的耗盡區(qū)交疊。該交疊可以通過適當(dāng)?shù)倪x擇支柱尺寸和間隔來實(shí)現(xiàn)，并且有利地，能夠經(jīng)由晶體管的柵極電壓和夾斷來實(shí)現(xiàn)漏電流的良好控制。
在下文為了描述，術(shù)語“長度”指的是在與源和漏電極(和導(dǎo)電溝道)的橫向分離基本平行且與半導(dǎo)體晶片的平面平行的方向上測量的尺寸。術(shù)語“寬度”指的是在與源和漏電極的橫向分離基本垂直且與半導(dǎo)體晶片的平面平行的方向上測量的尺寸。
該柵極的長度優(yōu)選小于110nm，且更一般地小于80nm。這種短柵極長度提供了具有高速度性能的器件和占用較小晶片空間的器件。
形成T柵極的頸部分的支柱具有水平截面，其形狀例如可以是正方形、矩形、圓形或橢圓形。在基部的每個(gè)支柱的寬度優(yōu)選在50至100nm、一般70至80nm的范圍內(nèi)。在基部的相鄰支柱之間的間隔優(yōu)選在30至150nm的范圍內(nèi)。在器件的動(dòng)態(tài)和靜態(tài)性能方面的提高與相鄰支柱之間的間隔和支柱的寬度的比成比例。因此，為了增加FET的性能，應(yīng)當(dāng)增加相鄰支柱之間的間隔，和/或應(yīng)當(dāng)減小支柱的基部的寬度。然而，將意識(shí)到，在HEMT器件中，最大的實(shí)際支柱間隔由器件的提供層中的摻雜級確定，最小可獲得的支柱寬度由圖案化處理的能力限制。
根據(jù)本發(fā)明，還提供了一種制備用于場效應(yīng)晶體管的T柵極的方法，該方法包括在半導(dǎo)體晶片上沉積掩模層、在掩模層中形成多個(gè)間隔開口或腔、在掩模層和開口上方沉積導(dǎo)電層、以及圖案化導(dǎo)電層以形成T柵極的步驟。該導(dǎo)電層優(yōu)選是金屬的。


參考附圖，現(xiàn)在將僅借助實(shí)例描述本發(fā)明，其中圖1是已知T柵極FET結(jié)構(gòu)的透視圖；圖2是已知T柵極FET的截面圖；圖3是根據(jù)本發(fā)明實(shí)施例的FET的透視圖；
圖4a和4b是根據(jù)本發(fā)明的實(shí)例FET的T柵極的寬度的截面圖；圖5a是在制備的第一階段由圖3所示的FET的截面圖；圖5b是在制備的第二階段由圖3所示的FET的截面圖；圖5c(i)是在制備的第三階段由圖3所示的FET的支柱的位置相交的垂直面的截面圖；圖5c(ii)是在制備的第三階段由圖3所示的FET的透視圖；圖5d是在制備的第四階段由圖3所示的FET的支柱相交的垂直面的截面圖；圖5e是在制備的第五階段由圖3所示的FET的支柱相交的垂直面的截面圖。
將意識(shí)到，各圖僅僅是示意性且不按規(guī)定比例繪制。尤其是可放大某些尺度例如層或區(qū)域的厚度，同時(shí)可減小其它尺度。在整個(gè)圖中使用相同的附圖標(biāo)記來表示相同或相似的部分。
具體實(shí)施例方式
圖3示出了根據(jù)本發(fā)明在例如III-V化合物材料的半導(dǎo)體晶片11上具有T柵極10的場效應(yīng)晶體管。溝道區(qū)(未示出)定位于源極12和漏極14之間的半導(dǎo)體晶片中，源極12和漏極14在晶片上橫向隔開。柵極10具有包括八個(gè)間隔開的支柱20的頸部分。將意識(shí)到，為了簡單起見僅示出了八個(gè)支柱，并且一般的器件可包括好幾百個(gè)支柱。支柱布置在溝道上方成一排，其與源極和漏極的橫向間隔的方向基本垂直。
每個(gè)支柱20具有基本圓形的水平截面并且例如由鈦/鉑/金疊層形成，盡管可代替地使用任何其它合適的金屬。這種可選的金屬疊層包括鈦/鈀/金、鉑/鈦/鉑/金和鎢/金。該柵極還具有伸出頸部分的T條部分18。T條18由鈦/鉑/金疊層形成并通過接觸其頂部來電連接間隔的支柱20。
在操作期間電壓形式的電柵極信號提供給T柵極10。這些用于調(diào)節(jié)流過源極和漏極12、14之間的溝道的電流?？梢钥吹?，相對于源極和漏極的間隔，圖3中T柵極的長度Lg與圖1中的已知結(jié)構(gòu)沒有顯著不同。然而，通過由多個(gè)導(dǎo)電支柱形成T柵極的頸部分顯著減小了柵極的頸部分和半導(dǎo)體晶片11之間的接觸面積。有利地，這減小了由柵極和溝道之間的接觸產(chǎn)生的并且公知降低了器件性能的寄生電容。
每個(gè)支柱具有位于半導(dǎo)體溝道中的相關(guān)耗盡區(qū)。在例如HEMT器件中，通過調(diào)節(jié)提供層的摻雜級和/或支柱Wp的寬度，如所需要的那樣處理每個(gè)單獨(dú)的耗盡區(qū)。圖4示出了簡單的T柵極結(jié)構(gòu)，為了簡單起見僅示出了兩個(gè)間隔的支柱20。虛線表示每個(gè)支柱下面的相關(guān)耗盡區(qū)22。在圖4(a)中，隔開耗盡區(qū)，其不允許器件電流的夾斷。然而，圖4b示出了其中支柱之間的間隔Wpp小以使得對于相鄰支柱22的耗盡區(qū)交疊的優(yōu)選布置。交疊22a允許通過柵極電壓良好的控制漏電流，由此能夠?qū)崿F(xiàn)晶體管的“夾斷”。
現(xiàn)在將借助實(shí)例參考圖5a至5e描述根據(jù)本發(fā)明的用于FET的T柵極的制備，圖5a至5e示出了制造各階段的晶片的圖。可使用已知的沉積、光刻圖案化、蝕刻和摻雜技術(shù)來形成晶片上的至少一些不同的絕緣和導(dǎo)電的部件。尤其是，可以采用E束或光刻來形成T柵極結(jié)構(gòu)。由E.Y.Chang等人在IEEE Electron Device Letters、1994年8月第15卷第8期277-279頁發(fā)表的標(biāo)題為“Submicron T-shaped Gate HEMT FabricationUsing Deep-UV Lithography”的論文，將其引入?yún)⒖?，描述這種技術(shù)來形成HEMT器件中的T柵極。
將不再描述制備順序的處理步驟，因?yàn)樗鼈兪枪那遗c本發(fā)明無關(guān)，例如生長外延層，尤其是在HEMT器件中位于T柵極下面的阻擋層(未示出)，形成源極和漏極，和在T柵極形成之后的處理步驟。在HEMT器件的情況下，在形成柵極凹口之前是金屬沉積，以去除器件的帽蓋層。
參考圖5a，三層的正性抗蝕劑52、54、56被順序地沉積在半導(dǎo)體晶片11上。適合于該使用的光致抗蝕劑的實(shí)例是聚(甲基丙烯酸甲酯)(PMMA)、MMA或共聚物(PMMA/MAA)。然后使用第一E束曝光100來曝光第二和第三層的光致抗蝕劑54、56，以在合適的顯影之后提供如圖5b所示的第三層光致抗蝕劑的剩余部分66伸出第二層光致抗蝕劑的剩余部分64的圖案。該圖案包括對應(yīng)于將要形成的柵極的T條部分的長度的長度。利用第二E束曝光和顯影步驟，在第一層光致抗蝕劑52中形成開口或空腔，每個(gè)都具有約100nm的直徑并且彼此隔開約70nm的距離。
如圖5c所示，形成的開口70的位置對應(yīng)于最終器件的T柵極頸部分16的所希望位置。開口70的直徑確定柵極長度Lg。由圖5c(ii)所示的透視圖示出了十個(gè)開口70，每個(gè)都具有圓形截面并在對應(yīng)于T柵極的寬度延伸部分的方向上形成一行。
應(yīng)當(dāng)注意，形成的開口70的形狀和尺寸確定T柵極的頸部分或“支柱”的形狀和尺寸。盡管已描述了具有圓形截面的開口，但是可以設(shè)想得到，代替地可形成具有不同形狀截面的開口，例如矩形或橢圓形。
參考圖5d，在晶片11和顯影的抗蝕劑圖案上方沉積鈦/鉑/金的金屬疊層80，由此形成具有頸部分和T條部分的T柵極。第二層抗蝕劑64的厚度足夠大以確保T柵極和不想要的金屬部分之間的不連續(xù)。然后剝離掉剩余的抗蝕劑。這在半導(dǎo)體晶片11上留下了T柵極10，如圖5e所示。
盡管尤其是關(guān)于HEMT器件描述了本發(fā)明，但應(yīng)當(dāng)認(rèn)識(shí)到，本發(fā)明可應(yīng)用于任何的FET。例如，在MESFET、PHEMT、MHEMT和M0SFET中可包括根據(jù)本發(fā)明的T柵極結(jié)構(gòu)。
總之，提供了一種場效應(yīng)晶體管，具有T柵極，該柵極包括頸部分和伸出頸部分的T條部分，其中頸部分包括多個(gè)間隔的支柱。通過由多個(gè)間隔的支柱形成頸部分，減小了柵極和溝道之間的接觸面積或“有效柵極寬度”，同時(shí)T條部分通過橋接支柱確保了通過柵極的電連續(xù)性。這減小了輸入柵極電容，由此提供了具有提高的器件性能的FET。
已孤立地描述了根據(jù)本發(fā)明的T柵極，應(yīng)當(dāng)意識(shí)到，可以將具有這種T柵極的FET并入許多不同的應(yīng)用，例如集成電路芯片。
從閱讀本公開，其它改變和修改對于本領(lǐng)域技術(shù)人員來說是顯而易見的。這種改變和修改可包擴(kuò)在半導(dǎo)體的設(shè)計(jì)、制造和使用中已經(jīng)已知的且另外或代替在此描述的特征可使用的等效物和其它特征。盡管已在本申請中對特征的特定組合闡明了權(quán)利要求，但應(yīng)當(dāng)理解，本公開的范圍還包括明確或含蓄或其任意概括的在此公開的任一新特征或特征的任一新組合，不管它是否減輕了本發(fā)明解決的一些或所有相同的技術(shù)問題。由此申請人提醒注意，在本申請或由此得出的一些另外的申請的起訴期間，可對于一些這種特征和/或這種特征的組合闡明新的權(quán)利要求。
權(quán)利要求
1.一種場效應(yīng)晶體管，具有T柵極(10)，該柵極包括頸部分(16)和伸出頸部分的T條部分(18)，其中頸部分包括多個(gè)間隔的支柱(20)。
2.根據(jù)權(quán)利要求1的場效應(yīng)晶體管，進(jìn)一步包括半導(dǎo)體主體(11)，該主體具有設(shè)置在源極(12)和漏極(14)之間的溝道，其中提供給柵極(10)的柵極電壓用于控制流過源極和漏極之間溝道的電流。
3.根據(jù)權(quán)利要求2的場效應(yīng)晶體管，其中源極(12)和漏極(14)橫向隔開，并且所述多個(gè)間隔的支柱(20)包括成一行地布置在溝道上方的多個(gè)支柱，所布置的多個(gè)支柱與源極和漏極的橫向間隔的方向基本垂直。
4.根據(jù)權(quán)利要求2或3的場效應(yīng)晶體管，其中每個(gè)支柱具有在溝道中的相關(guān)耗盡區(qū)(22)，其溝道區(qū)域和與相鄰支柱相關(guān)的耗盡區(qū)交疊。
5.根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管，其中柵極的長度小于110nm。
6.根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管，其中每個(gè)支柱的寬度在50至100nm的范圍內(nèi)。
7.根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管，其中相鄰支柱的間隔在30至150nm的范圍內(nèi)。
8.根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管，其中所述間隔的支柱的每一個(gè)都具有基本圓形的水平截面。
9.根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管，其中所述間隔的支柱的每一個(gè)都具有基本矩形的水平截面。
10.根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管，其中所述間隔的支柱的每一個(gè)都具有基本橢圓形的水平截面。
11.一種集成電路芯片，其包括根據(jù)任一前述權(quán)利要求的場效應(yīng)晶體管。
12.一種制備用于場效應(yīng)晶體管的T柵極(10)的方法，該柵極包括頸部分(16)和伸出頸部分的T條部分(18)，其中該頸部分包括多個(gè)間隔的支柱(20)，該方法包括步驟(i)在半導(dǎo)體晶片(11)上沉積掩模層；(ii)在掩模層(62)中形成多個(gè)間隔的開口(70)；(iii)在掩模層和開口上方沉積導(dǎo)電層(80)；和(iv)圖案化導(dǎo)電層以形成T柵極。
全文摘要
一種場效應(yīng)晶體管，具有T柵極(10)，該柵極包括頸部分(16)和伸出頸部分的T條部分(18)，其中頸部分(16)包括多個(gè)間隔的支柱(20)。通過由多個(gè)間隔的支柱形成頸部分，減小了柵極和溝道之間的接觸面積或“有效柵極寬度”，同時(shí)T條部分(18)通過橋接支柱(20)確保了通過柵極的電連續(xù)性。這減小了輸入柵極電容，由此提供了具有提高的器件性能的FET。
文檔編號H01L29/772GK101027778SQ200580032248
公開日2007年8月29日 申請日期2005年9月22日 優(yōu)先權(quán)日2004年9月24日
發(fā)明者H·馬赫爾, P·M·M·鮑德特 申請人:皇家飛利浦電子股份有限公司