專利名稱：用于形成晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例主要涉及半導(dǎo)體制造工藝和半導(dǎo)體器件領(lǐng)域，尤其涉及在形成半導(dǎo)體器件時沉積含硅薄膜的方法。
現(xiàn)有技術(shù)描述隨著晶體管尺寸越來越小，制造諸如含硅MOSFET器件(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的100納米以下的超淺源/漏結(jié)CMOS器件(互補(bǔ)金屬氧化物半導(dǎo)體)面臨越來越多的挑戰(zhàn)。根據(jù)摻雜劑的導(dǎo)電類型，該MOS(FET)晶體管可以包括p-溝道MOS(PMOS)晶體管和n-溝道MOS(NMOS)晶體管，其中PMOS具有p型溝道，即在該溝道中空穴負(fù)責(zé)導(dǎo)電，而NMOS具有n型溝道，即在該溝道中電子負(fù)責(zé)導(dǎo)電。
硅基材料可以用于制造MOSFET器件。例如，在PMOS應(yīng)用中，晶體管的凹進(jìn)區(qū)域的薄膜通常是硅鍺，而在NMOS應(yīng)用中，晶體管凹進(jìn)區(qū)域的薄膜可以是SiC。硅鍺和單純的硅相比，更容易注入更多的硼從而減小結(jié)型電阻率，從而改進(jìn)器件的性能，例如，在襯底表面上，與硅和硅鍺的接觸面相比，硅鍺和硅化物層的接觸面具有一個更低的肖特基勢壘。
凹進(jìn)區(qū)域包括源/漏擴(kuò)展或者源/漏圖形，通過蝕刻硅來生成凹進(jìn)的源/漏圖形，然后用選擇性成長的硅鍺外延層填充經(jīng)過蝕刻的表面制造該源/漏擴(kuò)展和源/漏圖形。硅和硅鍺材料之間的晶格失配產(chǎn)生壓應(yīng)力，該壓應(yīng)力沿結(jié)的側(cè)面尺寸傳遞從而在PMOS溝道中產(chǎn)生壓應(yīng)變，從而增加空穴的遷移率，改善了器件的性能。
選擇性的硅外延(Si-外延)沉積和硅鍺外延沉積允許外延層在硅溝槽中生長而不在介電區(qū)生長。在半導(dǎo)體器件中可利用選擇性外延，諸如在源/漏內(nèi)、源/漏延伸、接觸插頭和雙極器件的基極層沉積。此外，選擇性外延允許在摻雜的同時完成摻雜劑激活，從而可以省略后退火工藝。可以通過硅蝕刻和選擇性外延精確確定結(jié)深。改進(jìn)的結(jié)深同樣產(chǎn)生壓應(yīng)力。在器件制造過程中采用含硅材料的一個實施例為MOSFET器件的生產(chǎn)。
但是，在特征尺寸不斷降低的超淺源/漏結(jié)應(yīng)用中，傳統(tǒng)的制造過程導(dǎo)致串聯(lián)電阻增加并降低了PMOS器件中的壓應(yīng)力。此外，晶體管源/漏區(qū)域表面的硅化導(dǎo)致結(jié)點消耗，結(jié)點消耗進(jìn)一步增加了串聯(lián)電阻并且產(chǎn)生張應(yīng)力，該張應(yīng)力抵消了在晶體管中形成的所需的壓應(yīng)力。因此，傳統(tǒng)的結(jié)合硅鍺材料制造MOSFET的蝕刻和沉積工藝已經(jīng)無法滿足要求，并且產(chǎn)生不必要的摻雜劑擴(kuò)散和應(yīng)力松弛效應(yīng)。
因此，對于一種用于選擇性并外延沉積硅和具有較高摻雜濃度的硅化合物的工藝以及引入具有優(yōu)良器件性能的半導(dǎo)體器件存在很大的需求。

發(fā)明內(nèi)容
本發(fā)明用于在半導(dǎo)體器件中使用的沉積材料，在一個實施例中，提供了一種用于處理襯底的方法，該處理方法包括在襯底上形成具有第一導(dǎo)電率的柵極介質(zhì)，在所述柵極介質(zhì)上形成柵極，在所述襯底表面注入第一摻雜劑以在電極的兩側(cè)形成具有第二導(dǎo)電率的源/漏區(qū)域，其中，源/漏區(qū)域有垂直部分和水平部分，沿柵極兩側(cè)相對側(cè)壁的側(cè)面形成一對側(cè)壁墊片，其中第一對側(cè)壁墊片覆蓋源/漏區(qū)域的第一垂直部分，注入第一摻雜劑以增加源/漏區(qū)域的第一水平部分，去除第一對側(cè)壁墊片的一部分以暴露更大部分的源/漏區(qū)域垂直部分，蝕刻位于電極兩側(cè)源/漏區(qū)域的一對特征輪廓，其中該蝕刻步驟去除至少部分源/漏區(qū)域，在特征輪廓中選擇性沉積硅鍺材料以形成硅鍺源/漏區(qū)域，并且在一對側(cè)壁墊片上沉積側(cè)壁材料以覆蓋硅鍺源/漏區(qū)域的第一垂直部分。
在另一個實施例中，提供了一種用于處理襯底的方法，包括在襯底上形成具有第一電導(dǎo)率的柵極介質(zhì)，在所述柵極介質(zhì)上形成柵極，沿柵極兩側(cè)的側(cè)壁側(cè)面形成一對側(cè)壁墊片，在該電極的兩側(cè)蝕刻一對源/漏區(qū)域輪廓，在源/漏區(qū)域輪廓上選擇性沉積硅鍺材料，并且在沉積的硅鍺材料內(nèi)注入摻雜劑以生成具有第二電導(dǎo)率的源/漏區(qū)域。


為了更好的理解上述的本發(fā)明的特征，以下結(jié)合附圖對本發(fā)明進(jìn)行更具體的說明，注意附圖給出的僅僅是本發(fā)明的一些典型的實施例，所以它們不能作為對本發(fā)明的限制，本發(fā)明容許其他等效的實施方式。
圖1A-G所示為一種硅鍺集成方案的實施例；以及圖2A-E所示為硅鍺集成方案的另一個實施例。
具體實施例方式
本發(fā)明提供用于形成半導(dǎo)體器件的工藝，該工藝包括外延沉積含硅化合物的步驟。這里，含硅化合物包括硅、硅鍺(SiGe)、碳化硅(SiC)、碳硅鍺(SiGeC)、其摻雜變體以及所述物質(zhì)組合的沉積層或者沉積膜。
可以在原子層外延(ALE)、化學(xué)汽相沉積(CVD)、原子層沉積(ALD)領(lǐng)域中公知的設(shè)備中實施本發(fā)明的工藝。這些設(shè)備使反應(yīng)源與經(jīng)過加熱并生長有硅化合物薄膜的襯底接觸?？梢栽诩s1毫托到約2300托的壓力范圍內(nèi)執(zhí)行本發(fā)明的工藝，優(yōu)選范圍為約0.1托到約200托之間?？捎糜诔练e含硅薄膜的硬件包括Epi Centurasystem、DSP IITM硅蝕刻機(jī)和Poly Gen系統(tǒng)，這些設(shè)備均可以從位于加利福尼亞Santa Clara的Applied Material公司購買得到。在授予Applied Material公司美國專利公開20030079686中公開了一種適合的ALD設(shè)備，其標(biāo)題為“Gas Delivery Apparatus and Methods for ALD(ALD的氣體分配裝置和方法)”，為了描述所述裝置將該公開的內(nèi)容在此因若作為參考。其他適合的設(shè)備包括現(xiàn)有技術(shù)中公知的分批、高溫爐。
下述的工藝實施例用硅鍺材料形成結(jié)構(gòu)。在第一實施例中，提供了一種在硅材料的蝕刻的部分形成硅鍺源/漏區(qū)域的方法。在第二實施例中，可以通過選擇性沉積硅鍺材料以形成源/漏區(qū)域輪廓從而形成諸如MOSFET結(jié)構(gòu)的集成結(jié)構(gòu)，并且，在沉積的硅鍺材料中注入摻雜劑以形成摻雜的源/漏區(qū)域。
圖1A-1E示出了一種形成如第二實施例所述的集成結(jié)構(gòu)的一個工藝的多個步驟。
圖1A示出了襯底100，該襯底包括一個半成品的p型金屬氧化物半導(dǎo)體器件(PMOS)。該PMOS具有p型溝道，即在該溝道中空穴負(fù)責(zé)導(dǎo)電。襯底100包括多個場隔離區(qū)域110(場隔離結(jié)構(gòu)110)，該場隔離區(qū)域用于隔離不同類型電導(dǎo)率的阱以及用于隔離相鄰的晶體管，場隔離區(qū)域110優(yōu)選地采用淺槽隔離(STI)區(qū)域，該淺槽隔離區(qū)域通過在襯底100上蝕刻出的一個槽然后用沉積的氧化物填充而形成，需要的話可以使用合適的諸如氮化物的隔離物代替氧化物。
襯底100包括具有第一電導(dǎo)率的n型區(qū)域120，該n型區(qū)域120形成于兩個隔離區(qū)域110之間。合適的電導(dǎo)率范圍為約1×1017atoms/cm3至1×1019atoms/cm3。該n型區(qū)域120可以由一個或者多個使用磷原子的注入工藝形成，作為可選的，也可以最后一次注入時，把砷原子注入到硅襯底100中。也可以通過其他的方法形成該n型區(qū)域120，該其他方法包括提供一個初始摻雜的襯底或者在原位置上沉積具有所需電導(dǎo)率的摻雜半導(dǎo)體材料。
在n型區(qū)域120的上表面形成柵極介質(zhì)層130，柵極介質(zhì)層130可以包括硅氧化物、氮化硅或者氧氮化硅層，該柵極介質(zhì)層130的沉積厚度為約5至100之間。通過在柵極介質(zhì)層130上沉積厚度介于約1000至約3500的多晶硅形成柵極140，然后用傳統(tǒng)公知的照相平版印刷技術(shù)構(gòu)圖該多晶硅?？蛇x地，該柵極140可以包括諸如金屬的另一導(dǎo)電材料。
對位于柵極兩側(cè)的n型區(qū)域120的暴露襯底表面諸如p型摻雜離子，同時對柵極140的上表面注入p型摻雜離子。該摻雜離子可以是硼離子或其他適合的p型離子。這些離子在n型區(qū)域120內(nèi)形成導(dǎo)電的p型摻雜區(qū)域170并在柵極140內(nèi)形成導(dǎo)電的p型摻雜區(qū)域175。p型摻雜區(qū)域170為結(jié)構(gòu)形成初始的源/漏區(qū)域，p型摻雜區(qū)域170具有不同于n型區(qū)域的p型電導(dǎo)率。
側(cè)壁墊片150可以沿柵極140的兩側(cè)側(cè)壁側(cè)面形成，所形成的側(cè)壁墊片厚度應(yīng)該滿足使柵極140與隨后沉積的材料之間電絕緣的要求，例如介于約50至約300之間。該側(cè)壁墊片150可以包括合適的絕緣材料，例如氮化硅、硅氧化物、氮氧化硅或者碳化硅，可以通過諸如化學(xué)汽相沉積的任何傳統(tǒng)公知的工藝沉積這些絕緣材料，然后進(jìn)行蝕刻以形成圖1A所示的形狀。
在柵極兩側(cè)的n型區(qū)域120的暴露的襯底面上以更高的注入能量注入諸如硼的其他或者第二的p型摻雜離子(同時注入到所述柵極140暴露的上表面中)。增加注入能量使得p型摻雜離子更深的注入到n型區(qū)域120中以產(chǎn)生第二p型摻雜導(dǎo)電區(qū)域160。側(cè)壁墊片150形成防止離子注入到其下部的n型區(qū)域120的掩模。第二p型摻雜導(dǎo)電區(qū)域160和p型摻雜區(qū)域170可以生成一個具有不同電導(dǎo)率的源/漏材料。在該p型摻雜區(qū)域170和這里隨后所述的區(qū)域160的內(nèi)邊緣之間限定溝道125，在該結(jié)構(gòu)中進(jìn)行離子遷移。
圖1B示出了蝕刻側(cè)壁墊片150以去掉至少部分側(cè)壁墊片從而形成縮小的側(cè)壁墊片155的過程?？蛇x擇地，可以去掉整個側(cè)壁墊片150，例如在源/漏延伸區(qū)域170延伸到柵極介質(zhì)130下方的實施例中。蝕刻側(cè)壁墊片還會產(chǎn)生縮小的摻雜多晶硅柵部分178?？蛇x地，在源/漏延伸區(qū)域170和p型摻雜區(qū)域175上沉積硬掩模(未示出)，以避免蝕刻側(cè)壁墊片150時產(chǎn)生材料損失。硬掩?？梢允怯糜谟惭谀?yīng)用中的任意材料，包括，如氧化硅或者氮化硅，可以通過各種工藝沉積該硬掩模，該工藝包括例如等離子增強(qiáng)型化學(xué)汽相沉積(PECVD)和低壓化學(xué)汽相沉積(LPCVD)。
然后蝕刻包括至少部分第二p型摻雜導(dǎo)電區(qū)域160和p型摻雜區(qū)域170的n型區(qū)域120以形成源/漏輪廓180，該源/漏輪廓180位于柵極140的兩側(cè)并和側(cè)壁墊片155相鄰，在蝕刻過程的一個實施例中，采用各向異性或者各向同性蝕刻區(qū)域120，如果采用各向異性蝕刻，則采用垂直蝕刻的方式蝕刻該區(qū)域，如果采用各向同性蝕刻，則采用水平或者橫向蝕刻以及垂直蝕刻的方式來蝕刻該區(qū)域。過量的水平蝕刻會產(chǎn)生延伸到墊片155下方的凹進(jìn)(未示出)。
各向異性蝕刻工藝可以形成圖1C中所示的基本垂直的側(cè)壁和底部輪廓?；蛘?，該輪廓可以包括凹面形狀或者其他的所需的結(jié)構(gòu)。在形成圖1C中所示的輪廓180后，可以保留部分第二p型摻雜導(dǎo)電區(qū)域160和p型摻雜區(qū)域170。輪廓180可以是任意必要的尺寸，例如約50至約1500之間的深度和介于隔離區(qū)域110到側(cè)壁墊片155外部的寬度。該蝕刻工藝還會去掉部分縮小的摻雜多晶硅柵部分178以形成殘留的摻雜的多晶硅柵部分179?？梢栽谥T如所述電極140和柵極部分178的結(jié)構(gòu)的部分上沉積硬掩模(未示出)以避免在蝕刻過程中的產(chǎn)生材料損失。
然后如圖1D所示，根據(jù)器件功能需要使用諸如硅鍺材料或者碳化硅的含硅材料填充源/漏輪廓180。第二p型摻雜導(dǎo)電區(qū)域160的殘留部分可以由沉積的材料吸收，在剩余的摻雜的多晶硅柵極部分179上也可以沉積硅鍺材料以完全形成多晶硅柵層177。設(shè)計輪廓180成使其向柵極介質(zhì)方向延伸，并且與圖1A中所示的離子注入的方法相比，可以延伸的更遠(yuǎn)，從而在溝道125更近的地方形成應(yīng)力誘導(dǎo)區(qū)域185。
通過一種無摻雜劑的過程沉積含硅材料，該含硅材料通常包括約1個原子百分?jǐn)?shù)至約30原子百分?jǐn)?shù)鍺濃度的硅鍺材料?？蛇x的，沉積的硅鍺材料可以進(jìn)一步包括摻雜劑，諸如硼，或者其他的形成源/漏所需的材料。在2003年10月10日提交的美國專利申請序列號為10/683,937和于2004年5月14日提交的美國專利申請序列號為10/845,984的共同待審美國專利中公布了用于沉積硅鍺材料和其他適合材料工藝的實施例，這里引入兩個申請權(quán)利要求以及公開內(nèi)容作為參考。硅鍺材料之所以可以用于PMOS應(yīng)用中，原因在于，硅鍺材料與純硅材料相比可以注入更多的硼，從而降低了結(jié)電阻率。此外，在襯底表面的硅鍺/硅化物層接觸面與硅/硅化物接觸面相比有更低的肖特基勢壘。
而且，與硅/硅接觸面相比，因為硅鍺的晶格常數(shù)大于硅的晶格常數(shù)，所以硅鍺在硅的上面的外延的生長增加了薄膜內(nèi)部壓應(yīng)力。壓應(yīng)力在側(cè)面尺寸方向上傳遞以在PMOS溝道中產(chǎn)生壓應(yīng)變，從而增加空穴的遷移率。對NMOS應(yīng)用，SiC可以用于凹進(jìn)區(qū)域以在溝道內(nèi)產(chǎn)生張應(yīng)力，因為SiC的晶格常數(shù)小于硅的晶格常數(shù)，張應(yīng)力傳輸?shù)綔系纼?nèi)部，從而增加了電子的遷移率。
在輪廓180的硅上以及在柵極部分179上選擇性沉積應(yīng)力誘導(dǎo)區(qū)域185的含硅材料。足量沉積含硅材料以填充輪廓180使其到達(dá)柵極介質(zhì)材料130的水平面，從而對于該應(yīng)力誘導(dǎo)區(qū)域185形成源/漏區(qū)域。含硅材料會提供新的p型摻雜源/漏區(qū)域，與由第二p型摻雜導(dǎo)電區(qū)域160和p型摻雜區(qū)域170形成的源/漏區(qū)域的之前源/漏區(qū)域相比，該新的p型摻雜源/漏區(qū)域具有不同的p型電導(dǎo)率。
可選的，通過本領(lǐng)域傳統(tǒng)公知的離子注入方法摻雜應(yīng)力誘導(dǎo)區(qū)域185中沉積的含硅材料。以摻雜劑濃度在約1×1018atoms/cm3至約2.5×1021atoms/cm3范圍內(nèi)的足量摻雜劑(例如，B，As或者P)離子注入所述含硅材料，優(yōu)選濃度為約2×1020atoms/cm3。
通常認(rèn)為由硅鍺材料構(gòu)成的結(jié)構(gòu)，不管該結(jié)構(gòu)是經(jīng)過摻雜的還是未經(jīng)過摻雜的，均可提高溝道125的應(yīng)力和應(yīng)變，從而增加了離子的遷移率并且改進(jìn)晶體管結(jié)構(gòu)的機(jī)能。通常認(rèn)為允許源/漏區(qū)域170填充大量的材料，并且在更接近溝道125的地方形成該源/漏區(qū)域，給溝道125提供了提高的應(yīng)力和應(yīng)變，從而改進(jìn)結(jié)構(gòu)性能。
圖1E示出了沉積附加的側(cè)壁墊片材料以形成增強(qiáng)的側(cè)壁墊片190，從而進(jìn)一步把柵極140和源/漏區(qū)域170隔離?？梢酝ㄟ^與所述側(cè)壁墊片150相同的材料和工藝沉積側(cè)壁墊片的附加的材料。可選地，可以在上述的離子注入工藝之前沉積側(cè)壁墊片190，側(cè)壁墊片在這里描述的后續(xù)工藝中通常需要暴露大部分的含硅材料。
然后對該襯底進(jìn)行附加處理，諸如退火、覆蓋層，和/或在第一實施中進(jìn)行了描述的硅化工藝。
圖1F和1G示出了一種晶體管的替代實施例，在晶體管中過量沉積硅鍺材料以在柵極介質(zhì)材料130的水平面上方形成一個突出部或延伸部187，該突出部或延伸部187被稱為一個“凸起”的源/漏區(qū)域。通常認(rèn)為該凸起的源/漏延伸部187可以增加壓應(yīng)力和溝道應(yīng)變，使空穴具有更好的遷移率，從而改進(jìn)了設(shè)備的性能。凸起的源/漏延伸部187可以位于柵極介質(zhì)材料130上方約20納米到約60納米之間。圖1G示出沉積附加的側(cè)壁墊片材料以形成增強(qiáng)的側(cè)壁墊片190，從而進(jìn)一步把柵極140和源/漏區(qū)域170隔離的情況。
圖1G進(jìn)一步示出諸如鎳硅化物成型的硅化過程，其用于在應(yīng)力誘導(dǎo)區(qū)域185的源/漏區(qū)域的沉積的含硅材料上形成低電阻硅化物197。硅化物成型工藝可以是本領(lǐng)域通常公知的技術(shù)，如鈷氮化物和鈦氮化物沉積并退火以形成鈷氮化物。也可以采用其他的材料，如用于鎳硅化物的鎳和其他適于硅化物形成的金屬形成這里的硅化物197。可以根據(jù)需要執(zhí)行附加處理，諸如在離子注入以后執(zhí)行的退火工藝或在柵極140(以及可選的硅化物)和區(qū)域185(和硅化物197)的源/漏區(qū)域上部執(zhí)行覆蓋層工藝(未示出)。
圖2A至2E示出形成具有源/漏延伸區(qū)域的集成結(jié)構(gòu)的工藝實施例步驟。圖2A示出了包括半成品的p型金屬氧化物半導(dǎo)體器件(PMOS)的襯底200。襯底200包括多個用于隔離不同電導(dǎo)率類型的阱和隔離相鄰的晶體管的場隔離區(qū)域210。場隔離區(qū)域210優(yōu)選為淺槽隔離區(qū)域(STI)，該淺槽隔離區(qū)域通過在襯底200上蝕刻出一個槽，然后用沉積氧化物填充該槽而形成，如果需要的話，可以使用除氧化物以外的絕緣材料，如氮化物。
襯底200包括位于隔離區(qū)域210之間具有第一電導(dǎo)率的n型區(qū)域220。適合的電導(dǎo)率介于約1×1017atoms/cm3至約1×1019atoms/cm3之間。n型區(qū)域220可以通過一個或者多個采用磷原子的注入工藝形成，可選的，最后對硅襯底200注入砷原子。也可以通過其他的方法形成n型區(qū)域220，包括提供一個初始摻雜的襯底，或者沉積在原位置摻雜的半導(dǎo)體材料，其中，該半導(dǎo)體材料具有所需的電導(dǎo)率。
在n型區(qū)域220的上表面上形成柵極介質(zhì)層230。柵極介質(zhì)層230可以包括諸如硅氧化物、氮化硅，或者氮氧化硅層，所述材料層的沉積成厚度介于約5到約200之間。在該柵極介質(zhì)層230上形成柵極240，例如沉積厚度介于約1000至約3500之間的多晶硅，然后采用通常公知的照相平板印刷技術(shù)構(gòu)圖?？蛇x地，該柵極240可以包括諸如金屬的其他導(dǎo)電性材料。
可以沿柵極240的兩側(cè)側(cè)壁側(cè)面形成側(cè)壁墊片205。所形成的側(cè)壁墊片厚度為約50至約300之間，或者使柵極240和隨后沉積的材料電隔離所必需的其它任意厚度。側(cè)壁墊片可以包括適合的絕緣材料，諸如氮化硅、氧化硅、氮氧化硅或者碳化硅，通過諸如化學(xué)氣象沉積的任意通常公知的技術(shù)沉積所述絕緣材料，對其進(jìn)行蝕刻以形成圖2A所示的形狀。
然后對n型區(qū)域220進(jìn)行蝕刻以形成位于所述柵極240兩側(cè)并與側(cè)壁墊片250相鄰的源/漏輪廓255。源/漏輪廓255進(jìn)一步限定在該結(jié)構(gòu)進(jìn)行離子遷移溝道225。在蝕刻過程的一個實施例中，各項同性地對區(qū)域220進(jìn)行蝕刻從而將該區(qū)域在垂直方向、水平方向或者橫向蝕刻為區(qū)域220。如圖2B所示，充分的水平蝕刻可以產(chǎn)生在柵極介質(zhì)層230下方延伸的凹進(jìn)257。蝕刻工藝可以包括如圖2B所示的垂直側(cè)壁和底部輪廓，并作可選地，可以包括一個凹面或者其他需要的結(jié)構(gòu)。輪廓255可以是任意的所需尺寸，例如其具有介于約50至約1500之間深度，并具從隔離結(jié)構(gòu)210到柵極介質(zhì)層230之間的寬度，并且根據(jù)需要可低于該寬度。
如圖2C所示，然后根據(jù)器件功能的需要采用含硅材料260填充源/漏輪廓255，該含硅材料諸如硅鍺材料或者碳化硅，可以通過一種無摻雜劑的工藝沉積含硅材料，該含硅材料通常包括鍺濃度為約1個原子百分?jǐn)?shù)至約30原子百分?jǐn)?shù)之間的硅鍺材料(SiGe)。在2003年10月10日提交的美國專利申請序列號為10/683,937和于2004年5月14日提交的美國專利申請序列號為10/845,984的共同待審美國專利中公布了用于沉積硅鍺材料和其他適合材料工藝的實施例，這里引入兩個申請權(quán)利要求以及公開內(nèi)容作為參考。
在諸如輪廓255內(nèi)的硅上選擇性的沉積含硅材料260并在柵極240的蝕刻部分上選擇性的沉積含硅材料260。沉積足量的含硅材料260以填充輪廓255，并且可選地，過量沉積以形成高于柵極介質(zhì)層230水平面的突出部275，這里稱為“突起的”源/漏區(qū)域。同時沉積含硅材料260以填充在柵極介質(zhì)層以下延伸的凹進(jìn)257以形成延伸部265。
可選地，通過本領(lǐng)域通常公知的離子注入工藝摻雜沉積的含硅材料260以形成源/漏區(qū)域270。含硅材料260可以用足量的摻雜劑(B，As或者P)以介于約1×1018atoms/cm3至約2.5×1021atoms/cm3之間的摻雜劑濃度進(jìn)行離子注入，優(yōu)選濃度為約2×1020atoms/cm3。
圖2D示出了沉積第二組側(cè)壁墊片280以進(jìn)一步使柵極240和源/漏區(qū)域270隔離的情況?？梢酝ㄟ^采用和用于沉積側(cè)壁墊片250相同的方法和材料沉積第二組側(cè)壁墊片。在圖2D所示的實施例，在沉積側(cè)壁墊片280之前已經(jīng)蝕刻了該源/漏區(qū)域從而為柵極240提供充分隔離。本發(fā)明也可以考慮在不進(jìn)行諸如蝕刻源/漏區(qū)域270的任何處理的情況下沉積所述側(cè)壁墊片280?？蛇x地，可以在上述的離子注入工藝之前沉積該側(cè)壁墊片280。側(cè)壁墊片通常在后續(xù)的工藝中暴露主要的含硅材料部分。
如果第一實施中所述，通常認(rèn)為采用硅鍺材料(或者用于NMOS的碳化合硅材料)，不管是經(jīng)過摻雜的還是未經(jīng)過摻雜的，均可以在溝道225處提供增加的應(yīng)力和應(yīng)變，以提高離子遷移率并改進(jìn)晶體管結(jié)構(gòu)功能性。一般認(rèn)為使用未經(jīng)摻雜的硅鍺材料會使得形成窄擴(kuò)展結(jié)的需求和產(chǎn)生應(yīng)變的需求分離。因此，進(jìn)一步認(rèn)為未摻雜的硅鍺材料允許更深的源/漏區(qū)域270。這個理解使得源/漏區(qū)域270的成型過程具有更大的靈活性，同時允許加深為溝道提供增強(qiáng)應(yīng)力的區(qū)域。這種理解進(jìn)一步允許在用于形成結(jié)的注入和退火的工藝中，硅鍺區(qū)域不必考慮應(yīng)力的松弛來優(yōu)化應(yīng)力。此外，一般認(rèn)為使用突起的和/或延伸的源/漏區(qū)域可以進(jìn)一步增加結(jié)構(gòu)的壓應(yīng)力和壓應(yīng)變。
圖2E示出了用于在源/漏區(qū)域270的沉積的含硅材料上形成低電阻的硅化物290的硅化工藝。硅化物290的形成過程可以是本領(lǐng)域通常公知的技術(shù)，諸如沉積鈷和氮化鈦并退火從而形成鈷硅化物。其他的材料，如鎳硅化物的鎳，以及其他的適合于硅化成型的金屬，都可以用于形成硅化物290?？梢愿鶕?jù)需要執(zhí)行附加工藝，諸如在柵極240(和硅化物290)和源/漏區(qū)域270(和硅化物290)上進(jìn)行的離子注入或覆蓋層(未示出)之后的退火工藝。
上述主要對本發(fā)明的實施例進(jìn)行了描述，在不脫離本發(fā)明基本保護(hù)范圍的情況下可以設(shè)計本發(fā)明的其他以及另外的實施例，本發(fā)明的范圍由下述的權(quán)利要求確定。
權(quán)利要求
1.一種處理襯底的方法，包括在具有第一電導(dǎo)率的襯底上形成柵極介質(zhì)；在所述柵極介質(zhì)上形成柵極；在襯底的表面注入第一摻雜劑以在所述電極的兩側(cè)形成具有第二電導(dǎo)率的源/漏區(qū)域，所述源/漏區(qū)域具有垂直部分和水平部分；沿所述柵極兩側(cè)相對的側(cè)壁側(cè)面形成一對側(cè)壁墊片，其中第一對側(cè)壁墊片覆蓋源/漏區(qū)域的第一垂直部分；注入第一摻雜劑以增加源/漏區(qū)域的水平部分；去除第一側(cè)壁墊片的一部分以暴露源/漏區(qū)域的更大垂直部分；蝕刻位于所述電極兩側(cè)源/漏區(qū)域內(nèi)的一對特征輪廓，所述蝕刻過程去除了至少部分所述源/漏區(qū)域；在所述特征輪廓中選擇性沉積硅鍺材料以形成硅鍺源/漏區(qū)域；以及在所述的一對側(cè)壁墊片上沉積側(cè)壁材料以覆蓋所述硅鍺源/漏區(qū)域的第一垂直部分。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括在沉積的硅鍺材料中注入第二摻雜劑以形成具有第三電導(dǎo)率的硅鍺源/漏區(qū)域。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一和第二摻雜劑選自硼、砷、磷及其組合。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一電導(dǎo)率包括n型電導(dǎo)率，所述第二和第三電導(dǎo)率包括p型電導(dǎo)率。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一電導(dǎo)率包括p型電導(dǎo)率，所述第二和第三電導(dǎo)率包括n型電導(dǎo)率。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括部分暴露的硅鍺材料的金屬硅化物。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述金屬的金屬硅化包括鎳硅化物。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，在每次注入摻雜劑后進(jìn)一步對所述襯底進(jìn)行退火。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，沉積硅鍺材料包括沉積硅鍺材料使其厚度高于所述柵極。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述輪廓包括凹面形狀的輪廓。
11.一種用于處理襯底的方法，包括在具有第一電導(dǎo)率的襯底上形成柵極介質(zhì)；在所述柵極介質(zhì)上形成柵極；沿所述柵極兩側(cè)相對側(cè)壁的側(cè)面形成一對側(cè)壁墊片；在所述電極的兩側(cè)蝕刻一對源/漏區(qū)域輪廓；在所述源/漏區(qū)域輪廓中選擇性沉積硅鍺材料；以及在沉積的硅鍺材料中注入摻雜劑以形成具有第二電導(dǎo)率的源/漏區(qū)域。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，進(jìn)一步包括鄰近第一對側(cè)壁墊片形成第二對側(cè)壁墊片，所述第二對側(cè)壁墊片暴露硅鍺材料的主要部分。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，進(jìn)一步包括部分所述暴露的硅鍺材料的金屬硅化物。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于，在形成第二對側(cè)壁墊片之前注入摻雜劑。
15.根據(jù)權(quán)利要求11所述的方法，其特征在于，進(jìn)一步在注入所述摻雜劑之后對襯底進(jìn)行退火。
16.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述源/漏區(qū)域輪廓在柵極下方延伸。
17.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述沉積硅鍺材料包括沉積所述硅鍺材料使其厚度高于柵極。
18.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述源/漏區(qū)域輪廓包括凹面形狀輪廓。
19.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述第一電導(dǎo)率包括n型電導(dǎo)率，第二電導(dǎo)率包括一個p型電導(dǎo)率。
20.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述第一電導(dǎo)率包括p型電導(dǎo)率，第二電導(dǎo)率包括n型電導(dǎo)率。
全文摘要
本發(fā)明提供了一種用于在襯底上形成半導(dǎo)體器件的過程中沉積半導(dǎo)體材料的方法，該半導(dǎo)體器件諸如金屬氧化物晶體管。在一個實施例中，本發(fā)明主要提供了一種處理襯底的方法，包括在具有第一電導(dǎo)率的襯底上形成柵極介質(zhì)，在柵極介質(zhì)上形成柵極，沿柵極兩側(cè)的側(cè)壁側(cè)面形成第一對側(cè)壁墊片，蝕刻位于該電極兩側(cè)的一對源/漏區(qū)域輪廓，在該源/漏區(qū)域輪廓中選擇性沉積硅鍺材料以形成硅鍺源/漏區(qū)域，并在沉積的硅鍺材料中注入摻雜劑以形成具有第二電導(dǎo)率的源/漏區(qū)域。
文檔編號H01L21/02GK101032009SQ200580005832
公開日2007年9月5日 申請日期2005年6月2日 優(yōu)先權(quán)日2004年6月24日
發(fā)明者法藍(lán)·努里, 洛里·D·華盛頓, 維克托·莫羅茨 申請人:應(yīng)用材料股份有限公司