專利名稱：一種ⅲ－ⅴ族化合物半導體p型歐姆電極的制作方法
技術領域：
本實用新型涉及一種半導體器件的金屬電極結構，尤其涉及一種III-V族化合物半導體P型歐姆電極。
背景技術：
在目前，光電二極管、激光二極管和發(fā)光二極管的半導體工藝中，在半導體襯底上制作P型電極是一項必不可少、非常關鍵的工藝，其作用就是通過金屬電極實現(xiàn)半導體器件內部與外部的互聯(lián)。但是，電極制作會產(chǎn)生歐姆電阻，歐姆電阻是半導體器件串聯(lián)電阻的一部分。歐姆電阻大，反映出來的正向壓降就越大。根據(jù)頻率計算公式，串聯(lián)電阻越小，頻率響應就越高。相反，如果串聯(lián)電阻很大，就會大大降低芯片的性能。例如，對PD光電探測器來講，最直接的表現(xiàn)就是帶寬低、高頻掉，同時易出現(xiàn)飽和現(xiàn)象，做成器件后，如果與TIA匹配不好，還會出現(xiàn)中間誤碼等很多問題。因此，在電極制作過程中，有效的降低歐姆電阻是一項至關重要的技術。歐姆電阻的降低大大改善了電極的熱穩(wěn)定性，也提高了器件的穩(wěn)定性。
目前，公知的蒸發(fā)Zn-Au的方法是蒸發(fā)源為一定比例的Zn-Au合金(一般用20％Zn-80％Au)，蒸發(fā)完后光刻電極圖形，然后在Zn-Au合金圖形的表面蒸發(fā)Cr/Au。這樣做的缺點是1、固定組分的Zn-Au合金蒸發(fā)到芯片表面后，這個組分往往會發(fā)生改變；
2、盡管在以后的高溫合金時，鋅的擴散速率比金的快很多，但如果在后面的合金工序中合金時間太長，可能造成n型的金擴散進入P型區(qū)，造成芯片失效；3、做完Zn-Au合金的襯底在光刻工藝進行腐蝕時，由于Zn-Au合金的腐蝕難度較大，不好把握，極容易造成鉆蝕或者過腐等現(xiàn)象，嚴重的會破壞PN結，產(chǎn)生表面溝道漏電，使暗電流變大；4、蒸發(fā)后的Zn-Au合金比較疏松，Zn-Au電極的粘附性很差，如果在其表面直接蒸發(fā)Cr/Au電極，金屬電極的可靠性將大大降低，甚至連最基本的1.8g的拉力測試都很難通過。
為了克服上述合金電極的缺點，如圖1所示的日本專利，公開了一種金屬歐姆電極，專利公開號11-220119，其金屬電極20包括自InP化合物半導體襯底10表面向上第一層難熔金屬鈀(Pd)膜21、第二層鋅(Zn)膜22和第三層難熔金屬鈀(Pd)膜23。由于該歐姆電極直接在半導體襯底表面鍍膜，難熔金屬鈀與晶片粘附性差，電極容易脫離，可靠性差，工藝復雜，成本高。

發(fā)明內容
本實用新型提供一種可靠性好，歐姆電阻小，制作方法簡單的III-V族化合物半導體P型歐姆電極。
為實現(xiàn)以上發(fā)明目的，本實用新型提供一種III-V族化合物半導體P型歐姆電極，自半導體襯底依次向上包括第一層半導體表面鋅合金層；第四層鉻膜；第五層金膜。
所述第一層鋅合金層與第四層鉻膜之間還可以包括第二層鋅膜和第三層金膜。
所述第四層鉻膜和第五層金膜的厚度分別為200～1000和大于1500以上。
所述第二層鋅膜和第三層金膜的厚度分別為300～5000、大于500。
本實用新型的III-V族化合物半導體P型歐姆電極，由于位于半導體襯底表面設有金屬Zn的重摻雜層鋅合金層，這樣既可以提高金屬電極的可靠性，又可以減小歐姆電阻，從而能有效地降低芯片的正向壓降。在制作時，工藝簡單，成本低。


圖1表示現(xiàn)有技術III-V族化合物半導體P型歐姆電極結構示意圖。
圖2表示本實用新型III-V族化合物半導體P型歐姆電極的一種剖面結構示意圖。
圖3表示本實用新型III-V族化合物半導體P型歐姆電極的另一種剖面結構示意圖。
具體實施方式
以下結合附圖詳細描述本實用新型最佳實施例。
如圖2所示的III-V族化合物半導體P型歐姆電極，自半導體襯底1依次向上包括位于半導體表面形成有重摻雜層，即第一層鋅合金層6，；第二層鋅膜4，其膜厚300～5000；第三層金膜5，其膜厚大于500；第四層鉻膜7，其膜厚200～1000；第五層金膜(8)，其膜厚大于1500以上。由于該結構的金屬電極的實際制作工藝為在半導體補底表面先蒸(濺)鍍第二層鋅膜4和第三層金膜5后，進行合金處理，使第二層的鋅膜在半導體表面重摻雜形成第一層鋅合金層6，之后需再去除鈍化膜表面的第二層鋅膜4和第三層金膜5，再蒸(濺)鍍第四層鉻膜7和第五層金膜8。在此工藝的制作過程中，位于電極孔中的第二層鋅膜4和第三層金膜5保留與否對電極的性能不產(chǎn)生影響。若去除第二層鋅膜4和第三層金膜5后，制作的III-V族化合物半導體P型歐姆電極如圖3所示。
第四層鉻膜——Cr層可以由Pt，Mo，W替換。
權利要求1.一種III-V族化合物半導體P型歐姆電極，其特征在于，自半導體襯底(1)依次向上包括第一層半導體表面鋅合金層(6)；第四層鉻膜(7)；第五層金膜(8)。
2.根據(jù)權利要求1所述的III-V族化合物半導體P型歐姆電極，其特征在于，所述第一層鋅合金層(6)與第四層鉻膜(7)之間還包括第二層鋅膜(4)和第三層金膜(5)。
3.根據(jù)權利要求1所述的III-V族化合物半導體P型歐姆電極，其特征在于，所述第四層鉻膜(7)和第五層金膜(8)的厚度分別為200～1000和大于1500以上。
專利摘要本實用新型提供一種III－V族化合物半導體P型歐姆電極，其特征在于，自半導體襯底(1)依次向上包括第一層半導體表面鋅合金層(6)；第二層鋅膜(4)；第三層金膜(5)；第四層鉻膜(7)；第五層金膜(8)。由于位于半導體襯底表面設有金屬Zn的重摻雜層鋅合金層(6)，這樣既可以提高金屬電極的可靠性，又可減小歐姆電阻，從而能有效地降低芯片的正向壓降。在制作時，工藝簡單，成本低。
文檔編號H01L29/45GK2847534SQ200520065938
公開日2006年12月13日 申請日期2005年10月15日 優(yōu)先權日2005年10月15日
發(fā)明者王國棟, 曹均凱, 謝春梅 申請人:深圳飛通光電子技術有限公司