專利名稱：半導(dǎo)體芯片的堆疊構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型為一種半導(dǎo)體芯片的堆疊構(gòu)造，特別指一種制造上更為便利及有效降低堆疊的尺寸。
背景技術(shù)：
在科技的領(lǐng)域，各項(xiàng)科技產(chǎn)品皆以輕、薄、短小為其訴求，因此，對于集成電路的體積越小越理想，更可符合產(chǎn)品的需求。而以往集成電路即使體積再小，亦只能并列式地電連接于電路板上，而在有限的電路板面積上，并無法將集成電路的容置數(shù)量有效地提升，是以，欲使產(chǎn)品達(dá)到更為輕、薄、短小的訴求，將有其困難之處。
因此，將若干個(gè)集成電路予以疊合使用，可達(dá)到輕、薄、短小的訴求，然而，若干個(gè)集成電路疊合時(shí)，上層集成電路將會(huì)壓到下層集成電路的導(dǎo)線，以致將影響到下層集成電路的信號(hào)傳遞。
是以，現(xiàn)有的一種集成電路堆疊構(gòu)造，請參閱圖1，其包括有一基板10、一下層芯片12、一上層芯片14、多個(gè)導(dǎo)線16及一隔離層18。下層芯片12設(shè)于基板10上，上層芯片14由隔離層18疊合于下層芯片12上方，使下層芯片12與上層芯片14形成一適當(dāng)?shù)拈g距20，如是，多個(gè)導(dǎo)線16即可電連接于下層芯片12邊緣，使上層芯片14疊合于下層芯片12上時(shí)，不致于壓損多個(gè)導(dǎo)線16。
然而，此種結(jié)構(gòu)在制造上必須先制作隔離層18，再將其粘著于下層芯片12上，而后再將上層芯片14粘著于隔離層18上，是以，其制造程序較為復(fù)雜，生產(chǎn)成本較高，且封裝體積亦較大。

發(fā)明內(nèi)容
本實(shí)用新型的主要目的，在于提供一種半導(dǎo)體芯片的堆疊構(gòu)造，其具有制造便利的功效，以達(dá)到降低生產(chǎn)成本的目的。
本實(shí)用新型的另一目的，在于提供一種半導(dǎo)體芯片的堆疊構(gòu)造，其具有縮小體積的功效，以達(dá)到輕薄短小的目的。
本實(shí)用新型半導(dǎo)體芯片的堆疊構(gòu)造包括有一基板，其設(shè)有一上表面及一下表面，該下表面形成有多個(gè)第一電極；一凸緣層為一框型結(jié)構(gòu)，疊合于該基板的上表面，而與該基板形成有一凹槽，該凸緣層設(shè)有多個(gè)第二電極及多個(gè)第三電極；一下層芯片，其設(shè)置于該基板的上表面上，并位于該凹槽內(nèi)；多條第一導(dǎo)線由凸緣層上的第一電極打線至該下層芯片上；多個(gè)隔絕元件設(shè)置于該下層芯片上；一上層芯片設(shè)置于該下層芯片上方，被該多個(gè)隔絕元件支撐?。欢鄺l第二導(dǎo)線由該上層芯片打線至該凸緣層的第三電極上；及一封膠層用以將該上層芯片及該下層芯片包覆住。使得半導(dǎo)體芯片的制造更為便利并有效降低堆疊的尺寸。


圖1為現(xiàn)有半導(dǎo)體芯片的堆疊構(gòu)造的剖視圖。
圖2為本實(shí)用新型半導(dǎo)體芯片的堆疊構(gòu)造的剖視圖。
圖號(hào)說明現(xiàn)有圖號(hào)基板 10下層芯片 12上層芯片 14導(dǎo)線 16隔離層 18間距 20本實(shí)用新型圖號(hào)基板 30凸緣層 32下層芯片 34第一導(dǎo)線 36隔絕元件 38上層芯片 40
第二導(dǎo)線 42封膠層 44上表面 46下表面 48第一電極 50凹槽 52第二電極 54第三電極 5具體實(shí)施方式
請參閱圖2，為本實(shí)用新型的半導(dǎo)體芯片的堆疊構(gòu)造，其包括有一基板30、一凸緣層32、一下層芯片34、多條第一導(dǎo)線36、多個(gè)隔絕元件38、一上層芯片40、多條第二導(dǎo)線42及一封膠層44其中基板30設(shè)有一上表面46及一下表面48，下表面48形成有多個(gè)第一電極50。
凸緣層32為一框型結(jié)構(gòu)，疊合于基板30的上表面46上，而與基板30形成有一凹槽52，凸緣層32上方設(shè)有多個(gè)第二電極54及多個(gè)第三電極56。
下層芯片34設(shè)置于基板30的上表面46上，并位于凹槽52內(nèi)。
多條第一導(dǎo)線36由凸緣層32上的第一電極50打線至下層芯片34上，是以，第一導(dǎo)線36與下層片34接觸之處，可得到較小的線弧。
多個(gè)隔絕元件38在本實(shí)施例中為金球，其設(shè)置于下層芯片34的周邊。
上層芯片40設(shè)置于下層芯片34上方，被多個(gè)隔絕元件38支撐住。
多條第二導(dǎo)線42由上層芯片40打線至凸緣層32的第三電極上56上。
封膠層44用以將上層芯片40及下層芯片34包覆住。
本實(shí)用新型半導(dǎo)體芯片的堆疊構(gòu)造的制造方法，請參閱圖2，首先提供一基板30，其設(shè)有一上表面46及一下表面48，下表面48形成有多個(gè)第一電極50。
提供一凸緣層32，其為一框型結(jié)構(gòu)，疊合于基板30的上表面46上，而與基板30形成有一凹槽52，凸緣層32上方設(shè)有多個(gè)第二電極54及多個(gè)第三電極56。
提供一下層芯片34，其設(shè)置于基板30的上表面46上，并位于凹槽52內(nèi)。
提供多條第一導(dǎo)線36，其由凸緣層32上的第一電極50打線至下層芯片34上，是以，第一導(dǎo)線36與下層片34接觸之處，可得到較小的線弧。
提供多個(gè)隔絕元件38，在本實(shí)施例中為金球，其設(shè)置于下層芯片34的周邊。
提供一上層芯片40，設(shè)置于下層芯片34上方，被多個(gè)隔絕元件38支撐住。
提供多條第二導(dǎo)線42，其由上層芯片40打線至凸緣層32的第三電極上56上。及是以，本實(shí)用新型將多條第一導(dǎo)線36由凸緣層32的第一電極50打線至下層芯片34，因此，位于下層芯片34位置的導(dǎo)線36可得到較小的線弧，使得封裝體積可有效的縮小。再者。本實(shí)用新型以隔絕元件38取代傳統(tǒng)的間隔器，亦可有效降低封裝的尺寸。另，將第一導(dǎo)線36及第二導(dǎo)線42打線于凸緣層32上，可降低導(dǎo)線的長度，使其制造上較便利，亦可提高封裝的良率。
在較佳實(shí)施例的詳細(xì)說明中所提出的具體實(shí)施例僅為了易于說明本實(shí)用新型的技術(shù)內(nèi)容，并非將本實(shí)用新型狹義地限制于實(shí)施例，凡依本實(shí)用新型的精神及以下申請專利范圍的情況所作種種變化實(shí)施均屬本創(chuàng)作的范圍。
權(quán)利要求1.一種半導(dǎo)體芯片的堆疊構(gòu)造，其特征在于，包括有一基板，其設(shè)有一上表面及一下表面，該下表面形成有多個(gè)第一電極；一凸緣層，其為一框型結(jié)構(gòu)，疊合于該基板的上表面，而與該基板形成有一凹槽，該凸緣層設(shè)有多個(gè)第二電極及多個(gè)第三電極；一下層芯片，其設(shè)置于該基板的上表面上，并位于該凹槽內(nèi)；多條第一導(dǎo)線，其由凸緣層上的第一電極打線至該下層芯片上；多個(gè)隔絕元件，其設(shè)置于該下層芯片上；一上層芯片，其設(shè)置于該下層芯片上方，被該多個(gè)隔絕元件支撐??；多條第二導(dǎo)線，其由該上層芯片打線至該凸緣層的第三電極上；及一封膠層，將該上層芯片及該下層芯片包覆住。
2.如權(quán)利要求1所述的半導(dǎo)體芯片的堆疊構(gòu)造，其特征在于，該多個(gè)隔絕元件為金球。
專利摘要本實(shí)用新型為半導(dǎo)體芯片的堆疊構(gòu)造，包括有一基板，其設(shè)有一上表面及一下表面，該下表面形成有多個(gè)第一電極。一凸緣層為一框型結(jié)構(gòu)，疊合于該基板的上表面，而與該基板形成有一凹槽，該凸緣層設(shè)有多個(gè)第二電極及多個(gè)第三電極。一下層芯片，其設(shè)置于該基板的上表面上，并位于該凹槽內(nèi)。多條第一導(dǎo)線由凸緣層上的第一電極打線至該下層芯片上。多個(gè)隔絕元件設(shè)置于該下層芯片上。一上層芯片設(shè)置于該下層芯片上方，被該多個(gè)隔絕元件支撐住。多條第二導(dǎo)線由該上層芯片打線至該凸緣層的第三電極上。一封膠層用以將該上層芯片及該下層芯片包覆住。
文檔編號(hào)H01L23/28GK2785140SQ20052000004
公開日2006年5月31日 申請日期2005年1月6日 優(yōu)先權(quán)日2005年1月6日
發(fā)明者辛宗憲, 黃以碧 申請人:勝開科技股份有限公司