專利名稱：封裝體及封裝體模塊的制作方法
技術(shù)領(lǐng)域：
隨著科技進(jìn)步，對封裝體與封裝體模塊的功能與尺寸限制的要求也相對提高，由此可見，封裝體與封裝體模塊在尺寸體積要求輕薄短小的情況下，隨著傳輸訊號(hào)的增加，其內(nèi)部線路與接合墊的設(shè)計(jì)，不但要避免線路間彼此電性干擾的問題，更要求具有配置容易、布線簡單的功能。
一般來說，封裝體具有一芯片設(shè)置于一承載器，芯片與承載器的電性連結(jié)大致三種方式。第一種為絲焊或引線鍵合(wire bonding)，利用多個(gè)金線將芯片與承載器電性連接，然而，金線本身容易造成阻抗不匹配的問題，且封裝時(shí)金線間的距離不易控制，造成干擾甚至短路而影響封裝體的性能。第二種為覆晶封裝或倒裝片封裝(flip chippackage)，于多個(gè)芯片墊上分別設(shè)置凸塊(solder bump)，再通過凸塊與承載器機(jī)械及電性連結(jié)，但回焊凸塊與芯片封裝的過程，容易造成熱應(yīng)力與芯片毀損的問題。第三種為引腳插入型(pin through hole，PTH)，于芯片周緣或底面設(shè)置多個(gè)針狀或薄板狀的金屬引腳，而承載器具有多個(gè)對應(yīng)設(shè)置的插入腳座(socket)或?qū)щ娍?via)，用以供芯片的各引腳焊接固定，惟封裝體尺寸不易微小化。
因此，本發(fā)明提供一種封裝體及封裝體模塊，其具有傳輸路徑較短、電性較佳、布線簡單與工藝容易的優(yōu)點(diǎn)，以解決上述問題。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的為提供一種封裝體及封裝體模塊，其具有傳輸路徑較短、電性較佳、布線簡單與工藝容易的優(yōu)點(diǎn)。
緣是，為達(dá)上述目的，依據(jù)本發(fā)明的一種封裝體包含一承載器、一第一芯片、一第一介電層以及至少一第一導(dǎo)通結(jié)構(gòu)。其中，承載器具有一第一表面與一第二表面，第二表面設(shè)置至少一第一接合墊或焊盤；第一芯片設(shè)置第一表面上；第一介電層設(shè)置于第一表面，并包覆第一芯片；第一導(dǎo)通結(jié)構(gòu)位于第一介電層之中及沿著第一芯片周緣設(shè)置，以將第一芯片與第一接合墊電性連結(jié)。
為達(dá)上述目的，依據(jù)本發(fā)明的一種封裝體模塊具有多個(gè)封裝體，其中之一封裝體包含一承載器、一第一芯片、一第一介電層以及至少一第一導(dǎo)通結(jié)構(gòu)；承載器具有一第一表面與一第二表面，第二表面設(shè)置至少一第一接合墊；第一芯片設(shè)置于第一表面上；第一介電層設(shè)置于第一表面，并包覆第一芯片；第一導(dǎo)通結(jié)構(gòu)位于第一介電層之中及沿著第一芯片周緣設(shè)置，以將第一芯片與第一接合墊電性連結(jié)。該封裝體更包含至少一第二接合墊配置于第一介電層上且電性連結(jié)至第一導(dǎo)通結(jié)構(gòu)。該封裝體的第二接合墊更經(jīng)由一焊球或一凸塊連接至另一封裝體的第一接合墊。
承上所述，本發(fā)明的一種封裝體及封裝體模塊，由于第一導(dǎo)通結(jié)構(gòu)位于第一芯片周緣的較短傳輸路徑設(shè)計(jì)，使得第一芯片可直接通過第一導(dǎo)通結(jié)構(gòu)與承載器、另一芯片、另一封裝體或一線路板電性連結(jié)，與習(xí)用結(jié)構(gòu)相較，本發(fā)明具有較佳的電性導(dǎo)通路徑，提高封裝彈性，使得布線容易，而有利于封裝體與封裝體模塊的生產(chǎn)制造。


圖1a與1b為本發(fā)明的一種封裝體的示意圖；圖2為本發(fā)明的一種封裝體與另一芯片電性連結(jié)的示意圖；圖3為本發(fā)明的一種封裝體與另一封裝體電性連結(jié)的示意圖；圖4為本發(fā)明的另一種封裝體的示意圖；圖5為本發(fā)明的又一種封裝體的示意圖；圖6為本發(fā)明的一種封裝體的制作流程圖；圖7為本發(fā)明的一種封裝體模塊的示意圖；以及圖8為本發(fā)明的另一種封裝體模塊的示意圖。
組件符號(hào)說明1封裝體2封裝體3封裝體4封裝體模塊5封裝體模塊11承載器111第一表面112第二表面113第一接合墊114內(nèi)部線路12第一芯片13第一介電層14第一導(dǎo)通結(jié)構(gòu)15第二接合墊16保護(hù)層17第二介電層18a第二導(dǎo)通結(jié)構(gòu)18b第二導(dǎo)通結(jié)構(gòu)19第二芯片12a芯片12b封裝體20焊球具體實(shí)施方式
以下將參照相關(guān)圖式，說明依據(jù)本發(fā)明較佳實(shí)施例的一種封裝體及其制作方法，及一封裝體模塊。
請參閱圖1a與1b，本發(fā)明的一種封裝體1包含一承載器11、一第一芯片12、一第一介電層13以及至少一第一導(dǎo)通結(jié)構(gòu)14。
承載器11具有一第一表面111與一第二表面112，第二表面112設(shè)置至少一第一接合墊113。本實(shí)施例中，承載器11可為一基板，其材質(zhì)可為有機(jī)材質(zhì)、無機(jī)材質(zhì)或陶瓷材質(zhì)，且承載器11內(nèi)部具有一內(nèi)部線路114。當(dāng)然，承載器11也可為一空白基板，且具有多個(gè)通孔，各通孔內(nèi)填入一導(dǎo)電材質(zhì)而形成內(nèi)部線路114。另外，第一接合墊113上更可設(shè)置一凸塊或焊球(圖中未示)，使得承載器11可通過第一接合墊113上的凸塊或焊球而與一芯片、一封裝體或一線路板(圖中未示)連結(jié)。此外，本發(fā)明的承載器11也可為一引線框架(lead frame)。
第一芯片12設(shè)置于承載器11的第一表面111上，且第一芯片12可為一芯片組、一處理器、一內(nèi)存、一通訊芯片或一繪圖芯片。
第一介電層13設(shè)置于第一表面111，且包覆第一芯片12。至少一第一導(dǎo)通結(jié)構(gòu)14位于第一介電層13之中及沿著第一芯片12周緣設(shè)置，以將第一芯片12與第一接合墊113電性連結(jié)。
本實(shí)施例中，更包含至少一第二接合墊15，其設(shè)置于第一介電層13上，且第二接合墊15與第一導(dǎo)通結(jié)構(gòu)14電性連接。第二接合墊15更可經(jīng)由第一導(dǎo)通結(jié)構(gòu)14電性連接至第一接合墊113。此外，本實(shí)施例更包含一保護(hù)層16，其設(shè)置于第一介電層13上，并暴露出第二接合墊15。藉此，保護(hù)層16對承載器11、第一芯片12及第一導(dǎo)通結(jié)構(gòu)14間的電性連接提供一保護(hù)作用。
經(jīng)由第一導(dǎo)通結(jié)構(gòu)14或再配合承載器11的內(nèi)部線路114，芯片12電性連接至第一接合墊113與第二接合墊15，并以第一接合墊113與第二接合墊15作為本封裝體1的電性接點(diǎn)，用以連接至另一芯片、另一封裝體、或一線路板。
請參考圖2，上述的封裝體1的第二接合墊15可經(jīng)由絲焊方式與一芯片12a電性連接，形成一堆積式多芯片封裝體?；蛉鐖D3的實(shí)施例，上述的封裝體1的第二接合墊15可經(jīng)由覆晶接合方式與具有一芯片的封裝體12b電性連接，形成一堆積式多封裝體模塊。
由此可見，本發(fā)明的封裝體1經(jīng)由縮短第一芯片12與承載器11、另一芯片12a或另一封裝體12b的電性導(dǎo)通路徑，因而降低阻抗匹配的問題，確實(shí)具有較佳的電性。此外，本發(fā)明的封裝體還為設(shè)計(jì)者提供具有彈性的結(jié)構(gòu)與制造方式。
請參閱圖4，封裝體2具有封裝體1的相同結(jié)構(gòu)，更包含一第二介電層17與多個(gè)第二導(dǎo)通結(jié)構(gòu)18a。第二介電層17設(shè)置于第一介電層13上，第二導(dǎo)通結(jié)構(gòu)18a設(shè)置于第二介電層17之中，以將第一芯片12與第一導(dǎo)通結(jié)構(gòu)14電性連結(jié)，可再經(jīng)由第一導(dǎo)通結(jié)構(gòu)14電性連結(jié)至第一接合墊113。經(jīng)由第二導(dǎo)通結(jié)構(gòu)18a可增加芯片12向外界電性連接數(shù)目，不受到第一導(dǎo)通結(jié)構(gòu)14布線密度限制。
如圖5所示，封裝體3，具有封裝體1的相同結(jié)構(gòu)，更可包含一第二芯片19。類似于封裝體1，第一介電層13包覆第一芯片12上。此外，封裝體3更具有第二介電層17，位于第一介電層13上，且包覆第二芯片19。第二導(dǎo)通結(jié)構(gòu)18b是以形成第一導(dǎo)通結(jié)構(gòu)14的工藝所形成。將第二芯片19與第一導(dǎo)通結(jié)構(gòu)14電性連結(jié)，形成一個(gè)堆積式多芯片封裝體。
本發(fā)明的封裝體并不限定僅具有第一芯片12、第一介電層13層、第二介電層17及第二芯片19，而可依據(jù)實(shí)際需要利用例如無凸塊嵌入式封裝技術(shù)(bumpless build up layer，BBUL)，再繼續(xù)于第二介電層17上堆棧其它介電層或芯片，而封裝體的厚度可限制為0.2mm至0.3mm之間，以符合現(xiàn)今對封裝體體積的要求。
請參閱圖6，為本發(fā)明的一種封裝體的制作流程圖，首先，于步驟S1，提供一承載器11，承載器11有一第一表面111與一第二表面112，第二表面112設(shè)置至少一第一接合墊113。本實(shí)施例中，承載器11可為一基板，其材質(zhì)可為有機(jī)材質(zhì)、無機(jī)材質(zhì)或陶瓷材質(zhì)，且承載器11內(nèi)部具有一內(nèi)部線路114。當(dāng)然，承載器11可為一空白基板，且具有多個(gè)通孔(圖中未示)。另外，第一接合墊113上更可設(shè)置一凸塊或焊球(圖中未示)。此外，本發(fā)明的承載器11也可為一引線框架。
接著，于步驟S2，配置一第一芯片12于承載器11的第一表面111。第一芯片12可為一芯片組、一處理器、一內(nèi)存、一通訊芯片或一繪圖芯片。
接著，于步驟S3，形成一第一介電層13于第一表面111，并包覆第一芯片12。
接著，于步驟S4，移除部分第一介電層13，以暴露部分第一芯片12與部分鄰近于第一芯片12周緣的第一接合墊113。
最后，于步驟S5，填入一導(dǎo)電材質(zhì)于第一芯片12與第一接合墊113上的暴露部分，形成至少一第一導(dǎo)通結(jié)構(gòu)14，以將第一芯片12與第一接合墊113電性連接。需要補(bǔ)充說明的是，當(dāng)承載器11為具有多個(gè)通孔的空白基板時(shí)，在步驟S5或之后，也可同時(shí)或接續(xù)填入導(dǎo)電材質(zhì)于各通孔中，而形成一內(nèi)部線路114于承載器11中。
本實(shí)施例中，于步驟S5更可包含形成多個(gè)第二接合墊15于第一介電層13上的步驟，且第二接合墊15與第一導(dǎo)通結(jié)構(gòu)14電性連結(jié)。第二接合墊15可加設(shè)一凸塊或焊球(圖中未示)，使得另一芯片12a(如圖2所示)或另一封裝體12b(如圖3所示)可通過絲焊或覆晶封裝的方式與本發(fā)明的封裝體電性連結(jié)。
本實(shí)施例中，于步驟S5之后，更可包含形成一保護(hù)層16于第一介電層13上的步驟，并暴露第二接合墊15(圖中未示)。
請同時(shí)參閱圖4與圖6，本發(fā)明的封裝體的制作方式更可包含下列步驟以形成一第二介電層17與至少一第二導(dǎo)通結(jié)構(gòu)18a。首先，形成一第二介電層17于第一介電層13上；接著，移除部分第二介電層17，以暴露部分第一芯片12與部分第一導(dǎo)通結(jié)構(gòu)14；最后，填入一導(dǎo)電材質(zhì)于第一芯片12與第一導(dǎo)通結(jié)構(gòu)14上的暴露部分，形成至少一第二導(dǎo)通結(jié)構(gòu)18a，以將第一芯片12與第一導(dǎo)通結(jié)構(gòu)14電性連結(jié)，再經(jīng)由第一導(dǎo)通結(jié)構(gòu)14與第一接合墊113電性連結(jié)。
請同時(shí)參閱圖5與圖6，本發(fā)明的封裝體的制作方式更包含下列步驟，使得封裝體更具有一第二芯片19、第二介電層17及至少一第二導(dǎo)通結(jié)構(gòu)18b。首先，配置一第二芯片19于第一介電層13上；接著，形成一第二介電層17于第一介電層13上，并包覆第二芯片19；接著，移除部分第二介電層17，以暴露部分第二芯片19與部分第一導(dǎo)通結(jié)構(gòu)14；最后，填入一導(dǎo)電材質(zhì)于第二芯片19與第一導(dǎo)通結(jié)構(gòu)14上的暴露部分，形成至少一第二導(dǎo)通結(jié)構(gòu)18b，以將第二芯片19與第一導(dǎo)通結(jié)構(gòu)14電性連結(jié)，再經(jīng)由第一導(dǎo)通結(jié)構(gòu)14與第一接合墊113電性連結(jié)。
如圖7所示，本發(fā)明還揭露一種封裝體模塊4具有二相同的封裝體1彼此電性連結(jié)，其中，封裝體1包含一承載器11、一第一芯片12、一第一介電層13、至少一第一導(dǎo)通結(jié)構(gòu)14、至少一第二接合墊15、至少一第一接合墊113及至少一焊球20。上部的封裝體1可與下部封裝體1的第一導(dǎo)通結(jié)構(gòu)14連結(jié)。其中，承載器11、第一芯片12、第一介電層13及第一導(dǎo)通結(jié)構(gòu)14已敘述于前，在此不再贅述。
如圖8所示，本發(fā)明的另一種封裝體模塊5具有兩個(gè)不同封裝體2與封裝體3相互堆積。其中封裝體2具有第一導(dǎo)通結(jié)構(gòu)14與第二導(dǎo)通結(jié)構(gòu)18a作為芯片與外界連接的途徑。封裝體3具有兩個(gè)芯片12、19相互堆棧。該封裝體3更包含至少一第二接合墊15配置于一第二介電層17上且電性連結(jié)至一第二導(dǎo)通結(jié)構(gòu)18b。該封裝體3的第二接合墊15更經(jīng)由一焊球20連接至封裝體2的第一接合墊113。
綜上所述，本發(fā)明的一種封裝體及封裝體模塊，由于第一導(dǎo)通結(jié)構(gòu)位于第一芯片周緣的較短傳輸路徑設(shè)計(jì)，使得第一芯片可直接通過第一導(dǎo)通結(jié)構(gòu)與承載器、另一芯片、另一封裝體或一線路板電性連結(jié)，與習(xí)用結(jié)構(gòu)相較，本發(fā)明具有較佳的電性導(dǎo)通路徑，提高封裝彈性，使得布線容易，而有利于封裝體與封裝體模塊的生產(chǎn)制造。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范疇，而對其進(jìn)行的等效修改或變更，均應(yīng)包含于所附的權(quán)利要求中。
權(quán)利要求
1.一種封裝體，包含一承載器，其具有一第一表面與一第二表面，該第二表面設(shè)置至少一第一接合墊；一第一芯片，其設(shè)置于該第一表面上；一第一介電層，其設(shè)置于該第一表面，并包覆該第一芯片；以及至少一第一導(dǎo)通結(jié)構(gòu)，其位于該第一介電層之中及沿著該第一芯片周緣設(shè)置，以將該第一芯片與該第一接合墊電性連結(jié)。
2.根據(jù)權(quán)利要求1所述的封裝體，還包含至少一第二接合墊，其設(shè)置于該第一介電層上。
3.根據(jù)權(quán)利要求2所述的封裝體，其中，該第一接合墊和/或第二接合墊上設(shè)置一凸塊或焊球。
4.根據(jù)權(quán)利要求2所述的封裝體，其中，該第二接合墊與該第一導(dǎo)通結(jié)構(gòu)電性連結(jié)。
5.根據(jù)權(quán)利要求2所述的封裝體，還包含一保護(hù)層，其設(shè)置于該第一介電層上，并暴露出該第二接合墊。
6.根據(jù)權(quán)利要求2所述的封裝體，其中，該第一接合墊和/或該第二接合墊與一芯片、一封裝體或一線路板電性連結(jié)。
7.根據(jù)權(quán)利要求1所述的封裝體，還包含一第二介電層，其設(shè)置于該第一介電層上；以及至少一第二導(dǎo)通結(jié)構(gòu)，其位于該第二介電層之中，以將該第一芯片與該第一導(dǎo)通結(jié)構(gòu)電性連結(jié)。
8.根據(jù)權(quán)利要求1所述的封裝體，還包含一第二芯片，其設(shè)置于該第一介電層上；一第二介電層，其設(shè)置于該第一介電層上，并包覆該第二芯片；以及至少一第二導(dǎo)通結(jié)構(gòu)，其位于該第二介電層之中，以將該第二芯片與該第一接合墊和/或該第一導(dǎo)通結(jié)構(gòu)電性連結(jié)。
9.根據(jù)權(quán)利要求8所述的封裝體，其中，該第二導(dǎo)通結(jié)構(gòu)沿著該第二芯片周緣設(shè)置。
10.根據(jù)權(quán)利要求1所述的封裝體，其中，該承載器為一基板或一引線框架。
11.一種封裝體模塊，其具有多個(gè)封裝體，這些封裝體其中之一包含一承載器，其具有一第一表面與一第二表面，該第二表面設(shè)置至少一第一接合墊；一第一芯片，其設(shè)置于該第一表面上；一第一介電層，其設(shè)置于該第一表面，并包覆該第一芯片；至少一第二接合墊，其設(shè)置于該第一介電層上；以及至少一第一導(dǎo)通結(jié)構(gòu)，其位于該第一介電層之中及沿著該第一芯片周緣設(shè)置，以將該第一芯片與該第一接合墊電性連結(jié)，其中該封裝體的該第二接合墊上設(shè)置一凸塊或焊球，用以連接至另一封裝體的該第一接合墊。
12.根據(jù)權(quán)利要求11所述的封裝體模塊，其中，這些封裝體其中之一更包含一保護(hù)層，其設(shè)置于該第一介電層上，并暴露出該第二接合墊。
13.根據(jù)權(quán)利要求11所述的封裝體模塊，其中，該第一接合墊和/或該第二接合墊與一芯片、一封裝體或一線路板電性連結(jié)。
14.根據(jù)權(quán)利要求11所述的封裝體模塊，其中，這些封裝體其中之一還包含一第二介電層，其設(shè)置于該第一介電層上；以及至少一第二導(dǎo)通結(jié)構(gòu)，其位于該第二介電層之中，以將該第一芯片與該第一接合墊和/或該第一導(dǎo)通結(jié)構(gòu)電性連結(jié)。
15.根據(jù)權(quán)利要求11所述的封裝體模塊，其中，該承載器為一基板或一引線框架。
全文摘要
本發(fā)明提供一種封裝體，其包含一承載器、一第一芯片、一第一介電層以及至少一第一導(dǎo)通結(jié)構(gòu)。其中，承載器具有一第一表面與一第二表面，第二表面設(shè)置至少一第一接合墊；第一芯片設(shè)置第一表面上；第一介電層設(shè)置于第一表面，并包覆第一芯片；第一導(dǎo)通結(jié)構(gòu)位于第一介電層之中及沿著第一芯片周緣設(shè)置，以將第一芯片與第一接合墊電性連結(jié)。
文檔編號(hào)H01L25/00GK1808711SQ200510130358
公開日2006年7月26日 申請日期2005年12月9日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者許志行 申請人:威盛電子股份有限公司