專利名稱：半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)構(gòu)裝結(jié)構(gòu)及其制法，特別是關(guān)于一種整合半導(dǎo)體芯片的構(gòu)裝結(jié)構(gòu)及其制法。
背景技術(shù)：
隨著半導(dǎo)體封裝技術(shù)的演進(jìn)，半導(dǎo)體裝置(Semiconductor device)已開發(fā)出不同的封裝形態(tài)，其主要是在一封裝基板(package substrate)或?qū)Ь€架上先裝置半導(dǎo)體芯片，再將半導(dǎo)體芯片電性連接在該封裝基板或?qū)Ь€架上，接著以膠體進(jìn)行封裝。其中球柵陣列式(Ball grid array，BGA)是一種先進(jìn)的半導(dǎo)體封裝技術(shù)，它采用一封裝基板安置半導(dǎo)體芯片，并利用自動對位(Self-alignment)技術(shù)在該封裝基板背面植置多個成柵狀陣列排列的錫球(Solder ball)，使相同單位面積的半導(dǎo)體芯片承載件上可以容納更多的輸入/輸出連接端(I/O connection)，符合了高度集成化(Integration)的半導(dǎo)體芯片所需，借由這些錫球?qū)⒄麄€封裝單元焊接并電性連接到外部裝置。
目前球柵陣列(BGA)結(jié)構(gòu)在更多腳數(shù)(1500pin)以上及高頻5GHz以上已無法符合電性及散熱性的需求。覆晶的球柵陣列式(FCBGA)結(jié)構(gòu)則可以使用在更高腳數(shù)及更高頻的產(chǎn)品，但整體的封裝成本高，且在技術(shù)上仍有許多限制，尤其在電性連接部分，因?yàn)榄h(huán)保需要，使得電性連接材料，例如焊錫材料的鉛(Pb)等將被禁用，使用其它替代材料，使電性、機(jī)械及物性的質(zhì)量不穩(wěn)定。
為此，新的解決方法是將半導(dǎo)體芯片直接埋入芯片承載件中。如圖1所示，它是美國第6,709,898號專利案提出的散熱型半導(dǎo)體封裝件。如圖所示，該半導(dǎo)體封裝件包括一散熱板102，該散熱板102具有至少一凹部104；一半導(dǎo)體芯片114，該半導(dǎo)體芯片114的非作用表面114B是借由一熱傳導(dǎo)粘著材料118接置在該凹部104中；一線路增層結(jié)構(gòu)122是借由增層技術(shù)形成于該散熱板102及該半導(dǎo)體芯片114上。
請參閱圖2，它是提供半導(dǎo)體接置在散熱板中的剖面視圖，如圖所示，該散熱板102的凹部104從該散熱板102的上表面延伸至該散熱板102內(nèi)部一定開口深度處，并將半導(dǎo)體芯片114以熱傳導(dǎo)粘著材料118粘著在凹部104的底部平面，當(dāng)粘著材料充填入凹部104時，因粘著材料本身的表面張力使其無法完全填充凹部104的空間，容易造成孔洞130，接著在進(jìn)行半導(dǎo)體構(gòu)裝件的制程中，當(dāng)帶有孔洞130的半導(dǎo)體構(gòu)裝件遇到高溫環(huán)境時，孔洞130中的氣體遇熱膨脹，造成爆米花現(xiàn)象，影響產(chǎn)品可靠性及質(zhì)量。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的問題，本發(fā)明主要目的在于提供一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法，能有效提升半導(dǎo)體構(gòu)裝結(jié)構(gòu)的質(zhì)量及可靠性。
本發(fā)明的再一目的在于提供一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法，在半導(dǎo)體芯片內(nèi)埋的半導(dǎo)體構(gòu)裝結(jié)構(gòu)中，粘著材料能夠有效包覆住半導(dǎo)體芯片，避免在半導(dǎo)體芯片周圍產(chǎn)生孔洞影響后續(xù)制程可靠性。
為達(dá)上述及其它的目的，本發(fā)明提供一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法，該半導(dǎo)體芯片埋入基板的制法包括提供一具有第一表面及相對第二表面的承載板，在該第一及第二表面形成有相對的第一及第二開口，使該第一開口部分區(qū)域與第二開口相互貫通；將至少一半導(dǎo)體芯片接置于第一開口底部，且收納于第一開口中；充填粘著材料于該第一及第二開口中，及半導(dǎo)體芯片與承載板間的間隙，包覆該半導(dǎo)體芯片；在承載板及半導(dǎo)體芯片上形成一介電層；以及在該介電層上形成線路層及在該介電層中形成導(dǎo)電結(jié)構(gòu)，使該線路層能夠借由該導(dǎo)電結(jié)構(gòu)電性連接到半導(dǎo)體芯片。此外，在該線路層上還可持續(xù)通過線路增層制程以形成有線路增層結(jié)構(gòu)，并可在該線路增層結(jié)構(gòu)表面設(shè)置防焊層，該防焊層形成有多個開口以外露出該線路增層結(jié)構(gòu)外緣線路部份，供形成多個如焊球或金屬凸塊等導(dǎo)電組件，供該嵌埋于承載板的半導(dǎo)體芯片能夠電性導(dǎo)接到外部裝置。
通過上述制法，本發(fā)明也提供一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，該半導(dǎo)體芯片埋入基板的結(jié)構(gòu)包括一具有第一表面及相對第二表面的承載板，在該第一及第二表面形成有相對的第一及第二開口，并使該第一開口部分區(qū)域與第二開口相互貫通；至少一接置在該承載板第一開口底部的半導(dǎo)體芯片；一粘著材料，充填在該第一及第二開口中，及半導(dǎo)體芯片與承載板間的間隙，包覆該半導(dǎo)體芯片；一介電層，是形成于該承載板和半導(dǎo)體芯片上；以及一形成于該介電層上的線路層，且該線路層可借由貫穿該介電層的導(dǎo)電結(jié)構(gòu)電性連接到該半導(dǎo)體芯片。在此主要結(jié)構(gòu)上，也可進(jìn)行線路增層結(jié)構(gòu)制程以在該介電層及線路層上形成線路增層結(jié)構(gòu)，并可在線路增層結(jié)構(gòu)表面加上防焊層，該防焊層設(shè)有多個開口，以露出線路增層結(jié)構(gòu)的連接墊，并可在該開口中設(shè)置焊球或金屬凸塊等導(dǎo)電組件，使嵌埋于該承載板內(nèi)的半導(dǎo)體芯片能夠電性連接到外部。
本發(fā)明的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法中，該承載板第一表面的開口尺寸是大于所要埋入的半導(dǎo)體芯片尺寸，形成于第一表面的開口是僅在其部分區(qū)域與第二表面開口相互形成貫通，在該第一表面開口底部仍保有一容置面可供接置半導(dǎo)體芯片，其后使該粘著材料從該第二開口流入，經(jīng)第一及第二開口所形成的貫通區(qū)域至第一開口，使粘著材料能夠有效地分布及充填在半導(dǎo)體芯片周圍，粘著材料能夠有效包覆住半導(dǎo)體芯片，避免在半導(dǎo)體芯片周圍產(chǎn)生孔洞影響后續(xù)制程可靠性，有效保護(hù)該半導(dǎo)體芯片，提升后續(xù)制程質(zhì)量及可靠性。


圖1是美國第6,709,898號專利案的半導(dǎo)體結(jié)構(gòu)剖面示意圖；圖2是美國專利第6,709,898號專利案實(shí)施例中的介電層無法完全在半導(dǎo)體芯片與承載板之間填充而形成孔洞的剖面示意圖；以及圖3A至圖3I是本發(fā)明的半導(dǎo)體芯片埋入基板的制法示意圖；圖4是本發(fā)明的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)另一剖面示意圖。
具體實(shí)施例方式
實(shí)施例請參閱圖3A-圖3H所示，它是本發(fā)明的半導(dǎo)體構(gòu)裝結(jié)構(gòu)的制法流程圖。
首先，請參閱圖3A，提供一具第一表面302A及第二表面302B的承載板302，并在該承載板302的第一表面302A上形成具一定深度但未貫穿該承載板302的第一開口306。如對形成有第一開口306的承載板302作I-I線段的剖面，則可得到圖3B的剖面圖，對應(yīng)于該第一開口306的底部則形成有容置面306A。
接著，參閱圖3C，在承載板302的第二表面302B開設(shè)第二開口308，其中該第二開口308部分區(qū)域是位于第一開口306范圍中，使該第一開口306的部分區(qū)域是與該第二開口308互相貫通。也就是該承載板302第二表面302B的第二開口308的深度至第一開口306的底部容置面306A，使該承載板302的第一及第二開口306、308的部分區(qū)域互相貫通。其中，該承載板302的第一及第二開口306、308可利用例如蝕刻方法制得，或利用電鍍或壓合等方法形成具有開口的承載板結(jié)構(gòu)。該承載板302較佳是可提供半導(dǎo)體芯片散熱的金屬板。有關(guān)該具有開口的承載板制法是熟悉該項(xiàng)技藝人士易于思及的技術(shù)，在此不再贅述。
若對應(yīng)圖3C中的II-II線段作剖面，則可得如圖3D所示的剖面圖。其中，應(yīng)注意的是在實(shí)際制程時，并非限于上述先形成第一開口306后還再形成第二開口308，也可先形成第二開口308再形成第一開口306，或以其它方式形成該具有第一及第二開口306、308的承載板302，需注意的是要使該第一開口306與第二開口308的部分區(qū)域形成貫通，且該貫通區(qū)域較佳是位于該第一開口306周緣，該第一開口306及第二開口308深度均未單獨(dú)貫通該承載板，且該第一開口306與第二開口308形成方式并非以蝕刻為限。
接著，請參閱圖3E，形成該具有第一及第二開口306、308的承載板302后，將至少一半導(dǎo)體芯片314的非主動面314B，以導(dǎo)熱粘著材料318粘著在承載板302第一開口306底部的容置面306A上，其中該半導(dǎo)體芯片314的主動面314A上具有多個電性連接墊316。
參閱圖3F，充填粘著材料319在該第一及第二開口306、308中，及半導(dǎo)體芯片314與承載板302間的間隙，進(jìn)而該粘著材料319能夠有效地分布及充填在半導(dǎo)體芯片314接置周圍，使該介電層310有效包覆住半導(dǎo)體芯片314，提升后續(xù)制程質(zhì)量及可靠性。
參閱圖3G，在該承載板302與半導(dǎo)體芯片314上形成一介電層310。
參閱圖3H，其后在該介電層310中形成有多個開口，且至少部分該開口位置是對應(yīng)于半導(dǎo)體芯片電性連接墊316處，借以外露出該電性連接墊316，供后續(xù)利用圖案化線路制程在該介電層310上形成有線路層311，并在該介電層310中形成有導(dǎo)電結(jié)構(gòu)312(例如導(dǎo)電盲孔或?qū)щ娡箟K)，使該線路層311可以借由該導(dǎo)電結(jié)構(gòu)312電性連接到該半導(dǎo)體芯片314的電性連接墊316，供該半導(dǎo)體芯片314直接向外作電性延伸。
參閱圖3I，其后還可進(jìn)行線路增層制程，在該介電層310及線路層311上形成線路增層結(jié)構(gòu)32，該線路增層結(jié)構(gòu)32包括有介電層322、形成于該介電層322上的線路層320以及形成于該介電層322中供該線路層320作層間電性導(dǎo)接的導(dǎo)電盲孔321。之后可在該線路增層結(jié)構(gòu)32表面設(shè)置一防焊層340，另該防焊層340形成有多個開口以外露出該線路增層結(jié)構(gòu)外層線路部份，供形成多個如焊球342或金屬凸塊等導(dǎo)電組件，供該嵌埋于承載板302的半導(dǎo)體芯片314可以電性導(dǎo)接到外部裝置。
依據(jù)上述制程，本發(fā)明也提供一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，該結(jié)構(gòu)包括一具有第一表面302A及相對第二表面302B的承載板302，在該第一及第二表面302A、302B形成有相對的第一及第二開口306、308，使該第一開口306部分區(qū)域與第二開口308相互貫通；至少一接置在該承載板302第一開口306底部容置面306A的半導(dǎo)體芯片314；一粘著材料319，充填在該第一及第二開口306、308中，及半導(dǎo)體芯片314與承載板302間的間隙，包覆該半導(dǎo)體芯片314；一介電層310，形成于該承載板302和半導(dǎo)體芯片314上；以及一形成于該介電層310上的線路層311，且該線路層311是可借由貫穿該介電層310的導(dǎo)電結(jié)構(gòu)312電性連接到該半導(dǎo)體芯片314。其中該半導(dǎo)體芯片314是通過其非主動面314B以導(dǎo)熱粘著材料318粘貼在該第一開口306底部的容置面306A上，且該半導(dǎo)體芯片314在其主動面314A上具有多個電性連接墊316，供電性導(dǎo)接到該導(dǎo)電結(jié)構(gòu)312及線路層311。再者，在該介電層310及線路層311上，可借由線路增層工序形成線路增層結(jié)構(gòu)32，另外，在線路增層結(jié)構(gòu)32上可形成一防焊層340，該防焊層340具有多個開口供形成例如焊球342或金屬凸塊的導(dǎo)電元件，進(jìn)而提供半導(dǎo)體芯片314電性連接到外部。
另外，該承載板302的第一及第二開口306、308可以是矩形、圓形或橢圓形等任意形狀，第一開口306是僅在其部分區(qū)域與第二開口308相互形成貫通，在該第一開口306底部仍保有一容置面306A可供接置半導(dǎo)體芯片314，其后使該粘著材料319從該第二開口308流入，經(jīng)第一及第二開口306、308所形成的貫通區(qū)域到第一開口306，使粘著材料319能夠有效地分布及充填于該半導(dǎo)體芯片314周圍，提升后續(xù)制程質(zhì)量及可靠度。
另請參閱圖4，它是本發(fā)明的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)另一的剖面示意圖。如圖所示，圖4所示與上述實(shí)施例大致相同，其主要差異在于，該承載板402的第二開口408是對應(yīng)形成于該第一開口406邊緣處，使該第一及第二開口406、408的邊緣切齊，將第二開口408完全顯露在第一開口406，也就是該第一及第二開口406、408所形成的貫通區(qū)域即為第二開口408處，應(yīng)注的是第一開口406是僅在其部分區(qū)域與第二開口408相互形成貫通，該第一開口406及第二開口408深度均未單獨(dú)貫通該承載板，在該第一開口406底部仍保有一容置面406A可供接置半導(dǎo)體芯片414，使該粘著材料419從該第二開口408流入到第一開口406，使粘著材料419能夠有效地分布及充填在半導(dǎo)體芯片414周圍，提升后續(xù)制程質(zhì)量及可靠性。
權(quán)利要求
1.一種半導(dǎo)體芯片埋入基板的制法，其特征在于，該半導(dǎo)體芯片埋入基板的制法包括提供一具有第一表面及相對第二表面的承載板，在該第一及第二表面形成有相對的第一及第二開口，使該第一開口部分區(qū)域與第二開口相互貫通；將至少一半導(dǎo)體芯片接置于第一開口底部，且收納于第一開口中；充填粘著材料于該第一及第二開口中，及半導(dǎo)體芯片與承載板間的間隙，包覆該半導(dǎo)體芯片；在承載板及半導(dǎo)體芯片上形成一介電層；以及在該介電層上形成線路層及在該介電層中形成導(dǎo)電結(jié)構(gòu)，使該線路層能夠借由該導(dǎo)電結(jié)構(gòu)電性連接到半導(dǎo)體芯片。
2.如權(quán)利要求1所述的制法，其特征在于，該半導(dǎo)體芯片埋入基板的制法還包括在該介電層及線路層上形成線路增層結(jié)構(gòu)。
3.如權(quán)利要求2所述的制法，其特征在于，該線路增層結(jié)構(gòu)包括有介電層、形成于該介電層上的線路層以及形成于該介電層中供該線路層作層間電性導(dǎo)接的導(dǎo)電盲孔。
4.如權(quán)利要求1所述的制法，其特征在于，該第一及第二開口深度均未單獨(dú)貫通該承載板。
5.如權(quán)利要求1所述的制法，其特征在于，該第一開口僅在其部分區(qū)域與第二開口相互形成貫通，在該第一開口底部形成有一容置面可供接置半導(dǎo)體芯片，以提供該粘著材料從該第二開口流入，經(jīng)第一及第二開口所形成的貫通區(qū)域到第一開口，使粘著材料能夠有效地分布及充填在半導(dǎo)體芯片周圍。
6.如權(quán)利要求1所述的制法，其特征在于，該半導(dǎo)體芯片是通過其非主動面以導(dǎo)熱粘著材料粘貼在該第一開口底部上，且該半導(dǎo)體芯片在其主動面上具有電性連接墊，供電性導(dǎo)接到該導(dǎo)電結(jié)構(gòu)及線路層。
7.一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片埋入基板的結(jié)構(gòu)包括一具有第一表面及相對第二表面的承載板，在該第一及第二表面形成有相對的第一及第二開口，并使該第一開口部分區(qū)域與第二開口相互貫通；至少一接置在該承載板第一開口底部的半導(dǎo)體芯片；一粘著材料，充填在該第一及第二開口中，及半導(dǎo)體芯片與承載板間的間隙，包覆該半導(dǎo)體芯片；一介電層，是形成于該承載板和半導(dǎo)體芯片上；以及一形成于該介電層上的線路層，且該線路層可借由貫穿該介電層的導(dǎo)電結(jié)構(gòu)電性連接到該半導(dǎo)體芯片。
8.如權(quán)利要求7所述的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，其特征在于，該介電層及線路層上形成有線路增層結(jié)構(gòu)。
9.如權(quán)利要求8所述的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)包括有介電層、形成于該介電層上的線路層以及形成于該介電層中供該線路層作層間電性導(dǎo)接的導(dǎo)電盲孔。
10.如權(quán)利要求7所述的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，其特征在于，該第一及第二開口深度均未單獨(dú)貫通該承載板。
11.如權(quán)利要求7所述的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)，其特征在于，該半導(dǎo)體芯片是通過其非主動面以導(dǎo)熱粘著材料粘貼在該第一開口底部上，且該半導(dǎo)體芯片在其主動面上具有電性連接墊，供電性導(dǎo)接到該導(dǎo)電結(jié)構(gòu)及線路層。
全文摘要
本發(fā)明是一種半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法，該制法是在一承載板的第一及第二表面設(shè)置有第一及第二開口，并使該第一開口部分區(qū)域與第二開口相互貫通，將至少一半導(dǎo)體芯片接置在第一開口底部，充填粘著材料于該第一及第二開口中，及半導(dǎo)體芯片與承載板間之間隙，包覆該半導(dǎo)體芯片；又在該承載板及半導(dǎo)體芯片上形成一介電層，且在該介電層上形成線路層及在該介電層中形成導(dǎo)電結(jié)構(gòu)，使該線路層借由該導(dǎo)電結(jié)構(gòu)電性連接到半導(dǎo)體芯片；本發(fā)明的半導(dǎo)體芯片埋入基板的結(jié)構(gòu)及制法使粘著材料能夠有效地分布及充填在半導(dǎo)體芯片周圍，包覆住半導(dǎo)體芯片，避免在半導(dǎo)體芯片周圍產(chǎn)生孔洞影響后續(xù)制程，有效保護(hù)該半導(dǎo)體芯片，提升后續(xù)制程質(zhì)量及可靠性。
文檔編號H01L23/31GK1971864SQ20051012590
公開日2007年5月30日 申請日期2005年11月25日 優(yōu)先權(quán)日2005年11月25日
發(fā)明者許詩濱 申請人:全懋精密科技股份有限公司