專利名稱：薄膜晶體管陣列面板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管陣列面板及其制造方法。
背景技術(shù)：
通常，由于半導(dǎo)體器件的集成化，半導(dǎo)體器件在其區(qū)域中被優(yōu)化，同時具有多層布線(wiring line)組件以及層間絕緣層。期望達(dá)到，層間絕緣層由低介電常數(shù)材料制成以使流過布線的信號之間的干擾最小化，并且用于傳送相同信號的布線的不同層通過設(shè)置在層間絕緣層的接觸孔彼此電連接。
諸如液晶顯示器(LCD)或有機(jī)發(fā)光顯示器(OLED)的平板顯示器包括薄膜晶體管陣列面板以分別地控制多個像素、以及用于層間絕緣體的有機(jī)絕緣層。特別是，平板顯示器的像素電極與布線重疊以提高開口率，并且設(shè)置在像素電極和布線之間的絕緣層由低介電常數(shù)材料制成，以使它們之間的寄生電容最小化。
有機(jī)絕緣層具有感光性，并且僅被露出和顯影以形成預(yù)定的圖樣，而并不需要蝕刻工序。
然而，在諸如蝕刻工序或氬等離子處理的工藝之后，電荷會集在有機(jī)絕緣層的露出表面，從而，在LCD的運(yùn)行過程中電荷產(chǎn)生余像。

發(fā)明內(nèi)容
本發(fā)明提供了一種薄膜晶體管陣列面板的制造方法，其包括在基板上形成包括柵電極、漏電極、源電極和半導(dǎo)體的薄膜晶體管；在源電極及漏電極上形成第一鈍化層；在第一鈍化層上形成透明導(dǎo)電層；使用光刻膠作為蝕刻掩模，蝕刻透明導(dǎo)電層以露出第一鈍化層的一部分以及形成與漏電極連接的像素電極；將第一鈍化層和光刻膠拋光；以及去除光刻膠。
可進(jìn)行透明導(dǎo)電層和第一鈍化層的拋光，直到從像素電極露出的第一鈍化層的表面低于在像素電極下面的第一鈍化層的表面。
第一鈍化層可以包括有機(jī)材料，并且薄膜晶體管的形成還可以包括第二鈍化層的形成。
第二鈍化層可以包括無機(jī)材料。
該方法還可以包括在半導(dǎo)體與源電極、漏電極之間形成歐姆接觸層。
源電極、漏電極、歐姆接觸層和半導(dǎo)體的形成可以包括沉積本征硅層及非本征硅層；蝕刻本征硅層及非本征硅層以形成半導(dǎo)體及非本征半導(dǎo)體；形成導(dǎo)體層；蝕刻導(dǎo)體層以形成源電極和漏電極；以及蝕刻在源電極和漏電極之間露出的非本征半導(dǎo)體，以形成歐姆接觸層。
源電極、漏電極、歐姆接觸層、以及半導(dǎo)體的形成可以包括沉積本征硅層和非本征硅層；在非本征硅層上形成導(dǎo)體層；蝕刻本征硅層和非本征硅層以形成半導(dǎo)體及非本征半導(dǎo)體；蝕刻導(dǎo)體層以形成源電極和漏電極；以及蝕刻在源電極和漏電極之間露出的非本征半導(dǎo)體以形成歐姆接觸層。
本發(fā)明提供了一種薄膜晶體管陣列面板的制造方法，包括形成包括本征區(qū)及非本征區(qū)的半導(dǎo)體；形成覆蓋半導(dǎo)體的柵極絕緣層；形成與半導(dǎo)體的本征區(qū)重疊的柵極線；形成覆蓋柵極線及柵極絕緣層的層間絕緣層；形成分別連接至半導(dǎo)體非本征區(qū)的數(shù)據(jù)線和漏電極；形成覆蓋數(shù)據(jù)線和漏電極的鈍化層；在鈍化層上形成透明導(dǎo)電層；使用光刻膠作為蝕刻掩模，蝕刻透明導(dǎo)電層以露出鈍化層的一部分并形成連接漏電極的像素電極；將鈍化層和光刻膠拋光；以及去除光刻膠。
可進(jìn)行透明導(dǎo)電層和鈍化層的拋光，直到從像素電極露出的鈍化層的表面低于在像素電極下面的鈍化層的表面。
鈍化層可以包括有機(jī)材料。
本發(fā)明提供了一種薄膜晶體管陣列面板，其包括絕緣基板；薄膜晶體管，形成在所述絕緣基板上，并包括柵電極、漏電極、源電極以及半導(dǎo)體；第一鈍化層，形成在源電極和漏電極上，包括第一部分和第二部分、以及第一接觸孔；以及像素電極，形成在第一鈍化層的第一部分上，并通過第一接觸孔連接到漏電極，其中，第二部分的表面低于在像素電極下面的第一鈍化層的第一部分的表面。
第一鈍化層可以包括有機(jī)材料，并且第一鈍化層可以具有感光性。
薄膜晶體管陣列面板還可以包括在第一鈍化層下面形成的第二鈍化層，以及位于對應(yīng)第一接觸孔位置的第二接觸孔。
第二鈍化層包括氮化硅，并且半導(dǎo)體可以包括非本征半導(dǎo)體和本征半導(dǎo)體。
本發(fā)明提供了一種薄膜晶體管陣列面板，其包括絕緣基板；半導(dǎo)體，形成在絕緣基板上，并包括非本征區(qū)及本征區(qū)；柵極絕緣層，覆蓋半導(dǎo)體；柵極線，形成在柵極絕緣層上，并與半導(dǎo)體的本征區(qū)重疊；層間絕緣層，覆蓋柵極線及柵極絕緣層；包括源電極的數(shù)據(jù)線以及與數(shù)據(jù)線分離的漏電極，形成在層間絕緣層上；第一鈍化層，形成在數(shù)據(jù)線和漏電極上，包括第一部分和第二部分、以及第一接觸孔；以及像素電極，形成在第一鈍化層的第一部分上，并通過第一接觸孔連接到漏電極，其中，第二部分的表面低于在像素電極下面的第一鈍化層的第一部分的表面。
第一鈍化層可以包括有機(jī)材料，并且第一鈍化層具有感光性。


本發(fā)明的上述和其他優(yōu)點(diǎn)將會在下文中結(jié)合附圖對優(yōu)選實(shí)施例的詳細(xì)描述而更加明顯，在附圖中圖1是根據(jù)本發(fā)明實(shí)施例的用于LCD的薄膜晶體管陣列面板的布局圖；圖2是圖1所示的TFT陣列面板沿著II-II′線截取的截面圖；圖3是在根據(jù)本發(fā)明實(shí)施例的制造方法的第一步驟中的圖1至圖2所示的TFT陣列面板的布局圖；圖4是圖3所示的TFT陣列面板沿著IV-IV′線截取的截面圖；圖5和圖6是圖3所示的TFT陣列面板沿著IV-IV′線截取的截面圖，并示出了在圖4所示步驟之后的步驟；
圖7是在圖6所示步驟之后的步驟中的TFT陣列面板的布局圖；圖8是圖7所示的TFT陣列面板沿著VIII-VIII′線截取的截面圖；圖9及圖10是圖7所示的TFT陣列面板沿著VIII-VIII′線截取的截面圖，并示出了在圖8所示步驟之后的步驟；圖11是在圖10所示步驟之后的步驟中的TFT陣列面板的布局圖；圖12是圖11所示的TFT陣列面板沿著XII-XII′線截取的截面圖；圖13是在圖12所示步驟之后的步驟中的TFT陣列面板的截面圖；圖14是在圖13所示步驟之后的步驟中的TFT陣列面板的截面圖；圖15是在圖14所示步驟之后的步驟中的TFT陣列面板的截面圖；圖16是根據(jù)本發(fā)明另一實(shí)施例的用于LCD的TFT陣列面板的布局圖；圖17是圖16所示的TFT陣列面板沿著XVII-XVII′線截取的截面圖；圖18是在根據(jù)本發(fā)明另一實(shí)施例的制造方法的第一步驟中圖16及圖17所示的TFT陣列面板的布局圖；
圖19是圖18所示的TFT陣列面板沿著XIX-XIX′線截取的截面圖；圖20及圖21是圖18所示的TFT陣列面板沿著XIX-XIX′線截取的截面圖，并示出圖19所示步驟之后的步驟；圖22是圖21所示步驟之后的步驟中的TFT陣列面板的布局圖；圖23是圖22所示的TFT陣列面板沿著XXIII-XXIII′線截取的截面圖；圖24是圖22所示的TFT陣列面板沿著XXIII-XXIII′線截取的截面圖，并示出了在圖23所示的步驟之后的步驟；圖25是圖24所示步驟之后的步驟中的TFT陣列面板的布局圖；圖26是圖25所示的TFT陣列面板沿著XXVI-XXVI′線截取的截面圖；圖27是圖26所示步驟之后的步驟中的TFT陣列面板的截面圖；圖28是在圖27所示步驟之后的步驟中的TFT陣列面板的截面圖；圖29是在圖28所示步驟之后的步驟中的TFT陣列面板的截面圖；圖30是根據(jù)本發(fā)明另一實(shí)施例的TFT陣列面板的布局圖；
圖31是圖30所示的TFT陣列面板沿著XXXI-XXXI′-XXXI″線截取的截面圖；圖32A是在根據(jù)本發(fā)明實(shí)施例的制造方法的第一步驟中圖16及圖17所示的TFT陣列面板的布局圖；圖32B是圖32A所示的TFT陣列面板沿著XXXIIb-XXXIIb′-XXXIIb″線截取的截面圖；圖33A是在圖32B所示步驟之后的步驟中的TFT陣列面板的布局圖；圖33B是圖33A所示的TFT陣列面板沿著XXXIIIb-XXXIIIb′-XXXIIIb″線截取的截面圖；圖34是圖33A所示的TFT陣列面板沿著XXXIIIb-XXXIIIb′-XXXIIIb″線截取的截面圖，并示出了在圖33B所示步驟之后的步驟；圖35A是在圖34所示的步驟之后的步驟中的TFT陣列面板的布局圖；圖35B是圖35A所示的TFT陣列面板沿著XXXVb-XXXVb′-XXXVb″線截取的截面圖；圖36A是圖35A所示步驟之后的步驟中的TFT陣列面板的布局圖；圖36B是圖36A所示的TFT陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖；
圖37是圖36A所示的TFT陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖，并示出了圖36B所示的步驟之后的步驟；圖38是圖36A所示的TFT陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖，并示出了圖37所示步驟之后的步驟；以及圖39是圖36A所示的TFT陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖，并示出了圖38所示步驟之后的步驟。
具體實(shí)施例方式
下文中將參照附圖更加全面地描述本發(fā)明，在附圖中示出了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以許多不同的形式實(shí)現(xiàn)，而不能認(rèn)為局限于文中提出的實(shí)施例。
在附圖中，為了清楚起見，擴(kuò)大了各層的厚度及區(qū)域。相同的標(biāo)號始終表示相同的元件。應(yīng)當(dāng)理解，當(dāng)提到諸如層、薄膜、區(qū)域、基片或面板的元件“位于”另一個元件上，是指其直接位于另一個元件上，或者也可能存在介于其間的元件。相反，當(dāng)某個元件被提到“直接位于”另一個元件上時，意味著不存在介于其間的元件。
現(xiàn)在，將參照

本發(fā)明實(shí)施例的TFT陣列面板及其制造方法。
首先，參照圖1及圖2詳細(xì)說明用于LCD的薄膜晶體管陣列面板。
圖1是根據(jù)本發(fā)明實(shí)施例的用于LCD的薄膜晶體管陣列面板的布局圖，圖2是圖1示出的薄膜晶體管陣列面板沿著II-II′線截取的截面圖。
在諸如透明玻璃的絕緣基板110上形成多條柵極線121。
柵極線121基本上沿橫向延伸而且相互分離，并傳送柵極信號。每條柵極線121均包括多個突出部，用于形成多個柵電極124、向下突出的多個突出部127、以及具有用于與另一層或外部驅(qū)動電路接觸的大面積的端部129。可延伸柵極線121以連接到可集成在絕緣基板110上的驅(qū)動電路。
優(yōu)選地，柵極線121由諸如鋁或鋁合金的含鋁金屬、諸如銀或銀合金的含銀金屬、諸如銅或銅合金的含銅金屬、諸如鉬或鉬合金的含鉬金屬、鉻、鈦或鉭制成。柵極線121可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括具有不同物理性質(zhì)的兩層薄膜。優(yōu)選地，兩層薄膜之一由低電阻率金屬制成，用于減小柵極線121中的信號延遲或電壓下降，該低電阻率金屬包括含鋁金屬。另一層薄膜優(yōu)選地由諸如鉻、鉬和鉬合金、鉭或鈦的材料制成，其具有與諸如氧化銦錫(ITO)和氧化銦鋅(IZO)的其它材料一致的良好的物理、化學(xué)及電接觸特性。兩層薄膜組合的很好實(shí)例是下部鉻薄膜和上部鋁(鋁-釹合金)薄膜以及下部鋁(鋁合金)薄膜和上部鉬薄膜。
此外，柵極線121的側(cè)面逐漸變窄，并且該側(cè)面相對基板110表面的傾斜角在約30-80°的范圍內(nèi)。
在柵極線121上形成優(yōu)選地由氮化硅(SiNx)制成的柵極絕緣層140。
在柵極絕緣層140上形成優(yōu)選地由氫化非晶硅(非晶硅簡稱為“a-Si”)制成的多個半導(dǎo)體帶151。每個半導(dǎo)體帶151基本上沿縱向延伸并且具有多個向柵電極124擴(kuò)展(branched out)的突出部154。每個半導(dǎo)體帶151在柵極線121的附近變寬，以使半導(dǎo)體帶151覆蓋大面積的柵極線121。
在半導(dǎo)體帶151上形成優(yōu)選地由硅化物或重?fù)诫s有n型雜質(zhì)的n+氫化非晶硅制成的多個歐姆接觸帶和歐姆接觸島161、165。每個歐姆接觸帶161具有多個突出部163，并且該突出部163與歐姆接觸島165成對地位于半導(dǎo)體帶151的突出部154上面。
半導(dǎo)體帶151和歐姆接觸部161、165的側(cè)面逐漸變窄，并且其傾斜角優(yōu)選地在約30-80°之間的范圍內(nèi)。
在歐姆接觸部161、165及柵極絕緣層140上形成多條數(shù)據(jù)線171、多個漏電極175及多個存儲電容器導(dǎo)體177。
用于傳送數(shù)據(jù)電壓的數(shù)據(jù)線171基本上沿縱向延伸并與柵極線121交叉。每條數(shù)據(jù)線171包括擴(kuò)展部179，該擴(kuò)展部具有用于與另一層或外部裝置接觸的較大面積。
向漏電極175突出的每條數(shù)據(jù)線171的多個分支形成多個源電極173。每對源電極173和漏電極175彼此分離，并且相對于柵電極124彼此對置。柵電極124、源電極173及漏電極175與半導(dǎo)體帶151的突出部154一起形成具有溝道的薄膜晶體管，該溝道形成在源電極173與漏電極175之間的突出部154中。
存儲電容器導(dǎo)體177與柵極線121的突出部127重疊。
優(yōu)選地，數(shù)據(jù)線171、漏電極175及金屬件(metal piece)178由諸如鉻、鉬、鈦、鉭或其合金的難熔金屬制成。然而，它們可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括低電阻率薄膜(未示出)和接觸良好的薄膜(未示出)。該組合的很好實(shí)例是下部鉬薄膜、中間鋁薄膜和上部鉬薄膜，或者下部鈦(或TiNx)薄膜、中間鋁(或鋁-釹合金)薄膜和上部鈦(或TiNx)薄膜，以及上述的下部鉻薄膜和上部鋁-釹合金薄膜與下部鋁薄膜和上部鉬薄膜的組合。
與柵極線121類似，數(shù)據(jù)線171和漏電極175具有楔形的側(cè)面，并且其傾斜角在約30-80°的范圍內(nèi)。
歐姆接觸部161、165只夾置于下層半導(dǎo)體帶151與在其上的上覆(overlying)數(shù)據(jù)線171和上覆漏電極175之間，并且降低在其間的接觸電阻。半導(dǎo)體帶151包括多個未被數(shù)據(jù)線171及漏電極175覆蓋的露出部分，例如位于源電極173和漏電極175之間的部分。雖然，在大多數(shù)地方半導(dǎo)體帶151窄于數(shù)據(jù)線171，但是如上所述，在柵極線121附近的半導(dǎo)體帶151的寬度變寬，以使表面輪廓平滑，從而，防止數(shù)據(jù)線171的斷開。
在數(shù)據(jù)線171、漏電極175、存儲電容器導(dǎo)體177和半導(dǎo)體帶151的露出部分上形成優(yōu)選地由諸如氮化硅或氧化硅的無機(jī)材料制成的下部鈍化層180p。
在下部鈍化層180p上形成上部鈍化層180q。優(yōu)選地，上部鈍化層180q由無機(jī)絕緣體(諸如氮化硅或氧化硅)、具有良好平坦特性的感光有機(jī)材料、或者通過等離子增強(qiáng)型化學(xué)汽相沉積(PECVD)形成的低介電絕緣材料(諸如a-Si:C:O和a-Si:C:F)制成。
下部及上部鈍化層180p、180q具有多個接觸孔182、185、187，用于分別露出數(shù)據(jù)線171的末端部分179、漏電極175及存儲電容器導(dǎo)體177。下部及上部鈍化層180p、180q與柵極絕緣層140具有多個接觸孔181，用于露出柵極線121的末端部分129。
如果需要，可以省略下部鈍化層180p。
在上部鈍化層180q上形成多個像素電極190及多個接觸輔助部81、82，其優(yōu)選地由ITO或IZO制成。
像素電極190通過接觸孔185、187分別與漏電極175及存儲電容器導(dǎo)體177物理、電連接，從而像素電極190接收來自漏電極175的數(shù)據(jù)電壓，并將接收到的數(shù)據(jù)電壓傳送到存儲電容器導(dǎo)體177。
施加數(shù)據(jù)電壓的像素電極190與在另一面板(未示出)上的共電極(未示出)一起產(chǎn)生電場，該電場使它們之間的液晶層(未示出)中的液晶分子重新定向。
像素電極190與共電極形成液晶電容器，其在薄膜晶體管斷開后存儲施加的電壓。稱為“存儲電容器”的另一電容器并聯(lián)到液晶電容器，設(shè)置該電容器用于提高電壓存儲能力。通過將像素電極190與相鄰的柵極線21(稱作“先前柵極線(previous gate line)”)重疊來得到存儲電容器。通過在柵極線121處設(shè)置突出部127用于增加重疊面積并且通過在像素電極190下面設(shè)置存儲電容器導(dǎo)體177用于減小端子之間的距離，來增加存儲電容器的電容(即，存儲電容)，該存儲電容器導(dǎo)體連接到像素電極190并與突出部127重疊。
像素電極190與柵極線121及數(shù)據(jù)線171重疊以提高開口率，但這是可選擇的。
接觸輔助部81、82通過接觸孔181、182分別與柵極線121的露出的末端部分129和數(shù)據(jù)線171的露出的末端部分179連接。接觸輔助部81、82不是必不可少的，但被優(yōu)選地用于保護(hù)露出部分129、179以及補(bǔ)充該露出部分129、179與外部裝置的粘附性。
當(dāng)將提供柵極信號的柵極驅(qū)動電路集成到絕緣基板110上時，接觸輔助部81起到連接?xùn)艠O線121的末端部分129和柵極驅(qū)動電路的作用。在其它實(shí)施例中，可以省略接觸輔助部81。
根據(jù)本發(fā)明另一實(shí)施例，像素電極190由透明導(dǎo)電聚合物制成。對于反射型(reflective)液晶顯示器，像素電極190由不透明反射金屬制成。在這些情況中，接觸輔助部81、82可以由不同于像素電極190的材料(諸如ITO或IZO)制成。
通過像素電極190及接觸輔助部81、82露出的上部鈍化層180q的表面低于在像素電極190及接觸輔助部81、82下面的上部鈍化層180q的表面。
現(xiàn)在，參照圖3至圖15及圖1和圖2詳細(xì)說明根據(jù)本發(fā)明實(shí)施例的在圖1及圖2中示出的薄膜晶體管陣列面板的制造方法。
圖3是根據(jù)本發(fā)明實(shí)施例的制造方法的第一步驟中圖1和圖2所示的薄膜晶體管陣列面板的布局圖；圖4是圖3所示的薄膜晶體管陣列面板沿著IV-IV′線截取的截面圖；圖5及圖6是圖3所示的薄膜晶體管陣列面板沿著IV-IV′線截取的截面圖，并示出了圖4所示步驟之后的步驟；圖7是在圖6所示步驟之后的步驟中的薄膜晶體管陣列面板的布局圖；圖8是圖7所示的薄膜晶體管陣列面板沿著VIII-VIII′線截取的截面圖；圖9及圖10是圖7所示的薄膜晶體管陣列面板沿著VIII-VIII′線截取的截面圖，并示出了圖8所示步驟之后的步驟；圖11是在圖10所示步驟之后的步驟中薄膜晶體管陣列面板的布局圖；圖12是圖11的薄膜晶體管陣列面板沿著XII-XII′線截取的截面圖；圖13是圖12所示步驟之后的步驟中的薄膜晶體管陣列面板的截面圖；圖14是圖13所示步驟之后的步驟中的薄膜晶體管陣列面板的截面圖；以及圖15是圖14所示步驟之后的步驟中的薄膜晶體管陣列面板的截面圖。
如圖3及圖4所示，通過光刻光刻膠圖樣來噴涂金屬薄膜并使其形成圖樣，以形成包括多個柵電極124和多個突出部127的多個柵極線121。
參照圖5和圖6，在順序沉積柵極絕緣層140、本征a-Si層、非本征a-Si層之后，光刻本征a-Si層和非本征a-Si層，以在柵極絕緣層140上形成包括多個突出部154的多個本征半導(dǎo)體帶151和多個非本征半導(dǎo)體帶164。優(yōu)選地，柵極絕緣層140由厚度約2500至約5500的氮化硅制成，并且優(yōu)選地，沉積溫度在約250℃和約500℃之間的范圍內(nèi)。
參考圖7及圖8，使用光刻膠薄膜，噴涂并蝕刻導(dǎo)電層，以形成包括多個源電極173的多條數(shù)據(jù)線171、多個漏電極175及多個存儲電容器導(dǎo)體177。
去除光刻膠薄膜之前或之后，通過蝕刻去除未被數(shù)據(jù)線171、漏電極175及存儲電容器導(dǎo)體177覆蓋的非本征半導(dǎo)體帶164一部分，以得到包括多個突出部163的多個歐姆接觸帶161和多個歐姆接觸島165并且露出本征半導(dǎo)體帶151的一部分。然后，進(jìn)行氧等離子處理，以使半導(dǎo)體帶151的露出表面穩(wěn)定。
參照圖9，優(yōu)選地，由無機(jī)材料(例如，氮化硅或氧化硅)制成的下部鈍化層180p通過等離子增強(qiáng)型化學(xué)汽相沉積而形成，并且將優(yōu)選地由感光有機(jī)材料制成的上部鈍化層180q涂布在下部鈍化層180p上。
參照圖10，通過光掩模將上部鈍化層180q曝光并顯影，以形成多個接觸孔181、182、185和187并且露出對應(yīng)接觸孔181、182、185和187的下部鈍化層180p的一部分。
參照圖11及圖12，將下部鈍化層180p的露出部分連同柵極絕緣層140一起進(jìn)行干蝕刻，以得到多個接觸孔181、182、185和187，用于露出柵極線121的末端部分129、數(shù)據(jù)線171的末端部分179、漏電極175及存儲電容器導(dǎo)體177。
接下來，在通過接觸孔181、182、185和187露出的柵極線121末端部分129和數(shù)據(jù)線171的末端部分179、漏電極175和存儲電容器導(dǎo)體177以及上部鈍化層180q上利用氬氣進(jìn)行等離子處理，并且通過噴涂來沉積優(yōu)選地由諸如ITO、IZO或a-ITO(非晶氧化銦錫)的透明材料制成的導(dǎo)電層90。然后，將光刻膠60涂布在透明導(dǎo)電層90上，并且使用光掩模將其曝光并顯影以露出透明導(dǎo)電層90的一部分。同時，等離子處理提高了在上部鈍化層180q和透明導(dǎo)電層90之間的粘附力。
IZO的噴涂對象的實(shí)例是由日本Idemitsu公司生產(chǎn)的IDIXO(銦x-金屬氧化物)。噴涂對象包括In2O3及ZnO，而且，在銦和鋅總量中鋅所占的比率優(yōu)選地約15-20原子％。用于使接觸電阻最小化的優(yōu)選噴涂溫度等于或低于約250℃。
接下來，如圖14所示，使用光刻膠60作為蝕刻掩模，蝕刻透明導(dǎo)電層90的露出部分，以形成多個像素電極190和多個接觸輔助部81、82。
參照圖15，通過拋光，去除光刻膠60和上部鈍化層180q。進(jìn)行拋光工藝，直到去除預(yù)定厚度的上部鈍化層180q，隨后，從透明導(dǎo)電層90露出的上部鈍化層180q的一部分低于在透明導(dǎo)電層90下面的上部鈍化層180q的表面。如在該實(shí)施例中所示，當(dāng)去除上部鈍化層180q的上部時，去除通過等離子處理在上部鈍化層180q的露出表面中形成的電荷。圖15中的陰影部分表示通過拋光被去除的上部鈍化層180q的部分。
最后，如圖1和2所示，去除在第二鈍化層180q上的光刻膠。
在根據(jù)本發(fā)明的該實(shí)施例中，在蝕刻對于像素電極190和多個接觸輔助部81、82的透明導(dǎo)電層90之后，去除上部鈍化層180q的露出表面，以消除由等離子處理形成的電荷，從而防止由于電荷所導(dǎo)致的LCD質(zhì)量的劣化。
參照圖16和17，將詳細(xì)說明根據(jù)本發(fā)明另一實(shí)施例的LCD的薄膜晶體管陣列面板。
圖16是根據(jù)本發(fā)明另一實(shí)施例的LCD的薄膜晶體管陣列面板的布局圖；以及圖17是圖16示出的薄膜晶體管陣列面板沿著XVII-XVII′線截取的截面圖。
在諸如透明玻璃的絕緣基板110上形成多條柵極線121及多條存儲電極線131。
柵極線121基本上沿橫向延伸并且相互分離，并傳送柵極信號。每條柵極線121包括多個突出部，用于形成多個柵電極124以及末端部分129，該末端部分具有很大的面積，用于與另一層或外部驅(qū)動電路接觸?？裳由鞏艠O線121以連接到可以在絕緣基板110上集成的驅(qū)動電路。
與柵極線121分離的每條存儲電極線131基本上沿橫向延伸，并設(shè)置在相鄰兩條柵極線121之間。向存儲電極線131提供諸如另一面板(未示出)的共電壓的預(yù)定電壓。
優(yōu)選地，柵極線121及存儲電極線131由諸如鋁和鋁合金的含鋁金屬、諸如銀和銀合金的含銀金屬、諸如銅和銅合金的含銅金屬、諸如鉬和鉬合金的含鉬金屬、鉻、鈦或鉭制成。柵極線121可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括不同物理特性的兩層薄膜。優(yōu)選地，兩層薄膜之一由包括含鋁金屬的低電阻率金屬制成，用于減少信號延遲或在柵極線121中的電壓下降。優(yōu)選地，另一層薄膜由諸如鉻、鉬和鉬合金、鈦、鉭的材料制成，該材料具有與諸如氧化銦錫及氧化銦鋅的其它材料一致的良好的物理、化學(xué)、以及電接觸特性。兩層薄膜組合的很好實(shí)例是下部鉻薄膜和上部鋁(鋁-釹合金)薄膜以及下部鋁(鋁合金)薄膜和上部鉬薄膜。
另外，柵極線121及存儲電極線131的側(cè)面逐漸變窄，并且側(cè)面相對于基板110表面的傾斜角在約30-80°的范圍內(nèi)。
優(yōu)選地，在柵極線121上形成由氮化硅(SiNx)制成的柵極絕緣層140。
優(yōu)選地，在柵極絕緣層140上形成由氫化非晶硅(簡稱“a-Si”)制成的多個半導(dǎo)體帶151和多個半導(dǎo)體島157。每個半導(dǎo)體帶151基本上沿縱向延伸，并具有多個向柵電極124擴(kuò)展的突出部154和多個設(shè)置在存儲電極線131上的突起部152。
優(yōu)選地，在半導(dǎo)體151上形成由硅化物或重?fù)诫s有n型雜質(zhì)的n+氫化a-Si制成的多個歐姆接觸帶和島161、165。每個歐姆接觸帶161具有多個突出部163，并且該突出部163與歐姆接觸島165成對地位于半導(dǎo)體151的突出部154上。
半導(dǎo)體帶151和歐姆接觸部161、165的側(cè)面逐漸變窄，并且其傾斜角優(yōu)選在約30-80°的范圍內(nèi)。
在歐姆接觸部161、165及柵極絕緣層140上形成多條數(shù)據(jù)線171及多個漏電極175。
用于傳送數(shù)據(jù)電壓的數(shù)據(jù)線171基本上沿縱向延伸，并與柵電極線121和存儲電極線131交叉。每條數(shù)據(jù)線171具有端部179，該端部具有很大面積，用于與另一層或外部裝置接觸，并且向漏電極175突出的每條數(shù)據(jù)線171的多個分支形成多個源電極173。每組柵電極124、源電極173、和漏電極175以及半導(dǎo)體帶151的突出部154形成TFT，該TFT具有在半導(dǎo)體突出部154中形成的溝道，該半導(dǎo)體突出部設(shè)置在源電極173和漏電極175之間。
優(yōu)選地，數(shù)據(jù)線171及漏電極175由包括鉻、鉬、鈦、鉭或其合金的難熔金屬制成。優(yōu)選地，它們可具有包括低電阻率薄膜和接觸良好薄膜的多層結(jié)構(gòu)。
同時，根據(jù)該實(shí)施例的TFT陣列面板的半導(dǎo)體帶151具有與數(shù)據(jù)線171和漏電極175及下層歐姆接觸部161、165幾乎相同的平面形狀。然而，半導(dǎo)體帶151的突出部154包括一些未被數(shù)據(jù)線171及漏電極175覆蓋的露出部分，例如位于源電極173與漏電極175之間的部分。
與柵極線121類似，數(shù)據(jù)線171和漏電極175具有楔形的側(cè)面，并且其傾斜角在約30-80°的范圍內(nèi)。
在數(shù)據(jù)線171、漏電極175及半導(dǎo)體帶151的露出部分上形成優(yōu)選地由氮化硅或氧化硅制成的下部鈍化層180p，并且在其上形成優(yōu)選由具有良好平坦特性的感光有機(jī)材料制成的上部鈍化層180q。
下部及上部鈍化層180p、180q具有多個接觸孔182和185，用于分別露出數(shù)據(jù)線171的末端部分179和漏電極175。鈍化層180和柵極絕緣層140具有多個接觸孔181，用于露出柵極線121的末端部分129。
在上部鈍化層180q上形成優(yōu)選地由ITO或IZO組成的多個像素電極190及多個接觸輔助部81、82。
像素電極190通過接觸孔185與漏電極175物理、電連接，以使像素電極190接收來自漏電極175的數(shù)據(jù)電壓。
提供有數(shù)據(jù)電壓的像素電極190與在另一面板(未示出)上的共電極配合產(chǎn)生電場，該電場使設(shè)置在其間的液晶層中的液晶分子重新定向。
像素電極190與柵極線121及數(shù)據(jù)線171重疊，以提高孔徑比，但這是可選擇的。
接觸輔助部81、82通過接觸孔181、182分別連接到柵極線121的露出的末端部分129及數(shù)據(jù)線171的露出的末端部分179。接觸輔助部81、82不是必不可少的，但被優(yōu)選地用于保護(hù)露出部分129和179以及補(bǔ)充露出部分129、179與外部器件的粘附性。
當(dāng)將提供柵極信號的柵極驅(qū)動電路集成到絕緣基板110上時，接觸輔助部81起到連接?xùn)艠O線121的末端部分129和柵極驅(qū)動電路的作用。在其它的實(shí)施例中，可以省略接觸輔助部81。
根據(jù)本發(fā)明另一實(shí)施例，像素電極190由透明導(dǎo)電聚合物制成。對于反射型液晶顯示器，像素電極190由不透明反射金屬制成。在這些情況中，接觸輔助部81、82可以由不同于像素電極190的材料(例如，ITO或IZO)制成。
現(xiàn)在，將參照圖18至圖29以及圖16和圖17，詳細(xì)地說明根據(jù)本發(fā)明實(shí)施例的圖16及圖17所示的薄膜晶體管陣列面板的制造方法。
圖18是在根據(jù)本發(fā)明另一實(shí)施例的制造方法的第一步驟中圖16及圖17所示的薄膜晶體管陣列面板的布局圖；圖19是圖18的薄膜晶體管陣列面板沿著XIX-XIX′線截取的截面圖；圖20及圖21是圖18所示的薄膜晶體管陣列面板沿著XIX-XIX′線截取的截面圖，并示出了圖19所示步驟之后的步驟；圖22是圖21所示步驟之后的步驟中的薄膜晶體管陣列面板的布局圖；圖23是圖22所示的薄膜晶體管陣列面板沿著XXIII-XXIII′線截取的截面圖；圖24是圖22的薄膜晶體管陣列面板沿著XXIII-XXIII′線截取的截面圖，并示出圖23所示步驟之后的步驟；圖25是圖24所示步驟之后的步驟中的薄膜晶體管陣列面板的布局圖；圖26是圖25所示的薄膜晶體管陣列面板沿著XXVI-XXVI′線截取的截面圖；圖27是圖26所示步驟之后的步驟中的薄膜晶體管陣列面板的截面圖；圖28是圖27所示步驟之后的步驟中的薄膜晶體管陣列面板的截面圖；以及圖29是圖28所示步驟之后的步驟中的薄膜晶體管陣列面板的截面圖。
參照圖18及圖19，通過沉積并且光刻導(dǎo)電層，在基板110上形成包括多個柵電極124的多條柵極線121和多條存儲電極線131。
參照圖20，通過CVD，順序地沉積柵極絕緣層140、本征a-Si層150和非本征a-Si層160(即，層140、150、160)。通過噴涂來沉積導(dǎo)電層170，并在導(dǎo)電層170上涂布光刻膠。
通過曝光掩模(未示出)，使光刻膠暴露于光并使其顯影，以使顯影的光刻膠具有隨位置而改變的厚度(position dependentthickness)。在圖20中所示的光刻膠包括多個厚度減少的第一至第三位置。位于布線區(qū)A上的第一位置和位于溝道區(qū)B上的第二區(qū)域分別由參考標(biāo)號52和54表示，并且沒有參考標(biāo)號表示位于剩余區(qū)C上的第三區(qū)域，這是由于它們具有基本上零厚度以露出導(dǎo)電層170的下層部分。
曝光掩模透光區(qū)、遮光區(qū)和半透明區(qū)分別對應(yīng)剩余區(qū)C、布線區(qū)A和溝道區(qū)B。
接下來，如圖21所示，通過使用光刻膠52、54作為蝕刻掩模濕蝕刻或干蝕刻，來去除在剩余區(qū)B上的導(dǎo)電層170的露出部分，以露出非本征a-Si層160的下層部分。
參考標(biāo)號174表示導(dǎo)電層170的一部分，該導(dǎo)電層包括彼此連接的數(shù)據(jù)線171和漏電極175。
接下來，優(yōu)選地，通過干蝕刻來去除在區(qū)域B上的非本征非晶硅層160的露出部分以及本征非晶硅層150的露出部分，并去除光刻膠54的第二部分，以露出導(dǎo)體174的一部分。
通過拋光，去除在溝道區(qū)B上剩余的光刻膠的第二部分54的殘余部分。
在此步驟中，得到半導(dǎo)體帶151，并且參考標(biāo)號164表示包括彼此連接的歐姆接觸帶和島161和165的非本征非晶硅層160的一部分，其被稱為“非本征半導(dǎo)體帶”。
參照圖22及圖23，去除在溝道區(qū)C上的導(dǎo)體174的一部分和非本征a-Si帶164以及光刻膠的第一部分52。
這樣，每個導(dǎo)體174被分成將得到的數(shù)據(jù)線171和多個漏電極175，并且每個非本征半導(dǎo)體帶164被分成將得到的歐姆接觸帶161和多個歐姆接觸島165。
參照圖24，在數(shù)據(jù)線171、漏電極175和半導(dǎo)體帶151的露出部分上形成優(yōu)選地由氮化硅或氧化硅制成的下部鈍化層180p，并且在其上形成優(yōu)選地由具有良好平坦特性的感光有機(jī)材料制成的上部鈍化層180q。
參照圖25及圖26，蝕刻上部和下部鈍化層180p、180q以及柵極絕緣層140以形成多個接觸孔185、181和182，分別用于露出漏電極175、數(shù)據(jù)線171的末端部分179和柵極線121的末端部分129，如圖9-12所示。
參照圖27、28，使用氬氣在柵極線121和數(shù)據(jù)線171的末端部分129和179的露出部分以及漏電極175和上部鈍化層180q上進(jìn)行等離子處理，通過噴涂來沉積優(yōu)選地由透明材料(諸如ITO、IZO和a-ITO(非晶氧化銦錫))制成的導(dǎo)電層90。然后，在透明導(dǎo)電層90上涂布光刻膠60，使用光掩模，曝光并顯影透明導(dǎo)體層90的露出部分，并且使用光刻膠60作為蝕刻掩模，蝕刻透明導(dǎo)電層90的露出部分，以形成多個像素電極190和多個接觸輔助部81、82，如圖13和14所示。
參照圖29，通過拋光，去除光刻膠60和上部鈍化層180q的一部分，以通過等離子處理去除在上部鈍化層180q的露出表面上形成的電荷。圖29中的陰影部分表示通過拋光去除的上部鈍化層180q的一部分，如圖15所示。
最后，如圖16及圖17所示，在上部鈍化層180q上去除光刻膠60。
由于根據(jù)實(shí)施例的TFT陣列面板的制造方法，使用一光刻工藝同時形成數(shù)據(jù)線171、漏電極175、半導(dǎo)體151和歐姆接觸部163和165，所以通過省略光刻步驟以及上述實(shí)施例的效果，簡化制造工藝。
隨后，將參照附圖，說明根據(jù)本發(fā)明另一實(shí)施例的包括多晶硅的薄膜晶體管陣列面板及其制造方法。
圖30是根據(jù)本發(fā)明另一實(shí)施例的TFT陣列面板的布局圖，圖31是圖30所示的顯示區(qū)沿XXXI-XXXI′-XXXI″線截取的截面圖。
在例如透明玻璃、石英或藍(lán)寶石的絕緣基板110上形成優(yōu)選地由氧化硅(SiO2)或氮化硅(SiNx)制成的遮擋薄膜111。遮擋薄膜111可以具有雙層結(jié)構(gòu)。
在遮擋薄膜111上形成優(yōu)選地由多晶硅制成的多個半導(dǎo)體島151。每個半導(dǎo)體島151基本上沿橫向延伸，其兩個末端部分具有很大面積，用于與上覆導(dǎo)電層接觸。
每個半導(dǎo)體島151包括多個非本征區(qū)和至少一個本征區(qū)，非本征區(qū)包含N型或P型導(dǎo)電性雜質(zhì)，并且具有重?fù)诫s區(qū)和輕摻雜區(qū)，本征區(qū)幾乎不含有導(dǎo)電性雜質(zhì)。
關(guān)于半導(dǎo)體島151，本征區(qū)包括溝道區(qū)154a、154b，非本征區(qū)包括多個重?fù)诫s區(qū)，例如相對于溝道區(qū)154a和154b，彼此分離的源極區(qū)和漏極區(qū)153、155。非本征區(qū)還包括重?fù)诫s的無效區(qū)域(dummy region)157、以及設(shè)置在本征區(qū)154a、154b和重?fù)诫s區(qū)153、155之間的多個輕摻雜區(qū)152a、152b。這里，源極區(qū)和漏極區(qū)的數(shù)量可以是變化的，溝道區(qū)的數(shù)量根據(jù)源極區(qū)和漏極區(qū)的數(shù)量也是可以變化的。
與靠近半導(dǎo)體島的表面設(shè)置的重?fù)诫s區(qū)153、155和157相比，輕摻雜區(qū)152a、152b具有相對小的厚度和長度。輕摻雜區(qū)152a、152b設(shè)置在重?fù)诫s區(qū)153、155和157和溝道區(qū)154a、154b之間，被稱為“輕摻雜漏極(LDD)區(qū)”，并且它們防止TFT的漏電流。LDD區(qū)可以被基本上不含有雜質(zhì)的補(bǔ)償區(qū)取代。
雜質(zhì)包括諸如硼(B)和砷(As)的N型雜質(zhì)以及諸如硼(B)和鎵(Ga)的P型雜質(zhì)。
優(yōu)選地由氧化硅(SiO2)或氮化硅(SiNx)制成的柵極絕緣層140形成在半導(dǎo)體島151上。
在柵極絕緣層140上分別形成包括多條柵極線121和多條存儲電極線131的多個柵極導(dǎo)體。
用于傳送柵極信號的柵極線121基本上沿橫向延伸并包括多個向下突出的柵電極124a和124b以分別與半導(dǎo)體島151的溝道區(qū)154a、154b重疊。每條柵極線121可以包括擴(kuò)展的末端部分(未示出)，該擴(kuò)展的末端部分具有很大面積，用于與另一層或外部驅(qū)動電路接觸。柵極線121可以直接連接到柵極驅(qū)動電路，用于產(chǎn)生柵極信號，柵極驅(qū)動電路可以集成在基板110上。柵電極124a、124b可以分別與輕摻雜區(qū)152a和152b重疊。
向存儲電極線131提供諸如共電壓的預(yù)定電壓并包括在鄰近的柵極線121(稱為“先前柵極線”)附近延伸的多個存儲電極133。
優(yōu)選地，柵極導(dǎo)體121和131由低電阻率材料制成，低電阻率材料包括諸如鋁和鋁合金(如，鋁-釹)的含鋁金屬、諸如銀和銀合金的含銀金屬、諸如銅和銅合金的含銅金屬、諸如鉬和鉬合金的含鉬金屬、鉻、鈦和鉭。柵極導(dǎo)體121、131和124b可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括不同物理特性的兩層薄膜。優(yōu)選地，兩層薄膜之一由諸如含鋁金屬、含銀金屬和含銅金屬的低電阻率金屬制成，用于減少柵極導(dǎo)體121和131中的信號延遲或電壓下降。另一層薄膜優(yōu)選地由諸如鉻、鉬和鉬合金、鉭或鈦的材料制成，其具有與諸如氧化銦錫(ITO)和氧化銦鋅(IZO)的其它材料一致的良好的物理、化學(xué)及電接觸特性。兩層薄膜組合的很好實(shí)例是下部鉻薄膜和上部鋁-釹合金薄膜以及下部鋁薄膜和上部鉬薄膜。
另外，柵極導(dǎo)體121、131和124b的側(cè)面相對于基板110的表面傾斜以提高與上覆層的粘附性。
在柵極導(dǎo)體121、131及140b上形成層間絕緣層600。優(yōu)選地，層間絕緣層600由具有良好平坦特性的感光有機(jī)材料、或者通過等離子增強(qiáng)型化學(xué)汽相沉積形成的低介電絕緣材料(諸如a-Si:C:O和a-Si:C:F)、或無機(jī)材料(諸如氮化硅或氧化硅)制成。
層間絕緣層600具有多個接觸孔603、605，分別用于露出源極區(qū)153和155。
包括多條數(shù)據(jù)線171及多個漏電極175的多個數(shù)據(jù)導(dǎo)體形成在層間絕緣層600上。
用于傳送數(shù)據(jù)電壓的數(shù)據(jù)線171基本上沿縱向延伸并與柵極線121交叉。每條數(shù)據(jù)線171包括通過接觸孔603連接到源極區(qū)153的多個源電極173。每條數(shù)據(jù)線171包括擴(kuò)展的末端部分，該擴(kuò)展的末端部分具有很大面積，用于與另一層或外部驅(qū)動電路接觸。柵極線171可以直接連接到柵極驅(qū)動電路，用于產(chǎn)生柵極信號，該柵極驅(qū)動電路可以集成在基板110上。存儲電極133設(shè)置在與其相鄰的數(shù)據(jù)線171之間。
漏電極175與源電極173分離，并通過接觸孔605連接到漏極區(qū)155。
優(yōu)選地，數(shù)據(jù)導(dǎo)體171及175由難熔金屬制成，難熔金屬包括鉬、鉻、鈦、鉭及其合金。數(shù)據(jù)導(dǎo)體可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)優(yōu)選地包括低電阻率薄膜和接觸良好的薄膜。多層結(jié)構(gòu)的很好的實(shí)例包括鉬下部薄膜、鋁中間薄膜和鉬上部薄膜，以及鉻下部薄膜和鋁-釹上部薄膜與鋁下部薄膜和鉬上部薄膜的上述組合。
與柵極導(dǎo)體121和131數(shù)據(jù)導(dǎo)體類似，數(shù)據(jù)導(dǎo)體171及175具有相對于基板110表面逐漸變窄的側(cè)面。
在數(shù)據(jù)導(dǎo)體171及層間絕緣層600上形成鈍化層180。優(yōu)選地，鈍化層180也由具有良好平坦特性的感光有機(jī)材料、通過PECVD形成的低介電絕緣材料(諸如a-Si:C:O和a-Si:C:F)、或無機(jī)材料(例如，氮化硅和氧化硅)制成。
鈍化層180具有多個接觸孔185、182，分別用于露出漏電極175及數(shù)據(jù)線171的末端部分。鈍化層180和層間絕緣層600還可以具有多個接觸孔(未示出)，用于露出柵極線121的末端部分。
在鈍化層180上形成多個像素電極190及多個接觸輔助部82，多個像素電極及多個接觸輔助部優(yōu)選地由諸如IZO或ITO的透明導(dǎo)體和諸如鋁或銀的不透明反射導(dǎo)體的至少一種制成。
像素電極190通過接觸孔185物理、電連接到漏電極175，從而像素電極190通過漏電極175接收來自漏極區(qū)155的數(shù)據(jù)電壓。
接觸輔助部82通過接觸孔182連接到數(shù)據(jù)線171的末端部分。接觸輔助部82保護(hù)數(shù)據(jù)線171的末端部分并且補(bǔ)充外部裝置和數(shù)據(jù)線171的粘附性。
提供有數(shù)據(jù)電壓的像素電極190與在另一面板(未示出)上的共電極配合產(chǎn)生電場，該電場確定設(shè)置在其間的液晶層(未示出)中液晶分子的方向，或形成用于在兩個電極之間設(shè)置的發(fā)光層中發(fā)射光的電流。
像素電極190與包括存儲電極133的存儲電極線131形成存儲電容器，如有必要，可以忽略存儲電極133。
像素電極190與柵極線121和數(shù)據(jù)線171重疊，以提高孔徑比，但這是可選的。
現(xiàn)在，參照圖32A至圖39以及圖30和圖31，詳細(xì)說明根據(jù)本發(fā)明實(shí)施例的圖30及圖31所示的薄膜晶體管陣列面板的制造方法。
圖32A是在根據(jù)本發(fā)明實(shí)施例的制造方法的第一步驟中的圖30及圖31所示的薄膜晶體管陣列面板的布局圖；圖32B是圖32A的薄膜晶體管陣列面板沿著XXXIIb-XXXIIb′-XXXIIb″線截取的截面圖；圖33A是圖32A所示步驟之后的步驟中的薄膜晶體管陣列面板的布局圖；圖33B是圖33A的薄膜晶體管陣列面板沿著XXXIIIb-XXXIIIb′-XXXIIIb″線截取的截面圖；圖34是圖33A所示的薄膜晶體管陣列面板沿著XXXIIIb-XXXIIIb′-XXXIIIb″線截取的截面圖，并示出了圖33B中所示步驟之后的步驟；圖35A是圖34所示步驟之后的步驟中的薄膜晶體管陣列面板的布局圖；圖35B是圖35A所示的薄膜晶體管陣列面板沿著XXXVb-XXXVb′-XXXVb″線截取的截面圖；圖36A是圖35A所示步驟之后的步驟中的薄膜晶體管陣列面板的布局圖；圖36B是圖36A的薄膜晶體管陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖；圖37是圖36A的薄膜晶體管陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖，并且示出圖36B所示的步驟之后的步驟；圖38是圖36A所示的薄膜晶體管陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖，并示出圖37所示步驟之后的步驟；圖39是圖36A所示的薄膜晶體管陣列面板沿著XXXVIb-XXXVIb′-XXXVIb″線截取的截面圖，并示出圖38所示步驟之后的步驟。
參照圖32A及圖32B所示，在絕緣基板110上形成遮擋薄膜111，在其上沉積優(yōu)選地由非晶硅制成的半導(dǎo)體層。隨后，通過激光退火、爐內(nèi)退火或固化，使半導(dǎo)體層結(jié)晶，并通過光刻法以及蝕刻來形成圖樣以形成多個半導(dǎo)體島151。
參照圖33A及圖33B，沉積優(yōu)選地由氧化硅或氮化硅制成的柵極絕緣層140并順次在其上沉積柵極導(dǎo)體薄膜。
接下來，在柵極導(dǎo)體薄膜上形成光刻膠(PR)。并且使用光刻膠PR作為蝕刻掩模，使柵極導(dǎo)體薄膜形成圖樣以形成多個柵極導(dǎo)體，該柵極導(dǎo)體包括具有柵電極124a、124b的多個柵極線121和多個存儲電極線131。同時，優(yōu)選地，執(zhí)行過蝕刻(over etch)，并且過蝕刻使柵極導(dǎo)體121及131的邊緣位于光刻膠PR的邊緣內(nèi)。
接下來，使用約3-40eV的低能量，通過PECVD或等離子感光乳劑(plasma emulsion)將高濃度的N型或P型雜質(zhì)注入半導(dǎo)體島151，以使位于光刻膠PR下面的半導(dǎo)體島151的區(qū)域不被摻雜而半導(dǎo)體島151的剩余區(qū)被重?fù)诫s，因而形成源極區(qū)和漏極區(qū)153、155、無效區(qū)域157以及溝道區(qū)154a、154b。低能量防止由于產(chǎn)生高能量的高電壓而導(dǎo)致的損壞以穩(wěn)定TFT的特性。在摻雜工藝之后，可以去除光刻膠。
參照圖34，去除光刻膠圖樣PR，并且使用高能量，通過使用掃描設(shè)備或離子束設(shè)備將低濃度N型或P型雜質(zhì)注入到半導(dǎo)體島151中，以使設(shè)置在柵極導(dǎo)體121、131下面的半導(dǎo)體島151的區(qū)域不被摻雜，并且半導(dǎo)體島151的剩余區(qū)域被摻雜以在溝道區(qū)154a、154b的上側(cè)部形成輕摻雜區(qū)152a和152b。為了形成輕摻雜區(qū)152a、152b，可以使用在柵電極124a側(cè)面形成的隔離片(spacer)，并且柵極導(dǎo)體121、131可以具有包括不同蝕刻速度的金屬的雙層結(jié)構(gòu)。
參照35A及圖35B，沉積層間絕緣層600并使其形成圖樣，以形成多個接觸孔603、605，用于露出源極區(qū)153和漏極區(qū)155。
接下來，在層間絕緣層600上形成包括具有源極區(qū)153的多條數(shù)據(jù)線171和漏電極175的多個數(shù)據(jù)導(dǎo)體。
參照圖36A和圖36B，在層間絕緣層上形成優(yōu)選地由具有良好平坦特性的感光有機(jī)材料制成的鈍化層180，并使其形成圖樣，以形成多個接觸孔185、182，用于露出漏電極175及數(shù)據(jù)線171的末端部分。
參照圖37及圖38，使用氬氣在漏電極175和數(shù)據(jù)線171的末端部分的露出部分以及鈍化層180上進(jìn)行等離子處理，并且通過噴涂來沉積優(yōu)選地由透明材料制成的導(dǎo)電層90。然后，將光刻膠60涂布在透明導(dǎo)電層90上，并且使用光掩模，將其曝光并顯影，以露出透明導(dǎo)電層90的一部分，并且使用光刻膠60作為蝕刻掩模，蝕刻透明導(dǎo)電層90的露出部分，以形成多個像素電極190和多個接觸輔助部82。
參照圖39，通過拋光，去除光刻膠60和鈍化層180的一部分，以通過等離子處理，去除積聚在上部鈍化層180的露出表面的電荷。
最后，如圖30和31所示，去除在上部鈍化層180上的光刻膠60。
如上所述，在蝕刻用于像素電極和多個接觸輔助部的透明導(dǎo)電層之后，去除鈍化層180q的露出表面，以消除通過等離子處理所形成的電荷，從而避免了由于電荷而導(dǎo)致的LCD質(zhì)量的劣化。
而且，由于使用光刻工藝，根據(jù)實(shí)施例的TFT陣列面板的制造方法同時形成數(shù)據(jù)線、半導(dǎo)體和歐姆接觸部，因此簡化了制造過程。
上面的描述可適用于諸如OLED的其它平板顯示裝置。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種薄膜晶體管陣列面板的制造方法，所述方法包括在基板上形成包括柵電極、漏電極、源電極及半導(dǎo)體的薄膜晶體管；在所述源電極及所述漏電極上形成第一鈍化層；在所述第一鈍化層上形成透明導(dǎo)電層；使用光刻膠作為蝕刻掩模，蝕刻所述透明導(dǎo)電層，以露出所述第一鈍化層的一部分并形成與所述漏電極連接的像素電極；將所述光刻膠和所述第一鈍化層拋光；以及去除所述光刻膠。
2.根據(jù)權(quán)利要求1所述的方法，其中，進(jìn)行所述透明導(dǎo)電層和所述第一鈍化層的拋光，直到從所述像素電極露出的所述第一鈍化層的表面低于在所述像素電極下面的所述第一鈍化層的表面。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述第一鈍化層包括有機(jī)材料。
4.根據(jù)權(quán)利要求1所述的方法，其中，形成所述薄膜晶體管還包括形成第二鈍化層。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述第二鈍化層包括無機(jī)材料。
6.根據(jù)權(quán)利要求2所述的方法，還包括在所述半導(dǎo)體與所述源電極、所述漏電極之間形成歐姆接觸層。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述源電極、所述漏電極、所述歐姆接觸層以及所述半導(dǎo)體的形成包括沉積本征硅層及非本征硅層；蝕刻所述本征硅層及所述非本征硅層，以形成所述半導(dǎo)體及非本征半導(dǎo)體；形成導(dǎo)體層；蝕刻所述導(dǎo)體層，以形成所述源電極和所述漏電極；以及蝕刻在所述源電極和所述漏電極之間露出的所述非本征半導(dǎo)體，以形成所述歐姆接觸層。
8.根據(jù)權(quán)利要求6所述的方法，其中，所述源電極、所述漏電極、所述歐姆接觸層、以及所述半導(dǎo)體的形成包括沉積本征硅層和非本征硅層；在所述非本征硅層上形成導(dǎo)體層；蝕刻所述本征硅層和所述非本征硅層，以形成所述半導(dǎo)體及非本征半導(dǎo)體；蝕刻所述導(dǎo)體層，以形成所述源電極和所述漏電極；以及蝕刻在所述源電極和所述漏電極之間露出的所述非本征半導(dǎo)體，以形成所述歐姆接觸層。
9.一種薄膜晶體管陣列面板的制造方法，所述方法包括形成包括本征區(qū)及非本征區(qū)的半導(dǎo)體；形成覆蓋所述半導(dǎo)體的柵極絕緣層；形成與所述半導(dǎo)體的所述本征區(qū)重疊的柵極線；形成覆蓋所述柵極線及所述柵極絕緣層的層間絕緣層；形成分別連接到所述半導(dǎo)體的所述非本征區(qū)的數(shù)據(jù)線和漏電極；形成覆蓋所述數(shù)據(jù)線及所述漏電極的鈍化層；在所述鈍化層上形成透明導(dǎo)電層；使用光刻膠作為蝕刻掩模來蝕刻所述透明導(dǎo)電層，以露出所述鈍化層的一部分并形成與所述漏電極連接的像素電極；將所述鈍化層和所述光刻膠拋光；以及去除所述光刻膠。
10.根據(jù)權(quán)利要求9所述的方法，其中，進(jìn)行所述鈍化層和所述光刻膠的拋光，直到從所述像素電極露出的所述鈍化層的表面低于在所述像素電極下面的所述鈍化層的表面。
11.根據(jù)權(quán)利要求9所述的方法，其中，所述鈍化層包括有機(jī)材料。
12.一種薄膜晶體管陣列面板，包括絕緣基板；薄膜晶體管，形成在所述絕緣基板上，并且包括柵電極、漏電極、源電極和半導(dǎo)體；第一鈍化層，形成在所述源電極及所述漏電極上，包括第一部分和第二部分、以及第一接觸孔；以及像素電極，形成在所述第一鈍化層的所述第一部分上，并通過所述第一接觸孔連接至所述漏電極，其中，所述第二部分的表面低于在所述像素電極下面的所述第一鈍化層的所述第一部分的表面。
13.根據(jù)權(quán)利要求12所述的薄膜晶體管陣列面板，其中，所述第一鈍化層包括有機(jī)材料。
14.根據(jù)權(quán)利要求12所述的薄膜晶體管陣列面板，其中，所述第一鈍化層具有感光性。
15.根據(jù)權(quán)利要求12所述的薄膜晶體管陣列面板，還包括在所述第一鈍化層下面形成的第二鈍化層以及位于對應(yīng)所述第一接觸孔位置的第二接觸孔。
16.根據(jù)權(quán)利要求15所述的薄膜晶體管陣列面板，其中，所述第二鈍化層包括氮化硅。
17.根據(jù)權(quán)利要求12所述的薄膜晶體管陣列面板，其中，所述半導(dǎo)體包括非本征半導(dǎo)體和本征半導(dǎo)體。
18.一種薄膜晶體管陣列面板，包括絕緣基板；半導(dǎo)體，形成在所述絕緣基板上，并包括非本征區(qū)及本征區(qū)；柵極絕緣層，其覆蓋所述半導(dǎo)體；柵極線，形成在所述柵極絕緣層上，并與所述半導(dǎo)體的所述本征區(qū)重疊；層間絕緣層，覆蓋所述柵極線和所述柵極絕緣層；包括源電極的數(shù)據(jù)線以及與所述數(shù)據(jù)線分離的漏電極，形成在所述層間絕緣層上；第一鈍化層，形成在所述漏電極和所述數(shù)據(jù)線上，包括第一部分及第二部分、以及第一接觸孔；以及像素電極，形成在所述第一鈍化層的所述第一部分上，并通過所述第一接觸孔連接至所述漏電極，其中，所述第二部分的表面低于在所述像素電極下面的所述第一鈍化層的所述第一部分的表面。
19.根據(jù)權(quán)利要求18所述的薄膜晶體管陣列面板，其中，所述第一鈍化層包括有機(jī)材料。
20.根據(jù)權(quán)利要求18所述的薄膜晶體管陣列面板，其中，所述第一鈍化層具有感光性。
全文摘要
本發(fā)明提供了一種薄膜晶體管陣列面板的制造方法，其包括在基板上形成包括柵電極、漏電極、源電極及半導(dǎo)體的薄膜晶體管；在源電極及漏電極上形成第一鈍化層；在第一鈍化層上形成透明導(dǎo)電層；使用光刻膠作為蝕刻掩模，蝕刻透明導(dǎo)電層，以露出第一鈍化層的一部分并形成與漏電極連接的像素電極；將第一鈍化層和光刻膠拋光；以及去除光刻膠。
文檔編號H01L27/12GK1808709SQ20051012577
公開日2006年7月26日 申請日期2005年12月1日 優(yōu)先權(quán)日2005年1月18日
發(fā)明者樸慶珉, 鄭震九, 柳春基 申請人:三星電子株式會社