專利名稱：晶體管及其制造和操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件和一種制造該半導(dǎo)體器件的方法，尤其涉及一種根據(jù)所施加的電壓改變溝道物理性質(zhì)的晶體管及其制造和操作方法。
背景技術(shù)：
用于半導(dǎo)體器件中的晶體管主要是場效應(yīng)晶體管(FET)。FET通過在半導(dǎo)體器件中所施加的電壓使信號(hào)傳輸路徑維持在開啟狀態(tài)或關(guān)閉狀態(tài)。
圖1示出了傳統(tǒng)的場效應(yīng)晶體管(FET)。
參照圖1，半導(dǎo)體襯底10包括源極區(qū)12和漏極區(qū)14。源極區(qū)12和漏極區(qū)14分隔開預(yù)定空間。將柵極堆疊結(jié)構(gòu)16設(shè)置在半導(dǎo)體襯底10上的源極區(qū)12和漏極區(qū)14中間。柵極堆疊結(jié)構(gòu)16包括依次堆疊的柵極氧化物層和柵極電極。溝道18設(shè)置在柵極堆疊結(jié)構(gòu)16的下面。在半導(dǎo)體襯底10上形成層間絕緣層20以覆蓋柵極堆疊結(jié)構(gòu)16。在層間絕緣層20中形成接觸孔(h)以暴露源極區(qū)12。在層間絕緣層20上形成填充接觸孔的位線22。
因?yàn)橐孟喈?dāng)高的工作電壓操作傳統(tǒng)的FET，如上所述的傳統(tǒng)的FET產(chǎn)生大量的熱。因此可能難以提供高電流。

發(fā)明內(nèi)容
本發(fā)明提供一種產(chǎn)生較少熱量并提供高電流的晶體管。
本發(fā)明也提供一種制造該晶體管的方法。
本發(fā)明還提供一種操作該晶體管的方法。
根據(jù)本發(fā)明的一方面，提供了一種晶體管，該晶體管包括襯底；在襯底上制備為線形的第一導(dǎo)電層；依次堆疊在第一導(dǎo)電層上的相變層(phasechange layer)和第二導(dǎo)電層；在第二導(dǎo)電層上形成的第一和第二電流方向限制單元，其中第一和第二電流方向限制單元分隔開；分別在第一電流方向限制單元和第二電流方向限制單元上形成的第三導(dǎo)電層和第四導(dǎo)電層；與第三導(dǎo)電層連接的字線；與第四導(dǎo)電層連接的位線；與字線連接的電壓降低單元。
相變層可以是通過所施加的電壓而使導(dǎo)電率發(fā)生變化的材料層，該材料層可以是釩氧化物層，鎳氧化物層和鉿氧化物層中的一種。
第一和第二電流方向限制單元可以是第一PN結(jié)層和第二PN結(jié)層，防止電流從相變層逆流到字線和位線，第一和第二節(jié)層的每一個(gè)可以包括依次堆疊的N型材料層和P型材料層。N型材料層可以是鎳氧化物層和鈦氧化物層中的一種，P型材料層可以是鎳氧化物層。
電壓降低單元可以是連接到位線一個(gè)端部的電阻器。
可以在襯底上擴(kuò)展相變層，以覆蓋第一導(dǎo)電層的預(yù)定區(qū)域。
根據(jù)本發(fā)明的另一方面，提供了一種制造晶體管的方法，該方法包括在襯底上形成線形狀的第一導(dǎo)電層；在第一導(dǎo)電層上形成相變層；在相變層上形成作為公共電極的第二導(dǎo)電層；在第二導(dǎo)電層上形成分開預(yù)定空間的第一電流方向限制單元和第二電流方向限制單元以及在第一電流方向限制單元和第二電流方向限制單元上形成第三導(dǎo)電層和第四導(dǎo)電層；形成連接第三導(dǎo)電層和第四導(dǎo)電層之一的位線；形成連接第三導(dǎo)電層和第四導(dǎo)電層中未連接位線的一個(gè)的字線；以及在字線的一個(gè)末端形成電壓降低單元。
相變層可以由通過所施加的電壓使導(dǎo)電率發(fā)生變化的材料層形成，該材料層可以是釩氧化物層、鎳氧化物層和鉿氧化物層中的一種。
形成第一電流方向限制單元和第二電流方向限制單元可以進(jìn)一步包括在第二導(dǎo)電層上依次堆疊N型材料層、P型材料層和導(dǎo)電層；在導(dǎo)電層上形成限制兩個(gè)分開區(qū)域的掩模；依次蝕刻掩模周圍的導(dǎo)電層、P型材料層和N型材料層；以及清除掩模。
N型材料層可以是鎳氧化物層和鈦氧化物層中的一種，P型材料層可以是鎳氧化物層。
形成位線可以包括在襯底上形成覆蓋第三導(dǎo)電層和第四導(dǎo)電層的層間絕緣層；在層間絕緣層上形成暴露第三導(dǎo)電層和第四導(dǎo)電層之一的通路孔；在層間絕緣層上形成填充通路孔的導(dǎo)電層；然后圖案化填充通路孔的導(dǎo)電層使其成為和第一導(dǎo)電層平行的線的形狀。
形成字線可以進(jìn)一步包括在形成位線所得的產(chǎn)物上形成覆蓋位線的層間絕緣層；在層間絕緣層上形成通路孔，暴露不和位線連接的第三導(dǎo)電層和第四導(dǎo)電層中的一個(gè)；在層間絕緣層上形成填充通路孔的導(dǎo)電層；然后圖案化填充通路孔的導(dǎo)電層使之成為和位線交叉的線的形狀。
電壓降低單元可以是電阻器。
根據(jù)本發(fā)明的進(jìn)一步的另一方面，提供了一種操作晶體管的方法，該晶體管包括在襯底上制備為線形狀的第一導(dǎo)電層，依次堆疊在第一導(dǎo)電層上的的相變層和第二導(dǎo)電層，在第二導(dǎo)電層上形成并分開預(yù)定空間的第一電流方向限制單元和第二電流方向限制單元，分別在第一電流方向限制單元和第二電流方向限制單元上形成的第三導(dǎo)電層和第四導(dǎo)電層，連接到第三導(dǎo)電層的字線，連接到第四導(dǎo)電層的位線，以及連接到字線的電壓降低單元，該方法包括保持位線和第一導(dǎo)電層中的電位差并把工作電壓施加到字線。
工作電壓可以比該電位差低。
根據(jù)本發(fā)明，該晶體管產(chǎn)生更少熱量并提供高電流。


通過參考附圖詳細(xì)描述本發(fā)明的示范性實(shí)施例，其上述的和其他特征及優(yōu)勢將變得更加明顯，在附圖中圖1是傳統(tǒng)晶體管的截面圖；圖2是根據(jù)本發(fā)明的一實(shí)施例的通過所施加的電壓改變溝道物理性質(zhì)的晶體管的截面圖；圖3是圖2的等效電路圖；圖4是示出圖2中示出的晶體管的特征的曲線圖；圖5是示出包括圖2所示的晶體管的單元陣列的電路圖；以及圖6到圖9是圖2中示出的晶體管的制造方法的截面圖。
具體實(shí)施例方式
參考附圖，現(xiàn)在將更充分地描述根據(jù)本發(fā)明的晶體管及制造和操作該晶體管的方法，附圖中展示了本發(fā)明的示范性實(shí)施例。在附圖中，為了清晰起見夸大了諸層和區(qū)域的厚度。
圖2是根據(jù)本發(fā)明實(shí)施例的通過所施加的電壓改變溝道物理性質(zhì)的晶體管的截面圖。
參照圖2，在襯底40的預(yù)定區(qū)域上形成第一導(dǎo)電層42。襯底40可以是適合低溫處理的襯底。例如，襯底40可以是玻璃襯底。第一導(dǎo)電層42在垂直于紙面的方向上形成線的形狀。覆蓋第一導(dǎo)電層42的預(yù)定區(qū)域的相變層設(shè)置在襯底40上。根據(jù)外部施加的電壓使相變層44的物理性質(zhì)從絕緣性到導(dǎo)電性變化或反之亦然。相變層44可以是釩氧化物層(V2O5)、鎳氧化物層(NiO、Ni2O5)或鉿氧化物層(HfO2)。在相變層44的預(yù)定區(qū)域上形成第二導(dǎo)電層46。把第二導(dǎo)電層46作為公共電極使用。在第二導(dǎo)電層46的兩個(gè)分開區(qū)域上形成第一PN結(jié)層48和第二PN結(jié)層49。也就是說，在第二導(dǎo)電層46上形成分開的PN二極管層。第一PN結(jié)層48包括依次堆疊的N型材料層48a和P型材料層48b。第二PN結(jié)層49也包括依次堆疊的N型材料層49a和P型材料層49b。N型材料層48a和49a可以是鎳氧化物層(NiO)或鈦氧化物層(TiO2)。P型材料層48b和49b可以是鎳氧化物層。第一PN結(jié)層48防止通過位線56施加到第二導(dǎo)電層46中的電流逆流到字線60。第二PN結(jié)層49防止通過字線60施加到第二導(dǎo)電層46的電流逆流到位線56。在第一PN結(jié)層48上形成第三導(dǎo)電層50，在第二PN結(jié)層49上形成第四導(dǎo)電層52。在襯底40上形成第一層間絕緣層54，以包圍相變層44、第二導(dǎo)電層46、第一PN結(jié)層48和第二PN結(jié)層49。在第一層間絕緣層54上形成第一通路孔h1，以暴露第四導(dǎo)電層52的上表面。在第一層間絕緣層54上形成填充第一通路孔(h1)的位線56。位線56與第四導(dǎo)電層52暴露的表面接觸。位線56具有預(yù)定寬度的線的形狀，且平行于第一導(dǎo)電層42。在第一層間絕緣層54上形成第二層間絕緣層58，以覆蓋位線56。在第一層間絕緣層54和第二層間絕緣層58上形成第二通路孔h2，以暴露第三導(dǎo)電層50的上表面。在第二層間絕緣層58上形成填充第二通路孔(h2)的字線60。字線60與第三導(dǎo)電層50暴露的表面接觸。字線60設(shè)置在位線56上方并和位線56垂直交叉。電阻器R與字線60串聯(lián)。電阻器R維持施加到第三導(dǎo)電層50的電壓使得幾乎不使電流流到相變層44。
圖3示出圖2所示的晶體管的等效電路。
圖4是圖2示出的晶體管操作特征的曲線圖。
在圖4中，第一曲線(G1)示出當(dāng)把1V施加到柵極時(shí)，隨著漏極電壓(Vd)的變化漏極電流(Id)的變化情況。換句話說，第一曲線(G1)示出當(dāng)把1V施加到第三導(dǎo)電層50中時(shí)，隨著施加到第一導(dǎo)電層42和第四導(dǎo)電層52之間的電壓，在第一導(dǎo)電層42和第四導(dǎo)電層52之間流動(dòng)的電流變化情況。同時(shí)，第二曲線G2還示出當(dāng)把0V施加到第三導(dǎo)電層50中時(shí)隨著漏極電壓的變化，在第一導(dǎo)電層42和第四導(dǎo)電層52之間流動(dòng)的漏極電流(Id)的變化情況。
如第一和第二曲線G1和G2中所示，漏極電流(Id)急遽增加(meaningfully increased)處的漏極電壓(Vd)隨著施加到柵極的電壓而改變。換句話說，漏極電流Id突然升高處的漏極電壓(Vd)隨著供給柵極的電壓而改變。對第一曲線G1而言，當(dāng)漏極電壓Vd是2.25V時(shí)漏極電流Id突然增加。對第二曲線G2而言，當(dāng)漏極電壓Vd達(dá)到2.5V時(shí)，漏極電流Id突然增加。如所示出，由于突然使漏極電流Id增大的漏極電壓Vd(下文稱為開始電壓)隨著施加到第三導(dǎo)電層50，也就是柵極的電壓而偏移，所以可以通過控制施加到柵極的電壓來控制圖2中示出的晶體管的開啟或關(guān)閉狀態(tài)。換句話說，如果把1V施加到柵極時(shí)第一開始電壓是V1，而把0V施加到柵極時(shí)第二開始電壓是V2，當(dāng)把漏電壓Vd維持在第一開始電壓V1和第二開始電壓V2之間時(shí)，通過將施加到柵極的電壓控制在0V或1V可以將晶體管控制在開啟狀態(tài)或關(guān)閉狀態(tài)。
圖5是示出具有圖2所示的晶體管的單元陣列的電路圖。
參照圖5，參考標(biāo)記Wm-1、Wm、Wm+1表示字線，參考標(biāo)記Bn-1、Bn、Bn+1表示位線，參考標(biāo)記Pn-1、Pn、Pn+1表示與圖2中示出的第一導(dǎo)電層42對應(yīng)的電鍍線(plate lines)。位線(Bn-1、Bn、Bn+1)和電鍍線(Pn-1、Pn、Pn+1)平行設(shè)置。
下文中，將詳細(xì)解釋根據(jù)本發(fā)明實(shí)施例的晶體管的制造方法。
參照圖6，在襯底40上形成第一導(dǎo)電層42。襯底40可以是玻璃襯底或塑料襯底。第一導(dǎo)電層42形成為沿垂直于紙面方向延伸的線的形狀。形成第一導(dǎo)電層42之后，形成相變層44以覆蓋第一導(dǎo)電層42。形成相變層44之后，通過光刻工藝圖案化相變層44，以覆蓋第一導(dǎo)電層的預(yù)定區(qū)域。相變層44的物理性質(zhì)隨外部施加電壓而從絕緣性質(zhì)改變成導(dǎo)電性質(zhì)。采用釩氧化物層(V2O5)，鎳氧化物層(NiO、Ni2O5)或鉿氧化物層(HfO2)作為相變層44?？梢酝ㄟ^形成由相變層44所包括的金屬組成的金屬層并氧化該金屬層來形成相變層44，或者，在襯底40上直接形成金屬氧化物材料，以形成相變層44。形成相變層44之后，在相變層44的預(yù)定區(qū)域上形成第二導(dǎo)電層46。第二導(dǎo)電層46可以由用于第一導(dǎo)電層42的同樣的導(dǎo)電材料形成。在第二導(dǎo)電層46的整個(gè)表面上依次形成N型材料層(未顯示)、P型材料層(未顯示)和導(dǎo)電層(未顯示)。N型材料層可以是鎳氧化物層(NiO)或鈦氧化物層(TiO2)。P型材料層可以是鎳氧化物層。在導(dǎo)電層上形成用于限制第一和第二PN結(jié)層48和49的區(qū)域的感光膜圖案(未顯示)。使用感光膜圖案作為蝕刻掩模依次蝕刻導(dǎo)電層、P型材料層和N型材料層。根據(jù)蝕刻處理，在第二導(dǎo)電層46的上表面上形成包括依次堆疊的N型材料層48a和P型材料層48b的第一PN結(jié)層48。同時(shí)，在第二導(dǎo)電層46的上表面上形成包括依次堆疊的N型材料層49a和P型材料層49b并和第一PN結(jié)層48分開的第二PN結(jié)層49。然后，分別在第一PN結(jié)層48和第二PN結(jié)層49上形成第三和第四導(dǎo)電層50、52。
在襯底40上形成第一層間絕緣層54，以包圍相變層44、第二導(dǎo)電層46、第一PN結(jié)層48和第二PN結(jié)層49。在形成第一層間絕緣層54之后，形成位線。為了形成位線，執(zhí)行下面的工藝。在第一層間絕緣層54上形成感光膜M1并使用光工藝和顯影工藝圖案化該感光膜M1以暴露第一層間絕緣層54的預(yù)定區(qū)域。第一層間絕緣層54的暴露區(qū)域覆蓋第四導(dǎo)電層52的上表面。通過使用感光膜M1作為蝕刻掩模，蝕刻第一層間絕緣層54的暴露區(qū)域。蝕刻工藝一直進(jìn)行到第四導(dǎo)電層52的上表面暴露為止。蝕刻過程之后，清除感光膜M1。通過以上描述的蝕刻過程，在第一層間絕緣層上形成第一通路孔(h1)以暴露第四導(dǎo)電層52的上表面。
參照圖7，通過填充第一通路孔(h1)形成接觸第四導(dǎo)電層52的位線56。位線56具有預(yù)定寬度的線的形狀且形成于垂直于字面的方向上。位線56可以與第一導(dǎo)電層42平行地形成。
參照圖8，在第一層間絕緣層54上形成第二層間絕緣層58以覆蓋位線56。通過使用形成第一通路孔的方法蝕刻第一和第二層間絕緣層54和58的預(yù)定區(qū)域，從而在第一和第二層間絕緣層54和58上形成第二通路孔h2，以暴露第三導(dǎo)電層50的上表面。
參照圖9，在第二層間絕緣層58上形成字線60。通過填充第二通路孔h2形成字線60，字線60與第三導(dǎo)電層50的上表面接觸。同時(shí)，字線與位線56垂直交叉。在字線60和電源(未顯示)之間可以形成與兩邊都連接的電阻層70。電阻層70是圖2中的電阻器R。電阻層70可以有電阻，降低施加到相變層的電壓從而幾乎使電流不通過字線60流到相變層44。
下文中，將詳細(xì)地解釋根據(jù)本發(fā)明實(shí)施例的晶體管的操作方法。
參考圖9，當(dāng)在第一導(dǎo)電層42和位線56之間維持預(yù)定電位差時(shí)，通過施加到第三導(dǎo)電層50也就是柵極的預(yù)定工作電壓開啟或關(guān)閉相變層。參考圖4，在把第一和第四導(dǎo)電層之間的電位差維持在第一開始電壓V1和第二開始電壓V2之間的電壓時(shí)，如果把1V作為工作電壓施加到第三導(dǎo)電層50，相變層44就變成開啟。因此，根據(jù)本發(fā)明的實(shí)施例的晶體管變?yōu)殚_啟。為了關(guān)閉相變層44，在把第一和第四導(dǎo)電層之間的電位差維持在第一開始電壓V1和第二開始電壓V2之間的電壓時(shí)，把施加到第三導(dǎo)電層50的工作電壓減小到大約0V。
如上文所述，根據(jù)本發(fā)明實(shí)施例的晶體管包括作為溝道的相變層。因此，用低于3V的工作電壓可以開啟或關(guān)閉圖4中示出的根據(jù)本發(fā)明實(shí)施例的晶體管。此外，當(dāng)根據(jù)本發(fā)明實(shí)施例的晶體管從關(guān)閉狀態(tài)轉(zhuǎn)換到開啟狀態(tài)時(shí)，漏極電流(Id)突然升高。
由于通過低工作電壓操作根據(jù)本實(shí)施例的晶體管，所以該晶體管產(chǎn)生更少的熱。而且，該晶體管可能在低電壓中提供高電流，因?yàn)樵谵D(zhuǎn)換時(shí)漏電流突然升高。
在本實(shí)施例中，使用釩氧化物層、鎳氧化物層或鉿氧化物層形成相變層44，但是除使用釩氧化物層、鎳氧化物層或鉿氧化物層之外，相變層44還可以使用其他材料層形成。在本實(shí)施例中，形成相變層44是為了覆蓋第一導(dǎo)電層42，但是相變層44可以只在第一導(dǎo)電層的上表面上形成。此外，電阻器可以在第三導(dǎo)電層50，即柵極和字線60之間形成。
盡管已經(jīng)參考本發(fā)明的示范性實(shí)施例對本發(fā)明進(jìn)行了特別的顯示和說明，但是應(yīng)當(dāng)理解的是，本領(lǐng)域的普通技術(shù)人員可以在不背離權(quán)利要求定義的本發(fā)明的精神和范圍的情況下，在其中做出各種形式和細(xì)節(jié)上的變化。
權(quán)利要求
1.一種晶體管，包括襯底；在所述襯底上制備為線的形狀的第一導(dǎo)電層；依次堆疊在所述第一導(dǎo)電層上的相變層和第二導(dǎo)電層；在所述第二導(dǎo)電層上形成的第一電流方向限制單元和第二電流方向限制單元，其中所述第一和第二電流方向限制單元分開；分別在所述第一電流方向限制單元和第二電流方向限制單元上形成的第三導(dǎo)電層和第四導(dǎo)電層；連接到所述第三導(dǎo)電層的字線；連接到所述第四導(dǎo)電層的位線；以及連接到所述字線的電壓降低單元。
2.如權(quán)利要求1所述的晶體管，其中所述相變層是根據(jù)所施加的電壓改變導(dǎo)電率的材料層。
3.如權(quán)利要求2所述的晶體管，其中所述材料層是釩氧化物層、鎳氧化物層和鉿氧化物層中的一種。
4.如權(quán)利要求1所述的晶體管，其中所述第一和第二電流方向限制單元是防止電流從所述相變層逆流到所述字線和所述位線的第一PN結(jié)層和第二PN結(jié)層，且所述第一和第二PN結(jié)層均包括依次堆疊的N型材料層和P型材料層。
5.如權(quán)利要求4所述的晶體管，其中所述N型材料層是鎳氧化物層和鈦氧化物層中的一種。
6.如權(quán)利要求4所述的晶體管，其中所述P型材料層是鎳氧化物層。
7.如權(quán)利要求1所述的晶體管，其中所述電壓降低單元是連接到所述字線一個(gè)端部的電阻器。
8.如權(quán)利要求1所述的晶體管，其中所述相變層在所述襯底上擴(kuò)展，以覆蓋所述第一導(dǎo)電層的預(yù)定區(qū)域。
9.如權(quán)利要求5所述的晶體管，其中所述P型材料層是鎳氧化物層。
10.一種制造晶體管的方法，包括在襯底上形成線形狀的第一導(dǎo)電層；在所述第一導(dǎo)電層上形成相變層；在所述相變層上形成作為公共電極的第二導(dǎo)電層；在所述第二導(dǎo)電層上形成分開預(yù)定空間的第一電流方向限制單元和第二電流方向限制單元，并分別在所述第一電流方向限制單元和所述第二電流方向限制單元上形成第三導(dǎo)電層和第四導(dǎo)電層；形成連接到所述第三導(dǎo)電層和所述第四導(dǎo)電層之一的位線；形成連接到所述第三導(dǎo)電層和所述第四導(dǎo)電層中未和所述位線連接一者的字線；以及在所述字線的一個(gè)末端形成電壓降低單元。
11.如權(quán)利要求10所述的方法，其中所述相變層由隨著所施加的電壓改變導(dǎo)電率的材料層形成。
12.如權(quán)利要求11所述的方法，其中所述材料層是釩氧化物層、鎳氧化物層和鉿氧化物層中的一種。
13.如權(quán)利要求10所述的方法，其中形成所述第一電流方向限制單元和所述第二電流方向限制單元進(jìn)一步包括在所述第二導(dǎo)電層上依次堆疊N型材料層、P型材料層和導(dǎo)電層；在所述導(dǎo)電層上形成限制兩個(gè)分開區(qū)域的掩模；在所述掩模周圍依次蝕刻所述導(dǎo)電層、所述P型材料層和所述N型材料層；以及清除所述掩模。
14.如權(quán)利要求13所述的方法，其中所述N型材料層是鎳氧化物層和鈦氧化物層中的一種。
15.如權(quán)利要求13所述的方法，其中所述P型材料層是鎳氧化物層。
16.如權(quán)利要求10所述的方法，其中形成所述位線包括在所述襯底上形成覆蓋所述第三導(dǎo)電層和所述第四導(dǎo)電層的層間絕緣層；在所述層間絕緣層上形成暴露所述第三導(dǎo)電層和所述第四導(dǎo)電層之一的通路孔；在所述層間絕緣層上形成填充所述通路孔的導(dǎo)電層；以及圖案化填充所述通路孔的所述導(dǎo)電層使其成為和所述第一導(dǎo)電層平行的線的形狀。
17.如權(quán)利要求10所述的方法，其中形成所述字線進(jìn)一步包括.在形成所述位線所得的產(chǎn)物上形成覆蓋所述位線的層間絕緣層；在所述層間絕緣層上形成通路孔，暴露所述第三導(dǎo)電層和所述第四導(dǎo)電層中未連接到所述位線的一者；在所述層間絕緣層上形成填充所述通路孔的導(dǎo)電層；以及圖案化填充所述通路孔的所述導(dǎo)電層使其成為和所述位線交叉的線的形狀。
18.如權(quán)利要求10所述的方法，其中所述電壓降低單元是電阻器。
19.如權(quán)利要求14所述的方法，其中所述P型材料層是鎳氧化物層。
20.一種操作晶體管的方法，所述晶體管包括在襯底上制備為線形狀的第一導(dǎo)電層，依次堆疊在所述第一導(dǎo)電層上的相變層和第二導(dǎo)電層，在所述第二導(dǎo)電層上形成且分開預(yù)定空間的第一電流方向限制單元和第二電流方向限制單元，分別在所述第一電流方向限制單元和所述第二電流方向限制單元上形成的第三導(dǎo)電層和第四導(dǎo)電層，連接到所述第三導(dǎo)電層的字線，連接到所述第四導(dǎo)電層的位線，以及連接到所述字線的電壓降低單元，所述方法包括維持在所述位線和所述第一導(dǎo)電層之間的電位差并把工作電壓施加到所述字線。
21.如權(quán)利要求20所述的方法，其中所述第一和第二電流方向限制單元分別是第一PN結(jié)層和第二PN結(jié)層。
22.如權(quán)利要求20所述的方法，其中所述相變層是鎳氧化物層、釩氧化物層和鉿氧化物層中的一種。
23.如權(quán)利要求21所述的方法，其中所述第一PN結(jié)層和所述第二PN結(jié)層的每一個(gè)包括依次堆疊的N型材料層和P型材料層，其中所述N型材料層是鎳氧化物層和鈦氧化物層中的一種且所述P型材料層是鎳氧化物層。
24.如權(quán)利要求20所述的方法，其中所述工作電壓比所述電位差低。
全文摘要
提供了通過所施加的電壓改變溝道物理性質(zhì)的晶體管及其制造和操作方法。該晶體管包括在襯底上制備為線形狀的第一導(dǎo)電層，依次堆疊在第一導(dǎo)電層上的相變層和第二導(dǎo)電層，在第二導(dǎo)電層上形成并分開預(yù)定空間的第一電流方向限制單元和第二電流方向限制單元，分別在第一電流方向限制單元和第二電流方向限制單元上形成的第三導(dǎo)電層和第四導(dǎo)電層，連接到第三導(dǎo)電層的字線，連接到第四導(dǎo)電層的位線，以及連接到字線的電壓降低單元。
文檔編號(hào)H01L21/02GK1790744SQ200510124729
公開日2006年6月21日 申請日期2005年11月16日 優(yōu)先權(quán)日2004年11月16日
發(fā)明者趙重來, 柳寅儆, 李明宰 申請人:三星電子株式會(huì)社