專利名稱：半導體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及為提高耐壓特性及降低ON時的電阻值，而高精度地形成漏極區(qū)域的技術(shù)。
背景技術(shù)：
在現(xiàn)有的半導體裝置的制造方法中有如下制法，在由二重擴散結(jié)構(gòu)形成的漏極區(qū)域，首先形成LOCOS(Local Oxidation of Silicon)氧化膜。此時，稍稍傾斜且較大地形成位于漏極區(qū)域側(cè)的LOCOS氧化膜的鳥嘴(バ一ズビ一ク)形狀。然后，利用LOCOS氧化膜的鳥嘴形狀，以高加速電壓從LOCOS氧化膜上面離子注入雜質(zhì)并使其擴散。通過該制造方法，形成漏極區(qū)域的深度擴散的低濃度擴散層。然后，通過使用LOCOS氧化膜利用自對準技術(shù)，從低濃度擴散層表面注入雜質(zhì)，形成漏極區(qū)域的高濃度擴散層(例如參照專利文獻1)。
專利文獻1特開2003-309258號公報(第8-10頁、第5-9圖)如上所述，在現(xiàn)有的半導體裝置的制造方法中，在形成LOCOS氧化膜的區(qū)域的外延層表面選擇性地形成氧化硅膜及氮化硅膜。然后，在形成LOCOS氧化膜后，通過從該LOCOS氧化膜的鳥嘴上面進行離子注入，形成漏極區(qū)域。因此，由于LOCOS氧化膜形成時的掩模偏移或鳥嘴部的膜厚、形狀等而在漏極區(qū)域的形成區(qū)域產(chǎn)生偏差，存在對位精度不良的問題。
另外，當漏極區(qū)域形成到與源極區(qū)域重疊而形成的反向柵區(qū)域的附近時，產(chǎn)生耐壓特性劣化的問題。另一方面，當漏極區(qū)域從該反向柵區(qū)域向遠方形成時，存在導通時的電阻值增大的問題。即，漏極區(qū)域需要考慮耐壓特性及導通時的電阻值等，高精度地形成。但是，如上所述，由于漏極區(qū)域的對位精度不好，故存在難于實現(xiàn)所希望的耐壓特性及所希望的導通時的電阻值的問題。
另外，在外延層表面首先堆積形成LOCOS氧化膜時的氧化硅膜及氮化硅膜。然后，在形成LOCOS氧化膜后，除去氧化硅膜及氮化硅膜，堆積柵極氧化膜、柵極電極用多晶硅。根據(jù)該制造方法，存在制造工藝復雜，制造成本高的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述的各情況而開發(fā)的，在本發(fā)明的半導體裝置的制造方法包括在半導體層表面形成絕緣層并選擇性地除去所述絕緣層，以在該半導體層上形成場氧化膜的區(qū)域設(shè)置開口部的工序；在所述半導體層表面堆積抗蝕劑后，將所述絕緣層的臺階作為對準標記使用，選擇性地除去所述抗蝕劑，以所述抗蝕劑為掩模，形成漏極擴散層的工序；使用所述絕緣層，從所述半導體層表面形成所述場氧化膜，在除去所述絕緣層的一部分后，以至少其一端側(cè)配置在所述場氧化膜上方的方式形成柵極電極的工序；以一部分配置在所述柵極電極的另一端側(cè)下方的方式形成反向柵擴散層，從該反向柵擴散層表面形成源極擴散層的工序。因此，在本發(fā)明中，在形成場氧化膜前，將場氧化膜形成用絕緣層作為對準標記，形成漏極擴散層。利用該制造方法，可高位置精度地形成漏極擴散層。
另外，在本發(fā)明的半導體裝置的制造方法中，在形成所述反向柵擴散層的工序中，使用所述柵極電極的另一端并通過自對準技術(shù)形成。因此，在本發(fā)明中，使用柵極電極利用自對準技術(shù)形成反向柵極擴散層。通過該制造方法，可高位置精度地配置漏極擴散層和反向柵擴散層，可實現(xiàn)所希望的耐壓及所希望的導通電阻值。
在本發(fā)明的半導體裝置的制造方法中，在選擇性地除去所述絕緣層的工序中，在所述半導體層表面順序堆積柵極氧化膜、第一硅膜及氮化硅膜后，對準所述場氧化膜的形成區(qū)域除去所述第一硅膜及所述氮化硅膜。因此，在本發(fā)明中，作為柵極氧化膜、柵極電極使用的第一硅膜被作為形成場氧化膜時的掩模使用。通過該制造方法，可將制造工序簡化，可抑制制造成本。
在本發(fā)明的半導體裝置的制造方法中，在除去所述絕緣層的一部分的工序中，在形成所述場氧化膜后，除去所述氮化硅膜。因此，在本發(fā)明中，將柵極氧化膜在由硅膜覆蓋的狀態(tài)下，作為形成場氧化膜時的絕緣層使用。通過該制造方法，在半導體層表面堆積柵極氧化膜時，可通過設(shè)置所希望的膜厚，防止柵極氧化膜過分地成長。
在本發(fā)明的半導體裝置的制造方法中，在形成所述柵極電極的工序中，在除去所述氮化硅膜后，在所述半導體層上面堆積第二硅膜，將所述場氧化膜的臺階作為對準標記使用。因此，在本發(fā)明中，可對漏極擴散層高位置精度地形成柵極電極。而且，可對漏極擴散層高位置精度地形成通過使用柵極電極利用自對準技術(shù)形成的反向柵擴散層。
在本發(fā)明中，將作為形成場氧化膜的掩模使用的絕緣層的臺階作為對準標記利用，形成漏極擴散層。此時，在形成場氧化膜的工序的前工序中，可形成漏極擴散層。通過該制造方法，可不受場氧化膜的形狀等影響，而高位置精度地形成漏極擴散層。
在本發(fā)明中，使用場氧化膜的臺階構(gòu)圖柵極電極。而且，使用該柵極電極的另一端，通過自對準技術(shù)形成反向柵擴散層。通過該制造方法，可高位置精度地配置漏極擴散層和反向柵擴散層，可實現(xiàn)所希望的耐壓特性及所希望的導通時的電阻值。
在本發(fā)明中，作為柵極氧化膜、柵極電極使用的硅膜被作為形成場氧化膜時的絕緣層使用。然后，使用柵極氧化膜及硅膜形成柵極電極。通過該制造方法，可將制造工序簡化，可抑制制造成本。
在本發(fā)明中，在半導體表面堆積柵極氧化膜后，由作為柵極電極使用的硅膜覆蓋柵極氧化膜。然后，在硅膜上面進一步堆積硅膜，使柵極電極達到所希望的膜厚。通過該制造方法，可防止柵極氧化膜過分地成長，可將柵極氧化膜的膜厚維持在所希望的厚度。


圖1是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖2是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖3是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖4是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖5是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖6是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖7是說明本發(fā)明實施例的半導體裝置的制造方法的剖面圖；圖8(A)是說明本發(fā)明實施例的半導體裝置的耐壓特性的圖，(B)是說明本發(fā)明實施例的半導體裝置的導通電阻值的圖。
符號說明
1 P型單晶硅襯底2 N型埋入擴散層4 N型外延層8 氧化硅膜9 多晶硅膜10 氮化硅膜11 N型擴散層12 光致抗蝕劑13 開口部15 多晶硅膜16 硅化鎢膜17 氧化硅膜18 柵極電極21 P型擴散層具體實施方式
下面，參照圖1～圖7詳細說明本發(fā)明一實施例的半導體裝置的制造方法。
圖1～圖7是用于說明本實施例的半導體裝置的制造方法的剖面圖。另外，在以下的說明中，對由分離區(qū)域區(qū)分的在一個元件形成區(qū)域形成例如N溝道型MOS晶體管的情況進行說明，但不限于該情況。例如，也可以是在其它元件形成區(qū)域形成P溝道型MOS晶體管、NPN型晶體管、縱型PNP晶體管等，形成半導體集成電路裝置的情況。
首先，如圖1所示，準備P型單晶硅襯底1。從襯底1表面，使用公知的光刻技術(shù)，離子注入N型雜質(zhì)，例如磷(P)，形成N型埋入擴散層2。然后，從襯底1表面，使用公知的光刻技術(shù)離子注入P型雜質(zhì)例如硼(B)，形成P型埋入擴散層3。然后，將襯底1配置在外延成長裝置支持器(サセプタ)上。然后，通過燈加熱，給予襯底1例如1200℃程度的高溫，同時，向反應管內(nèi)導入SiHCl3氣體和H2氣體。通過該工序，在襯底1上成長例如比電阻0.1～2.0Ω·cm、厚度0.5～1.5μm程度的外延層4。
另外，本實施例中的襯底1及外延層4對應本發(fā)明的半導體層。而且，在本實施例中，表示在襯底1上形成有一層外延層4的情況，但不限于此。例如作為本發(fā)明的半導體層，可以僅是襯底的情況，還可以為在襯底上面層極多層外延層的情況。另外，襯底還可以為N型單晶硅襯底、化合物半導體襯底。
其次，如圖2所示，從外延層4表面，使用公知的光刻技術(shù)離子注入N型雜質(zhì)例如磷(P)，形成N型擴散層5。然后，從外延層4表面，使用公知的光刻技術(shù)離子注入P型雜質(zhì)例如硼(B)，形成P型擴散層6。而且，通過將P型埋入擴散層3和P型擴散層6連接，形成分離區(qū)域7。如上所述，通過分離區(qū)域7，襯底1及外延層4被區(qū)分成多個島區(qū)域。然后，在外延層4表面順序堆積氧化硅膜8、多晶硅膜9、氮化硅膜10。
另外，本實施例中的氧化硅膜8、多晶硅膜9及氮化硅膜10對應本發(fā)明的絕緣層。本實施例中的多晶硅膜10對應本發(fā)明的第一硅膜。
其次，如圖3所示，選擇性地除去多晶硅膜9及氮化硅膜10，以在形成LOCOS氧化膜14(參照圖14)的部分設(shè)置開口部。此時，圖中未圖示，但在劃線區(qū)域，在形成N型埋入擴散層2時，在襯底1表面形成臺階。而且，將該臺階作為對準標記利用，多晶硅膜9及氮化硅膜10被選擇性地除去。然后，將用于形成作為漏極區(qū)域使用的N型擴散層11的光致抗蝕劑12堆積在外延層4表面。然后，使用公知的光刻技術(shù)，在形成N型擴散層11的區(qū)域形成開口部13。
此時，如上所述，多晶硅膜9及氮化硅膜10配合LOCOS氧化膜14的形成區(qū)域進行構(gòu)圖配置。而且，開口部13利用作為對準標記使用、配置于劃線區(qū)域的多晶硅膜9及氮化硅膜10的臺階而形成。然后，以光致抗蝕劑12為掩模，離子注入N型雜質(zhì)例如磷(P)，形成N型擴散層11。
通過該制造方法，N型擴散層11可通過在形成LOCOS氧化膜14之前進行離子注入來形成。即，可不從LOCOS氧化膜14的鳥嘴上面進行離子注入，而形成N型擴散層11，故不會被LOCOS氧化膜的鳥嘴厚度、形狀等所左右。其結(jié)果可在所希望的區(qū)域高位置精度地形成N型擴散層11。
另外，本實施例中的N型擴散層11對應本發(fā)明的漏極擴散層。另外，本實施例中的LOCOS氧化膜14對應本發(fā)明的場氧化膜，但不限于利用LOCOS法形成的情況。也可以為本發(fā)明的場氧化膜利用可形成厚的熱氧化膜的制造方法形成的情況。
其次，如圖4所示，將多晶硅膜9及氮化硅膜10作為掩模使用，從氧化硅膜8上，以例如800～1200℃程度進行蒸汽氧化，由此，進行氧化膜附著。此時，在形成有多晶硅膜9及氮化硅膜10的部分的一部分形成鳥嘴。另外，在LOCOS氧化膜14的平坦部，其膜厚為例如3000～5000程度。特別是，在分離區(qū)域7上，通過形成LOCOS氧化膜14，進一步將元件間分離。然后，除去殘留于LOCOS氧化膜14間的氮化硅膜10。
其次，在外延層4上面順序堆積多晶硅膜15、硅化鎢膜16及氧化硅膜17，以覆蓋殘留的氧化硅膜8、多晶硅膜9上面。此時，殘留于外延層4表面的氧化硅膜8作為柵極氧化膜使用。另外，在殘留的多晶硅膜9上面進一步堆積多晶硅膜15及硅化鎢膜16，形成用于作為柵極電極使用的所希望的膜厚。另外，圖4中一體顯示多晶硅膜9和多晶硅膜15。
即，在本實施例中，將作為柵極氧化膜使用的氧化硅膜8及作為柵極電極使用的多晶硅膜9兼用作形成LOCOS氧化膜14時的掩模。通過該制造方法，可省略堆積并除去形成LOCOS氧化膜14時使用的氧化硅膜的工序，可將制造工序簡化，抑制制造成本。
另外，在形成氧化硅膜8后，在其上面堆積多晶硅膜9，由此，可利用多晶硅膜9保護氧化硅膜8。而且，氧化硅膜8的膜厚維持在適用于作為柵極氧化膜使用的范圍。
另外，本實施例中的多晶硅膜15及硅化鎢膜16對應本發(fā)明的第二硅膜。但是，第二硅膜也可以為多晶硅膜15，或僅為硅化鎢膜16的情況，另外，只要為可構(gòu)成柵極電極的膜即可。
其次，如圖5所示，選擇性地除去多晶硅膜15等，留下作為柵極電極18使用的區(qū)域的多晶硅膜15、硅化鎢膜16及氧化硅膜17。此時，柵極電極18的一端181側(cè)被配置于LOCOS氧化膜14上面。
然后，在外延層4上面堆積TEOS膜19，在TEOS膜19上面堆積光致抗蝕劑20。使用公知的光刻技術(shù)，在光致抗蝕劑20上，在形成作為反向柵區(qū)域使用的P型擴散層21的區(qū)域形成開口部22。然后，以光致抗蝕劑20為掩模，離子注入P型雜質(zhì)例如硼(B)，形成P型擴散層21。此時，如圖，使用柵極電極18的另一端182側(cè)，通過自對準技術(shù)形成P型擴散層21。
如上所述，N型擴散層11利用形成LOCOS氧化膜14時的多晶硅膜9及氮化硅膜10的臺階，在形成LOCOS氧化膜14之前形成。柵極電極18利用作為對準標記用而形成的LOCOS氧化膜的臺階而形成。而且，P型擴散層21使用柵極電極18的另一端182，通過自對準技術(shù)形成。通過該制造方法，可相對作為漏極區(qū)域使用的N型擴散層11高位置精度地形成P型擴散層21。
另外，本實施例中的P型擴散層21對應本發(fā)明的反向柵擴散層。
其次，如圖6所示，從外延層4的表面，使用公知的光刻技術(shù)離子注入N型雜質(zhì)例如磷(P)，形成N型擴散層23、24。將N型擴散層23作為源極區(qū)域使用，將N型擴散層24作為漏極取出區(qū)域使用。如圖所示，N型擴散層23、24使用LOCOS氧化膜14，利用自對準技術(shù)形成。
最后，如圖7所示，在外延層4上，例如在整個面上堆積BPSG(BoronPhospho Glass)膜、SOG(Spin On Glass)膜等作為絕緣層25。然后，利用公知的光刻技術(shù)，通過使用例如CHF3+O2系統(tǒng)的氣體的干式蝕刻，在絕緣層25上形成接觸孔26、27。
其次，在接觸孔26、27內(nèi)壁等形成勢壘金屬膜28。由鎢(W)膜29埋設(shè)接觸孔26、27內(nèi)。然后，在W膜29上面利用CVD法堆積鋁銅(AlCu)膜、勢壘金屬膜，然后，使用公知的光刻技術(shù)選擇性地除去AlCu膜及勢壘金屬膜，形成漏極電極30及源極電極31。另外，在圖7所示的剖面中，朝向柵極電極的配線層沒有圖示，但在其它區(qū)域與配線層連接。
其次，使用圖7及圖8說明通過上述制造方法形成的N溝道型MOS晶體管的耐壓特性及導通電阻值。圖8(A)是表示漏極-源極間的耐壓和漏極區(qū)域-反向柵區(qū)域的間隔距離的偏差量的關(guān)系的圖。圖8(B)是表示導通電阻值和漏極區(qū)域-反向柵區(qū)域的間隔距離的偏差量的關(guān)系的圖。
如圖7所示，N溝道型MOS晶體管的耐壓特性及導通電阻值主要起因于作為漏極區(qū)域的N型擴散層11和作為反向柵區(qū)域的P型擴散層21的間隔距離W。例如，在以將間隔距離W縮窄的方式配置擴散層11、21的情況下，導通電阻值降低，耐壓特性劣化。而在以將間隔距離W加寬的方式配置擴散層11、21的情況下，耐壓特性提高，導通電阻值增大。即，N溝道型MOS晶體管的耐壓特性和導通電阻值構(gòu)成對調(diào)關(guān)系，要考慮兩特性，決定所希望的間隔距離W。
首先，在圖8(A)中，縱軸表示漏極-源極間的耐壓，橫軸表示N型擴散層11和P型擴散層21的間隔距離W的偏差量X(μm)。而且，橫軸中所希望的間隔距離W以0.0表示，且以正值表示間隔距離W窄的情況，以負值表示間隔距離W寬的情況。實線表示N型擴散層11的雜質(zhì)導入量為2.0×1012(/cm2)的情況。點劃線表示N型擴散層11的雜質(zhì)導入量為5.0×1012(/cm2)的情況。
如實線所示，在雜質(zhì)導入量為2.0×1012(/cm2)的情況下，通過使間隔距離W的偏差量X(μm)位于例如-0.8＜X＜0.1的范圍，漏極-源極間的耐壓顯示60～65(V)范圍的特性值。另外，如點劃線所示，在雜質(zhì)導入量為5.0×1012(/cm2)的情況下，通過使間隔距離W的偏差量X(μm)位于例如-0.2＜X＜0.1的范圍，漏極-源極間的耐壓顯示53～60(V)范圍的特性值。即通過實線和點劃線的比較可知，形成N型擴散層11時的雜質(zhì)導入量越多，耗盡層形成區(qū)域越窄，耐壓特性越差。而在形成N型擴散層11時，若僅考慮耐壓特性，則間隔距離W越寬，耐壓特性越高。
其次，在圖8(B)中，縱軸表示導通電阻值，橫軸表示N型擴散層11和P型擴散層21的間隔距離W的偏差量X(μm)。而且，橫軸中所希望的間隔距離W以0.0表示，且以正值表示間隔距離W窄的情況，以負值表示間隔距離W寬的情況。實線表示N型擴散層11的雜質(zhì)導入量為2.0×1012(/cm2)的情況。點劃線表示N型擴散層11的雜質(zhì)導入量為5.0×1012(/cm2)的情況。
如實線和點劃線所示可知，形成N型擴散層11時的雜質(zhì)導入量越多，漏極區(qū)域的電阻值越低，導通電阻值也越低。而在形成N型擴散層11時，若僅考慮導通電阻值，則間隔距離W越窄，導通電阻值越低。
使用圖7及圖8，如上所述，當考慮耐壓特性及導通電阻值兩者時，在雜質(zhì)導入量為2.0×1012(/cm2)的情況下，通過使間隔距離W的偏差量X位于-0.2＜X＜0.1的范圍，可維持所希望的耐壓特性值且可防止導通電阻值增大。另一方面，在雜質(zhì)導入量為5.0×1012(/cm2)的情況下，通過使間隔距離W的偏差量X位于-0.2＜X＜0.1的范圍，可維持所希望的耐壓特性且可防止導通電阻值增大。也就是說，N型擴散層11和P型擴散層21最好在間隔距離W的偏差量X位于-0.2＜X＜0.1的范圍形成。而且，利用上述半導體裝置的制造方法可實現(xiàn)。
另外，在本實施例中，間隔距離W的偏差量X不限于-0.2＜X＜0.1的范圍。例如，在與導通電阻值相比，更加強調(diào)耐壓特性時，也可有意識地使間隔距離W的偏差量X為負值。而相反在更加強調(diào)導通電阻值時，也可有意識地使間隔距離W的偏差量X為正值。另外，在不脫離本發(fā)明要旨的范圍內(nèi)可進行各種變更。
權(quán)利要求
1.一種半導體裝置的制造方法，其特征在于，包括在半導體層表面形成絕緣層，并以在該半導體層上形成場氧化膜的區(qū)域設(shè)置開口部的方式選擇性地除去所述絕緣層的工序；在所述半導體層表面堆積抗蝕劑后，將所述絕緣層的臺階作為對準標記使用，選擇性地除去所述抗蝕劑，以所述抗蝕劑為掩模，形成漏極擴散層的工序；使用所述絕緣層，從所述半導體層表面形成所述場氧化膜，在除去所述絕緣層的一部分后，以至少其一端側(cè)配置在所述場氧化膜上方的方式形成柵極電極的工序；以其一部分配置在所述柵極電極的另一端側(cè)下方的方式形成反向柵擴散層，并從該反向柵擴散層表面形成源極擴散層的工序。
2.如權(quán)利要求1所述的半導體裝置的制造方法，其特征在于，在形成所述反向柵擴散層的工序中，使用所述柵極電極的另一端，通過自對準技術(shù)形成。
3.如權(quán)利要求2所述的半導體裝置的制造方法，其特征在于，在選擇性地除去所述絕緣層的工序中，在所述半導體層表面順序堆積柵極氧化膜、第一硅膜及氮化硅膜后，按照所述場氧化膜的形成區(qū)域除去所述第一硅膜及所述氮化硅膜。
4.如權(quán)利要求3所述的半導體裝置的制造方法，其特征在于，在除去所述絕緣層的一部分的工序中，在形成所述場氧化膜后，除去所述氮化硅膜。
5.如權(quán)利要求4所述的半導體裝置的制造方法，其特征在于，在形成所述柵極電極的工序中，在除去所述氮化硅膜后，在所述半導體層上面堆積第二硅膜，將所述場氧化膜的臺階作為對準標記使用。
全文摘要
一種半導體裝置的制造方法，在現(xiàn)有的半導體裝載的制造方法中，在形成LOCOS氧化膜后，使用LOCOS氧化膜的鳥嘴形成漏極擴散層，因此，存在漏極擴散層的位置精度差的問題。在本發(fā)明的半導體裝置的制造方法中，在外延層(4)上面堆積多晶硅膜(9)及氮化硅膜(10)。構(gòu)圖為在形成LOCOS氧化膜(14)的區(qū)域殘留多晶硅膜(9)及氮化硅膜(10)。而且，將多晶硅膜(9)及氮化硅膜(10)的臺階作為對準標記使用，形成作為漏極區(qū)域的擴散層(11)。然后，形成LOCOS氧化膜(14)。通過該制造方法，可不受LOCOS氧化膜的形狀影響，而高位置精度地形成擴散層(11)。
文檔編號H01L21/336GK1767160SQ20051010763
公開日2006年5月3日 申請日期2005年9月29日 優(yōu)先權(quán)日2004年9月29日
發(fā)明者小倉尚 申請人:三洋電機株式會社