專利名稱：半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及一種半導體裝置及其制造方法，特別是涉及一種結(jié)合深度淺且具有低電阻的擴散層、并且可微細化的MIS型半導體裝置及其制造方法。
背景技術(shù)：
伴隨著半導體集成電路的高度集成化，要求MIS型晶體管的微細化，為了實現(xiàn)該微細化，需要結(jié)合深度淺且具有低電阻的溝道擴散層的MIS型晶體管(例如，參照專利文獻1)。
下面，參照
具有以往的MIS型晶體管的半導體裝置的制造方法。
圖13(a)～圖13(e)，以工序順序表示現(xiàn)有的半導體裝置的制造方法。
首先，如圖13(a)所示，在由P型硅構(gòu)成的半導體基板100上，離子注入作為P型雜質(zhì)的銦(In)離子，接著離子注入作為P型雜質(zhì)的硼(B)離子。此后，通過進行熱處理，在半導體基板100的上部形成由銦離子擴散構(gòu)成的P型溝道擴散層103、和在該P型溝道擴散層103的下側(cè)由硼離子擴散構(gòu)成的P型阱104。
接著，如圖13(b)所示，在半導體基板100的主面上選擇性形成由氧化硅構(gòu)成的柵絕緣膜101、和在其上由多晶硅構(gòu)成的柵電極102。
然后，如圖13(c)所示，以柵電極102為掩模，在半導體基板100上離子注入砷(As)離子來形成N型延伸(extension)注入層106A。接著，以柵電極102為掩模，在半導體基板100上離子注入作為P型雜質(zhì)的硼(B)離子，來在N型延伸注入層106A的下側(cè)形成P型袋狀(pocket)注入層107A。
接著，如圖13(d)所示，在半導體基板100上，以覆蓋柵電極102的方式堆積由氧化硅構(gòu)成的絕緣膜。然后，通過對堆積的絕緣膜實施各向異性蝕刻，在柵電極102的兩側(cè)面上形成側(cè)壁108。
接著，如圖13(e)所示，以柵電極102及側(cè)壁108為掩模，在半導體基板100上離子注入作為N型雜質(zhì)的砷離子。然后，對半導體基板100進行1050℃左右高溫且短時間的熱處理，在半導體基板100中的側(cè)壁108的兩側(cè)區(qū)域上形成N型高濃度源·漏擴散層105。此時，在半導體基板100中的各個N型高濃度源·漏擴散層105、與P型溝道擴散層103之間的區(qū)域中，形成由N型延伸注入層106A的砷離子擴散構(gòu)成的N型延伸擴散層106。另外，在N型延伸擴散層106的下側(cè)區(qū)域中，形成P型袋狀注入層107A的硼離子擴散構(gòu)成的P型袋狀擴散層107。
如上所述，現(xiàn)有的半導體裝置的制造方法，為了不顯現(xiàn)短溝道效果而實現(xiàn)晶體管的微細化，有要在P型溝道擴散層103的形成時注入銦離子，形成具有陡峭的濃度曲線(profile)的溝道結(jié)構(gòu)的傾向。
專利文獻1特開2002-33477號公報但是，前述現(xiàn)有的半導體裝置的制造方法中，在作為形成P型溝道擴散層103或者P型袋狀擴散層107等的雜質(zhì)擴散層時的雜質(zhì)使用銦離子的情況下，由于銦離子的活性化率低，存在不能得到足夠活性化濃度的問題。
另外，如果為了提高銦離子的活性化濃度而增大銦離子的注入劑量，則會產(chǎn)生以下問題，即由于銦原子質(zhì)量數(shù)大，容易使半導體基板100中的離子注入?yún)^(qū)域非結(jié)晶化，產(chǎn)生過渡增速擴散(Transient enhanceddiffusion以下簡稱為TED)，并在產(chǎn)生TED的期間內(nèi)導致銦的異常擴散。在此，所謂TED，是指通過存在于硅基板中的晶格間硅或者原子空孔等的過剩點缺陷、與雜質(zhì)原子相互作用而產(chǎn)生的、被增速的異常擴散現(xiàn)象。此時的過剩點缺陷，主要多為由離子注入的注入損傷導入，因此，即使為了得到更淺且陡峭的擴散層注入質(zhì)量數(shù)較大的銦離子，由注入的銦離子構(gòu)成的摻雜劑的活性化也不充分。
這樣，現(xiàn)有的半導體裝置的制造方法中，很難以具有充分的活性化濃度的方式形成晶體管的微細化中所不可缺少的淺且陡峭的溝道擴散層。
發(fā)明內(nèi)容
本發(fā)明的目的在于，解決前述現(xiàn)有的問題，并實現(xiàn)一種微細裝置，通過將溝道擴散層中的雜質(zhì)濃度曲線陡峭且淺地結(jié)合化從而抑制短溝道效果，同時，用具有充分的活性化濃度的低電阻溝道擴散層來維持高驅(qū)動力。
為了達到上述目的，本發(fā)明構(gòu)成為在半導體裝置中的溝道擴散層或者袋狀擴散層中，添加提高導入該溝道擴散層或者袋狀擴散層中的雜質(zhì)(摻雜劑)的活性化濃度的碳。
具體地說，有關(guān)本發(fā)明的第1半導體裝置，其特征在于，具有在第1導電型的半導體區(qū)域上形成的柵絕緣膜、在柵絕緣膜上形成的柵電極、和在半導體區(qū)域的柵電極的下方形成的第1導電型溝道擴散層，溝道擴散層包含碳作為雜質(zhì)。
根據(jù)第1半導體裝置，添加到溝道擴散層中的碳抑制溝道擴散層中的雜質(zhì)的過渡增速擴散，并且提高導入的雜質(zhì)的活性化率。因此，能夠在伴隨微細化的溝道擴散層中實現(xiàn)陡峭且淺接合化的雜質(zhì)濃度曲線，同時通過使溝道擴散層得到充分的活性化濃度，可以實現(xiàn)低電阻化，其結(jié)果，能維持高驅(qū)動力。
第1半導體裝置，優(yōu)選還具有形成在柵電極的側(cè)面上的側(cè)壁、和形成在半導體區(qū)域中的側(cè)壁的側(cè)方區(qū)域中的第2導電型源·漏擴散層，且源·漏擴散層不含有碳。這樣，由于僅在有必要添加碳的區(qū)域含有碳，從而能防止因碳造成的污染。
此時，源·漏擴散層，優(yōu)選與溝道擴散層隔開間隔地形成。
第1半導體裝置，優(yōu)選還具有形成在半導體區(qū)域的柵電極的側(cè)部下側(cè)的第2導電型的延伸擴散層。
此時，第1半導體裝置，優(yōu)選在半導體區(qū)域中的延伸擴散層的下側(cè)還具有與該延伸擴散層相接形成的第1導電型的袋狀擴散層。
在第1半導體裝置中，導入溝道擴散層中的雜質(zhì)離子，優(yōu)選為質(zhì)量數(shù)相對比較大的重離子。
此時，重離子優(yōu)選為銦離子。
有關(guān)本發(fā)明的第2半導體裝置，其特征在于，具有形成在第1導電型的半導體區(qū)域上的柵絕緣膜；形成在柵絕緣膜上的柵電極；形成在半導體區(qū)域中的柵電極的側(cè)部下側(cè)的第2導電型延伸擴散層；和，第1導電型的袋狀擴散層，其在半導體區(qū)域的延伸擴散層的下側(cè)，與該延伸擴散層相接形成，袋狀擴散層包含有碳作為雜質(zhì)。
根據(jù)第2半導體裝置，形成在柵電極側(cè)壁下方的袋狀擴散層中所添加的碳，抑制袋狀擴散層中的雜質(zhì)的過渡增速擴散，并能提高導入的雜質(zhì)(摻雜劑)的活性化率。因此，通過在伴隨微細化的袋狀擴散層中實現(xiàn)陡峭且淺接合化的雜質(zhì)濃度曲線，并使袋狀擴散層得到充分的活性化濃度，可以抑制溝道擴散層的耗盡化。其結(jié)果，可以抑制短溝道效果。
第2半導體裝置，優(yōu)選還具有形成在柵電極側(cè)面上的側(cè)壁、和形成在半導體區(qū)域的側(cè)壁的側(cè)方的區(qū)域中的第2導電型源·漏擴散層，在源·漏擴散層中的離開袋狀擴散層的區(qū)域中不包含碳。這樣，由于僅在有必要添加碳的區(qū)域含有碳，從而能防止因碳造成的污染。
在第2半導體裝置中，導入袋狀擴散層中的雜質(zhì)離子，優(yōu)選為質(zhì)量數(shù)相對比較大的重離子。
此時，重離子優(yōu)選為銦離子。
在第1或第2半導體裝置中，優(yōu)選半導體區(qū)域由硅構(gòu)成。
有關(guān)本發(fā)明的第1半導體裝置的制造方法，其特征在于，具有工序(a)，其通過在第1導電型的半導體區(qū)域中離子注入第1導電型的第1雜質(zhì)離子，形成溝道注入層；工序(b)，其通過在半導體區(qū)域的溝道形成區(qū)域中，選擇性離子注入由碳或含碳的分子構(gòu)成的第2雜質(zhì)離子，在溝道注入層中形成碳注入層；工序(c)，其通過在工序(a)及工序(b)以后，對半導體區(qū)域進行第1熱處理，在半導體區(qū)域中形成第1雜質(zhì)離子從溝道注入層及碳注入層擴散構(gòu)成的溝道擴散層；工序(d)，其在半導體區(qū)域中的溝道擴散層上形成柵絕緣膜；和工序(e)，其在柵絕緣膜上形成柵電極，溝道擴散層包含由第2雜質(zhì)離子帶來的碳。
根據(jù)第1半導體裝置的制造方法，通過在半導體區(qū)域中的溝道形成區(qū)域中，選擇性地離子注入由碳或者含碳的分子構(gòu)成的第2雜質(zhì)離子，在溝道注入層中形成碳注入層。因此，在通過其后的熱處理形成溝道擴散層時，在溝道注入層中作為雜質(zhì)注入的碳，抑制溝道擴散層中的第1雜質(zhì)的過渡增速擴散，并且提高注入的第1雜質(zhì)的活性化率。其結(jié)果，在伴隨微細化的溝道擴散層中實現(xiàn)陡峭且淺接合化的雜質(zhì)濃度曲線，并可通過使溝道擴散層得到充分的活性化濃度，實現(xiàn)低電阻化。
第1半導體裝置的制造方法，優(yōu)選在工序(a)和工序(b)之間，還具有在半導體區(qū)域上形成在開口部分中存在溝道形成區(qū)域的掩模圖案的工序，在工序(b)中，通過使用掩模圖案在溝道形成區(qū)域中選擇性離子注入第2雜質(zhì)離子，形成碳注入層。
第1半導體裝置的制造方法，優(yōu)選還具有在工序(a)之前，在半導體區(qū)域上，形成在開口部分中存在溝道形成區(qū)域的掩模圖案的工序，在工序(a)中，通過使用掩模圖案在溝道形成區(qū)域中選擇性離子注入第1雜質(zhì)離子，形成溝道注入層，在工序(b)中，通過使用掩模圖案在溝道形成區(qū)域中選擇性離子注入第2雜質(zhì)離子，形成碳注入層。
第1半導體裝置的制造方法，優(yōu)選還具有工序(f)，其在工序(e)之后，通過以柵電極為掩模，在半導體區(qū)域中離子注入第2導電型的第3雜質(zhì)離子，形成延伸注入層；和工序(g)，其在工序(f)之后，通過對半導體區(qū)域進行第2熱處理，形成第3雜質(zhì)離子從延伸注入層擴散構(gòu)成的延伸擴散層。
此時，第1半導體裝置的制造方法，優(yōu)選在工序(e)和工序(g)之間，還具有通過以柵電極為掩模，在半導體區(qū)域中離子注入第1導電型的第4雜質(zhì)離子，形成袋狀注入層的工序，在工序(g)中，通過第2熱處理，在延伸擴散層的下側(cè)，形成第4雜質(zhì)離子從袋狀注入層擴散構(gòu)成的袋狀擴散層。
第1半導體裝置的制造方法，優(yōu)選還具有工序(h)，其在工序(e)之后，在柵電極的側(cè)面上形成側(cè)壁；工序(i)，其在工序(h)之后，通過以側(cè)壁為掩模，在半導體區(qū)域中離子注入第2導電型的第5雜質(zhì)離子，形成源·漏注入層；和工序(j)，其在工序(i)之后，通過對半導體區(qū)域進行第3熱處理，形成第5雜質(zhì)離子從源·漏注入層擴散構(gòu)成的源·漏擴散層。
第1半導體裝置的制造方法，優(yōu)選在工序(a)之前還具有工序(1)，其在半導體區(qū)域上形成偽柵電極；工序(2)，其在偽柵電極的兩側(cè)面上形成側(cè)壁；工序(3)，其在工序(2)之后，在半導體區(qū)域上形成露出偽柵電極的上面的絕緣膜；和工序(4)，其在工序(3)之后，通過選擇性除去偽柵電極，從側(cè)壁彼此之間露出半導體區(qū)域。在工序(a)中，通過以絕緣膜為掩模，在露出的半導體區(qū)域中離子注入第1雜質(zhì)離子，形成溝道注入層；在工序(b)中，通過以絕緣膜為掩模，在半導體區(qū)域中離子注入第2雜質(zhì)離子，形成碳注入層。
在第1半導體裝置的制造方法中，第1雜質(zhì)離子，優(yōu)選為質(zhì)量數(shù)相對比較大的重離子。
此時，重離子優(yōu)選為銦離子。
優(yōu)選在第1半導體裝置的制造方法中，在工序(a)中，溝道注入層不因第1雜質(zhì)離子的離子注入而被非結(jié)晶化。
有關(guān)本發(fā)明的第2半導體裝置的制造方法，其特征在于，具有工序(a)，其在第1導電型的半導體區(qū)域上形成柵絕緣膜；工序(b)，其在柵絕緣膜上形成柵電極；工序(c)，其通過以柵電極為掩模，在半導體區(qū)域中離子注入第2導電型的第1雜質(zhì)離子，形成延伸注入層；工序(d)，其通過以柵電極為掩模，在半導體區(qū)域中離子注入第1導電型的第2雜質(zhì)離子，形成袋狀注入層；工序(e)，其通過在半導體區(qū)域的袋狀形成區(qū)域中，選擇性離子注入由碳或含碳的分子構(gòu)成的第3雜質(zhì)離子，形成碳注入層；和工序(f)，其在工序(c)、工序(d)及工序(e)之后，通過對半導體區(qū)域進行第1熱處理，在半導體區(qū)域的柵電極的側(cè)部下側(cè)，形成第1雜質(zhì)離子從延伸注入層擴散構(gòu)成的延伸擴散層、和在該延伸擴散層的下側(cè)第2雜質(zhì)離子從袋狀注入層擴散構(gòu)成的袋狀擴散層，袋狀擴散層包含由第3雜質(zhì)離子帶來的碳。
根據(jù)第2半導體裝置的制造方法，通過在半導體裝置的袋狀形成區(qū)域中選擇性離子注入由碳或者含碳的分子構(gòu)成的第3雜質(zhì)離子，形成碳注入層。因此，在通過其后的熱處理形成袋狀擴散層時，在袋狀注入層中作為雜質(zhì)注入的碳，抑制溝道擴散層中的第2雜質(zhì)的過渡增速擴散，并且提高注入的第2雜質(zhì)的活性化率。這樣，能夠在伴隨微細化的袋狀擴散層中實現(xiàn)陡峭且淺接合化的雜質(zhì)濃度曲線，并且通過使袋狀擴散層得到充分的活性化濃度，可以更可靠地抑制耗盡化。其結(jié)果，可以抑制短溝道效果。
第2半導體裝置的制造方法，優(yōu)選還具有工序(g)，其在工序(f)后，在柵電極的側(cè)面上形成側(cè)壁；工序(h)，其在工序(g)后，通過以側(cè)壁為掩模，在半導體區(qū)域中離子注入第2導電型的第4雜質(zhì)離子，形成源·漏注入層；和工序(i)，其在工序(h)后，通過對半導體區(qū)域進行第2熱處理，形成第4雜質(zhì)離子從源·漏注入層擴散構(gòu)成的源·漏擴散層。
在第2半導體裝置的制造方法中，第2雜質(zhì)離子，優(yōu)選為質(zhì)量數(shù)相對比較大的重離子。
此時，重離子優(yōu)選為銦離子。
在第1或第2半導體裝置的制造方法中，優(yōu)選半導體區(qū)域由硅構(gòu)成。
根據(jù)有關(guān)本發(fā)明的第1半導體裝置及其制造方法，通過在溝道擴散層中添加碳，在形成溝道擴散層時的熱處理時，碳可以抑制雜質(zhì)的過渡增速擴散，并提高該雜質(zhì)的活性化率。因此，能夠?qū)崿F(xiàn)伴隨微細化的溝道擴散層的雜質(zhì)濃度曲線的陡峭化且淺接合化，并且能充分提高活性化濃度，從而可以抑制短溝道效果，并實現(xiàn)低電阻的溝道擴散層。其結(jié)果，可以實現(xiàn)維持高驅(qū)動能力的微細設備。
根據(jù)有關(guān)本發(fā)明的第2半導體裝置及其制造方法，通過在袋狀擴散層中添加碳，在形成袋狀擴散層時的熱處理時，碳可以抑制雜質(zhì)的過渡增速擴散，并提高該雜質(zhì)的活性化率。因此，能夠?qū)崿F(xiàn)伴隨微細化的袋狀擴散層的雜質(zhì)濃度曲線的陡峭化且淺接合化，并且能充分提高活性化濃度，從而可以實現(xiàn)抑制了短溝道效果的袋狀擴散層。其結(jié)果，可以實現(xiàn)維持高驅(qū)動能力的微細設備。
圖1是表示有關(guān)本發(fā)明的第一實施方式的半導體裝置的結(jié)構(gòu)剖面圖。
圖2(a)～(d)是表示有關(guān)本發(fā)明的第一實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖3(a)～(d)是表示有關(guān)本發(fā)明的第一實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖4是表示有關(guān)本發(fā)明的第二實施方式的半導體裝置的結(jié)構(gòu)剖面圖。
圖5(a)～(d)是表示有關(guān)本發(fā)明的第二實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖6(a)～(d)是表示有關(guān)本發(fā)明的第二實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖7是表示有關(guān)本發(fā)明的第三實施方式的半導體裝置的結(jié)構(gòu)剖面圖。
圖8(a)～(d)是表示有關(guān)本發(fā)明的第三實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖9(a)～(e)是表示有關(guān)本發(fā)明的第三實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖10是表示有關(guān)本發(fā)明的第四實施方式的半導體裝置的結(jié)構(gòu)剖面圖。
圖11(a)～(d)是表示有關(guān)本發(fā)明的第四實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖12(a)～(d)是表示有關(guān)本發(fā)明的第四實施方式的半導體裝置的制造方法的工序順序的剖面圖。
圖13(a)～(e)是表示現(xiàn)有的具有MIS型晶體管的半導體裝置的制造方法的工序順序的剖面圖。
圖中100-半導體基板，101-柵絕緣膜，102-柵電極，103-P型溝道擴散層，103A-P型溝道注入層，103B-P型溝道注入層，103C-P型溝道注入層，104-P型阱，104A-P型阱注入層，105-N型高濃度源·漏擴散層，106-N型延伸擴散層，106A-N型延伸注入層，107-P型袋狀擴散層，107A-P型袋狀注入層，108-側(cè)壁，109-抗蝕圖形，109a-開口部分，110-含碳區(qū)域，110A-碳注入層，110B-碳注入層，110C-碳注入層，111-基底絕緣膜，112-偽柵電極，113-層間絕緣膜，113a-開口部分，114-柵絕緣膜，115-柵電極，116-含碳區(qū)域，116A-碳注入層，117-抗蝕圖形，117a-開口部分。
具體實施例方式
(第一實施方式)下面，參照
本發(fā)明的第一實施方式。
圖1為本發(fā)明的第一方式中的半導體裝置，表示的是MIS型晶體管的剖面結(jié)構(gòu)。如圖1所示，第一實施方式中的MIS型晶體管，選擇性地形成在由P型硅(Si)構(gòu)成的半導體基板100的主面上，且具有由膜厚為1.5nm左右的氧化硅(SiO2)構(gòu)成的柵絕緣膜101、和由其上形成的膜厚為150nm左右的由多晶硅或者多金屬(polymetal)構(gòu)成的柵電極102。
在半導體基板100上且在柵絕緣膜101和柵電極102的兩側(cè)面上，形成有例如由氮化硅(SiNx、例如、Si3N4)構(gòu)成的側(cè)壁108。
在半導體基板100上的柵絕緣膜101及側(cè)壁108的下方，形成P型溝道擴散層103，并且在半導體基板100上的側(cè)壁108的兩側(cè)部分上，形成N型高濃度源·漏擴散層105。
在P型溝道擴散層103上的各側(cè)壁108的下側(cè)部分上，分別形成N型延伸擴散層106，并在該各個N型延伸(extension)擴散層106的下側(cè)上，分別形成P型袋狀(pocket)擴散層107。
作為第一實施方式的特征，在P型溝道擴散層103上的柵絕緣膜101的下側(cè)部分上，形成有選擇性導入了碳(C)的含碳區(qū)域110。導入該P型溝道擴散層103中的碳，抑制P型溝道擴散層103中的P型雜質(zhì)的過渡增速擴散。此外，由于提高了導入的P型雜質(zhì)的活性化率，所以在伴隨細微化的P型溝道擴散層103中實現(xiàn)陡峭且淺結(jié)合化的雜質(zhì)濃度曲線，同時提高該P型溝道擴散層103中的活性化率。由于通過該P型雜質(zhì)的活性化率的提高，P型溝道擴散層103實現(xiàn)低電阻化，因此能維持MIS型半導體裝置的高驅(qū)動力。
下面，參照
如上述構(gòu)成的半導體裝置的制造方法。
圖2(a)～圖2(d)及圖3(a)～圖3(d)，表示的是本發(fā)明的第一實施方式中的半導體裝置的制造方法的工序順序下的剖面結(jié)構(gòu)。
首先，如圖2(a)所示，對由P型硅構(gòu)成的半導體基板100，以注入能量約為70keV及注入劑量約為5×1012ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子實施離子注入，在半導體基板100的上部形成P型溝道注入層103A。之后，通過對半導體基板100，將作為P型雜質(zhì)的硼(B)離子，以注入能量約為80keV及注入劑量約為1×1013ions/cm2的第1注入條件實施淺的離子注入，然后，以注入能量約為200keV及注入劑量約為1×1013ions/cm2的第2注入條件實施深的離子注入，從而在半導體基板100上的P型溝道注入層103A的下側(cè)形成P型阱注入層104A。這樣，P型阱注入層104A，注入為注入深度比P型溝道注入層103A深。
接著，如圖2(b)所示，用光刻法在形成了P型溝道注入層103A及P型阱注入層104A的半導體基板100上，形成具有將MIS晶體管的溝道形成區(qū)域開口的開口部分109a的抗蝕圖形109。優(yōu)選如此，抗蝕圖形109，覆蓋MIS型晶體管的源·漏形成區(qū)域且具有露出溝道形成區(qū)域的開口部分109a。然后，以抗蝕圖形109為掩模，在半導體基板100上的溝道形成區(qū)域中，以注入能量約為40keV及注入劑量約為5×1014ions/cm2的注入條件離子注入碳離子，在半導體基板100的溝道形成區(qū)域的上部形成碳注入層110A。
接著，如圖2(c)所示，使用灰化(ashing)法等去除抗蝕圖形109后，對半導體基板100進行第1急速熱處理(RTA)，以約100℃/秒以上、優(yōu)選為約200℃/秒的升溫速率升溫至850℃～1050℃左右并保持峰值溫度最多10秒鐘左右或者不保持峰值溫度。通過該第1急速熱處理，在半導體基板100的上部形成P型溝道注入層103A的銦離子擴散構(gòu)成的P型溝道擴散層103、和P型阱注入層104A的硼離子擴散構(gòu)成的P型阱104。這里，P型阱104擴散深度比P型溝道擴散層103深，且鄰接于P型溝道擴散層103的下側(cè)形成。還有，在P型溝道擴散層103的上部，淺淺地形成碳注入層110A的碳離子擴散構(gòu)成的含碳區(qū)域110。另外，在本說明書中，所謂不保持峰值溫度的急速熱處理，是指當熱處理溫度達到峰值溫度的同時進行降溫的熱處理。
接著，如圖2(d)所示，在半導體基板100的主面上，通過例如熱氧化法形成膜厚約為1.5nm的由氧化硅構(gòu)成的柵絕緣膜101，接著在柵絕緣膜101上且為含碳區(qū)域110上，選擇性形成膜厚約為150nm的由多晶硅構(gòu)成的柵電極102。這里，雖然柵絕緣膜101中使用的是硅氧化膜，但并不局限于此，也可以使用氮氧化硅(SiON)，還可以使用氧化鉿(HfOx)或者鉿硅酸鹽(HfSiOx)等的高電介質(zhì)膜(high-k膜)。另外，雖然柵電極102中使用的是多晶硅，但也可以取代多晶硅，使用由鎢(W)或者氮化鉭(TaN)等構(gòu)成的金屬柵極，或者也可以使用對鎳(Ni)等金屬進行全硅化得到的FUSI(Fully-silicide)硅化物柵極。這里，所謂全硅化，是指將形成在柵絕緣膜等上的金屬全部變?yōu)楣杌さ姆椒ā?br>
接著，如圖3(a)所示，以柵電極102為掩模對半導體基板100，以注入能量約為1keV及注入劑量約為1×1015ions/cm2的注入條件，將作為N型雜質(zhì)的砷(As)離子注入，在半導體基板100中的含碳區(qū)域110的外側(cè)區(qū)域上形成N型延伸注入層106A。在該離子注入工序中，優(yōu)選以柵電極102為掩模，對半導體基板100以注入能量約為10keV及注入劑量約為4×1013ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，在N型延伸注入層106A的下側(cè)形成P型袋狀注入層107A。此時，P型袋狀注入層107A，以注入深度比N型延伸注入層106A深的方式進行注入。
接著，如圖3(b)所示，對導體基板100進行第2急速熱處理，以約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第2急速熱處理，在半導體基板100中的柵電極102的兩側(cè)區(qū)域，N型延伸注入層106A所包含的砷離子擴散，形成具有較淺結(jié)合面的N型延伸擴散層106。與此同時，在N型延伸擴散層106的下側(cè)，包含在P型袋狀注入層107A中的銦離子擴散構(gòu)成的P型袋狀擴散層107，與N型延伸擴散層106的下部相接形成。
接著，如圖3(c)所示，通過例如CVD法，在半導體基板100上遍布包括柵電極102在內(nèi)的整面地堆積膜厚約為50nm的硅氮化膜。然后，例如通過對堆積的硅氮化膜，實施使用以氟化碳為主成分的蝕刻氣體的各向異性蝕刻，在柵電極102中的柵極長度方向的兩側(cè)面上形成由氮化硅構(gòu)成的側(cè)壁108。這里，側(cè)壁108的組成并不局限于氮化硅，也可以使用例如氧化硅，還可以使用由氧化硅和氮化硅構(gòu)成的疊層膜。在使用這種疊層膜的情況下，優(yōu)選在側(cè)壁108中的至少與半導體基板100的主面相接的部分上形成氧化硅。
接著，如圖3(d)所示，以柵電極102及側(cè)壁108為掩模，對半導體基板100，以注入能量約為10keV及注入劑量約為3×1015ions/cm2的注入條件，將作為N型雜質(zhì)的砷離子離子注入。然后，對導體基板100進行第3急速熱處理，以約200℃/秒～250℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第3急速熱處理，在半導體基板100中的側(cè)壁108的兩側(cè)區(qū)域中砷離子擴散，形成與N型延伸擴散層106連接且具有比該N型延伸擴散層106更深的結(jié)合面的N型高濃度源·漏擴散層105。
如上述說明，根據(jù)第一實施方式，在圖2(b)及圖2(c)所示的工序中，在半導體基板100上實施銦離子的離子注入、形成P型溝道注入層103A之后，在溝道形成區(qū)域中選擇性地離子注入碳離子、形成碳注入層110A。然后，進行使P型溝道注入層103A中的銦離子活性化的活性化退火(第1急速熱處理)。
這樣，在第一實施方式中，通過在半導體基板100的溝道形成區(qū)域中注入碳離子之后，進行使P型溝道注入層103A中的銦離子活性化的活性化退火，能夠提高銦離子的活性化率。因此，能夠改善在P型溝道擴散層103中使用銦離子的情況下產(chǎn)生的銦離子的活性化率低的問題。此外，由于在溝道形成區(qū)域中選擇性地注入碳離子，從而在半導體裝置中的不需要碳的部位中不包含碳，因此可以防止碳帶來的半導體裝置的污染。此外，能夠防止殘留的碳導致的結(jié)合泄漏的發(fā)生。
根據(jù)以上說明，通過能夠獲得作為由銦離子的注入形成P型溝道擴散層103時的特征的陡峭且淺的結(jié)合、同時提高銦離子的活性化率，從而能夠可靠地形成低電阻的P型溝道擴散層103。
(第二實施方式)下面，參照
本發(fā)明的第二實施方式。
圖4是本發(fā)明的第二方式中的半導體裝置，表示的是MIS型晶體管的剖面結(jié)構(gòu)。在圖4中，通過給與圖1相同的構(gòu)成部件被賦予相同的符號，從而省略說明。
如圖4所示，第二實施方式中的MIS型晶體管，位于半導體基板100中的柵電極102的下側(cè)的P型溝道擴散層103，與各N型高濃度源·漏擴散層105的內(nèi)側(cè)的端部隔開間隔來設置。
下面，參照
上述結(jié)構(gòu)的半導體裝置的制造方法。
圖5(a)～圖5(d)及圖6(a)～圖6(d)表示的是本發(fā)明第二實施方式中的半導體裝置的制造方法的工序順序的剖面結(jié)構(gòu)。
首先，如圖5(a)所示，對由P型硅構(gòu)成的半導體基板100，將作為P型雜質(zhì)的硼(B)離子，以注入能量約為80keV及注入劑量約為1×1013ions/cm2的第1注入條件淺離子注入，然后，以注入能量約為200keV及注入劑量約為1×1013ions/cm2的第2注入條件深離子注入，從而在半導體基板100的上部形成P型阱注入層104A。
接著，如圖5(b)所示，使用光刻法在形成了P型阱注入層104A的半導體基板100上，形成具有將MIS型晶體管的溝道形成區(qū)域開口的開口部分109a的抗蝕圖形109。優(yōu)選這樣，抗蝕圖形109覆蓋MIS型晶體管的源·漏形成區(qū)域且具有露出溝道形成區(qū)域的開口部分109a。然后，以抗蝕圖形109為掩模，在半導體基板100的溝道形成區(qū)域中，以注入能量約為70keV及注入劑量約為5×1012ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，形成P型溝道注入層103B。接著，以抗蝕圖形109為掩模，以注入能量約為40keV及注入劑量約為5×1014ions/cm2的注入條件，將碳離子離子注入，在P型溝道注入層103B的上部形成碳注入層110B。這樣，碳注入層110B，形成為注入深度比P型溝道注入層103B淺。還有，在該離子注入工序中，以不會因銦離子及碳離子的注入而在半導體基板100上形成非結(jié)晶層的注入劑量，實施離子注入。
接著，如圖5(c)所示，去除抗蝕圖形109后，對半導體基板100進行第1急速熱處理(RTA)，以約100℃/秒以上、優(yōu)選為約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。
在第二實施方式中，直到P型溝道擴散層103的雜質(zhì)濃度達到期望的雜質(zhì)濃度為止，反復進行由圖5(b)所示的銦離子及碳離子的注入工序和圖5(c)所示的第1急速熱處理工序所構(gòu)成的一系列工序。例如，在進行二次該反復工序時，使一次的銦離子及碳離子的注入工序中的注入劑量不會在半導體基板100上形成非結(jié)晶層，并且兩次里的銦離子注入劑量的合計可以得到具有期望雜質(zhì)濃度的P型溝道擴散層103。其結(jié)果，在實施多次的反復工序之后，在半導體基板100的上部，形成由多次注入的P型溝道注入層103B擴散構(gòu)成的P型溝道擴散層103、和P型阱注入層104A擴散形成的P型阱104。這里，P型阱104形成為，擴散深度比P型溝道擴散層103深、且覆蓋P型溝道擴散層103的側(cè)部及下部。另外，在溝道形成區(qū)域中，由多次注入的碳注入層110B構(gòu)成的含碳區(qū)域110，在P型溝道擴散層103的上部淺淺地形成。
接著，如圖5(d)所示，在半導體基板100的主面上形成膜厚約為1.5nm的由氧化硅構(gòu)成的柵絕緣膜101，然后，在柵絕緣膜101的上且含碳區(qū)域110上，選擇性地形成膜厚約為150nm的由多晶硅或者多金屬等構(gòu)成的柵電極102。
接著，如圖6(a)所示，以柵電極102為掩模，對半導體基板100以注入能量約為1keV及注入劑量約為2×1014ions/cm2的注入條件離子注入作為N型雜質(zhì)的砷(As)，在半導體基板100中的含碳區(qū)域110的外側(cè)區(qū)域形成N型延伸注入層106A。優(yōu)選在該離子注入工序中，以柵電極102為掩模，對半導體基板100，以注入能量約為100keV及注入劑量約為4×1013ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，在N型延伸注入層106A的下側(cè)形成P型袋狀注入層107A。此時，P型袋狀注入層107A，以注入深度比N型延伸注入層106A深的方式注入。
接著，如圖6(b)所示，對半導體基板100進行第2急速熱處理，以約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第2急速熱處理，半導體基板100中的柵電極102的兩側(cè)區(qū)域上，N型延伸注入層106A所包含的砷擴散，形成具有較淺結(jié)合面的N型延伸擴散層106。與此同時，在N型延伸擴散層106的下側(cè)，包含在P型袋狀注入層107A中的銦離子擴散構(gòu)成的P型袋狀擴散層107，與N型延伸擴散層106的下部相接形成。
接著，如圖6(c)所示，例如通過CVD法，在半導體基板100上遍布包括柵電極102在內(nèi)的整面地堆積膜厚約為50nm的硅氮化膜。然后，通過對堆積的硅氮化膜進行各向異性蝕刻，在柵電極102中的柵極長度方向的兩側(cè)面上形成由氮化硅構(gòu)成的側(cè)壁108。
接著，如圖6(d)所示，以柵電極102及側(cè)壁108為掩模，對半導體基板100，以注入能量約為10keV及注入劑量約為3×1015ions/cm2的注入條件，將作為N型雜質(zhì)的砷離子離子注入。然后，對半導體基板100進行第3急速熱處理，以約200℃/秒～250℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第3急速熱處理，在半導體基板100中的側(cè)壁108的兩側(cè)區(qū)域上砷離子擴散，形成與N型延伸擴散層106連接且具有比該N型延伸擴散層106深的結(jié)合面的N型高濃度源·漏擴散層105。
如上述說明，根據(jù)第二實施方式，在圖5(b)及圖5(c)所示的工序中，在半導體基板100的溝道形成區(qū)域上將銦離子選擇性離子注入，形成P型溝道注入層103B之后，在形成的P型溝道注入層103B上部將碳離子選擇性注入來形成碳注入層110B。然后，進行使P型溝道注入層103B中的銦離子活性化的活性化退火(第1急速熱處理)。
這樣，在第二實施方式中，通過在向溝道形成區(qū)域注入碳離子之后，實施使P型溝道注入層103B中的銦離子活性化的活性化退火，能夠提高銦離子的活性化率。因此，能夠改善在P型溝道擴散層103中使用銦離子的情況下產(chǎn)生的銦離子的活性化率低的問題。此外，由于在溝道形成區(qū)域選擇性注入碳離子，從而在半導體裝置中的不需要碳的部位中不包含碳，因此可以防止碳導致的半導體裝置的污染。
再有，在第二實施方式中，以達到使半導體基板100不產(chǎn)生非結(jié)晶化的注入劑量的方式來分多次實施銦及碳的各離子注入，并且對于每次離子注入通過第1急速熱處理來恢復銦離子的活性化及半導體基板100的結(jié)晶性。因此，半導體基板100沒有因離子注入產(chǎn)生非結(jié)晶化，從而能夠避免因非結(jié)晶化而產(chǎn)生的問題。例如，本申請發(fā)明人發(fā)現(xiàn)，如果在形成了非結(jié)晶·結(jié)晶界面的狀態(tài)下進行銦離子的擴散，會發(fā)生銦離子向熱處理時形成的結(jié)晶缺陷層中偏析的異常擴散現(xiàn)象。但是，如果按照第二實施方式，由于半導體基板100沒有非結(jié)晶化，因此即使多次實施銦離子的離子注入后總劑量增高，也能防止銦離子的異常擴散。
另外，當分多次注入銦離子和碳離子時，也可以對每次注入變更各離子注入的角度、例如扭曲角(twist)來進行旋轉(zhuǎn)注入。另外，在銦離子的注入劑量的總量與非結(jié)晶化的劑量相比足夠小的情況下，也可以僅將碳離子分多次離子注入。
根據(jù)以上說明，通過進行滿足上述條件的碳離子注入，可以得到作為由銦離子注入形成的P型雜質(zhì)擴散層的特征的陡峭且淺的結(jié)合，同時能夠可靠地形成銦離子的活性化率提高的低電阻的P型溝道擴散層103。
(第三實施方式)下面，參照
本發(fā)明的第三實施方式。
圖7是本發(fā)明第三方式中的半導體裝置，表示的是MIS型晶體管的剖面結(jié)構(gòu)。在圖7中，通過對與圖1相同的構(gòu)成部件賦予相同的符號，從而省略說明。
如圖7所示，第三實施方式中的MIS型晶體管，柵電極115由鎢(W)、氮化鉭(TaN)等的金屬構(gòu)成，柵絕緣膜114不只形成在半導體基板100的主面上，還形成在與各側(cè)壁108的內(nèi)側(cè)的側(cè)面之間。
下面，參照
上述結(jié)構(gòu)的半導體裝置的制造方法。
圖8(a)～圖8(d)及圖9(a)～圖9(e)表示的是本發(fā)明第三實施方式中的半導體裝置的制造方法的工序順序的剖面結(jié)構(gòu)。
首先，如圖8(a)所示，通過對由P型硅構(gòu)成的半導體基板100，將作為P型雜質(zhì)的硼(B)離子，以注入能量約為80keV及注入劑量約為1×1013ions/cm2的第1注入條件進行淺離子注入，然后，以注入能量約為200keV及注入劑量約為1×1013ions/cm2的第2注入條件進行深離子注入，從而在半導體基板100的上部形成P型阱注入層104A。
接著，如圖8(b)所示，對形成了P型阱注入層104A的半導體基板100進行第1急速熱處理(RTA)，以約100℃/秒以上、優(yōu)選為約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第1急速熱處理，在半導體基板100的上部形成P型阱注入層104A擴散構(gòu)成的P型阱104。然后，在半導體基板100的主面上的溝道形成區(qū)域上，選擇性地形成膜厚約為1.5nm左右的由氧化硅構(gòu)成的基底絕緣膜111、和其上膜厚約為150nm左右的由多晶硅構(gòu)成的偽柵(dummy gate)電極112。
接著，如圖8(c)所示，以偽柵電極112為掩模，對半導體基板100，以注入能量約為1keV及注入劑量約為2×1014ions/cm2的注入條件，將作為N型雜質(zhì)的砷(As)離子離子注入，在半導體基板100中的偽柵電極112的兩側(cè)方的區(qū)域上形成N型延伸注入層106A。在該離子注入工序中，優(yōu)選以偽柵電極112為掩模，對半導體基板100，以注入能量約為100keV及注入劑量約為4×1013ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，在N型延伸注入層106A的下側(cè)形成P型袋狀注入層107A。此時，P型袋狀注入層107A，以注入深度比N型延伸注入層106A深的方式注入。
接著，如圖8(d)所示，對半導體基板100進行第2急速熱處理，以約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第2急速熱處理，在半導體基板100中的偽柵電極112的兩側(cè)區(qū)域上，N型延伸注入層106A所包含的砷離子擴散，形成具有較淺結(jié)合面的N型延伸擴散層106。與此同時，在N型延伸擴散層106的下側(cè)，包含在P型袋狀注入層107A中的銦離子擴散構(gòu)成的P型袋狀擴散層107，與N型延伸擴散層106的下部相接形成。
接著，如圖9(a)所示，例如通過CVD法，在半導體基板100上遍布包括偽柵電極112在內(nèi)的整面地堆積膜厚約為50nm的硅氮化膜。然后，通過對堆積的硅氮化膜實施各向異性蝕刻，在偽柵電極112中的柵極長度方向的兩側(cè)面上形成由氮化硅構(gòu)成的側(cè)壁108。然后，以偽柵電極112及側(cè)壁108為掩模，對半導體基板100，以注入能量約為10keV及注入劑量約為3×1015ions/cm2的注入條件，將作為N型雜質(zhì)的砷離子離子注入。然后，對半導體基板100進行第3急速熱處理，以約200℃/秒～250℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第3急速熱處理，在半導體基板100中的側(cè)壁108的兩側(cè)區(qū)域中砷離子擴散，形成與N型延伸擴散層106連接且具有比該N型延伸擴散層106深的結(jié)合面的N型高濃度源·漏擴散層105。
接著，如圖9(b)所示，例如通過CVD法，在半導體基板100上遍布包括偽柵電極112及側(cè)壁108在內(nèi)的整面地堆積膜厚約為150nm～200nm的硅氧化膜。然后，通過化學機械性研磨(CMP)法，對堆積的硅氧化膜全面進行研磨，直到露出偽柵電極112的上面為止，由硅氧化膜形成其表面被平坦化的層間絕緣膜113。
接著，如圖9(c)所示，通過實施使用例如由溴化氫(HBr)構(gòu)成的蝕刻氣體、或者混合氯氣(Cl2)和氧氣(O2)的蝕刻氣體的干式蝕刻，依次選擇性除去從層間絕緣膜113中露出的偽柵電極112及基底絕緣膜111，在層間絕緣膜113、即側(cè)壁108彼此之間形成開口部分113a。通過這樣，露出半導體基板100中的柵電極形成區(qū)域的表面。然后，以層間絕緣膜113及側(cè)壁108為掩模，向半導體基板100中的溝道形成區(qū)域中，以注入能量約為70keV及注入劑量約為5×1012ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，形成P型溝道注入層103C。接著，從側(cè)壁108間的開口部分113a，以注入能量約為40keV及注入劑量約為5×1014ions/cm2的注入條件，將碳離子離子注入，在P型溝道注入層103C的上部形成碳注入層110C。這樣，碳注入層110C形成為注入深度比P型溝道注入層103C淺。
接著，如圖9(d)所示，對半導體基板100進行第4急速熱處理，以約100℃/秒以上、優(yōu)選為約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第4急速熱處理，在半導體基板100中的溝道形成區(qū)域的上部，形成P型溝道注入層103C擴散構(gòu)成的P型溝道擴散層103。另外，溝道形成區(qū)域中，由碳注入層110C構(gòu)成的含碳區(qū)域110，在P型溝道擴散層103的上部淺淺地形成。
接著，如圖9(e)所示，通過CVD法，在層間絕緣膜113上遍布包括開口部分113a在內(nèi)的整面地形成膜厚為1.0～2.0nm左右、優(yōu)選為1.5nm的由氧化硅構(gòu)成的柵絕緣膜114，并通過CVD法，在柵絕緣膜114上形成膜厚約為150nm左右的由鎢構(gòu)成的柵電極形成用的金屬膜。其后，用CMP法，通過研磨除去金屬膜中的層間絕緣膜113上的不要部分，在開口部分118的底面及其內(nèi)壁面上形成柵極絕緣膜114、在其內(nèi)側(cè)上形成由金屬膜構(gòu)成的柵電極113a。這里，雖然柵絕緣膜114中使用的是硅氧化膜，但也可以使用SiON膜或者氧化鉿(HfOx)、或者硅酸鉿(HfSiOx)等的高電介質(zhì)膜(high-k膜)。
如上述說明，根據(jù)第三實施方式，在圖9(c)及圖9(d)所示的工序中，在從設置在半導體基板100中的層間絕緣膜113上的開口部分113a露出的溝道形成區(qū)域上，通過實施銦離子的離子注入形成P型溝道注入層103C之后，在形成的P型溝道注入層103C的上部選擇性地注入碳離子來形成碳注入層110C。然后，實施使P型溝道注入層103C中的銦離子活性化的活性化性退火(第四急速熱處理)。
這樣，在第三實施方式中，即使是在將偽柵電極置換為金屬柵電極的制造方法中，也能通過在將碳離子注入溝道形成區(qū)域后實施使P型溝道注入層103C中的銦離子活性化的活性化退火，提高銦離子的活性化率。因此，能改善在將銦離子用在P型溝道擴散層103中的情況下產(chǎn)生的銦離子活性化率降低的問題。此外，由于在溝道形成區(qū)域中選擇性注入碳離子，在半導體裝置中的不需要碳的部位中不包含碳，因此可以防止碳帶來的半導體裝置的污染。
通過上述說明，能夠獲得作為由銦離子注入形成的P型雜質(zhì)擴散層的特征的陡峭且淺的結(jié)合，同時可靠地形成銦離子的活性化率提高的低電阻的P型溝道擴散層103。
(第四實施方式)下面，參照
本發(fā)明的第四實施方式。
圖10是本發(fā)明第四方式中的半導體裝置，表示的是MIS型晶體管的剖面結(jié)構(gòu)。在圖10中，通過對與圖1相同的構(gòu)成部件賦予相同的符號來省略說明。
如圖10所示，第四實施方式中的MIS型晶體管，將半導體基板100中的位于各側(cè)壁108的下側(cè)的N型延伸擴散層106及P型袋狀擴散層107，設置在含碳區(qū)域116的內(nèi)部。
下面，參照
上述構(gòu)成的半導體裝置的制造方法。
圖11(a)～圖11(d)及圖12(a)～圖12(d)表示的是本發(fā)明第四實施方式中的半導體裝置的制造方法的工序順序的剖面結(jié)構(gòu)。
首先，如圖11(a)所示，對由P型硅構(gòu)成的半導體基板100，以注入能量約為70keV及注入劑量約為5×1012ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，在半導體基板100的上部形成P型溝道注入層103A。然后，對半導體基板100，通過將作為P型雜質(zhì)的硼(B)離子，以注入能量約為80keV及注入劑量約為1×1013ions/cm2的第1注入條件淺離子注入，之后，以注入能量約為200keV及注入劑量約為1×1013ions/cm2的第2注入條件深離子注入，在半導體基板100中的P型溝道注入層103A的下側(cè)形成P型阱注入層104A。這樣，P型阱注入層104A以注入深度比P型溝道注入層103A深的方式注入。
接著，如圖11(b)所示，對形成了P型溝道注入層103A及P型阱注入層104A的半導體基板100進行第1急速熱處理(RTA)，以約100℃/秒以上、優(yōu)選為約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第1急速熱處理，在半導體基板100的上部，形成由P型溝道注入層103A的銦離子擴散構(gòu)成的P型溝道擴散層103、和由P型阱注入層104A的硼離子擴散構(gòu)成的P型阱104。這里，P型阱104擴散深度比P型溝道擴散層103深，且與P型溝道擴散層103的下側(cè)相接形成。
接著，如圖11(c)所示，在半導體基板100的主面上，例如通過熱氧化法形成膜厚約為1.5nm左右的由氧化硅構(gòu)成的柵絕緣膜101，接著，通過CVD法，在柵絕緣膜101上形成膜厚約為150nm左右的由多晶硅構(gòu)成的柵電極102。
接著，如圖11(d)所示，以柵電極102為掩模，對半導體基板100，以注入能量約為1keV及注入劑量約為2×1014ions/cm2的注入條件，將作為N型雜質(zhì)的砷(As)離子離子注入，在半導體基板100中的柵電極102的兩側(cè)方的區(qū)域上形成N型延伸注入層106A。在該離子注入工序中，優(yōu)選以柵電極102為掩模，對半導體基板100，以注入能量約為100keV及注入劑量約為4×1013ions/cm2的注入條件，將作為P型雜質(zhì)的銦(In)離子離子注入，來在N型延伸注入層106A的下側(cè)形成P型袋狀注入層107A。此時，P型袋狀注入層107A，以注入深度比N型延伸注入層106A深的方式注入。
接著，如圖12(a)所示，使用光刻法，在半導體基板100上，形成具有開口部分117a的抗蝕圖形117，該開口部分117a使MIS型晶體管的柵電極102及位于該柵電極102的兩側(cè)的側(cè)壁形成區(qū)域露出。優(yōu)選這樣，抗蝕圖形117覆蓋MIS型晶體管的高濃度源·漏形成區(qū)域且在側(cè)壁形成區(qū)域上具有開口部分。然后，以抗蝕圖形117及柵電極102為掩模，以注入能量約為40keV及注入劑量約為5×1014ions/cm2的注入條件離子注入碳離子，以在半導體基板100的袋狀形成區(qū)域上形成與P型袋狀注入層107A的注入深度相同或者注入深度比其深的碳注入層116A。
接著，如圖12(b)所示，使用灰化法等去除抗蝕圖形117后，對半導體基板100進行第2急速熱處理，以約200℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第2急速熱處理，在半導體基板100中的柵電極102的兩側(cè)方的區(qū)域上，N型延伸注入層106A所包含的砷離子擴散，形成具有較淺結(jié)合面的N型延伸擴散層106。與此同時，在N型延伸擴散層106的下側(cè)，包含在P型袋狀注入層107A中的銦離子擴散構(gòu)成的P型袋狀擴散層107，與N型延伸擴散層106的下部相接形成。還有，在半導體基板100中的位于柵電極102的兩側(cè)方的側(cè)壁形成區(qū)域的下側(cè)部分上，包含在碳注入層116A中的碳離子擴散，形成具有與P型袋狀擴散層107同等或者更深的擴散深度的含碳區(qū)域116。
接著，如圖12(c)所示，例如通過CVD法，在半導體基板100上遍布包括柵電極102在內(nèi)的整面地堆積膜厚約為50nm的硅氮化膜。然后，通過對堆積的硅氮化膜進行各向異性蝕刻，在柵電極102中的柵極長度方向的兩側(cè)面上形成由硅氮化膜構(gòu)成的側(cè)壁108。
接著，如圖12(d)所示，以柵電極102及側(cè)壁108為掩模，對半導體基板100，以注入能量約為10keV及注入劑量約為3×1015ions/cm2的注入條件，將作為N型雜質(zhì)的砷離子離子注入。然后，對導體基板100進行第3急速熱處理，以約200℃/秒～250℃/秒的升溫速率升溫至850℃～1050℃左右，并保持峰值溫度最多10秒左右或者不保持峰值溫度。通過該第3急速熱處理，在半導體基板100中的側(cè)壁108的兩側(cè)方的區(qū)域上砷離子擴散，形成與N型延伸擴散層106連接且具有比該N型延伸擴散層106深的結(jié)合面的N型高濃度源·漏擴散層105。
如上述說明，根據(jù)第四實施方式，在圖12(a)及圖12(b)所示的工序中，在半導體基板100的袋狀形成區(qū)域上選擇性離子注入銦離子、形成P型袋狀注入層107A后，在形成的P型袋狀注入層107A上選擇性地離子注入碳離子形成碳注入層116A。其后，進行使P型袋狀注入層107A中的銦離子活性化的活性化退火(第2急速處理)。
這樣，在第四實施方式中，在向袋狀形成區(qū)域注入碳離子之后，通過進行使P型袋狀注入層107A中的銦離子活性化的活性化退火，可以提高銦離子的活性化率。因此，能改善在將銦離子用在P型袋狀擴散層107中的情況下產(chǎn)生的銦離子活性化率降低的問題。此外，由于在袋狀形成區(qū)域中選擇性注入碳離子，從而在半導體裝置中的不需要碳的部位中不包含碳，因此可以防止碳帶來的半導體裝置的污染。
根據(jù)上述說明，能夠獲得作為由銦離子注入形成的P型雜質(zhì)擴散層的特征的陡峭且淺的結(jié)合，同時能夠可靠地形成銦離子的活性化率提高的低電阻的P型袋狀擴散層107。
再有，雖然在本發(fā)明的第一～第四實施方式中，P型溝道擴散層103的雜質(zhì)離子使用的是銦離子，但也可以使用硼離子或者比硼離子更重的P型元素離子、或者硼離子和該比硼離子更重的P型元素離子這兩種來代替。
同樣，雖然在各實施方式中，P型袋狀擴散層107的雜質(zhì)離子使用的是銦離子，但也可以使用硼離子或者比硼離子更重的P型元素離子、或者硼離子和該比硼離子更重的P型元素離子這兩種來代替。
另外，在各實施方式中，雖然作為半導體裝置使用的是N溝道MIS型晶體管，但也可使用P溝道MIS型晶體管來代替。在P溝道MIS型晶體管的情況下，作為構(gòu)成溝道擴散層的N型雜質(zhì)離子，可以使用例如砷(As)離子、或者銻(Sb)離子或鉍(Bi)離子等這種比砷離子重的5B族元素。
另外，在各實施方式中，雖然是通過離子注入碳而形成的碳注入層，但也可以將甲烷氣體等等離子化，通過由等離子化的甲烷氣體中所包含的碳實現(xiàn)的等離子破壞(plasma damage)來導入碳。另外，也可以在側(cè)壁的側(cè)方區(qū)域上，形成由變形硅層構(gòu)成的高濃度源·漏擴散層。
再有，在各實施方式中，注入的碳離子不只限于碳原子，也可以使用含碳的碳分子、例如二氧化碳(CO2)離子。
另外，雖然上述的各個實施例中，對向溝道擴散層或袋狀擴散層中添加碳的結(jié)構(gòu)進行了說明，但在延伸擴散層中使用銦離子等重離子的情況下，也可向該延伸擴散層中添加碳。
(產(chǎn)業(yè)上的可利用性)本發(fā)明中的半導體裝置及其制造方法，能夠獲得伴隨微細化的溝道擴散層或者袋狀擴散層的雜質(zhì)曲線的陡峭化和淺結(jié)合化，并同時可以充分提高活性化濃度，因此能實現(xiàn)維持高驅(qū)動力的微細設備，特別適用于接合深度淺且具有低電阻擴散層、并可微細化的MIS型半導體裝置及其制造方法中。
權(quán)利要求
1.一種半導體裝置，其特征在于具有在第1導電型的半導體區(qū)域上形成的柵絕緣膜；在所述柵絕緣膜上形成的柵電極；以及，在所述半導體區(qū)域中的所述柵電極的下方形成的第1導電型溝道擴散層，所述溝道擴散層，包含碳作為雜質(zhì)。
2.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于還具有形成在所述柵電極的側(cè)面上的側(cè)壁；以及，形成在所述半導體區(qū)域中的所述側(cè)壁的側(cè)方區(qū)域中的第2導電型的源·漏擴散層，所述源·漏擴散層，不含有所述碳。
3.根據(jù)權(quán)利要求2所述的半導體裝置，其特征在于所述源·漏擴散層與所述溝道擴散層隔有間隔地形成。
4.根據(jù)權(quán)利要求1～3的任一項所述的半導體裝置，其特征在于還具有形成在所述半導體區(qū)域中的所述柵電極的側(cè)部下側(cè)的第2導電型的延伸擴散層。
5.根據(jù)權(quán)利要求4所述的半導體裝置，其特征在于在所述半導體區(qū)域中的所述延伸擴散層的下側(cè)，還具有與該延伸擴散層相接形成的第1導電型的袋狀擴散層。
6.根據(jù)權(quán)利要求1～3的任一項所述的半導體裝置，其特征在于導入所述溝道擴散層中的雜質(zhì)離子，為質(zhì)量數(shù)相對較大的重離子。
7.根據(jù)權(quán)利要求6所述的半導體裝置，其特征在于所述重離子為銦離子。
8.一種半導體裝置，其特征在于具有形成在第1導電型的半導體區(qū)域上的柵絕緣膜；形成在所述柵絕緣膜上的柵電極；形成在所述半導體區(qū)域中的所述柵電極的側(cè)部下側(cè)的第2導電型的延伸擴散層；以及，第1導電型的袋狀擴散層，其在所述半導體區(qū)域中的所述延伸擴散層的下側(cè)與該延伸擴散層相接形成，所述袋狀擴散層，包含碳作為雜質(zhì)。
9.根據(jù)權(quán)利要求8所述的半導體裝置，其特征在于還具有形成在所述柵電極側(cè)面上的側(cè)壁；以及，形成在所述半導體區(qū)域中的所述側(cè)壁的側(cè)方區(qū)域上的第2導電型的源·漏擴散層，所述源·漏擴散層中的離開所述袋狀擴散層的區(qū)域不包含所述碳。
10.根據(jù)權(quán)利要求8或9所述的半導體裝置，其特征在于導入所述袋狀擴散層中的雜質(zhì)離子，為質(zhì)量數(shù)相對較大的重離子。
11.根據(jù)權(quán)利要求10所述的半導體裝置，其特征在于所述重離子為銦離子。
12.根據(jù)權(quán)利要求1～3、8、9的任一項所述的半導體裝置，其特征在于所述半導體區(qū)域由硅構(gòu)成。
13.一種半導體裝置的制造方法，其特征在于，具有工序(a)，其通過在第1導電型的半導體區(qū)域中離子注入第1導電型的第1雜質(zhì)離子，形成溝道注入層；工序(b)，其通過在所述半導體區(qū)域中的溝道形成區(qū)域中選擇性地離子注入由碳或含碳的分子構(gòu)成的第2雜質(zhì)離子，在所述溝道注入層中形成碳注入層；工序(c)，其通過在所述工序(a)及工序(b)以后，對所述半導體區(qū)域進行第1熱處理，在所述半導體區(qū)域中形成所述第1雜質(zhì)離子從所述溝道注入層及碳注入層擴散構(gòu)成的溝道擴散層；工序(d)，其在所述半導體區(qū)域中的所述溝道擴散層上形成柵絕緣膜；以及，工序(e)，其在所述柵絕緣膜上形成柵電極，所述溝道擴散層，包含由所述第2雜質(zhì)離子帶來的碳。
14.根據(jù)權(quán)利要求13所述的半導體裝置的制造方法，其特征在于，在所述工序(a)和所述工序(b)之間，還具有在所述半導體區(qū)域上形成在開口部分中存在所述溝道形成區(qū)域的掩模圖案的工序，在工序(b)中，通過使用所述掩模圖案，向所述溝道形成區(qū)域中選擇性地離子注入所述第2雜質(zhì)離子，形成所述碳注入層。
15.根據(jù)權(quán)利要求13所述的半導體裝置的制造方法，其特征在于，在所述工序(a)之前，還具有在所述半導體區(qū)域上，形成在開口部分中存在所述溝道形成區(qū)域的掩模圖案的工序，在所述工序(a)中，通過使用所述掩模圖案向所述溝道形成區(qū)域中選擇性地離子注入所述第1雜質(zhì)離子，形成所述溝道注入層，在所述工序(b)中，通過使用所述掩模圖案向所述溝道形成區(qū)域中選擇性地離子注入所述第2雜質(zhì)離子，形成所述碳注入層。
16.根據(jù)權(quán)利要求13～15的任一項所述的半導體裝置的制造方法，其特征在于，還具有工序(f)，其在所述工序(e)之后，通過以所述柵電極為掩模，向所述半導體區(qū)域中離子注入第2導電型的第3雜質(zhì)離子，形成延伸注入層；以及，工序(g)，其在所述工序(f)之后，通過對所述半導體區(qū)域進行第2熱處理，形成所述第3雜質(zhì)離子從所述延伸注入層擴散構(gòu)成的延伸擴散層。
17.根據(jù)權(quán)利要求16所述的半導體裝置的制造方法，其特征在于，在所述工序(e)和所述工序(g)之間，還具有通過以所述柵電極為掩模、向所述半導體區(qū)域中離子注入第1導電型的第4雜質(zhì)離子，形成袋狀注入層的工序，在所述工序(g)中，通過所述第2熱處理，在所述延伸擴散層的下側(cè)，形成所述第4雜質(zhì)離子從所述袋狀注入層擴散構(gòu)成的袋狀擴散層。
18.根據(jù)權(quán)利要求13～15的任一項所述的半導體裝置的制造方法，其特征在于，還具有工序(h)，其在所述工序(e)之后，在所述柵電極的側(cè)面上形成側(cè)壁；工序(i)，其在所述工序(h)之后，通過以所述側(cè)壁為掩模，向所述半導體區(qū)域中離子注入第2導電型的第5雜質(zhì)離子，形成源·漏注入層；以及，工序(j)，其在所述工序(i)之后，通過對所述半導體區(qū)域進行第3熱處理，形成所述第5雜質(zhì)離子從所述源·漏注入層擴散構(gòu)成的源·漏擴散層。
19.根據(jù)權(quán)利要求13所述的半導體裝置的制造方法，其特征在于在所述工序(a)之前還具有工序(1)，其在所述半導體區(qū)域上形成偽柵電極；工序(2)，其在所述偽柵電極的兩側(cè)面上形成側(cè)壁；工序(3)，其在所述工序(2)之后，在所述半導體區(qū)域上形成露出所述偽柵電極的上面的絕緣膜；以及，工序(4)，其在所述工序(3)之后，通過選擇性除去所述偽柵電極，將所述半導體區(qū)域從所述側(cè)壁彼此之間露出，在工序(a)中，通過以所述絕緣膜為掩模，向露出的所述半導體區(qū)域中離子注入所述第1雜質(zhì)離子，形成所述溝道注入層，在工序(b)中，通過以所述絕緣膜為掩模，向所述半導體區(qū)域中離子注入所述第2雜質(zhì)離子，形成所述碳注入層。
20.根據(jù)權(quán)利要求13～15、及19的任一項所述的半導體裝置的制造方法，其特征在于所述第1雜質(zhì)離子，為質(zhì)量數(shù)相對較大的重離子。
21.根據(jù)權(quán)利要求20所述的半導體裝置的制造方法，其特征在于所述工序(a)中，所述溝道注入層，不因所述第1雜質(zhì)離子的離子注入而被非結(jié)晶化。
22.根據(jù)權(quán)利要求20或21所述的半導體裝置的制造方法，其特征在于所述重離子為銦離子。
23.一種半導體裝置的制造方法，其特征在于具有工序(a)，其在第1導電型的半導體區(qū)域上形成柵絕緣膜；工序(b)，其在所述柵絕緣膜上形成柵電極；工序(c)，其通過以所述柵電極為掩模，向所述半導體區(qū)域中離子注入第2導電型的第1雜質(zhì)離子，形成延伸注入層；工序(d)，其通過以所述柵電極為掩模，向所述半導體區(qū)域中離子注入第1導電型的第2雜質(zhì)離子，形成袋狀注入層；工序(e)，其通過向所述半導體區(qū)域的袋狀形成區(qū)域中選擇性地離子注入由碳或含碳的分子構(gòu)成的第3雜質(zhì)離子，形成碳注入層；以及，工序(f)，其在所述工序(c)、工序(d)及工序(e)之后，通過對所述半導體區(qū)域進行第1熱處理，在所述半導體區(qū)域的所述柵電極的側(cè)部下側(cè)，形成所述第1雜質(zhì)離子從所述延伸注入層擴散構(gòu)成的延伸擴散層、和在該延伸擴散層的下側(cè)所述第2雜質(zhì)離子從所述袋狀注入層擴散構(gòu)成的袋狀擴散層，所述袋狀擴散層，包含由所述第3雜質(zhì)離子帶來的碳。
24.根據(jù)權(quán)利要求23所述的半導體裝置的制造方法，其特征在于，還具有工序(g)，其在所述工序(f)后，在所述柵電極的側(cè)面上形成側(cè)壁；工序(h)，其在所述工序(g)后，通過以所述側(cè)壁為掩模，向所述半導體區(qū)域中離子注入第2導電型的第4雜質(zhì)離子，形成源·漏注入層；以及，工序(i)，其在所述工序(h)后，通過對所述半導體區(qū)域進行第2熱處理，形成所述第4雜質(zhì)離子從所述源·漏注入層擴散構(gòu)成的源·漏擴散層。
25.根據(jù)權(quán)利要求23或24所述的半導體裝置的制造方法，其特征在于所述第2雜質(zhì)離子，為質(zhì)量數(shù)相對較大的重離子。
26.根據(jù)權(quán)利要求25所述的半導體裝置的制造方法，其特征在于所述重離子為銦離子。
27.根據(jù)權(quán)利要求13～15、19、23及24的任一項所述的半導體裝置的制造方法，其特征在于所述半導體區(qū)域由硅構(gòu)成。
全文摘要
本發(fā)明中，MIS型晶體管具有形成在MIS型半導體基板(100)的主面上的柵絕緣膜(101)；形成在該柵絕緣膜(101)上的柵電極(102)；和，形成在半導體基板(100)的柵電極(102)的下方的P型溝道擴散層(103)。溝道擴散層(103)含有碳作為雜質(zhì)。從而能夠?qū)崿F(xiàn)通過令溝道擴散層中的雜質(zhì)濃度曲線陡峭且淺結(jié)合化來抑制短溝道效果、并且通過具有充分的活性化濃度的低電阻的溝道擴散層來維持高驅(qū)動力的微細設備。
文檔編號H01L21/336GK1763973SQ20051010754
公開日2006年4月26日 申請日期2005年9月27日 優(yōu)先權(quán)日2004年9月27日
發(fā)明者野田泰史 申請人:松下電器產(chǎn)業(yè)株式會社