專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過(guò)調(diào)節(jié)柵極氧化膜的膜厚，形成高耐壓的半導(dǎo)體裝置和低耐壓的半導(dǎo)體裝置的技術(shù)。
背景技術(shù)：
在現(xiàn)有的半導(dǎo)體裝置的制造方法中已知有如下技術(shù)，在硅襯底表面形成元件分離絕緣膜。在由元件分離絕緣膜包圍的元件形成區(qū)域內(nèi)形成膜厚100nm的柵極氧化膜。然后，在柵極氧化膜上面選擇性地形成多晶硅層，形成柵極電極。然后，從柵極氧化膜上面，以柵極電極為掩模，離子注入雜質(zhì)。然后，形成構(gòu)成漏極區(qū)域及源極區(qū)域的擴(kuò)散層(例如參照專利文獻(xiàn)1)。
在現(xiàn)有的半導(dǎo)體裝置的制造方法中已知有如下技術(shù)，在同一襯底上形成高耐壓電路和低耐壓電路時(shí)，首先在襯底上面形成100nm程度的保護(hù)氧化膜。在形成高耐壓電路的區(qū)域，以加速電壓150keV程度從保護(hù)氧化膜上面離子注入雜質(zhì)。而且，在形成高耐壓電路的PMOS晶體管等的區(qū)域形成阱區(qū)。然后，除去保護(hù)氧化膜，在形成兩電路的區(qū)域的襯底上面形成13nm程度的第一柵極氧化膜。然后，在形成低耐壓電路的PMOS晶體管等的區(qū)域形成阱區(qū)。然后，在形成兩電路的區(qū)域的襯底上面形成8nm程度的第二柵極氧化膜，形成兩電路的PMOS晶體管等(例如參照專利文獻(xiàn)2)。
專利文獻(xiàn)1特開2004-39681號(hào)公報(bào)(第4-5頁(yè)，第2-3圖)專利文獻(xiàn)2特開2004-104141號(hào)公報(bào)(第6-9頁(yè)，第1、6-11圖)如上所述，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，要在形成于硅襯底表面的元件分離絕緣膜包圍的區(qū)域堆積膜厚100nm的柵極氧化膜。此時(shí)，柵極氧化膜在形成漏極區(qū)域及源極區(qū)域的區(qū)域上面也以上述膜厚堆積。而且，相對(duì)于形成于柵極氧化膜上面的柵極電極，自對(duì)準(zhǔn)地形成構(gòu)成漏極區(qū)域及源極區(qū)域的擴(kuò)散層。該制造方法根據(jù)柵極氧化膜的膜厚決定漏極區(qū)域及源極區(qū)域上面的氧化膜的膜厚。而且，根據(jù)該膜厚決定離子注入雜質(zhì)時(shí)的加速電壓。因此，當(dāng)增大離子注入時(shí)的加速電壓時(shí)，存在雜質(zhì)穿過(guò)柵極電極，不能區(qū)分形成漏極區(qū)域及源極區(qū)域的問(wèn)題。另一方面，為防止雜質(zhì)穿過(guò)柵極電極，需要將加速電壓設(shè)為一定值以下。在該情況下，存在對(duì)柵極氧化膜的膜厚設(shè)置上限，特別是不能形成需要所希望的耐壓特性的高耐壓MOS晶體管的情況這樣的問(wèn)題。
另外，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，在形成高耐壓電路及低耐壓電路的區(qū)域的襯底上面堆積保護(hù)氧化膜。保護(hù)氧化膜作為在形成高耐壓電路的區(qū)域形成阱區(qū)時(shí)的氧化膜使用。而且，在高耐壓電路及低耐壓電路中形成元件分離絕緣膜后，除去保護(hù)氧化膜。然后，在形成高耐壓電路及低耐壓電路的區(qū)域分別堆積所希望膜厚的柵極氧化膜。通過(guò)該制造方法，直到形成元件分離絕緣膜為止必須形成保護(hù)氧化膜。因此，具有制造成本高，制造工序復(fù)雜的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述的各情況而實(shí)現(xiàn)的，本發(fā)明提供一種半導(dǎo)體裝置的制造方法，其準(zhǔn)備半導(dǎo)體層并在由形成于所述半導(dǎo)體層的分離區(qū)域區(qū)分的多個(gè)元件形成區(qū)域形成第一MOS晶體管、和柵極氧化膜的膜厚比所述第一MOS晶體管薄的第二MOS晶體管，其特征在于，包括在所述第一MOS晶體管形成區(qū)域的所述半導(dǎo)體層表面選擇性地形成第一絕緣膜后，在所述第一及第二MOS晶體管的形成區(qū)域的所述半導(dǎo)體層表面形成第二絕緣膜的工序；在所述第一MOS晶體管的形成區(qū)域形成柵極電極，并將位于所述柵極電極附近的漏極區(qū)域及源極區(qū)域的形成區(qū)域上面的所述第一及第二絕緣膜的膜厚減薄的工序；從所述半導(dǎo)體層上方離子注入雜質(zhì)，并在所述半導(dǎo)體層上形成漏極區(qū)域及源極區(qū)域的工序。因此，在本發(fā)明中，具有對(duì)照柵極氧化膜的膜厚，在半導(dǎo)體層表面堆積第一及第二絕緣膜的工序。然后，根據(jù)第一MOS晶體管的離子注入條件，選擇性地除去第一及第二絕緣膜。通過(guò)該制造方法，可在單片上形成柵極氧化膜的膜厚不同的第一MOS晶體管和第二MOS晶體管。
另外，在本發(fā)明的半導(dǎo)體裝置的制造方法中，在將所述第一及第二絕緣膜的膜厚減薄的工序中，利用同一工序除去所述第二MOS晶體管的形成區(qū)域的所述第二絕緣膜。因此，在本發(fā)明中，在選擇性地除去第一MOS晶體管的第一及第二絕緣膜時(shí)，也將第二MOS晶體管的第二絕緣膜除去。通過(guò)該制造方法，由于可減少掩模片數(shù)，故可降低制造成本，將制造工序簡(jiǎn)化。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，在形成所述漏極區(qū)域及源極區(qū)域的工序中，在使用所述柵極電極減薄所述第一及第二絕緣膜后，從所述柵極電極上方進(jìn)行離子注入。因此，在本發(fā)明中，將柵極電極作為掩模使用，通過(guò)自對(duì)準(zhǔn)技術(shù)形成漏極區(qū)域及源極區(qū)域。通過(guò)該制造方法，可相對(duì)柵極電極高位置精度地形成漏極區(qū)域及源極區(qū)域。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，在形成所述柵極電極的工序中，在所述第二絕緣膜上面形成第一硅膜及氮化硅膜，并在形成場(chǎng)氧化膜的區(qū)域設(shè)置開口部，將所述第一硅膜及氮化硅膜作為掩模使用，在所述半導(dǎo)體層上形成場(chǎng)氧化膜后，除去所述氮化硅膜，在所述第一硅膜上面堆積第二硅膜，并選擇性地除去所述第一及第二硅膜。因此，在本發(fā)明中，在由作為柵極電極使用的第一硅膜覆蓋作為柵極氧化膜使用的第一及第二絕緣膜的狀態(tài)下形成場(chǎng)氧化膜。通過(guò)該制造方法，可抑制作為柵極氧化膜使用的第一及第二絕緣膜的成長(zhǎng)，可形成所希望膜厚的柵極氧化膜。
在本發(fā)明中，具有選擇性地將高耐壓MOS晶體管的漏極區(qū)域及源極區(qū)域上面的氧化膜減薄的工序。通過(guò)該制造方法，在同一襯底上形成柵極氧化膜的膜厚不同的高耐壓MOS晶體管和低耐壓MOS晶體管時(shí)，可減少掩模數(shù)量，控制制造成本。
另外，在本發(fā)明中，在高耐壓MOS晶體管中，使用柵極電極，通過(guò)自對(duì)準(zhǔn)技術(shù)，選擇性地除去漏極區(qū)域及源極區(qū)域上面的氧化膜。另外，使用柵極電極，通過(guò)自對(duì)準(zhǔn)技術(shù)，形成漏極區(qū)域及源極區(qū)域。通過(guò)該制造方法，可相對(duì)于柵極電極高位置精度地形成漏極區(qū)域及源極區(qū)域。
在本發(fā)明中，調(diào)節(jié)高耐壓MOS晶體管的漏極區(qū)域及源極區(qū)域上面的氧化膜的膜厚。通過(guò)該制造方法，可以以雜質(zhì)不穿過(guò)柵極電極的加速電壓進(jìn)行離子注入。另外，可以在所希望的范圍設(shè)計(jì)高耐壓MOS晶體管的柵極氧化膜的膜厚。
在本發(fā)明中，將柵極氧化膜及柵極電極兼用作場(chǎng)氧化膜形成時(shí)的掩模。通過(guò)該制造方法，可將堆積用于形成場(chǎng)氧化膜的氧化膜等的工序省略。而且，可將制造工序簡(jiǎn)化，可控制制造成本。
另外，在本發(fā)明中，在堆積柵極氧化膜后，在其上面堆積了作為柵極電極一部分的硅膜的狀態(tài)下，將其作為形成場(chǎng)氧化膜時(shí)的掩模使用。通過(guò)該制造方法，可抑制預(yù)先堆積的柵極氧化膜在半導(dǎo)體層表面成長(zhǎng)到所希望的膜厚以上。


圖1是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖2是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖3是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖4是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖5是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖6是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖7是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖8是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖。
符號(hào)說(shuō)明1 P型單晶硅襯底5 N型外延層9 第一元件形成區(qū)域10 第二元件形成區(qū)域11 氧化硅膜12 氧化硅膜13 多晶硅膜14 氮化硅膜18 LOCOS氧化膜19 多晶硅膜20 硅化鎢膜21 氧化硅膜22 柵極電極23 柵極電極24 P型擴(kuò)散層25 P型擴(kuò)散層
具體實(shí)施例方式
下面，參照?qǐng)D1～圖8詳細(xì)說(shuō)明本發(fā)明一實(shí)施例的半導(dǎo)體裝置的制造方法。
圖1～圖8是用于說(shuō)明本實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖。另外，在以下的說(shuō)明中，對(duì)在由分離區(qū)域區(qū)分的元件形成區(qū)域形成例如高耐壓的P溝道型MOS晶體管和低耐壓的N溝道型MOS晶體管的情況進(jìn)行說(shuō)明。但是，不限于該組合的情況，例如也可以為在其他元件形成區(qū)域形成NPN型晶體管、縱型PNP晶體管等，形成半導(dǎo)體集成電路裝置的情況。
首先，如圖1所示，準(zhǔn)備P型單晶硅襯底1。從襯底1表面，使用公知的光刻技術(shù)離子注入N型雜質(zhì)例如磷(P)，形成N型埋入擴(kuò)散層2、3。然后，從襯底1表面，使用公知的光刻技術(shù)離子注入P型雜質(zhì)例如硼(B)，形成P型埋入擴(kuò)散層4。然后，將襯底1配置在外延成長(zhǎng)裝置的支持器上。然后，利用燈加熱，給予襯底1例如1200℃程度的高溫，同時(shí)，向反應(yīng)管內(nèi)導(dǎo)入SiHCl3氣體和H2氣體。通過(guò)該工序，在襯底1上成長(zhǎng)例如比電阻0.1～2.0Ω·cm、厚度0.5～1.5μm程度的外延層5。
另外，本實(shí)施例中的襯底1及外延層5對(duì)應(yīng)本發(fā)明的半導(dǎo)體層。而且，在本實(shí)施例中，表示在襯底1上形成有一層外延層5的情況，但不限于該情況。例如作為本發(fā)明的半導(dǎo)體層，可以是僅為襯底的情況，還可以為在襯底上面層積多層外延層的情況。另外，襯底還可以是N型單晶硅襯底、化合物半導(dǎo)體襯底。
其次，如圖2所示，從外延層5表面，使用公知的光刻技術(shù)離子注入N型雜質(zhì)例如磷(P)，形成N型擴(kuò)散層6。從外延層5表面，使用公知的光刻技術(shù)離子注入P型雜質(zhì)例如硼(B)，形成P型擴(kuò)散層7。然后，通過(guò)將P型埋入擴(kuò)散層4和擴(kuò)散層7連接，形成分離區(qū)域8。如上所述，通過(guò)分離區(qū)域8，襯底1及外延層5被區(qū)分成多個(gè)元件形成區(qū)域。在本實(shí)施例中，在第一元件形成區(qū)域9上形成低耐壓的N溝道型MOS晶體管，在第二元件形成區(qū)域10上形成高耐壓的P溝道型晶體管。
另外，本實(shí)施例中的高耐壓的P溝道型MOS晶體管對(duì)應(yīng)本發(fā)明的第一MOS晶體管，本實(shí)施例中的低耐壓的N溝道型MOS晶體管對(duì)應(yīng)本發(fā)明的第二MOS晶體管。而且，本發(fā)明的第一MOS晶體管及第二MOS晶體管只要是兩者的柵極氧化膜的膜厚不同的情況即可。
其次，在外延層5表面堆積例如800～1200程度的氧化硅膜11。然后，在第二元件形成區(qū)域10上形成高耐壓的P溝道型MOS晶體管，因此，需要形成耐壓高的柵極氧化膜。因此，以在第二元件形成區(qū)域10表面殘留氧化硅膜11的方式選擇性地除去氧化硅膜11。然后，考慮第一元件形成區(qū)域9的低耐壓的N溝道型MOS晶體管的柵極氧化膜的膜厚，在外延層5表面堆積例如150～350程度的氧化硅膜12。然后，在氧化硅膜12上順序堆積多晶硅膜13、氮化硅膜14。
另外，本實(shí)施例中的硅氧化膜11對(duì)應(yīng)本發(fā)明的第一絕緣膜，本實(shí)施例中的硅氧化膜12對(duì)應(yīng)本發(fā)明的第二絕緣膜。而且，本發(fā)明的第一絕緣膜及第二絕緣膜只要是作為柵極氧化膜使用的膜即可。另外，本實(shí)施例中的多晶硅膜13對(duì)應(yīng)本發(fā)明的第一硅膜。而且，本發(fā)明的第一硅膜只要是構(gòu)成柵極電極的膜即可。
其次，如圖3所示，選擇性地除去多晶硅膜13及氮化硅膜14，在形成LOCOS氧化膜18(參照?qǐng)D4)的部分設(shè)置開口部。此時(shí)，雖圖中未圖示，但在劃線區(qū)域，在形成N型埋入擴(kuò)散層2時(shí)，在襯底1表面形成臺(tái)階。然后，將該臺(tái)階作為對(duì)準(zhǔn)標(biāo)記利用，將多晶硅膜13及氮化硅膜14選擇性地除去。
然后，在外延層5表面形成用于形成作為漏極區(qū)域使用的N型擴(kuò)散層15的光致抗蝕劑16。然后，使用公知的光刻技術(shù)，在形成N型擴(kuò)散層15的區(qū)域上面的光致抗蝕劑16上形成開口部17。
此時(shí)，可將已配置于外延層5表面的多晶硅膜13及氮化硅膜14的臺(tái)階作為對(duì)準(zhǔn)標(biāo)記利用。然后，以光致抗蝕劑16為掩模，離子注入N型雜質(zhì)例如磷(P)，形成N型擴(kuò)散層15。通過(guò)該制造方法，可不被LOCOS氧化膜18的形狀，例如鳥嘴(バ一ズビ一ク)的厚度、鳥嘴的形狀等左右，而形成N型擴(kuò)散層15。
另外，本實(shí)施例中的LOCOS氧化膜18對(duì)應(yīng)本發(fā)明的場(chǎng)氧化膜，但不限于利用LOCOS法形成的的情況。本發(fā)明的場(chǎng)氧化膜只要為利用可形成厚的熱氧化膜的制造方法形成的情況即可。
其次，如圖4所示，將多晶硅膜13及氮化硅膜14作為掩模使用，從氧化硅膜11、12上，以例如800～1200℃程度進(jìn)行蒸汽氧化，由此，進(jìn)行氧化膜附著。同時(shí)，對(duì)整個(gè)襯底1熱處理，形成LOCOS氧化膜18。此時(shí)，在形成有多晶硅膜13及氮化硅膜14的部分的一部分形成鳥嘴。另外，在LOCOS氧化膜18的平坦部，形成例如3000～5000程度的厚度。特別是，在分離區(qū)域8上，通過(guò)形成LOCOS氧化膜18，進(jìn)一步將元件間分離。然后，除去氮化硅膜14。
其次，如圖5所示，在多晶硅膜13或LOCOS氧化膜18上面順序堆積多晶硅膜19、硅化鎢膜20及氧化硅膜21。此時(shí)，在第一元件形成區(qū)域9上，將殘留于外延層5表面的氧化硅膜12作為柵極氧化膜使用。同樣，在第二元件形成區(qū)域10上，將殘留于外延層5表面的氧化硅膜11、12作為柵極氧化膜使用。另外，在殘留于氧化硅膜12上面的多晶硅膜13上面進(jìn)一步堆積多晶硅膜19及硅化鎢膜20。而且，構(gòu)成用于作為柵極電極22、23(參照?qǐng)D6)使用的所希望的膜厚。另外，本實(shí)施例中的多晶硅膜19及硅化鎢膜20對(duì)應(yīng)本發(fā)明的第二硅膜。本發(fā)明的第二硅膜只要是構(gòu)成柵極電極的膜即可。
此時(shí)，如圖2，在堆積氧化硅膜12后，堆積多晶硅膜13。然后，形成LOCOS氧化膜18，直到堆積多晶硅膜19為止的期間，由多晶硅膜13覆蓋氧化硅膜12。通過(guò)該制造方法，可大幅降低氧化硅膜11、12氧化、成長(zhǎng)的量。而且，N溝道型MOS晶體管及P溝道型MOS晶體管的柵極氧化膜的膜厚被維持在適當(dāng)?shù)姆秶鷥?nèi)。
另外，將作為柵極氧化膜使用的氧化硅膜11、12及作為柵極電極22、23使用的多晶硅膜13兼用作形成LOCOS氧化膜18時(shí)的掩模。通過(guò)該制造方法，可省略堆積、除去形成LOCOS氧化膜18用的硅氧化膜的工序，將制造工序簡(jiǎn)化，抑制制造成本。
另外，在本實(shí)施例中，多晶硅膜13、19通過(guò)二次堆積工序形成，以形成所希望的膜厚。通過(guò)該制造方法，可將多晶硅膜13的膜厚減薄。而且，可使形成LOCOS氧化膜18時(shí)的構(gòu)圖容易。但是，在本實(shí)施例中，也可以是通過(guò)一次堆積工序在氧化硅膜表面形成適用于柵極電極22、23的膜厚的多晶硅膜的情況。
其次，如圖6所示，在第一及第二元件形成區(qū)域9、10中，選擇性地除去多晶硅膜19、硅化鎢膜20及氧化硅膜21。然后，形成柵極電極22、23等，以柵極電極22、23為掩模，以同一蝕刻工序選擇性地除去氧化硅膜11、12。
如上所述，在第一元件形成區(qū)域9中，在外延層5表面僅堆積氧化硅膜12。另一方面，在第二元件形成區(qū)域10中，在外延層5表面堆積有氧化硅膜11(參照?qǐng)D2)、12。而且，離子注入P型雜質(zhì)例如硼(B)，形成P型擴(kuò)散層24、25。P型擴(kuò)散層24、25為P溝道型MOS晶體管的漏極區(qū)域、源極區(qū)域。另外，在圖6以后，第二元件形成區(qū)域的氧化硅膜11、12作為氧化硅膜12一體地圖示。另外，第一及第二元件形成區(qū)域的多晶硅膜13、19一體地作為多晶硅膜19圖示。
此時(shí)，在第二元件形成區(qū)域10中，使用柵極電極22，通過(guò)自對(duì)準(zhǔn)技術(shù)形成P型擴(kuò)散層24、25。而且，當(dāng)硼(B)穿過(guò)柵極電極22時(shí)，不能區(qū)分形成漏極區(qū)域和源極區(qū)域。因此，為了以加速電壓30～60keV程度離子注入硼(B)，必須使外延層5上面的氧化硅膜的膜厚為例如400～800程度。即，形成漏極區(qū)域及源極區(qū)域的工序以雜質(zhì)不穿過(guò)柵極電極22的加速電壓進(jìn)行。而且，利用該加速電壓蝕刻氧化硅膜11、12的膜厚，以使雜質(zhì)穿過(guò)氧化硅膜11、12。
另一方面，在形成P型擴(kuò)散層24、25的區(qū)域的上面，氧化硅膜11、12例如堆積1000?！?400程度。因此，需要通過(guò)蝕刻選擇性地除去形成P型擴(kuò)散層24、25的區(qū)域的氧化硅膜11、12。而且，在使用公知的光刻技術(shù)僅除去形成P型擴(kuò)散層24、25的區(qū)域的氧化硅膜11、12時(shí)，掩模數(shù)量增加。由于掩模數(shù)量增加，從而制造成本上升。因此，也可以在不形成構(gòu)圖的光致抗蝕劑的狀態(tài)下進(jìn)行蝕刻。在該情況下，在僅堆積氧化硅膜12的區(qū)域，也存在外延層5表面例如被超量蝕刻100程度的區(qū)域。
但是，低耐壓的N溝道型MOS晶體管中，即使外延層5多少被超量蝕刻，對(duì)耐壓特性等的影響也少。這是由于，如圖8的虛線所示，耗盡層向雜質(zhì)濃度低的外延層5的深部擴(kuò)散。而且，構(gòu)成被超量蝕刻的區(qū)域難于存在于耗盡層的形成區(qū)域內(nèi)的結(jié)構(gòu)。通過(guò)該結(jié)構(gòu)，考慮在被超量蝕刻的區(qū)域也不會(huì)產(chǎn)生電場(chǎng)集中，不會(huì)使耐壓特性劣化。即，在本實(shí)施例中，在選擇性地除去形成P型擴(kuò)散層24、25的區(qū)域上面的氧化硅膜11、12時(shí)，對(duì)外延層5的整個(gè)面進(jìn)行蝕刻。通過(guò)該制造方法，可降低掩模數(shù)量，可降低制造成本。另外，可將制造工序簡(jiǎn)化。
另外，如上所述，在外延層5表面預(yù)先堆積有氧化硅膜11、12。然后，使用柵極電極22，通過(guò)自對(duì)準(zhǔn)技術(shù)，干式蝕刻氧化硅膜11、12。通過(guò)該制造方法，側(cè)向蝕刻?hào)艠O電極22下部的氧化硅膜11、12，不會(huì)使耐壓特性劣化。
然后，在外延層5上面堆積TEOS膜26，在TEOS膜26上面堆積光致抗蝕劑27。使用公知的光刻技術(shù)，在第一元件形成區(qū)域9上，在光致抗蝕劑27的形成P型擴(kuò)散層28的區(qū)域形成開口部。在第二元件形成區(qū)域10上，在光致抗蝕劑27的形成P型擴(kuò)散層24、25的區(qū)域形成開口部。然后，以光致抗蝕劑27為掩模，離子注入P型雜質(zhì)例如硼(B)，形成P型擴(kuò)散層24、25、28。此時(shí)，如圖所示，使用柵極電極22、23，通過(guò)自對(duì)準(zhǔn)技術(shù)形成P型擴(kuò)散層24、25、28。
其次，如圖7所示，從外延層5的表面，利用公知的光刻技術(shù)離子注入N型雜質(zhì)例如磷(P)，形成N型擴(kuò)散層29、30、31。N型擴(kuò)散層29被作為漏極取出區(qū)域使用。N型擴(kuò)散層30被作為源極區(qū)域使用。如圖所示，N型擴(kuò)散層29、30、31使用LOCOS氧化膜18，通過(guò)自對(duì)準(zhǔn)技術(shù)形成。
然后，在外延層5上面例如堆積BPSG(Boron Phospho Silicate Glass)膜、SOG(Spin On Glass)膜等作為絕緣層32。通過(guò)使用例如CHF3+O2系氣體的干式蝕刻，在絕緣層32上形成接觸孔33、34、35、36、37。然后，使用公知的光刻技術(shù)離子注入P型雜質(zhì)例如氟化硼(BF)，形成P型擴(kuò)散層38、39。此時(shí)，P型擴(kuò)散層38、39使用接觸孔36、37，利用自對(duì)準(zhǔn)技術(shù)形成。通過(guò)該制造方法，P型擴(kuò)散層38、39相對(duì)于P型擴(kuò)散層24、25高位置精度地形成。
其次，如圖8所示，在接觸孔33、34、35、36、37內(nèi)壁等形成勢(shì)壘金屬膜膜40。由鎢(W)膜41埋設(shè)在接觸孔33、34、35、36、37內(nèi)。在W膜41上面利用CVD法堆積鋁銅(AlCu)膜、勢(shì)壘金屬膜，然后，使用公知的光刻技術(shù)選擇性地除去AlCu膜及勢(shì)壘金屬膜。形成P溝道型MOS晶體管的漏極電極42及源極電極43。另外，形成N溝道型MOS晶體管的漏極電極44及源極電極45。另外，在圖8所示的剖面中，朝向柵極電極22、23的配線層沒(méi)有圖示，但在其他區(qū)域與配線層連接。
如上所述，在本實(shí)施例中，對(duì)在形成MOS晶體管的區(qū)域預(yù)先形成作為柵極氧化膜的氧化硅膜后形成LOCOS氧化膜的情況進(jìn)行了說(shuō)明，但不限于該情況。即使在形成LOCOS氧化膜后，形成作為柵極氧化膜的氧化硅膜的情況下，也可以使用相同的制造方法。另外，在不脫離本發(fā)明要旨的范圍內(nèi)，可進(jìn)行各種變更。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，準(zhǔn)備半導(dǎo)體層并在由形成于所述半導(dǎo)體層的分離區(qū)域區(qū)分的多個(gè)元件形成區(qū)域形成第一MOS晶體管、和柵極氧化膜的膜厚比所述第一MOS晶體管薄的第二MOS晶體管，其特征在于，包括在所述第一MOS晶體管形成區(qū)域的所述半導(dǎo)體層表面選擇性地形成第一絕緣膜后，在所述第一及第二MOS晶體管的形成區(qū)域的所述半導(dǎo)體層表面形成第二絕緣膜的工序；在所述第一MOS晶體管的形成區(qū)域形成柵極電極，并將位于所述柵極電極附近的漏極區(qū)域及源極區(qū)域的形成區(qū)域上面的所述第一及第二絕緣膜的膜厚減薄的工序；從所述半導(dǎo)體層上方離子注入雜質(zhì)，在所述半導(dǎo)體層上形成漏極區(qū)域及源極區(qū)域的工序。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在將所述第一及第二絕緣膜的膜厚減薄的工序中，利用同一工序除去所述第二MOS晶體管的形成區(qū)域的所述第二絕緣膜。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成所述漏極區(qū)域及源極區(qū)域的工序中，在使用所述柵極電極，通過(guò)自對(duì)準(zhǔn)技術(shù)減薄所述第一及第二絕緣膜后，從所述柵極電極上方，使用所述柵極電極，通過(guò)自對(duì)準(zhǔn)技術(shù)進(jìn)行離子注入。
4.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成所述柵極電極的工序中，在所述第二絕緣膜上面形成第一硅膜及氮化硅膜，并在形成場(chǎng)氧化膜的區(qū)域設(shè)置開口部，將所述第一硅膜及氮化硅膜作為掩模使用，在所述半導(dǎo)體層上形成場(chǎng)氧化膜后，除去所述氮化硅膜，在所述第一硅膜上面堆積第二硅膜，并選擇性地除去所述第一及第二硅膜。
全文摘要
一種半導(dǎo)體裝置的制造方法，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，在形成柵極氧化膜的膜厚不同的元件時(shí)，使用了保護(hù)氧化膜，故存在制造成本升高的問(wèn)題。在本發(fā)明的半導(dǎo)體裝置的制造方法中，在形成高耐壓MOS晶體管的區(qū)域的外延層(5)上面堆積氧化硅膜(11)。然后，在外延層(5)上面堆積與低耐壓MOS晶體管的柵極氧化膜膜厚匹配的氧化硅膜(12)。然后，通過(guò)蝕刻調(diào)節(jié)高耐壓MOS晶體管上面的氧化硅膜(12)的膜厚，利用離子注入法形成P型擴(kuò)散層(24、25)。通過(guò)該制造方法，可以以低成本制造柵極氧化膜的膜厚不同的元件。
文檔編號(hào)H01L21/822GK1767172SQ20051010763
公開日2006年5月3日 申請(qǐng)日期2005年9月29日 優(yōu)先權(quán)日2004年9月29日
發(fā)明者小倉(cāng)尚 申請(qǐng)人:三洋電機(jī)株式會(huì)社