專利名稱：包括混合金凸點(diǎn)的微電子器件芯片及其封裝、應(yīng)用和制造技術(shù)
方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括混合金(Au)凸點(diǎn)的微電子器件芯片、該微電子器件芯片的封裝、包括該微電子器件芯片的液晶顯示(LCD)裝置及制造該微電子器件芯片的方法。
背景技術(shù)：
隨著技術(shù)的快速發(fā)展和朝向可移動(dòng)性的轉(zhuǎn)移，諸如便攜式電話、個(gè)人數(shù)字助理(PDA)、例如LCD裝置的平板顯示器、及筆記本計(jì)算機(jī)的電子裝置已經(jīng)發(fā)展為薄、輕、小。因此，安裝于這些電子裝置中的芯片已經(jīng)被開發(fā)成為微型。導(dǎo)電凸點(diǎn)已經(jīng)廣泛用作將芯片封裝連接到外部電子器件的手段。
近來，該導(dǎo)電凸點(diǎn)主要利用涉及無氰系列鍍液(non-cyan series platingsolution)的電鍍方法(electrolytic plating method)形成。以前使用氰系列鍍液(cyan series plating solution)；然而，近來主要使用無氰系列鍍液。與使用包括KAu(CN)2的氰系列鍍液相比，在使用包括Na3Au(SO3)2的無氰系列鍍液形成導(dǎo)電凸點(diǎn)的情況中，所完成的凸點(diǎn)的表面不粗糙，而是具有精細(xì)結(jié)構(gòu)(fine structure)，使得易于進(jìn)行后續(xù)的結(jié)合工藝。另外，由于不產(chǎn)生如HCN的有毒氣體，所以能夠減小環(huán)境污染并獲得安全的工作環(huán)境。
對(duì)形成在晶片上的微電子器件進(jìn)行電測(cè)試-被稱為電芯片篩選(EDS)測(cè)試，從而檢查芯片的質(zhì)量。通過將探針尖與電連接微電子器件的導(dǎo)電凸點(diǎn)接觸，然后通過該探針尖將電信號(hào)傳送到該微電子器件來進(jìn)行EDS測(cè)試。
在導(dǎo)電凸點(diǎn)利用無氰系列鍍液形成的情況中，由導(dǎo)電凸點(diǎn)產(chǎn)生的異物(foreign material)粘附到探針尖上，由此在EDS測(cè)試的電信號(hào)中經(jīng)常產(chǎn)生錯(cuò)誤。這些異物導(dǎo)致錯(cuò)誤的測(cè)試結(jié)果，其中正常的芯片被認(rèn)為短路或開路。而且，異物改變探針尖與導(dǎo)電凸點(diǎn)之間的接觸電阻，由此產(chǎn)生錯(cuò)誤的測(cè)試結(jié)果。
為解決上述問題，每當(dāng)進(jìn)行芯片測(cè)試時(shí)，需要清潔探針尖。即，在測(cè)試20-50個(gè)芯片后，必須進(jìn)行探針尖清潔工藝。這導(dǎo)致探針尖磨損，增加生產(chǎn)成本。而且，EDS測(cè)試時(shí)間增加，由此導(dǎo)致生產(chǎn)率下降。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明的一個(gè)特征是提供一種包括混合Au凸點(diǎn)的微電子器件芯片，該混合Au凸點(diǎn)在電芯片篩選(EDS)測(cè)試中不在探針尖中產(chǎn)生異物。
本發(fā)明的另一特征是提供一種包括該微電子器件芯片的封裝。
本發(fā)明的又一特征是提供一種包括該微電子器件芯片的液晶顯示(LCD)裝置。
本發(fā)明的另一特征是提供一種制造該微電子器件芯片的方法。
通過下面的描述，本發(fā)明的上述特征及其它特征和優(yōu)點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員來說將變得清楚。
根據(jù)第一方面，本發(fā)明涉及一種微電子器件芯片，包括芯片焊盤，其連接到形成在襯底上的微電子器件上，從而使所述微電子器件與所述芯片的外部電接觸；及凸點(diǎn)，其形成在芯片焊盤上并包括復(fù)合層，所述復(fù)合層包括兩層或更多層。
在一個(gè)實(shí)施例中，所述凸點(diǎn)為混合Au凸點(diǎn)，其中堆疊氰Au鍍層和無氰Au鍍層。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。在一個(gè)實(shí)施例中，所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述氰Au鍍層上。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述無氰Au鍍層上。
根據(jù)另一方面，本發(fā)明涉及一種微電子器件芯片，包括芯片焊盤，其連接到形成在襯底上的微電子器件上，從而使所述微電子器件與所述芯片的外部電接觸。鈍化層保護(hù)所述微電子器件并暴露所述芯片焊盤。凸點(diǎn)形成在由所述鈍化層暴露的芯片焊盤上并包括復(fù)合層，所述復(fù)合層包括兩層或更多層。凸點(diǎn)下部導(dǎo)電層形成在所述芯片焊盤與所述凸點(diǎn)之間，從而防止所述芯片焊盤與所述凸點(diǎn)之間的相互擴(kuò)散，并改善所述芯片焊盤與所述凸點(diǎn)之間的附著。
在一個(gè)實(shí)施例中，所述凸點(diǎn)為混合Au凸點(diǎn)，其中堆疊氰Au鍍層和無氰Au鍍層。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。
在一個(gè)實(shí)施例中，所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述氰Au鍍層上。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述無氰Au鍍層上。
在一個(gè)實(shí)施例中，所述凸點(diǎn)下部導(dǎo)電層由TiW、Cr、Cu、Ti、Ni、NiV、Pd、Cr/Cu、TiW/Cu、TiW/Au及NiV/Cu中的至少一種形成。在一個(gè)實(shí)施例中，所述凸點(diǎn)下部導(dǎo)電層具有包括0.005-0.5μm厚的TiW和0.005-0.5μm厚的Au的堆疊結(jié)構(gòu)。
在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)具有一個(gè)或更多氰Au鍍層與一個(gè)或更多無氰Au鍍層交替堆疊的結(jié)構(gòu)。
根據(jù)另一方面，本發(fā)明涉及一種封裝，其包括根據(jù)上面所列的任意一種的微電子器件芯片、以及帶布線板(tape wiring board)，所述帶布線板包括由外部連接端子和電連接所述微電子器件芯片的凸點(diǎn)的內(nèi)部連接端子構(gòu)成的布線。
根據(jù)另一方面，本發(fā)明涉及一種液晶顯示裝置，包括根據(jù)上面所列的任意一種的微電子器件芯片、以及其中形成有用于連接到所述微電子器件芯片的布線的液晶顯示面板組件；其中所述微電子器件芯片的凸點(diǎn)電連接到所述布線。
在一個(gè)實(shí)施例中，所述微電子芯片利用玻璃上芯片(COG)方法、帶載封裝(TCP)方法和膜上芯片(COF)方法中的一種連接到該液晶顯示面板組件上。
根據(jù)另一方面，本發(fā)明涉及一種制造微電子器件芯片的方法，包括制備芯片焊盤，其連接到形成在襯底上的微電子器件上，從而使所述微電子器件與所述芯片的外部電接觸；及形成凸點(diǎn)，其形成在芯片焊盤上，并包括復(fù)合層，所述復(fù)合層包括兩層或更多層。
在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成包括于所述芯片焊盤上形成其中堆疊氰Au鍍層和無氰Au鍍層的混合Au凸點(diǎn)。在一個(gè)實(shí)施例中，所述凸點(diǎn)利用電鍍方法形成。在一個(gè)實(shí)施例中，所述氰Au鍍層利用KAu(CN)2系列鍍液形成，并且所述無氰Au鍍層利用Na3Au(SO3)2系列鍍液形成。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。在一個(gè)實(shí)施例中，所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。
在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述氰Au鍍層，然后在其上形成所述無氰Au鍍層。
在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述無氰Au鍍層，然后在其上形成所述氰Au鍍層。
在一個(gè)實(shí)施例中，所述方法還包括在形成所述凸點(diǎn)后進(jìn)行熱處理。在一個(gè)實(shí)施例中，在氧氣和氮?dú)猸h(huán)境中的一種中在250-360℃范圍內(nèi)的溫度進(jìn)行所述熱處理。
根據(jù)另一方面，本發(fā)明涉及一種制造微電子器件芯片的方法，包括形成暴露芯片焊盤的鈍化層；在所得結(jié)構(gòu)上形成凸點(diǎn)下部導(dǎo)電層；在所述凸點(diǎn)下部導(dǎo)電層上形成非導(dǎo)電層圖案，其限定將要形成凸點(diǎn)的區(qū)域；利用所述非導(dǎo)電層圖案作為掩模在凸點(diǎn)下部導(dǎo)電層上形成所述凸點(diǎn)，其由包括兩層或更多層的復(fù)合層構(gòu)成；及去除所述非導(dǎo)電層圖案。
在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成包括形成氰Au鍍層和無氰Au鍍層堆疊于其中的混合Au凸點(diǎn)。在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成利用電鍍方法進(jìn)行。在一個(gè)實(shí)施例中，所述氰Au鍍層利用KAu(CN)2系列鍍液形成，并且所述無氰Au鍍層利用Na3Au(SO3)2系列鍍液形成。在一個(gè)實(shí)施例中，所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。在一個(gè)實(shí)施例中，所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述氰Au鍍層，然后在其上形成所述無氰Au鍍層。在一個(gè)實(shí)施例中，所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述無氰Au鍍層，然后在其上形成所述氰Au鍍層。
在一個(gè)實(shí)施例中，所述凸點(diǎn)下部導(dǎo)電層的形成包括利用TiW、Cr、Cu、Ti、Ni、NiV、Pd、Cr/Cu、TiW/Cu、TiW/Au及NiV/Cu中的一種形成所述凸點(diǎn)下部導(dǎo)電層。在一個(gè)實(shí)施例中，所述凸點(diǎn)下部導(dǎo)電層的形成包括通過依次濺射TiW和Au形成具有TiW/Au結(jié)構(gòu)的所述凸點(diǎn)下部導(dǎo)電層。在一個(gè)實(shí)施例中，所述凸點(diǎn)下部導(dǎo)電層形成為具有TiW/Au結(jié)構(gòu)，其中堆疊0.005-0.5μm厚的TiW和0.005-0.5μm厚的Au。
在一個(gè)實(shí)施例中，所述方法還包括在去除所述非導(dǎo)電層圖案之后，利用所述混合Au凸點(diǎn)作為掩模去除所述凸點(diǎn)下部導(dǎo)電層。在一個(gè)實(shí)施例中，所述方法還包括在去除所述凸點(diǎn)下部導(dǎo)電層之后進(jìn)行熱處理。在一個(gè)實(shí)施例中，在氧氣和氮?dú)猸h(huán)境中的一種中在250-360℃范圍內(nèi)的溫度進(jìn)行所述熱處理。
在一個(gè)實(shí)施例中，所述非導(dǎo)電層圖案是光致抗蝕劑圖案。


從如附圖所示的本發(fā)明的優(yōu)選方面的更具體的描述中，本發(fā)明的上述和其它特征及優(yōu)點(diǎn)將變得明顯，附圖中相同的附圖標(biāo)記在不同視圖中表示相同的部件。圖不必按比例，相反，重點(diǎn)在于示出本發(fā)明的原理。為清晰起見，圖中層的厚度和區(qū)域被放大。
圖1至圖8為截面圖，示出制造根據(jù)本發(fā)明一實(shí)施例的液晶顯示器驅(qū)動(dòng)集成電路(LDI)芯片的方法；圖9A至9C為根據(jù)本發(fā)明一實(shí)施例的形成在LDI芯片上的混合Au凸點(diǎn)的掃描電子顯微鏡(SEM)圖像；圖10為曲線圖，示出根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)的X射線衍射(XRD)峰；圖11是探針尖的表面的SEM圖像，示出進(jìn)行電芯片篩選(EDS)測(cè)試后探針尖的污染程度；圖12為截面圖，示出制造根據(jù)本發(fā)明另一實(shí)施例的LDI芯片的方法；圖13A為L(zhǎng)CD(液晶顯示器)面板組件的平面圖，其上利用玻璃上芯片(COG)方法安裝了根據(jù)本發(fā)明一實(shí)施例的LDI芯片；圖13B為沿圖13A的線B-B’截取的截面圖；圖14為帶布線板(tape wiring board)的平面圖，其上安裝了根據(jù)本發(fā)明不同實(shí)施例的LDI芯片；圖15為帶載封裝(TCP)的截面圖，其上安裝了根據(jù)本發(fā)明一實(shí)施例的LDI芯片；圖16為膜上芯片(COF)封裝的截面圖，其上安裝了根據(jù)本發(fā)明一實(shí)施例的LDI芯片；圖17為L(zhǎng)CD面板組件的示意圖，其中以COF封裝的形式安裝了根據(jù)本發(fā)明實(shí)施例的LDI芯片。
具體實(shí)施例方式
現(xiàn)在將參照附圖更充分地描述本發(fā)明，附圖中示出了本發(fā)明的優(yōu)選實(shí)施例。
現(xiàn)在將參照作為微電子器件芯片(以下簡(jiǎn)單地稱為芯片)的液晶顯示器驅(qū)動(dòng)集成電路(LDI)芯片給出說明，其中凸點(diǎn)的特性通過示例的方式描述。
參照?qǐng)D1至8描述制造LDI芯片的方法，該芯片包括根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)結(jié)構(gòu)。圖1至圖8為截面圖，示出制造根據(jù)本發(fā)明一實(shí)施例的LDI芯片的方法。
參照?qǐng)D1，在晶片層次上制備襯底100。微電子器件(未示出)及連接至微電子器件并由最上層互連形成的芯片焊盤110形成在襯底100上。微電子器件與芯片外部之間的電接觸通過芯片焊盤110實(shí)現(xiàn)。芯片焊盤110可由諸如金屬的導(dǎo)電材料形成。優(yōu)選地，芯片焊盤110由鋁或銅形成。
保護(hù)微電子器件并暴露芯片焊盤110的鈍化層120形成在襯底100上。為實(shí)現(xiàn)芯片焊盤110中的電接觸，優(yōu)選的是，鈍化層120在芯片焊盤110的上面部分上具有預(yù)定開口。鈍化層120的開口可利用掩模通過光刻蝕刻工藝(photolithographic etching process)形成。
然后，如圖2所示，凸點(diǎn)下部導(dǎo)電層130形成在其上形成了鈍化層120的襯底100上。直接在鋁或銅芯片焊盤110上形成凸點(diǎn)(例如混合Au凸點(diǎn))是困難的，因此形成凸點(diǎn)下部導(dǎo)電層130。另外，凸點(diǎn)下部導(dǎo)電層130能在防止芯片焊盤110與上部互連之間的相互擴(kuò)散中起作用。因此，優(yōu)選的是，凸點(diǎn)下部導(dǎo)電層130與芯片焊盤110和鈍化層120具有良好附著，從而最小化作用到襯底100上的應(yīng)力并用作擴(kuò)散阻擋層。此外，凸點(diǎn)下部導(dǎo)電層130與芯片焊盤110之間的低電阻是優(yōu)選的。因此，凸點(diǎn)下部導(dǎo)電層130使用TiW、Cr、Cu、Ti、Ni、NiV、Pd、Cr/Cu、TiW/Cu、TiW/Au或NiV/Cu通過蒸鍍、濺射、電鍍或化學(xué)鍍形成。在本發(fā)明的一實(shí)施例中，TiW和Au依次通過濺射方法沉積，于是形成TiW/Au結(jié)構(gòu)凸點(diǎn)下部導(dǎo)電層130。然而，本發(fā)明不限于此。凸點(diǎn)下部導(dǎo)電層130可通過各種制造工藝由各種材料制成。TiW層可用作芯片焊盤110與上部互連之間的擴(kuò)散阻擋層。另外，Au層增加芯片焊盤110與凸點(diǎn)之間的附著力，并能用作后續(xù)的用于形成上部互連的電鍍工藝中的籽層(seed 1ayer)。
在本發(fā)明的一實(shí)施例中，凸點(diǎn)下部導(dǎo)電層130可形成至0.01-1μm的厚度。如果凸點(diǎn)下部導(dǎo)電層130太薄，凸點(diǎn)下部導(dǎo)電層130的功能不能良好完成。另外，如果凸點(diǎn)下部導(dǎo)電層130太厚，電阻增加。例如，具有0.005-0.5μm厚度的TiW層或具有0.005-0.5μm厚度的Au層可形成為凸點(diǎn)下部導(dǎo)電層130。
然后，如圖3所示，非導(dǎo)電層140形成在凸點(diǎn)下部導(dǎo)電層130上。任何具有下述功能的絕緣材料可用作非導(dǎo)電層140。即，在后續(xù)用于形成混合Au凸點(diǎn)的電鍍工藝(參見圖5和6)中，通過阻擋電流流至凸點(diǎn)下部導(dǎo)電層130，該絕緣材料防止在除了凸點(diǎn)下部導(dǎo)電層130的將形成混合Au凸點(diǎn)的部分區(qū)域之外的凸點(diǎn)下部導(dǎo)電層130的其余區(qū)域上被電鍍?？紤]到非導(dǎo)電層140與凸點(diǎn)下部導(dǎo)電層130之間的附著及構(gòu)圖非導(dǎo)電層140的方便性，優(yōu)選的是，光致抗蝕劑被用作非導(dǎo)電層140。非導(dǎo)電層140可利用化學(xué)鍍、濺射、蒸鍍、旋涂、輥涂(roll-coating)、狹縫或狹槽模(slit-or slot-die)、或類似方法形成。在本發(fā)明的光致抗蝕劑用作非導(dǎo)電層140的一實(shí)施例中，非導(dǎo)電層140利用旋涂、輥涂、或者狹縫或狹槽模形成。正或負(fù)光致抗蝕劑可用作非導(dǎo)電層140。光致抗蝕劑的沉積厚度可根據(jù)光致抗蝕劑的特性而改變。在沉積光致抗蝕劑之后，光致抗蝕劑通過軟烘烤工藝在熱爐(hot plate)中固化，從而去除溶劑。利用曝光源和其上形成有圖案的掩模，在固化了的光致抗蝕劑上選擇性地進(jìn)行曝光工藝。然后，通過硬烘烤工藝，該光致抗蝕劑在熱爐中被熱固化，從而區(qū)別光照射的區(qū)域與光未照射的區(qū)域。
參照?qǐng)D4，當(dāng)在凸點(diǎn)下部導(dǎo)電層130上形成非導(dǎo)電層140后，非導(dǎo)電層140通過光刻蝕刻工藝構(gòu)圖。結(jié)果，形成非導(dǎo)電層圖案142，其定義其中形成混合Au凸點(diǎn)(參照?qǐng)D6的附圖標(biāo)記170)的區(qū)域。如圖4所示，優(yōu)選的是，混合Au凸點(diǎn)區(qū)域在芯片焊盤110之上。
在形成非導(dǎo)電層圖案142后，使用O2等離子體進(jìn)行灰化工藝，從而去除有機(jī)材料，即留在凸點(diǎn)下部導(dǎo)電層130上的光致抗蝕劑。凸點(diǎn)下部導(dǎo)電層130通過此O2灰化工藝形成親水特性。
參照?qǐng)D5和6，混合Au凸點(diǎn)170形成在非導(dǎo)電層圖案142暴露的凸點(diǎn)下部導(dǎo)電層130區(qū)域上。首先，如圖5所示，氰Au鍍層150通過電鍍方法形成在凸點(diǎn)下部導(dǎo)電層130通過非導(dǎo)電層圖案142暴露的區(qū)域上。這里，包括KAu(CN)2的氰系列鍍液可用于形成氰Au鍍層150。然后，使用清洗溶液清潔襯底100。隨后，如圖6所示，通過電鍍方法在氰Au鍍層150上形成無氰Au鍍層160。這里，包括Na3Au(SO3)2的無氰系列鍍液可用作用于形成該無氰Au鍍層160的鍍液。
根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)170具有一結(jié)構(gòu)，其中氰Au鍍層150和無氰Au鍍層160被堆疊。在根據(jù)現(xiàn)有技術(shù)只使用氰Au鍍層制造Au凸點(diǎn)的情況下，所完成的Au凸點(diǎn)的表面是起伏不平的并具有粗糙結(jié)構(gòu)，使得難以進(jìn)行后續(xù)的結(jié)合工藝(combining process)，并產(chǎn)生環(huán)境污染問題。另外，在根據(jù)現(xiàn)有技術(shù)只使用無氰Au鍍層制造Au凸點(diǎn)的情況下，由Au凸點(diǎn)產(chǎn)生異物，其污染后續(xù)電芯片篩選(EDS)測(cè)試中使用的探針尖。然而，根據(jù)本發(fā)明的混合Au凸點(diǎn)170具有光滑的表面，并且在EDS測(cè)試中不污染探針尖。而且，與只使用氰Au鍍層的情況相比，環(huán)境污染可減小。另外，盡管通過交替地鍍氰Au鍍層150和無氰Au鍍層160形成混合Au凸點(diǎn)170，但是鍍層150和160的特性沒有降低。即，即使通過交替地使用氰系列鍍液和無氰系列鍍液來進(jìn)行電鍍工藝，兩種溶液不被非導(dǎo)電層圖案142吸收，并且鍍液不彼此影響。另外，非導(dǎo)電層圖案142在上述工藝中未被明顯破壞。下面將詳細(xì)描述本發(fā)明的操作和效果。
參照?qǐng)D6，優(yōu)選的是，根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)170形成至1-20μm的厚度t。優(yōu)選的是，混合Au凸點(diǎn)170和凸點(diǎn)下部導(dǎo)電層130的總厚度在此范圍內(nèi)盡可能地薄，并且混合Au凸點(diǎn)170和凸點(diǎn)下部導(dǎo)電層130與芯片外部電連接。因此，制造時(shí)間和生產(chǎn)成本可以最小化。如上所述，優(yōu)選的是，凸點(diǎn)下部導(dǎo)電層130形成至0.01-1μm的厚度，并且混合Au凸點(diǎn)170形成至1-20μm的厚度。在LDI芯片的情況中，可以容易地應(yīng)用TiW/Au凸點(diǎn)下部導(dǎo)電層130與由Au或Au合金形成的混合Au凸點(diǎn)170的結(jié)合。
由于應(yīng)用于氰Au鍍層150和無氰Au鍍層160的熱處理，混合Au凸點(diǎn)170形成新的晶體結(jié)構(gòu)。為此，氰Au鍍層150和無氰Au鍍層160每個(gè)具有新晶體結(jié)構(gòu)所要求的最低厚度。即，氰Au鍍層150的厚度t1和無氰Au鍍層160的厚度t2在本發(fā)明中可為0.5μm或更大。另外，厚度t1和t2可為1μm或更大。
然后，如圖7所示，非導(dǎo)電層圖案142通過灰化和剝離工藝去除。
如圖8所示，凸點(diǎn)下部導(dǎo)電層130根據(jù)混合Au凸點(diǎn)170的形狀被蝕刻，由此完成LDI芯片200。凸點(diǎn)下部導(dǎo)電層130在本發(fā)明的一實(shí)施例中可利用濕蝕刻工藝蝕刻。例如，在凸點(diǎn)下部導(dǎo)電層130具有TiW/Au結(jié)構(gòu)的情況中，Au可使用包含比例為1∶3∶5的HCl、HNO3、去離子水的蝕刻劑在約23℃的溫度蝕刻，并且TiW可以使用濃過氧化氫溶液在約70℃的溫度蝕刻。然后，在250-360℃的溫度，在氧氣、氮?dú)饣驓錃獾沫h(huán)境中對(duì)LDI芯片200進(jìn)行熱處理。優(yōu)選的是，在約280℃的溫度在氮?dú)猸h(huán)境中進(jìn)行LDI芯片200的熱處理。
其后，襯底100被切割，從而LDI芯片200被分割成若干單獨(dú)的LDI芯片。所獲得的單獨(dú)的LDI芯片利用各種安裝方法安裝，諸如玻璃上芯片(COG)、膜上芯片(COF)或帶載封裝(TCP)。
圖9A至9C為根據(jù)本發(fā)明一實(shí)施例的形成在LDI芯片上的混合Au凸點(diǎn)170的掃描電子顯微鏡(SEM)圖像。圖9A為在傾斜方向上獲得的長(zhǎng)方體形混合Au凸點(diǎn)170的SEM圖像。部分B表示混合Au凸點(diǎn)170的上表面，部分A表示混合Au凸點(diǎn)170的側(cè)壁。圖9B是放大圖9A的混合Au凸點(diǎn)170的側(cè)壁部分A的SEM圖像。如圖9B所示，氰Au鍍層150和無氰Au鍍層160之間的邊界C是可見的。圖9C是進(jìn)一步放大圖9B的混合Au凸點(diǎn)170的側(cè)壁部分A的SEM圖像。氰Au鍍層150和無氰Au鍍層160之間的邊界C清晰可見。
圖10為曲線圖，示出根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)的X射線衍射(XRD)峰。本實(shí)施例中所用的混合Au凸點(diǎn)具有3μm厚的氰Au鍍層和14μm厚的無氰Au鍍層的堆疊結(jié)構(gòu)。圖10示出進(jìn)行熱處理之前和之后的根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)、僅由氰Au鍍層形成的Au凸點(diǎn)(以下稱作單一氰Au凸點(diǎn))、僅由無氰Au鍍層形成的Au凸點(diǎn)(以下稱作單一無氰Au凸點(diǎn))的XRD峰。
下面，參照?qǐng)D10說明混合Au凸點(diǎn)、單一氰Au凸點(diǎn)、及單一無氰Au凸點(diǎn)的晶體結(jié)構(gòu)。
在單一氰Au凸點(diǎn)中，示出了熱處理之前和之后的相對(duì)于<111>Au晶面和<200>Au晶面的XRD峰。該XRD峰是可忽略的。即，進(jìn)行熱處理之前和之后氰Au凸點(diǎn)具有差的晶體結(jié)構(gòu)(參見圖10所示的單一氰Au的XRD峰)。在單一無氰Au凸點(diǎn)中，<111>Au晶面主要出現(xiàn)在進(jìn)行熱處理之前，但在進(jìn)行熱處理之后消失，并且<200>Au晶面出現(xiàn)(參見圖10所示的單一無氰Au的XRD峰)。在根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)中，無氰Au鍍層中的<111>Au晶面的XRD峰出現(xiàn)在進(jìn)行熱處理之前，但比單一無氰Au凸點(diǎn)的低(參見圖10所示的混合Au的XRD峰)。因此，盡管混合Au凸點(diǎn)的<111>Au晶面主要出現(xiàn)在進(jìn)行熱處理之前，但其不如單一無氰Au凸點(diǎn)的相同面那樣普遍。另外，<200>Au晶面在進(jìn)行熱處理之后出現(xiàn)。這里，混合Au凸點(diǎn)的<200>Au晶面的結(jié)晶度大于單一無氰Au凸點(diǎn)的結(jié)晶度。
因而，由混合Au凸點(diǎn)的XRD峰可見，構(gòu)成混合Au凸點(diǎn)170的無氰Au鍍層160的晶體結(jié)構(gòu)與單一無氰Au凸點(diǎn)的不同；這是因?yàn)榛旌螦u凸點(diǎn)170通過堆疊氰Au鍍層150和無氰Au鍍層160形成。另外，顯然的是，對(duì)混合Au凸點(diǎn)170進(jìn)行熱處理之后，構(gòu)成混合Au凸點(diǎn)170的無氰Au鍍層160的晶體結(jié)構(gòu)與單一無氰Au凸點(diǎn)的不同。如上所述，根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中氰Au鍍層150和無氰Au鍍層160的晶體結(jié)構(gòu)通過熱處理彼此影響。因此，混合Au凸點(diǎn)170在防止探針尖在后續(xù)EDS測(cè)試工藝中被污染中起作用。
圖11為探針尖表面的SEM圖像，示出進(jìn)行EDS測(cè)試后探針尖的污染程度。本發(fā)明一實(shí)施例中所用的混合Au凸點(diǎn)具有其中氰Au鍍層和無氰Au鍍層被堆疊的結(jié)構(gòu)。圖11是在根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)、單一氰Au凸點(diǎn)和單一無氰Au凸點(diǎn)上進(jìn)行500次EDS測(cè)試后探針尖的表面的SEM圖像。參照?qǐng)D11，在根據(jù)現(xiàn)有技術(shù)的單一氰Au凸點(diǎn)中，在進(jìn)行EDS測(cè)試后探針尖幾乎不變差，但存在諸如上述的環(huán)境污染和更危險(xiǎn)的工作環(huán)境的其它問題。根據(jù)現(xiàn)有技術(shù)的單一無氰Au凸點(diǎn)沒有這些問題，但進(jìn)行EDS測(cè)試后探針尖嚴(yán)重變差。然而，根據(jù)本發(fā)明一實(shí)施例的混合Au凸點(diǎn)即使在進(jìn)行500或更多次EDS測(cè)試之后也幾乎不導(dǎo)致探針尖的退化，并且環(huán)境污染和危險(xiǎn)的工作環(huán)境的問題不再是問題。
盡管具有其中氰Au鍍層150得以形成且之后無氰Au鍍層160形成于其上的堆疊結(jié)構(gòu)的混合Au凸點(diǎn)170用于制造根據(jù)發(fā)明一實(shí)施例的LDI芯片，但是當(dāng)然的是，如圖12所示，根據(jù)需要，在制造根據(jù)發(fā)明另一實(shí)施例的LDI芯片200中可使用具有一堆疊結(jié)構(gòu)的混合Au凸點(diǎn)170’，在該堆疊結(jié)構(gòu)中首先形成無氰Au鍍層160，然后在其上形成氰Au鍍層150。即，用于本發(fā)明的混合Au凸點(diǎn)170和170’不受鍍層150和160的堆疊順序限制，因?yàn)榛旌螦u凸點(diǎn)170和170’的物理性質(zhì)只由氰Au鍍層150和無氰Au鍍層160的結(jié)合來決定，每個(gè)鍍層具有由熱處理導(dǎo)致的新的結(jié)晶性。另外，本發(fā)明不限于具有其中一層氰Au鍍層和一層無氰Au鍍層堆疊的結(jié)構(gòu)的混合Au凸點(diǎn)。顯然，具有其中一個(gè)或更多個(gè)氰Au鍍層和一個(gè)或更多個(gè)無氰Au鍍層交替堆疊的結(jié)構(gòu)的混合Au凸點(diǎn)可應(yīng)用于本發(fā)明。
表1示出了具有本發(fā)明實(shí)施例中各種結(jié)構(gòu)的混合Au凸點(diǎn)的EDS測(cè)試的結(jié)果。表1示出對(duì)685個(gè)芯片進(jìn)行EDS測(cè)試后由探針尖的退化引起的開路故障芯片的數(shù)量。下面，參照表1解釋混合Au凸點(diǎn)的EDS測(cè)試結(jié)果。
表1-EDS測(cè)試條件和結(jié)果

這里，C表示氰Au鍍層，N表示無氰Au鍍層，括號(hào)中的值表示鍍層的厚度。
實(shí)驗(yàn)例1的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中13μm氰Au鍍層和2μm無氰Au鍍層依次堆疊在凸點(diǎn)下部導(dǎo)電層上，并且熱處理在280℃的溫度在氮?dú)猸h(huán)境中進(jìn)行。實(shí)驗(yàn)例2的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中13μm氰Au鍍層和2μm無氰Au鍍層依次堆疊，并且熱處理在355℃的溫度在氧氣環(huán)境中進(jìn)行。實(shí)驗(yàn)例3的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中氰Au鍍層(2μm)和無氰Au鍍層(13μm)依次堆疊，并且熱處理在355℃的溫度在氧氣環(huán)境中進(jìn)行。實(shí)驗(yàn)例4的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中2μm氰Au鍍層和13μm無氰Au鍍層依次堆疊，并且熱處理在280℃的溫度在氮?dú)猸h(huán)境中進(jìn)行。實(shí)驗(yàn)例5的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中2μm無氰Au鍍層和13μm氰Au鍍層依次堆疊，并且熱處理在355℃的溫度在氧氣環(huán)境中進(jìn)行。實(shí)驗(yàn)例6的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中2μm無氰Au鍍層和13μm氰Au鍍層依次堆疊，并且熱處理在280℃的溫度在氮?dú)猸h(huán)境中進(jìn)行。實(shí)驗(yàn)例7的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中13μm無氰Au鍍層和2μm氰Au鍍層依次堆疊，并且熱處理在280℃的溫度在氮?dú)猸h(huán)境中進(jìn)行。實(shí)驗(yàn)例8的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中13μm的無氰Au鍍層和2μm的氰Au鍍層依次堆疊，并且熱處理在355℃的溫度在氧氣環(huán)境中進(jìn)行。對(duì)比例1的混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中0.35μm的氰Au鍍層和14μm的無氰Au鍍層依次堆疊，并且熱處理在280℃的溫度在氮?dú)猸h(huán)境中進(jìn)行。
參照表1，盡管根據(jù)實(shí)驗(yàn)例1至8對(duì)本發(fā)明的混合Au凸點(diǎn)的685個(gè)芯片進(jìn)行了EDS測(cè)試而沒有探針尖清潔工藝，但沒有發(fā)現(xiàn)開路故障芯片。然而，在具有0.35μm氰Au鍍層的對(duì)比例1中發(fā)現(xiàn)了很多開路故障芯片。如前所述，本發(fā)明的混合Au凸點(diǎn)不依賴于構(gòu)成混合Au凸點(diǎn)的氰Au鍍層和無氰Au鍍層的堆疊順序。另外，當(dāng)構(gòu)成混合Au凸點(diǎn)的氰Au鍍層和無氰Au鍍層的厚度為0.5μm或更大，更優(yōu)選地為1μm或更大時(shí)，探針尖被最小化。這意味著氰Au鍍層和無氰Au鍍層每個(gè)必須具有很低的厚度，以將它們結(jié)合來形成其新的晶體結(jié)構(gòu)。
盡管在上述實(shí)施例中給出了對(duì)LDI芯片例子的描述，但是顯然，根據(jù)本發(fā)明實(shí)施例的混合Au凸點(diǎn)的結(jié)構(gòu)可應(yīng)用于各種微電子器件芯片。例如，根據(jù)本發(fā)明的凸點(diǎn)的結(jié)構(gòu)可以有益地應(yīng)用于諸如DRAM、SRAM、閃存、FRAM、MRAM的高度集成的半導(dǎo)體存儲(chǔ)器件的芯片、微機(jī)電系統(tǒng)(MEMS)芯片、諸如CPU或DSP的處理器芯片。另外顯然，根據(jù)本發(fā)明的凸點(diǎn)的結(jié)構(gòu)可以應(yīng)用于包括單元件的芯片、包括同類元件的芯片、及包括各種元件并需要提供完整功能或完整系統(tǒng)的系統(tǒng)芯片(SOC)。
圖1至12描述的根據(jù)本發(fā)明各種實(shí)施例的LDI芯片可以根據(jù)各種安裝方法安裝在各種結(jié)構(gòu)上。例如，通過玻璃上芯片(COG)方法，LDI芯片可以直接安裝在顯示面板上。它也可以安裝在封裝襯底上，例如模制引線框架(molded lead frame)、印刷電路板(PCB)、柔性帶布線板(flexible tape wiringboard)、或直焊銅(direct bond copperDBC)上。另外，在半導(dǎo)體芯片和組件襯底之間提供電連接和/或機(jī)械柔性的插入物(interposer)可用作封裝襯底。插入物可由彈性材料如帶、聚酰亞胺、或塑料材料制成，并可包括單個(gè)的圖案化的再分布層或大量的圖案化的再分布層及無源元件。在根據(jù)本發(fā)明實(shí)施例的LDI芯片通過帶載封裝(TCP)方法或膜上芯片(COF)封裝方法安裝在柔性帶布線板上之后，LDI芯片可最終安裝在PCB或顯示面板上。
圖13A是LCD(液晶顯示器)面板組件的平面圖，其上通過COG方法安裝了根據(jù)本發(fā)明一實(shí)施例的LDI芯片200，圖13B是沿圖13A的線B-B’截取的截面圖。
參照?qǐng)D13A和13B，本發(fā)明的LCD裝置300包括LDI芯片200和LCD面板組件325。LDI芯片200直接安裝在包括薄膜晶體管(TFT)面板310和濾色器面板320的LCD面板組件325上。此外，PCB335通過柔性襯底330連接到LCD面板組件325。TFT面板310包括TFT矩陣。濾色器面板320包括格柵形黑矩陣、紅/綠/藍(lán)(RGB)像素、及氧化銦錫(ITO)電極。液晶(未示出)注入在面板310和320之間。諸如數(shù)據(jù)線340、柵線350、用于柵驅(qū)動(dòng)信號(hào)的傳輸線345和355的布線鄰近有效顯示區(qū)形成在TFT面板310上。
參照?qǐng)D13B，根據(jù)本發(fā)明具有混合Au凸點(diǎn)170的LDI芯片200通過面向下鍵合(face-down bonding)方法直接連接至TFT面板310上的布線340、350、345、355或與布線340、350、345、355相連的焊盤360。同時(shí)，使用各向異性導(dǎo)電膜(ACF)370來連接LDI芯片200。ACF 370包括分散在粘合膜(adhesive film)372中的小導(dǎo)電顆粒374。粘合膜372大約15-35μm，并且導(dǎo)電顆粒374的直徑大約3-15μm。粘合膜372可由諸如丁苯橡膠(styrene-butadiene rubber)、聚乙烯丁烯(polyvinyl butylene)的熱塑性膜、諸如環(huán)氧樹脂、聚氨酯、丙烯酸樹脂的熱固性膜形成，或者可以使用熱塑性膜和熱固性膜的混合膜。導(dǎo)電顆粒374可由金、銀、鎳、涂覆了金屬的玻璃或聚合物制成。在ACF 370粘合到LCD面板組件325的布線340、350、345、355或連接布線340、350、345、355的焊盤360上，并且混合Au凸點(diǎn)170粘合到ACF 370從而對(duì)應(yīng)焊盤360之后，將它們熱壓。結(jié)果，通過導(dǎo)電顆粒374實(shí)現(xiàn)混合Au凸點(diǎn)170與焊盤360之間的電連接。
盡管圖13B示出了使用ACF的COG安裝方法，顯然，可以使用利用非導(dǎo)電糊(NCP)的COG安裝方法。盡管圖中未示出利用NCP的COG安裝方法，但混合Au凸點(diǎn)170直接連接至焊盤360，并且LDI芯片200通過NCP粘附到LCD面板組件325上。
COG安裝方法具有下述優(yōu)點(diǎn)。它易于修復(fù)；樹脂不必填滿LDI芯片200與LCD面板組件325之間的間隙(空洞)；并且由于不需要額外的封裝襯底，減少了安裝成本。
圖14是帶布線板400的平面圖，其上安裝有圖1至12描述的根據(jù)本發(fā)明各種實(shí)施例的LDI芯片。參照?qǐng)D14，布線420形成在由諸如聚酰亞胺的可彎曲材料形成的柔性膜410上。在帶布線板400用于帶載封裝(TCP)的情況下，LDI芯片粘附的區(qū)域，即窗口425在柔性膜410的中部。用于COF封裝的帶布線板與用于TCP的帶布線板不同，該不同在于布線420布置在柔性膜410上而沒有窗口425。布線420由銅(Cu)和在Cu的表面上鍍錫、金、鎳、或焊料的材料形成至約5-20μm的厚度。
附圖標(biāo)記430表示涂覆有焊料抵抗劑(solder resist)的區(qū)域。該區(qū)域430防止布線420在暴露于外部時(shí)被氧化及被異物開路。附圖標(biāo)記440表示從柔性膜410切出的使用區(qū)。附圖標(biāo)記A1和A2是直接粘附到PCB或LCD面板上的外部連接端子。
圖15和16是TCP和COF封裝的截面圖，其上分別安裝了根據(jù)本發(fā)明一實(shí)施例的LDI芯片200。參照?qǐng)D15和16，根據(jù)本發(fā)明具有混合Au凸點(diǎn)170的LDI芯片200通過面向上鍵合(face-up bonding)方法連接到柔性膜410上的布線420的內(nèi)部連接端子。樹脂450形成在LDI芯片200的兩側(cè)，從而覆蓋包括焊料抵抗劑430、布線420、及混合Au凸點(diǎn)170的鍵合結(jié)構(gòu)。
圖17為L(zhǎng)CD面板組件325的示意圖，其中以COF封裝的形式安裝了根據(jù)本發(fā)明實(shí)施例的LDI芯片。與圖13A所示的LCD面板組件325的元件相同或等價(jià)的元件的描述被省略。帶布線板400上的外部連接端子的第一側(cè)分別連接到TFT面板310上的數(shù)據(jù)線340或柵線350，其它側(cè)連接到用于柵驅(qū)動(dòng)信號(hào)的傳輸線345和355。雖然本實(shí)施例中描述了其中以COF封裝的形式安裝LDI芯片的LCD面板組件325，但本發(fā)明不限于此。顯然，可以應(yīng)用其中以TCP形式安裝LDI芯片的LCD面板組件325。
總之，本領(lǐng)域技術(shù)人員理解，在不偏離本發(fā)明的原理的情況下，可以對(duì)優(yōu)選實(shí)施例進(jìn)行多種變化和修改。因此，所公開的本發(fā)明的優(yōu)選實(shí)施例只在一般的和描述的意義上得以使用，而不用于限制的目的。
如上所述，根據(jù)包括根據(jù)本發(fā)明的混合Au凸點(diǎn)的微電子器件芯片，在后續(xù)EDS測(cè)試中異物不產(chǎn)生在探針尖處，并且混合Au凸點(diǎn)具有精細(xì)結(jié)構(gòu)。另外，與只使用氰Au鍍層的情況相比，環(huán)境污染可以減少。
本申請(qǐng)要求2004年9月15日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的第10-2004-0073801號(hào)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容在此引入作為參考。
權(quán)利要求
1.一種微電子器件芯片，包括芯片焊盤，其連接至形成在襯底上的微電子器件，從而使所述微電子器件與所述芯片的外部電接觸；以及凸點(diǎn)，其形成在該芯片焊盤上并包括復(fù)合層，所述復(fù)合層包括兩層或更多層。
2.如權(quán)利要求1的微電子器件芯片，其中所述凸點(diǎn)為混合Au凸點(diǎn)，其中氰Au鍍層和無氰Au鍍層得以堆疊。
3.如權(quán)利要求2的微電子器件芯片，其中所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。
4.如權(quán)利要求3的微電子器件芯片，其中所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。
5.如權(quán)利要求4的微電子器件芯片，其中所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述氰Au鍍層上。
6.如權(quán)利要求4的微電子器件芯片，其中所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述無氰Au鍍層上。
7.一種微電子器件芯片，包括芯片焊盤，其連接至形成在襯底上的微電子器件，從而使所述微電子器件與所述芯片的外部電接觸；鈍化層，其保護(hù)所述微電子器件并暴露所述芯片焊盤；凸點(diǎn)，其形成在由所述鈍化層暴露的所述芯片焊盤上并包括復(fù)合層，所述復(fù)合層包括兩層或更多層；以及凸點(diǎn)下部導(dǎo)電層，其形成在所述芯片焊盤與所述凸點(diǎn)之間，從而防止所述芯片焊盤與所述凸點(diǎn)之間的相互擴(kuò)散，并改善所述芯片焊盤與所述凸點(diǎn)之間的附著。
8.如權(quán)利要求7的微電子器件芯片，其中所述凸點(diǎn)為混合Au凸點(diǎn)，其中氰Au鍍層和無氰Au鍍層得以堆疊。
9.如權(quán)利要求8的微電子器件芯片，其中所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。
10.如權(quán)利要求9的微電子器件芯片，其中所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。
11.如權(quán)利要求10的微電子器件芯片，其中所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述氰Au鍍層上。
12.如權(quán)利要求10的微電子器件芯片，其中所述混合Au凸點(diǎn)的所述無氰Au鍍層位于所述芯片焊盤上，并且所述混合Au凸點(diǎn)的所述氰Au鍍層位于所述無氰Au鍍層上。
13.如權(quán)利要求9的微電子器件芯片，其中所述凸點(diǎn)下部導(dǎo)電層由TiW、Cr、Cu、Ti、Ni、NiV、Pd、Cr/Cu、TiW/Cu、TiW/Au及NiV/Cu中的至少一種形成。
14.如權(quán)利要求13的微電子器件芯片，其中所述凸點(diǎn)下部導(dǎo)電層具有堆疊結(jié)構(gòu)，該堆疊結(jié)構(gòu)包括0.005-0.5μm厚的TiW和0.005-0.5μm厚的Au。
15.如權(quán)利要求8的微電子器件芯片，其中所述混合Au凸點(diǎn)具有一結(jié)構(gòu)，其中一個(gè)或更多個(gè)氰Au鍍層與一個(gè)或更多個(gè)無氰Au鍍層交替堆疊。
16.一種封裝，包括根據(jù)權(quán)利要求1至15中的任一項(xiàng)的微電子器件芯片、以及帶布線板，所述帶布線板包括由外部連接端子和電連接到所述微電子器件芯片的凸點(diǎn)的內(nèi)部連接端子構(gòu)成的布線。
17.一種液晶顯示裝置，包括根據(jù)權(quán)利要求1至15中的任一項(xiàng)的微電子器件芯片、以及其中形成有用于連接到所述微電子器件芯片的布線的液晶顯示面板組件；其中所述微電子器件芯片的凸點(diǎn)電連接到所述布線。
18.如權(quán)利要求17的液晶顯示裝置，其中所述微電子器件芯片利用玻璃上芯片(COG)方法、帶載封裝(TCP)方法和膜上芯片(COF)方法中的一種連接至所述液晶顯示面板組件。
19.一種制造微電子器件芯片的方法，包括制備芯片焊盤，其連接到形成在襯底上的微電子器件，從而使所述微電子器件與所述芯片的外部電接觸；以及形成凸點(diǎn)，其形成在所述芯片焊盤上并包括復(fù)合層，所述復(fù)合層包括兩層或更多層。
20.如權(quán)利要求19的方法，其中所述凸點(diǎn)的形成包括于所述芯片焊盤上形成混合Au凸點(diǎn)，在該混合Au凸點(diǎn)中氰Au鍍層和無氰Au鍍層被堆疊。
21.如權(quán)利要求20的方法，其中所述凸點(diǎn)利用電鍍方法形成。
22.如權(quán)利要求21的方法，其中所述氰Au鍍層利用KAu(CN)2系列鍍液形成，所述無氰Au鍍層利用Na3Au(SO3)2系列鍍液形成。
23.如權(quán)利要求21的方法，其中所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。
24.如權(quán)利要求23的方法，其中所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。
25.如權(quán)利要求21的方法，其中所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述氰Au鍍層，然后在其上形成所述無氰Au鍍層。
26.如權(quán)利要求21的方法，其中所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述無氰Au鍍層，然后在其上形成所述氰Au鍍層。
27.如權(quán)利要求20的方法，在形成所述凸點(diǎn)后還包括進(jìn)行熱處理。
28.如權(quán)利要求27的方法，其中在氧氣和氮?dú)猸h(huán)境中的一種中在250-360℃范圍內(nèi)的溫度進(jìn)行所述熱處理。
29.一種制造微電子器件芯片的方法，包括形成暴露芯片焊盤的鈍化層；在所得結(jié)構(gòu)上形成凸點(diǎn)下部導(dǎo)電層；在所述凸點(diǎn)下部導(dǎo)電層上形成非導(dǎo)電層圖案，其限定其中將要形成凸點(diǎn)的區(qū)域；利用所述非導(dǎo)電層圖案作為掩模在所述凸點(diǎn)下部導(dǎo)電層上形成所述凸點(diǎn)，所述凸點(diǎn)由包括兩層或更多層的復(fù)合層構(gòu)成；以及去除所述非導(dǎo)電層圖案。
30.如權(quán)利要求29的方法，其中所述凸點(diǎn)的形成包括形成混合Au凸點(diǎn)，其中氰Au鍍層和無氰Au鍍層被堆疊。
31.如權(quán)利要求30的方法，其中所述凸點(diǎn)的形成利用電鍍方法進(jìn)行。
32.如權(quán)利要求31的方法，其中所述氰Au鍍層利用KAu(CN)2系列鍍液形成，所述無氰Au鍍層利用Na3Au(SO3)2系列鍍液形成。
33.如權(quán)利要求31的方法，其中所述混合Au凸點(diǎn)具有1-20μm范圍內(nèi)的厚度。
34.如權(quán)利要求33的方法，其中所述氰Au鍍層的厚度及所述無氰Au鍍層的厚度不小于0.5μm。
35.如權(quán)利要求33的方法，其中所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述氰Au鍍層，然后在其上形成所述無氰Au鍍層。
36.如權(quán)利要求33的方法，其中所述凸點(diǎn)的形成包括在所述芯片焊盤上形成所述無氰Au鍍層，然后在其上形成所述氰Au鍍層。
37.如權(quán)利要求30的方法，其中所述凸點(diǎn)下部導(dǎo)電層的形成包括利用TiW、Cr、Cu、Ti、Ni、NiV、Pd、Cr/Cu、TiW/Cu、TiW/Au及NiV/Cu中的一種形成所述凸點(diǎn)下部導(dǎo)電層。
38.如權(quán)利要求37的方法，其中所述凸點(diǎn)下部導(dǎo)電層的形成包括通過依次濺射TiW和Au形成具有TiW/Au結(jié)構(gòu)的所述凸點(diǎn)下部導(dǎo)電層。
39.如權(quán)利要求38的方法，其中所述凸點(diǎn)下部導(dǎo)電層被形成為具有TiW/Au結(jié)構(gòu)，其中堆疊0.005-0.5μm厚的TiW和0.005-0.5μm厚的Au。
40.如權(quán)利要求30的方法，在去除所述非導(dǎo)電層圖案之后還包括利用所述混合Au凸點(diǎn)作為掩模去除所述凸點(diǎn)下部導(dǎo)電層。
41.如權(quán)利要求40的方法，在去除所述凸點(diǎn)下部導(dǎo)電層之后還包括進(jìn)行熱處理。
42.如權(quán)利要求41的方法，其中在氧氣和氮?dú)猸h(huán)境中的一種中在250-360℃范圍內(nèi)的溫度進(jìn)行所述熱處理。
43.如權(quán)利要求30的方法，其中所述非導(dǎo)電層圖案是光致抗蝕劑圖案。
全文摘要
本發(fā)明涉及包括混合金凸點(diǎn)的微電子器件芯片及其封裝、應(yīng)用和制造。本發(fā)明提供一種包括混合Au凸點(diǎn)的微電子器件芯片，其中在電芯片篩選(EDS)測(cè)試中在探針尖處不產(chǎn)生異物。該微電子器件芯片包括芯片焊盤，其連接到形成在襯底上的微電子器件，其上的微電子器件與芯片外部電接觸。另外，微電子器件芯片包括形成在芯片焊盤上、由包括兩層或更多層的復(fù)合層構(gòu)成的凸點(diǎn)。
文檔編號(hào)H01L21/60GK1750258SQ200510103919
公開日2006年3月22日 申請(qǐng)日期2005年9月15日 優(yōu)先權(quán)日2004年9月15日
發(fā)明者樸炯建, 張宇鎮(zhèn), 金榮浩, 文泰成 申請(qǐng)人:三星電子株式會(huì)社