專利名稱：薄膜晶體管陣列基板、其靜電放電保護(hù)元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管陣列基板及其制造方法，且特別涉及一種頂柵極型薄膜晶體管陣列基板、其靜電放電保護(hù)元件及其制造方法。
背景技術(shù)：
靜電放電是來(lái)自非導(dǎo)電表面之靜電移動(dòng)的現(xiàn)象，其會(huì)造成集成電路中之元件與其它電路組成的損害。例如在地毯上行走的人體，于相對(duì)濕度較高的情況下就可檢測(cè)出約帶有幾百至幾千伏的靜態(tài)電壓，而在相對(duì)濕度較低的情況下可檢測(cè)出約帶有一萬(wàn)伏以上的靜態(tài)電壓。
而一般在液晶顯示器的制造過(guò)程中，會(huì)經(jīng)過(guò)許多機(jī)臺(tái)以及人員之操作，而機(jī)臺(tái)與人員多少都會(huì)帶有靜電。因此當(dāng)上述的帶電體(人體、機(jī)器或儀器)接觸到液晶顯示面板時(shí)，將可能會(huì)向液晶顯示面板放電，此靜電放電之瞬間功率有可能會(huì)造成液晶顯示面板內(nèi)之薄膜晶體管及電路損壞或失效。
為了避免靜電放電損傷液晶顯示面板中的薄膜晶體管以及電路，一般會(huì)將所有的掃描配線連接至共同掃描信號(hào)線(common driving signal line)，并將所有的數(shù)據(jù)配線連接至共同數(shù)據(jù)信號(hào)線(common data signal line)，而此共同掃描信號(hào)線與共同數(shù)據(jù)信號(hào)線為接地。如此一來(lái)，當(dāng)薄膜晶體管上累積之電荷數(shù)目過(guò)多時(shí)，即可通過(guò)此接地端而將靜電放電導(dǎo)出，避免靜電放電直接導(dǎo)入內(nèi)部之元件及電路，而造成損毀。
當(dāng)欲進(jìn)行個(gè)別像素之測(cè)試時(shí)，先于其中一條掃描配線上施加電壓，以開(kāi)啟連接于此掃描配線上之薄膜晶體管，并同時(shí)于其中一條數(shù)據(jù)配線上施加電壓，以將數(shù)據(jù)寫(xiě)入待測(cè)試像素中。然而，由于所有的掃描配線及數(shù)據(jù)配線皆是連接于共同掃描信號(hào)線與共同數(shù)據(jù)信號(hào)線之上，因此所施加的電壓會(huì)由共同掃描信號(hào)線或共同數(shù)據(jù)信號(hào)線導(dǎo)至其它掃描配線與數(shù)據(jù)配線。相對(duì)地，當(dāng)對(duì)其中一條掃描配線上施加電壓，并且欲由其中一條數(shù)據(jù)配線讀取待測(cè)試像素之電容值時(shí)，此電壓也會(huì)施加到其它的掃描配線上。如此，便無(wú)法僅讀取其中一條特定之?dāng)?shù)據(jù)配線上的數(shù)據(jù)，而無(wú)法探測(cè)出損壞之像素。

發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種頂柵極型薄膜晶體管陣列基板及其靜電放電保護(hù)元件，以防止薄膜晶體管陣列基板上之元件及電路因靜電放電所產(chǎn)生之損毀，且亦可探測(cè)出損壞之像素。
本發(fā)明的又一目的是提供一種頂柵極型薄膜晶體管陣列基板及其靜電放電保護(hù)元件的制造方法，以隨時(shí)地形成導(dǎo)通路徑，排放累積的靜電荷，并可達(dá)到測(cè)試出損壞之像素。
本發(fā)明提出一種薄膜晶體管陣列基板，其主要包含有基板、多條掃描配線與多條數(shù)據(jù)配線、多個(gè)像素結(jié)構(gòu)、第一短路桿、第二短路桿、多個(gè)第一島狀結(jié)構(gòu)、多個(gè)第二島狀結(jié)構(gòu)、柵絕緣層、層間介電層、多條第一連接線、多條第二連接線、保護(hù)層、多條第一電阻線及多條第二電阻線。
基板上具有顯示區(qū)與周邊線路區(qū)。多條掃描配線與多條數(shù)據(jù)配線是設(shè)置于顯示區(qū)內(nèi)，以于顯示區(qū)內(nèi)定義出多個(gè)像素區(qū)。多個(gè)像素結(jié)構(gòu)是分別設(shè)置于各像素區(qū)內(nèi)，以通過(guò)各掃描配線與數(shù)據(jù)配線進(jìn)行驅(qū)動(dòng)，而各像素結(jié)構(gòu)包括有頂柵極型薄膜晶體管與像素電極。頂柵極型薄膜晶體管與掃描配線中的一條與數(shù)據(jù)配線中的一條電連接。像素電極是設(shè)置于頂柵極型薄膜晶體管的上方，并與頂柵極型薄膜晶體管電連接。
第一短路桿與第二短路桿皆設(shè)置于外圍線路區(qū)內(nèi)。多個(gè)第一島狀結(jié)構(gòu)是設(shè)置于基板上，并分別位于其中一掃描配線與第一短路桿之間。多個(gè)第二島狀結(jié)構(gòu)是設(shè)置于基板上，并位于其中一條數(shù)據(jù)配線與第二短路桿之間。柵絕緣層是設(shè)置于基板上，并覆蓋第一島狀結(jié)構(gòu)、第二島狀結(jié)構(gòu)與頂柵極型薄膜晶體管之半導(dǎo)體層。層間介電層是設(shè)置于柵絕緣層上，并覆蓋掃描配線、第一短路桿與頂柵極型薄膜晶體管之柵極，其中掃描配線、第一島狀結(jié)構(gòu)與第一短路桿上方之柵絕緣層或?qū)娱g介電層內(nèi)具有多個(gè)第一接觸窗，且第二島狀結(jié)構(gòu)上方之柵絕緣層與層間介電層內(nèi)具有多個(gè)第二接觸窗，數(shù)據(jù)配線與第二短路桿設(shè)置于層間介電層上，并延伸至第二島狀結(jié)構(gòu)上方，以分別通過(guò)第二接觸窗與第二島狀結(jié)構(gòu)電連接。多條第一連接線是設(shè)置于層間介電層上，并分別通過(guò)第一接觸窗連接于第一島狀結(jié)構(gòu)與掃描配線之間。多條第二連接線是設(shè)置于層間介電層上，并分別通過(guò)第一接觸窗連接于第一島狀結(jié)構(gòu)與第一短路桿之間。
保護(hù)層是覆蓋于數(shù)據(jù)配線、第二短路桿與頂柵極型薄膜晶體管之源極/漏極，其中第一連接線與第二連接線上方之保護(hù)層內(nèi)具有多個(gè)第三接觸窗，而數(shù)據(jù)配線與第二短路桿上方之保護(hù)層內(nèi)具有多個(gè)第四接觸窗。多條第一電阻線是設(shè)置于保護(hù)層上，并分別通過(guò)第三接觸窗連接于第一連接線中的一條與第二連接線中的一條之間。多條第二電阻線是設(shè)置于保護(hù)層上，并分別通過(guò)第四接觸窗連接于數(shù)據(jù)配線中的一條與第二短路桿之間。
在本發(fā)明之一較佳實(shí)施例中，頂柵極型薄膜晶體管之柵極、掃描配線與第一短路桿之材質(zhì)相同。
在本發(fā)明之一較佳實(shí)施例中，半導(dǎo)體層、第一島狀結(jié)構(gòu)與第二島狀結(jié)構(gòu)之材質(zhì)相同，且其材料可為低溫多晶硅。
在本發(fā)明之一較佳實(shí)施例中，頂柵極型薄膜晶體管之源極/漏極、數(shù)據(jù)配線、第二短路桿、第一連接線與第二連接線之材質(zhì)相同。
本發(fā)明另提出一種薄膜晶體管陣列基板之制造方法，其包含下列步驟首先，提供基板，此基板上劃分有多個(gè)像素區(qū)域。接著，于基板上形成半導(dǎo)體材料層，并將其圖案化，以于各像素區(qū)域內(nèi)分別形成半導(dǎo)體層，并于像素區(qū)域之相鄰兩側(cè)邊分別形成多個(gè)第一島狀結(jié)構(gòu)及多個(gè)第二島狀結(jié)構(gòu)。之后，于基板上形成柵絕緣層，以覆蓋半導(dǎo)體層、第一島狀結(jié)構(gòu)及第二島狀結(jié)構(gòu)。
然后，于柵絕緣層上形成第一金屬層，并圖案化第一金屬層，以形成多個(gè)柵極、多條掃描配線、多個(gè)第一連接部與第一短路桿，此柵極分別設(shè)置于半導(dǎo)體層之上，掃描配線分別連接于柵極，而第一連接部的兩端分別連接于掃描配線與第一短路桿。之后，再進(jìn)行離子植入，以于半導(dǎo)體層內(nèi)分別形成源極/漏極摻雜區(qū)。
接著，于第一金屬層與柵絕緣層上形成層間介電層，并圖案化此層間介電層，以于層間介電層上對(duì)應(yīng)于源極/漏極摻雜區(qū)、掃描配線、第一島狀結(jié)構(gòu)、第二島狀結(jié)構(gòu)與第一短路桿處形成多個(gè)第一接觸窗，且于層間介電層上對(duì)應(yīng)于第一連接部之處形成多個(gè)第一開(kāi)口。之后，于層間介電層上形成第二金屬層，并圖案化第二金屬層，以形成多個(gè)源極/漏極、多條第一連接線、多條第二連接線、多條數(shù)據(jù)配線、多個(gè)第二連接部與第二短路桿。各源極/漏極通過(guò)第一接觸窗而與源極/漏極摻雜區(qū)中的一個(gè)構(gòu)成電連接，各第一連接線之兩端分別通過(guò)第一接觸窗而與掃描配線中的一條與第一島狀結(jié)構(gòu)中的一個(gè)電連接，而各第二連接線之兩端分別通過(guò)第一接觸窗而與第一島狀結(jié)構(gòu)中的一個(gè)與第一短路桿電連接，各數(shù)據(jù)配線與源極中的一個(gè)電連接，各第二連接部之兩端分別電連接于數(shù)據(jù)配線中的一條與第二短路桿。
接著，于第二金屬層及層間介電層上形成保護(hù)層，并將其圖案化，以在保護(hù)層對(duì)應(yīng)于第一開(kāi)口之處形成多個(gè)第二開(kāi)口，并于保護(hù)層對(duì)應(yīng)第二連接部之處形成多個(gè)第三開(kāi)口，且于保護(hù)層對(duì)應(yīng)于第一連接線、第二連接線、數(shù)據(jù)配線及第二短路桿之處形成多個(gè)第二接觸窗。之后，于保護(hù)層上形成導(dǎo)電層，并將其圖案化，以形成多個(gè)像素電極、多條第一電阻線及多條第二電阻線，各像素電極通過(guò)第二接觸窗中的一個(gè)而電連接于漏極，各第一電阻線之兩端通過(guò)第二接觸窗而分別電連接于第一連接線中的一條與第二連接線中的一條，各第二電阻線之兩端通過(guò)第二接觸窗而分別連接于數(shù)據(jù)配線中的一條與第二短路桿。最后，移除第一連接部與第二連接部。
在本發(fā)明之一較佳實(shí)施例中，移除第一連接部與第二連接部的步驟，以干式蝕刻或濕式蝕刻的方式，移除第二開(kāi)口及第三開(kāi)口所暴露之第一連接部與第二連接部。
本發(fā)明再提出一種薄膜晶體管陣列基板之靜電放電保護(hù)元件，電連接于基板上之掃描配線與第一短路桿之間，其包括第一島狀結(jié)構(gòu)、柵絕緣層、層間介電層、金屬層、保護(hù)層及導(dǎo)電層。
第一島狀結(jié)構(gòu)是設(shè)置于基板上，且位于掃描配線與第一短路桿之間。柵絕緣層是設(shè)置于基板上，且覆蓋第一島狀結(jié)構(gòu)。層間介電層是設(shè)置于柵絕緣層之上，且層間介電層與柵絕緣層對(duì)應(yīng)于掃描配線、第一島狀結(jié)構(gòu)與第一短路桿之處設(shè)置有多個(gè)第一接觸窗。金屬層是設(shè)置于層間介電層之上，其包括第一連接線與第二連接線，第一連接線的兩端分別通過(guò)第一接觸窗而電連接于掃描配線與第一島狀結(jié)構(gòu)，而第二連接線的兩端分別通過(guò)第一接觸窗而電連接于第一島狀結(jié)構(gòu)與第一短路桿。
保護(hù)層是設(shè)置于金屬層之上，保護(hù)層對(duì)應(yīng)于第一連接線與第二連接線之處具有多個(gè)第二接觸窗。導(dǎo)電層是設(shè)置于保護(hù)層上，其包括電阻線，此電阻線之兩端分別通過(guò)第二接觸窗而電連接于第一連接線與第二連接線。
在本發(fā)明之一較佳實(shí)施例中，第一島狀結(jié)構(gòu)之材質(zhì)為低溫多晶硅。
在本發(fā)明之一較佳實(shí)施例中，薄膜晶體管陣列基板之靜電放電保護(hù)元件還包含有第一接地端，第一接地端電連接于第一短路桿。
在本發(fā)明之一較佳實(shí)施例中，電阻線呈連續(xù)彎折狀。
在本發(fā)明之一較佳實(shí)施例中，導(dǎo)電層之材質(zhì)可為金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
本發(fā)明還提出一種薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，包括下列步驟首先，提供基板。之后，于基板上形成半導(dǎo)體材料層，并將其圖案化，以形成第一島狀結(jié)構(gòu)。接著，于基板上形成柵絕緣層，以覆蓋第一島狀結(jié)構(gòu)。再于柵絕緣層上形成第一金屬層，并將其圖案化，以形成掃描配線、第一連接部與第一短路桿，第一連接部之兩端分別連接至掃描配線與第一短路桿。之后，于第一金屬層上形成層間介電層，并將其圖案化，以于層間介電層上對(duì)應(yīng)于掃描配線、第一島狀結(jié)構(gòu)與第一短路桿之處形成多個(gè)第一接觸窗，且于層間介電層上對(duì)應(yīng)于第一連接部之處形成第一開(kāi)口。
接著，于層間介電層上形成第二金屬層，并將其圖案化，以形成第一連接線與第二連接線，第一連接線之兩端通過(guò)第一接觸窗而分別電連接于掃描配線與第一島狀結(jié)構(gòu)，而第二連接線之兩端通過(guò)第一接觸窗而分別電連接于第一島狀結(jié)構(gòu)與第一短路桿。之后，于第二金屬層上形成保護(hù)層，并將其圖案化，以于保護(hù)層對(duì)應(yīng)于第一開(kāi)口處形成第二開(kāi)口，并于保護(hù)層對(duì)應(yīng)于第一連接線與第二連接線之處形成多個(gè)第二接觸窗。然后，于保護(hù)層上形成導(dǎo)電層，并將其圖案化，以形成電阻線，電阻線之兩端通過(guò)上述第二接觸窗而分別電連接于第一連接線與第二連接線。最后，移除第一連接部。
在本發(fā)明之一較佳實(shí)施例中，移除第一連接部的步驟以干式蝕刻或濕式蝕刻的方式，移除第二開(kāi)口所暴露之第一連接部。
本發(fā)明再提出一種薄膜晶體管陣列基板之靜電放電保護(hù)元件，連接于基板上之?dāng)?shù)據(jù)配線與第二短路桿之間，其包括第二島狀結(jié)構(gòu)、絕緣層、保護(hù)層與導(dǎo)電層。
第二島狀結(jié)構(gòu)設(shè)置于基板上，且位于數(shù)據(jù)配線與第二短路桿之間。絕緣層設(shè)置于基板上，且覆蓋上述第二島狀結(jié)構(gòu)，絕緣層上對(duì)應(yīng)于第二島狀結(jié)構(gòu)之處具有多個(gè)第一接觸窗，且數(shù)據(jù)配線及第二短路桿分別延伸至第二島狀結(jié)構(gòu)上，并通過(guò)上述第一接觸窗而分別電連接于第二島狀結(jié)構(gòu)。保護(hù)層設(shè)置于數(shù)據(jù)配線、第二島狀結(jié)構(gòu)與第二短路桿之上，保護(hù)層對(duì)應(yīng)于數(shù)據(jù)配線與第二短路桿之處分別具有第二接觸窗。導(dǎo)電層形成于保護(hù)層上，其具有電阻線，電阻線之兩端通過(guò)上述第二接觸窗而電連接于數(shù)據(jù)配線與第二短路桿。
在本發(fā)明之一較佳實(shí)施例中，上述第二島狀結(jié)構(gòu)之材質(zhì)為低溫多晶硅。
在本發(fā)明之一較佳實(shí)施例中，絕緣層包括柵絕緣層與層間介電層。
在本發(fā)明之一較佳實(shí)施例中，薄膜晶體管陣列基板之靜電放電保護(hù)元件還包含有第二接地端，連接于第二短路桿。
在本發(fā)明之一較佳實(shí)施例中，上述電阻線呈連續(xù)彎折狀。
在本發(fā)明之一較佳實(shí)施例中，導(dǎo)電層之材質(zhì)可為金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
本發(fā)明更提出一種薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，其包含下列步驟首先，提供基板。之后，于基板上形成半導(dǎo)體材料層，并將其圖案化，以形成第二島狀結(jié)構(gòu)。接著，于基板上形成絕緣層，并將其圖案化，以于絕緣層上對(duì)應(yīng)于第二島狀結(jié)構(gòu)之處形成多個(gè)第一接觸窗。然后，于絕緣層上形成金屬層，并將其圖案化，以形成數(shù)據(jù)配線、第二連接部與第二短路桿，其中數(shù)據(jù)配線及第二短路桿延伸至第二島狀結(jié)構(gòu)，并通過(guò)上述第一接觸窗而電連接于第二島狀結(jié)構(gòu)，且第二連接部之兩端分別電連接于數(shù)據(jù)配線及第二短路桿。接著，于金屬層上形成保護(hù)層，并將其圖案化，以于保護(hù)層上對(duì)應(yīng)于第二連接部之處形成開(kāi)口，且于保護(hù)層上對(duì)應(yīng)于數(shù)據(jù)配線與第二短路桿之處形成多個(gè)第二接觸窗。之后，于保護(hù)層上形成導(dǎo)電層，并將其圖案化，以形成電阻線，此電阻線之兩端通過(guò)上述第二接觸窗而分別電連接于數(shù)據(jù)配線與第二短路桿。最后，移除第二連接部。
在本發(fā)明之一較佳實(shí)施例中，于基板上形成絕緣層的步驟還包括于基板上形成柵絕緣層，之后，再于柵絕緣層上形成層間介電層。
在本發(fā)明之一較佳實(shí)施例中，移除第二連接部的步驟是以干式蝕刻或濕式蝕刻的方式，移除開(kāi)口所暴露之第二連接部。
由于本發(fā)明可直接應(yīng)用于目前低溫多晶硅薄膜晶體管工藝，于每條掃描配線與第一短路桿及每條數(shù)據(jù)配線與第二短路桿之間分別形成靜電放電保護(hù)元件，因此，可在不增加工藝光掩膜數(shù)的狀況下，使頂柵極型薄膜晶體管陣列基板同時(shí)具有靜電放電保護(hù)的功能。此外，當(dāng)各金屬層/導(dǎo)電層制造完成后，即具有靜電放電保護(hù)的效果，并不需要等到整個(gè)面板制造完成后，才具有靜電保護(hù)的功能。
由于本發(fā)明之靜電放電保護(hù)元件可使施加于其中一條掃描配線或是數(shù)據(jù)配線之信號(hào)不會(huì)傳遞到其它的掃描配線或是數(shù)據(jù)配線之上，因此，可達(dá)到探測(cè)損壞之像素的目的。
為讓本發(fā)明之上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1為本發(fā)明之薄膜晶體管陣列基板及其靜電放電保護(hù)元件之俯視圖。
圖2A及2B分別為本發(fā)明之第一靜電放電保護(hù)元件及第二靜電放電保護(hù)元件的俯視示意圖。
圖3A至3H為圖1中之I區(qū)域內(nèi)的頂柵極型薄膜晶體管之制造流程剖面圖。
圖4A至4F為圖2A中之掃描配線、第一靜電放電保護(hù)元件與第一短路桿之制造流程俯視圖。
圖5A至5E為圖2B中之?dāng)?shù)據(jù)配線、第二靜電放電保護(hù)元件與第二短路桿之制造流程俯視圖。
主要元件標(biāo)記說(shuō)明100薄膜晶體管陣列基板110a顯示區(qū)110b周邊線路區(qū)112掃描配線114數(shù)據(jù)配線116像素區(qū)域1162頂柵極型薄膜晶體管1164像素電極120掃描驅(qū)動(dòng)電路130第一靜電放電保護(hù)元件132第一開(kāi)關(guān)元件
134第一電阻線140第一短路桿150數(shù)據(jù)驅(qū)動(dòng)電路160第二靜電放電保護(hù)元件162第二開(kāi)關(guān)元件164第二電阻線170第二短路桿180a第一接地端180b第二接地端200基板210緩沖層222半導(dǎo)體層222a/222b源極/漏極摻雜區(qū)224第一島狀結(jié)構(gòu)226第二島狀結(jié)構(gòu)230柵絕緣層240第一金屬層242柵極244掃描配線246第一連接部248第一短路桿250層間介電層252a/252b源極/漏極接觸窗254開(kāi)口
256接觸窗258接觸窗260第二金屬層262a/262b源極/漏極264a第一連接線264b第二連接線266數(shù)據(jù)配線268第二連接部270第二短路桿280保護(hù)層282接觸窗284開(kāi)口286a接觸窗286b接觸窗288開(kāi)口289a接觸窗289b接觸窗290像素電極292第一電阻線294第二電阻線具體實(shí)施方式
請(qǐng)參照?qǐng)D1所示，為本發(fā)明之薄膜晶體管陣列基板及其靜電放電保護(hù)元件之俯視圖。此薄膜晶體管陣列基板100中主要包含有基板(圖中未示)、多條掃描配線112、多條數(shù)據(jù)配線114、多個(gè)像素結(jié)構(gòu)、掃描驅(qū)動(dòng)電路120、多個(gè)第一靜電放電保護(hù)元件130、第一短路桿140、數(shù)據(jù)驅(qū)動(dòng)電路150、多個(gè)第二靜電放電保護(hù)元件160及第二短路桿170。
基板上具有顯示區(qū)110a及周邊線路區(qū)110b。顯示區(qū)110a是用以顯示影像之區(qū)域，而周邊線路區(qū)110b上則設(shè)置有相關(guān)之電路，以驅(qū)動(dòng)顯示區(qū)110a顯示。此掃描配線112與數(shù)據(jù)配線114設(shè)置于基板上之顯示區(qū)110a內(nèi)，以定義出呈矩陣形式排列之像素區(qū)域116。
多個(gè)像素結(jié)構(gòu)是分別設(shè)置于這些像素區(qū)域116內(nèi)，并電連接于掃描配線112與數(shù)據(jù)配線114，以通過(guò)掃描配線112與數(shù)據(jù)配線114而進(jìn)行驅(qū)動(dòng)。每個(gè)像素結(jié)構(gòu)中主要包含有頂柵極型薄膜晶體管1162與像素電極1164。
而每個(gè)頂柵極型薄膜晶體管1162分別位于其中一個(gè)像素區(qū)域116內(nèi)，并電連接于掃描配線112與數(shù)據(jù)配線114。此像素電極1164是設(shè)置于頂柵極型薄膜晶體管1162之上方，且與頂柵極型薄膜晶體管1162構(gòu)成電連接。
此掃描驅(qū)動(dòng)電路120是設(shè)置于周邊線路區(qū)110b內(nèi)，以傳輸信號(hào)至各掃描配線112，而開(kāi)啟/關(guān)閉(ON/OFF)相對(duì)應(yīng)之頂柵極型薄膜晶體管1162。多個(gè)第一靜電放電保護(hù)元件130與第一短路桿140設(shè)置于所有掃描配線112之一側(cè)，且每個(gè)第一靜電放電保護(hù)元件130是分別連接于掃描配線112；當(dāng)頂柵極型薄膜晶體管1162所累積之靜電荷過(guò)多時(shí)，此第一靜電放電保護(hù)元件130與第一短路桿140可適時(shí)地形成導(dǎo)通路徑，以釋放出累積的靜電荷，如此一來(lái)，即可避免靜電放電直接導(dǎo)入頂柵極型薄膜晶體管1162中，而造成損毀。
同樣地，此數(shù)據(jù)驅(qū)動(dòng)電路150是設(shè)置于周邊線路區(qū)110b內(nèi)，以傳輸信號(hào)至各數(shù)據(jù)配線114，以將數(shù)據(jù)寫(xiě)入于相對(duì)應(yīng)之像素電極1164中。而多個(gè)第二靜電放電保護(hù)元件160及與其相連之第二短路桿170設(shè)置于所有數(shù)據(jù)配線114之一側(cè)，且每個(gè)第二靜電放電保護(hù)元件160分別連接至數(shù)據(jù)配線114。當(dāng)此面板受到靜電放電之沖擊時(shí)，此第二靜電放電保護(hù)元件160與第二短路桿170可適時(shí)地形成導(dǎo)通路徑，以釋放出累積的靜電荷，如此一來(lái)，即可避免靜電放電直接導(dǎo)入面板中，而造成其內(nèi)部元件或是電路之損毀。
而此第一短路桿140與第二短路桿170分別連接至第一接地端180a與第二接地端180b，以將第一短路桿140與第二短路桿170接地。
請(qǐng)參照?qǐng)D2A及2B，其分別為本發(fā)明之第一靜電放電保護(hù)元件130及第二靜電放電保護(hù)元件160的俯視示意圖。如圖2A及2B所示，第一靜電放電保護(hù)元件130中設(shè)置有并聯(lián)之第一開(kāi)關(guān)元件132及第一電阻線134，同樣地，在第二靜電放電保護(hù)元件160中設(shè)置有并聯(lián)之第二開(kāi)關(guān)元件162及第二電阻線164。
當(dāng)面板上之元件或電路的累積靜電荷過(guò)多時(shí)，此第一開(kāi)關(guān)元件132或是第二開(kāi)關(guān)元件162會(huì)被打開(kāi)而形成導(dǎo)通路徑，以將累積的靜電荷導(dǎo)入第一短路桿140或是第二短路桿170中。
反之，若欲將掃描信號(hào)或是數(shù)據(jù)信號(hào)經(jīng)由其中一條掃描配線112或是數(shù)據(jù)配線114傳輸至相對(duì)應(yīng)之頂柵極薄晶體管1162或是像素電極1164時(shí)，由于此掃描信號(hào)或是數(shù)據(jù)信號(hào)之電壓經(jīng)過(guò)第一電阻線134或是第二電阻線164后即會(huì)降低，因此，即可防止信號(hào)傳輸?shù)狡渌膾呙枧渚€112或是數(shù)據(jù)配線114上，而達(dá)到僅探測(cè)其中一個(gè)像素之好壞的目的。
在本發(fā)明之一較佳實(shí)施例中，此第一靜電放電保護(hù)元件130、第一短路桿140、第二靜電放電保護(hù)元件160及第二短路桿170例如可與頂柵極型薄膜晶體管陣列基板100上之頂柵極型薄膜晶體管1162同時(shí)制造，以下將分為三個(gè)部分同時(shí)說(shuō)明其制造流程。
請(qǐng)參照?qǐng)D3A至3H所示，為圖1中之頂柵極型薄膜晶體管1162之制造流程剖面圖。請(qǐng)參照?qǐng)D4A至4F所示，為圖2A中之第一靜電放電保護(hù)元件130與第一短路桿140之制造流程俯視圖。請(qǐng)參照?qǐng)D5A至5E所示，為圖2B中之第二靜電放電保護(hù)元件160與第二短路桿170之制造流程俯視圖。
首先，如圖3A所示，提供基板200，此基板200上劃分有多個(gè)像素區(qū)域，且其表面沉積有緩沖層210。
之后，如圖3B、4A與5A所示，于此緩沖層210上沉積半導(dǎo)體材料層，并將其圖案化，以形成半導(dǎo)體層222、第一島狀結(jié)構(gòu)224以及第二島狀結(jié)構(gòu)226。其中，半導(dǎo)體層222、第一島狀結(jié)構(gòu)224以及第二島狀結(jié)構(gòu)226之材質(zhì)例如是低溫多晶硅。
之后，請(qǐng)參照?qǐng)D3C、4B與5B所示，于基板200上形成柵絕緣層230，以覆蓋頂柵極型薄膜晶體管之半導(dǎo)體層222、第一島狀結(jié)構(gòu)224及第二島狀結(jié)構(gòu)226。
接著，如圖3D所示，于柵絕緣層230上形成第一金屬層240，并將其圖案化，以于半導(dǎo)體層222上形成柵極242，并利用柵極242為屏蔽進(jìn)行離子植入，以于半導(dǎo)體層222內(nèi)分別形成源極/漏極摻雜區(qū)222a/222b。此外，如圖4B所示，于第一島狀結(jié)構(gòu)224旁形成掃描配線244、第一連接部246與第一短路桿248。此第一連接部246之一端連接于掃描配線244，而另一端則是連接于第一短路桿248。
然后，請(qǐng)參照?qǐng)D3E所示，于第一金屬層240與柵絕緣層230上形成層間介電層250，此層間介電層250與柵絕緣層230可由相同或類似的絕緣材料所組成。并將此層間介電層250圖案化，以于層間介電層250上對(duì)應(yīng)于源極/漏極摻雜區(qū)222a/222b處形成源極/漏極接觸窗252a/252b。另請(qǐng)參照?qǐng)D4C所示，并在對(duì)應(yīng)于第一連接部246形成開(kāi)口254，且在對(duì)應(yīng)于掃描配線244、第一島狀結(jié)構(gòu)224及第一短路桿248上分別形成多個(gè)接觸窗256。此外，如圖5B所示，并在對(duì)應(yīng)于第二島狀結(jié)構(gòu)226之處形成多個(gè)接觸窗258。
接著，如圖3F所示，于層間介電層250上形成第二金屬層260，并將其圖案化，以形成源極/漏極262a/262b，且源極/漏極262a/262b通過(guò)源極/漏極接觸窗252a/252b電連接至源極/漏極摻雜區(qū)222a/222b。另請(qǐng)參照?qǐng)D4D所示，于第一島狀結(jié)構(gòu)224與掃描配線244之間形成一例如為L(zhǎng)型的第一連接線264a，并于第一島狀結(jié)構(gòu)224與第一短路桿248之間形成另一例如為L(zhǎng)型的第二連接線264b。其中，第一連接線264a通過(guò)接觸窗256而電連接于第一島狀結(jié)構(gòu)224與掃描配線244之間，而第二連接線264b通過(guò)接觸窗256而電連接于第一島狀結(jié)構(gòu)224與第一短路桿248之間。
并請(qǐng)參照?qǐng)D5C所示，于第二島狀結(jié)構(gòu)226旁形成數(shù)據(jù)配線266、第二連接部268與第二短路桿270，其中第二連接部268之一端連接于數(shù)據(jù)配線266，而另一端連接于第二短路桿270。數(shù)據(jù)配線266與第二短路桿270部分延伸至第二島狀結(jié)構(gòu)226之上，且通過(guò)接觸窗258而與第二島狀結(jié)構(gòu)226相連。
接著，請(qǐng)參照?qǐng)D3G所示，于第二金屬層260及層間介電層250之上形成保護(hù)層280，并將其圖案化，以在對(duì)應(yīng)于漏極262b處形成接觸窗282。請(qǐng)參照?qǐng)D4E所示，并在保護(hù)層280上對(duì)應(yīng)于開(kāi)口254處形成另一開(kāi)口284，且于保護(hù)層280上對(duì)應(yīng)于第一連接線264a與第二連接線264b之處分別形成接觸窗286a與286b。另請(qǐng)參照?qǐng)D5D所示，在保護(hù)層280上對(duì)應(yīng)于第二連接部268、數(shù)據(jù)配線266與第二短路桿270上分別形成開(kāi)口288、接觸窗289a與289b。
之后，如圖3H所示，于保護(hù)層280上形成導(dǎo)電層，此導(dǎo)電層由透明導(dǎo)電材料所組成，例如銦錫氧化物(ITO)，并將其圖案化，以定義出像素電極290，此像素電極290通過(guò)接觸窗282而與漏極262b相連接。另請(qǐng)參照?qǐng)D4F所示，定義此導(dǎo)電層以形成第一電阻線292，此第一電阻線292之兩端通過(guò)接觸窗286a與286b而分別電連接于第一連接線264a與第二連接線264b，在本實(shí)施例中，第一電阻線292例如呈連續(xù)彎折狀(zigzagged)，而使用者可依不同之需求而設(shè)計(jì)出具有不同阻值之第一電阻線292。
同樣地，請(qǐng)參照?qǐng)D5E所示，定義此導(dǎo)電層以形成第二電阻線294，此第二電阻線294之兩端通過(guò)接觸窗289a與289b而分別電連接于數(shù)據(jù)配線266與第二短路桿270。在本實(shí)施例中，第二電阻線294例如呈連續(xù)彎折狀，而使用者可依不同之需求而設(shè)計(jì)出具有不同阻值之第二電阻線294。
最后，在導(dǎo)電層形成第一電阻線292與第二電阻線294后，且在光刻膠尚未去除前，通過(guò)開(kāi)口284與288以干式蝕刻或濕式蝕刻的方式分別蝕刻掉第一連接部246與第二連接部268。之后，再進(jìn)行最后的去光刻膠工藝，即可完成整個(gè)面板像素、靜電放電保護(hù)元件及兩個(gè)短路桿之制造。此第一電阻線292與第二電阻線294并不會(huì)影響到后續(xù)的電路或是測(cè)試運(yùn)行。此外，如圖1所示之相關(guān)的掃描驅(qū)動(dòng)電路120與數(shù)據(jù)驅(qū)動(dòng)電路150可一并在上述工藝中同時(shí)制造，由于驅(qū)動(dòng)電路的部分并非本發(fā)明之特點(diǎn)，所以在此不再多作贅述。
綜上所述，在本發(fā)明之頂柵極型薄膜晶體管陣列基板之靜電放電保護(hù)元件及其制造方法可直接應(yīng)用于目前低溫多晶硅薄膜晶體管工藝中，以在不增加工藝光掩膜數(shù)的狀況下，使所制造出來(lái)的薄膜晶體管陣列基板同時(shí)具有靜電放電保護(hù)的功能。且在各金屬層/導(dǎo)電層制造完成后，即具有靜電放電保護(hù)、分散靜電累積的效果，并不需要等到整個(gè)靜電保護(hù)電路制造完成后，才具有靜電保護(hù)的功能。此外，通過(guò)靜電放電保護(hù)元件中之開(kāi)關(guān)元件與電阻線之搭配，可使施加于其中一條掃描配線或是數(shù)據(jù)配線之信號(hào)不會(huì)傳遞到其它的掃描配線或是數(shù)據(jù)配線之上，因此，可達(dá)到探測(cè)像素好壞之目的。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與改進(jìn)，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種薄膜晶體管陣列基板，其特征是包括基板，具有顯示區(qū)與周邊線路區(qū)；多條掃描配線與多條數(shù)據(jù)配線，設(shè)置于該顯示區(qū)內(nèi)，以于該顯示區(qū)內(nèi)定義出多個(gè)像素區(qū)；多個(gè)像素結(jié)構(gòu)，設(shè)置于上述這些像素區(qū)內(nèi)，以通過(guò)上述這些掃描配線與上述這些數(shù)據(jù)配線進(jìn)行驅(qū)動(dòng)，其中各該像素結(jié)構(gòu)包括頂柵極型薄膜晶體管，電連接于上述這些掃描配線中的一條與上述這些數(shù)據(jù)配線中的一條；像素電極，設(shè)置于該頂柵極型薄膜晶體管上方，并電連接至該頂柵極型薄膜晶體管；第一短路桿，設(shè)置于該外圍線路區(qū)內(nèi)；第二短路桿，設(shè)置于該外圍線路區(qū)內(nèi)；多個(gè)第一島狀結(jié)構(gòu)，設(shè)置于該基板上，并位于上述這些掃描配線與該第一短路桿之間；多個(gè)第二島狀結(jié)構(gòu)，設(shè)置于該基板上，并位于上述這些數(shù)據(jù)配線與該第二短路桿之間；柵絕緣層，設(shè)置于該基板上，并覆蓋上述這些第一島狀結(jié)構(gòu)、上述這些第二島狀結(jié)構(gòu)與上述這些頂柵極型薄膜晶體管之半導(dǎo)體層；層間介電層，設(shè)置于該柵絕緣層上，并覆蓋上述這些掃描配線、該第一短路桿與上述這些頂柵極型薄膜晶體管之柵極，其中上述這些掃描配線、上述這些第一島狀結(jié)構(gòu)與該第一短路桿上方之該柵絕緣層與該層間介電層內(nèi)具有多個(gè)第一接觸窗，且上述這些第二島狀結(jié)構(gòu)上方之該柵絕緣層與該層間介電層內(nèi)具有多個(gè)第二接觸窗，上述這些數(shù)據(jù)配線與該第二短路桿設(shè)置于該層間介電層上，并延伸至上述這些第二島狀結(jié)構(gòu)上方，以分別通過(guò)上述這些第二接觸窗電連接至上述這些第二島狀結(jié)構(gòu)；多條第一連接線，設(shè)置于該層間介電層上，并分別通過(guò)上述這些第一接觸窗連接于上述這些第一島狀結(jié)構(gòu)與上述這些掃描配線之間；多條第二連接線，設(shè)置于該層間介電層上，并分別通過(guò)上述這些第一接觸窗連接于上述這些第一島狀結(jié)構(gòu)與該第一短路桿之間；保護(hù)層，覆蓋上述這些數(shù)據(jù)配線、該第二短路桿與上述這些頂柵極型薄膜晶體管之源極/漏極，其中上述這些第一連接線與上述這些第二連接線上方之該保護(hù)層內(nèi)具有多個(gè)第三接觸窗，而上述這些數(shù)據(jù)配線與該第二短路桿上方之該保護(hù)層內(nèi)具有多個(gè)第四接觸窗；多條第一電阻線，設(shè)置于該保護(hù)層上，并分別通過(guò)上述這些第三接觸窗連接于上述這些第一連接線中的一條與上述這些第二連接線中的一條之間；以及多條第二電阻線，設(shè)置于該保護(hù)層上，并分別通過(guò)上述這些第四接觸窗連接于上述這些數(shù)據(jù)配線中的一條與該第二短路桿之間。
2.根據(jù)權(quán)利要求1所述之薄膜晶體管陣列基板，其特征是上述這些頂柵極型薄膜晶體管之柵極、上述這些掃描配線與該第一短路桿之材質(zhì)相同。
3.根據(jù)權(quán)利要求1所述之薄膜晶體管陣列基板，其特征是該半導(dǎo)體層、該第一島狀結(jié)構(gòu)與該第二島狀結(jié)構(gòu)之材質(zhì)相同。
4.根據(jù)權(quán)利要求3所述之薄膜晶體管陣列基板，其特征是該半導(dǎo)體層、該第一島狀結(jié)構(gòu)與該第二島狀結(jié)構(gòu)之材質(zhì)為低溫多晶硅。
5.根據(jù)權(quán)利要求1所述之薄膜晶體管陣列基板，其特征是上述這些頂柵極型薄膜晶體管之源極/漏極、上述這些數(shù)據(jù)配線、該第二短路桿、上述這些第一連接線與上述這些第二連接線之材質(zhì)相同。
6.一種薄膜晶體管陣列基板之制造方法，其特征是包括提供基板，其中該基板上劃分有多個(gè)像素區(qū)域；于該基板上形成圖案化之半導(dǎo)體材料層，以于各該像素區(qū)域內(nèi)分別形成半導(dǎo)體層，并于上述這些像素區(qū)域之相鄰兩側(cè)邊分別形成多個(gè)第一島狀結(jié)構(gòu)及多個(gè)第二島狀結(jié)構(gòu)；于該基板上形成柵絕緣層，以覆蓋上述這些半導(dǎo)體層、上述這些第一島狀結(jié)構(gòu)及上述這些第二島狀結(jié)構(gòu)；于該柵絕緣層上形成圖案化之第一金屬層，該第一金屬層包括多個(gè)柵極、多條掃描配線、多個(gè)第一連接部與第一短路桿，上述這些柵極分別設(shè)置于上述這些半導(dǎo)體層之上，上述這些掃描配線分別連接于上述這些柵極，而上述這些第一連接部的兩端分別連接于上述這些掃描配線與該第一短路桿；進(jìn)行離子植入，以于各該半導(dǎo)體層內(nèi)分別形成源極/漏極摻雜區(qū)；于該第一金屬層及該柵絕緣層上形成圖案化之層間介電層，該層間介電層上對(duì)應(yīng)于上述這些源極/漏極摻雜區(qū)、上述這些掃描配線、上述這些第一島狀結(jié)構(gòu)、上述這些第二島狀結(jié)構(gòu)與該第一短路桿處具有多個(gè)第一接觸窗，且該層間介電層上對(duì)應(yīng)于上述這些第一連接部之處具有多個(gè)第一開(kāi)口；于該層間介電層上形成圖案化之第二金屬層，該第二金屬層包括多個(gè)源極/漏極、多條第一連接線、多條第二連接線、多條數(shù)據(jù)配線、多個(gè)第二連接部與第二短路桿，各該源極/漏極通過(guò)上述這些第一接觸窗而與上述這些源極/漏極摻雜區(qū)中的一個(gè)構(gòu)成電連接，各該第一連接線之兩端分別通過(guò)上述這些第一接觸窗而電連接于上述這些掃描配線中的一個(gè)與上述這些第一島狀結(jié)構(gòu)中的一個(gè)，而各該第二連接線之兩端分別通過(guò)上述這些第一接觸窗而電連接于上述這些第一島狀結(jié)構(gòu)中的一個(gè)與該第一短路桿，各該數(shù)據(jù)配線電連接于上述這些源極中的一個(gè)，各該第二連接部之兩端分別電連接于上述這些數(shù)據(jù)配線中的一個(gè)與該第二短路桿；于該第二金屬層及該層間介電層上形成圖案化之保護(hù)層，該保護(hù)層對(duì)應(yīng)于上述這些第一開(kāi)口及上述這些第二連接部之處分別具有多個(gè)第二開(kāi)口及第三開(kāi)口，且于該保護(hù)層對(duì)應(yīng)上述這些漏極、上述這些第一連接線、上述這些第二連接線、上述這些數(shù)據(jù)配線及該第二短路桿之處具有多個(gè)第二接觸窗；于該保護(hù)層上形成圖案化之導(dǎo)電層，該導(dǎo)電層包括多個(gè)像素電極、多條第一電阻線及多條第二電阻線，各該像素電極通過(guò)上述這些第二接觸窗中的一個(gè)而電連接于上述這些漏極中的一個(gè)，各該第一電阻線之兩端通過(guò)上述這些第二接觸窗而分別電連接于上述這些第一連接線中的一條與上述這些第二連接線中的一條，各該第二電阻線之兩端通過(guò)上述這些第二接觸窗而分別電連接于上述這些數(shù)據(jù)配線中的一條與該第二短路桿；以及移除上述這些第一連接部與上述這些第二連接部。
7.根據(jù)權(quán)利要求6所述之薄膜晶體管陣列基板之制造方法，其特征是移除上述這些第一連接部與上述這些第二連接部的步驟，以干式蝕刻或濕式蝕刻的方式，移除上述這些第二開(kāi)口及上述這些第三開(kāi)口所暴露之上述這些第一連接部與上述這些第二連接部。
8.一種薄膜晶體管陣列基板之靜電放電保護(hù)元件，電連接于基板上之掃描配線與第一短路桿之間，其特征是包括第一島狀結(jié)構(gòu)，設(shè)置于該基板上，且位于該掃描配線與該第一短路桿之間；柵絕緣層，設(shè)置于該基板上，且覆蓋該第一島狀結(jié)構(gòu)；層間介電層，設(shè)置于該柵絕緣層之上，該層間介電層與該柵絕緣層對(duì)應(yīng)于該掃描配線、該第一島狀結(jié)構(gòu)與該第一短路桿之處具有多個(gè)第一接觸窗；金屬層，設(shè)置于該層間介電層之上，其包含第一連接線與第二連接線，該第一連接線的兩端分別通過(guò)上述這些第一接觸窗而電連接于該掃描配線與該第一島狀結(jié)構(gòu)，而該第二連接線的兩端分別通過(guò)上述這些第一接觸窗而電連接于該第一島狀結(jié)構(gòu)與該第一短路桿；保護(hù)層，設(shè)置于該金屬層之上，該保護(hù)層對(duì)應(yīng)于該第一連接線與該第二連接線之處具有多個(gè)第二接觸窗；以及導(dǎo)電層，設(shè)置于該保護(hù)層上，其具有電阻線，該電阻線之兩端分別通過(guò)上述這些第二接觸窗而電連接于該第一連接線與該第二連接線。
9.根據(jù)權(quán)利要求8所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該第一島狀結(jié)構(gòu)之材質(zhì)為低溫多晶硅。
10.根據(jù)權(quán)利要求8所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是還包含有第一接地端，電連接于該第一短路桿。
11.根據(jù)權(quán)利要求8所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該電阻線呈連續(xù)彎折狀。
12.根據(jù)權(quán)利要求8所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該導(dǎo)電層之材質(zhì)包括金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
13.一種薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，其特征是包括提供基板；于該基板上形成半導(dǎo)體材料層，并將其圖案化，以形成第一島狀結(jié)構(gòu)；于該基板上形成柵絕緣層，以覆蓋該第一島狀結(jié)構(gòu)；于該柵絕緣層上形成圖案化之第一金屬層，該第一金屬層包括掃描配線、第一連接部與第一短路桿，該第一連接部之兩端分別連接至該掃描配線與該第一短路桿；于該第一金屬層上形成圖案化之層間介電層，該層間介電層上對(duì)應(yīng)于該掃描配線、該第一島狀結(jié)構(gòu)與該第一短路桿之處具有多個(gè)第一接觸窗，且該層間介電層上對(duì)應(yīng)于該第一連接部之處具有第一開(kāi)口；于該層間介電層上形成圖案化之第二金屬層，該第二金屬層包括第一連接線與第二連接線，該第一連接線之兩端通過(guò)上述這些第一接觸窗而分別電連接于該掃描配線與該第一島狀結(jié)構(gòu)，而該第二連接線之兩端通過(guò)上述這些第一接觸窗而分別電連接于該第一島狀結(jié)構(gòu)與該第一短路桿；于該圖案化之第二金屬層上形成圖案化之保護(hù)層，該保護(hù)層對(duì)應(yīng)該第一開(kāi)口處具有第二開(kāi)口，并于該保護(hù)層對(duì)應(yīng)于該第一連接線與該第二連接線之處形成多個(gè)第二接觸窗；于該保護(hù)層上形成圖案化之導(dǎo)電層，該導(dǎo)電層包括電阻線，該電阻線之兩端通過(guò)上述這些第二接觸窗而分別電連接于該第一連接線與該第二連接線；以及移除該第一連接部。
14.根據(jù)權(quán)利要求13所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，其特征是移除該第一連接部的步驟以干式蝕刻或濕式蝕刻的方式，移除該第二開(kāi)口所暴露之該第一連接部。
15.一種薄膜晶體管陣列基板之靜電放電保護(hù)元件，連接于基板上之?dāng)?shù)據(jù)配線與第二短路桿之間，其特征是包括第二島狀結(jié)構(gòu)，設(shè)置于該基板上，且位于該數(shù)據(jù)配線與該第二短路桿之間；絕緣層，設(shè)置于該基板上，且覆蓋該第二島狀結(jié)構(gòu)，該絕緣層上對(duì)應(yīng)該第二島狀結(jié)構(gòu)之處具有多個(gè)第一接觸窗，且該數(shù)據(jù)配線及該第二短路桿分別延伸至該第二島狀結(jié)構(gòu)上，并通過(guò)上述這些第一接觸窗而分別電連接于該第二島狀結(jié)構(gòu)；保護(hù)層，設(shè)置于該數(shù)據(jù)配線、該第二島狀結(jié)構(gòu)與該第二短路桿之上，該保護(hù)層對(duì)應(yīng)于該數(shù)據(jù)配線與該第二短路桿之處分別具有第二接觸窗；以及導(dǎo)電層，形成于該保護(hù)層上，其具有電阻線，該電阻線之兩端通過(guò)上述這些第二接觸窗而電連接于該數(shù)據(jù)配線與該第二短路桿。
16.根據(jù)權(quán)利要求15所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該第二島狀結(jié)構(gòu)之材質(zhì)為低溫多晶硅。
17.根據(jù)權(quán)利要求15所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該絕緣層包括柵絕緣層與層間介電層。
18.根據(jù)權(quán)利要求15所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是還包含有第二接地端，連接于該第二短路桿。
19.根據(jù)權(quán)利要求15所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該電阻線呈連續(xù)彎折狀。
20.根據(jù)權(quán)利要求15所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件，其特征是該導(dǎo)電層之材質(zhì)包括金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
21.一種薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，其特征是包括提供基板；于該基板上形成圖案化之半導(dǎo)體材料層，該半導(dǎo)體材料層包括第二島狀結(jié)構(gòu)；于該基板上形成圖案化之絕緣層，該絕緣層上對(duì)應(yīng)于該第二島狀結(jié)構(gòu)之處具有多個(gè)第一接觸窗；于該絕緣層上形成圖案化之金屬層，該金屬層包括數(shù)據(jù)配線、第二連接部與第二短路桿，其中該數(shù)據(jù)配線及該第二短路桿延伸至該第二島狀結(jié)構(gòu)，并通過(guò)上述這些第一接觸窗而電連接于該第二島狀結(jié)構(gòu)，且該第二連接部之兩端分別電連接于該數(shù)據(jù)配線及該第二短路桿；于該金屬層上形成圖案化之保護(hù)層，該保護(hù)層上對(duì)應(yīng)于該第二連接部之處具有開(kāi)口，且于該保護(hù)層上對(duì)應(yīng)于該數(shù)據(jù)配線與該第二短路桿之處具有多個(gè)第二接觸窗；于該保護(hù)層上形成圖案化之導(dǎo)電層，該導(dǎo)電層包括電阻線，該電阻線之兩端通過(guò)上述這些第二接觸窗而分別電連接于該數(shù)據(jù)配線與該第二短路桿；以及移除該第二連接部。
22.根據(jù)權(quán)利要求21所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，其特征是于該基板上形成絕緣層的步驟還包括于該基板上形成柵絕緣層；以及于該柵絕緣層上形成層間介電層。
23.根據(jù)權(quán)利要求21所述之薄膜晶體管陣列基板之靜電放電保護(hù)元件的制造方法，其特征是移除該第二連接部的步驟以干式蝕刻或濕式蝕刻的方式，移除該開(kāi)口所暴露之該第二連接部。
全文摘要
一種薄膜晶體管陣列基板、其靜電放電保護(hù)元件及其制造方法，此薄膜晶體管陣列基板包含有多條掃描配線、多條數(shù)據(jù)配線、分別設(shè)置于掃描配線與數(shù)據(jù)配線一側(cè)之第一短路桿與第二短路桿，每個(gè)靜電放電保護(hù)元件包括有開(kāi)關(guān)元件及與其并聯(lián)之電阻線，當(dāng)薄膜晶體管陣列基板上所累積之靜電荷過(guò)多時(shí)，可經(jīng)由此開(kāi)關(guān)元件而傳導(dǎo)至第一短路桿或第二短路桿中，此電阻線可防止施加于其中一條掃描配線或數(shù)據(jù)配線上之信號(hào)被傳導(dǎo)至其它掃描配線或數(shù)據(jù)配線，以探測(cè)出損壞之像素。
文檔編號(hào)H01L29/786GK1928681SQ20051009860
公開(kāi)日2007年3月14日 申請(qǐng)日期2005年9月5日 優(yōu)先權(quán)日2005年9月5日
發(fā)明者陳振銘 申請(qǐng)人:中華映管股份有限公司