專利名稱：半導體器件和半導體組件的制作方法
技術領域：
本發(fā)明涉及半導體器件，更具體地說，涉及具有其中半導體芯片被密封樹脂層覆蓋的結構的半導體器件。
背景技術：
半導體器件如大規(guī)模集成電路(LSI)需要具有高的速度。為了滿足這個需求，近來正在試圖使用低電阻率材料如引線并降低層間絕緣膜的相對介電常數(shù)。更具體地說，引線的材料從Al變到Cu。同樣，對于層間絕緣膜，正在考慮使用所謂的“低k膜”，如摻氟SiO2膜或包含有機成分的SiO2膜，其具有比致密和純SiO2膜小的相對介電常數(shù)。注意，在本說明書中和權利要求書的范圍中使用的“相對介電常數(shù)小于SiO2膜的層間絕緣膜”表示“低k膜”。
可以通過使層間絕緣膜的密度低于材料的本征密度或通過消除材料中的電介質極化，來降低層間絕緣膜的相對介電常數(shù)。
例如，通常通過使材料多孔來獲得低密度絕緣膜。這樣獲得的絕緣膜的相對介電常數(shù)小于在絕緣膜中形成孔的材料的本征相對介電常數(shù)。不幸的是，這些多孔絕緣膜通常具有低的機械強度。
另外，電介質極化已消除的絕緣膜對其它絕緣膜具有低的粘附性。即，在其中層疊包括具有低相對介電常數(shù)的層間絕緣膜的多個層間絕緣膜的結構中，在絕緣膜之間的界面處容易產生剝離。
層間絕緣膜的低機械強度和低粘附性產生了問題，如在進行加熱的步驟中的膜剝離。例如封裝包括多層互連結構的半導體芯片，在印刷電路板上安裝所得的半導體封裝，以及溫度循環(huán)測試(TCT)。這是因為在這些加熱步驟中，由于在半導體襯底和密封樹脂層之間的線性膨脹系數(shù)的區(qū)別產生的熱應力施加到多層互連結構而損壞或剝離了層間絕緣膜。
日本專利申請公開No.9-246464描述了一種半導體封裝，其中通過倒裝芯片接合經由絕緣樹脂將半導體芯片安裝在布線襯底上，以及用密封樹脂密封所獲得的結構。在該半導體封裝中，絕緣樹脂覆蓋半導體芯片的側面。日本專利申請公開No.9-246464也描述了將楊氏模量小于密封樹脂的樹脂用作絕緣樹脂。在日本專利申請公開No.9-246464中描述的發(fā)明能夠通過使用這種結構，防止在半導體芯片和布線襯底之間由于例如密封樹脂的熱應力而產生連接部分的損壞。
發(fā)明內容
根據本發(fā)明的第一方面，提供了一種半導體器件，包括半導體芯片，包括半導體襯底和在其上形成的多層互連結構，該多層互連結構包括相對介電常數(shù)小于SiO2膜的層間絕緣膜；密封樹脂層，覆蓋多層互連結構側的半導體芯片的第一主表面，并覆蓋半導體芯片的側面；以及應力松弛樹脂層，插在半導體芯片和密封樹脂層之間，覆蓋多層互連結構側的半導體芯片的至少部分邊緣，以及楊氏模量小于密封樹脂層。
根據本發(fā)明的第二方面，提供了一種半導體組件，包括布線襯底；半導體芯片，包括半導體襯底和在其上形成的多層互連結構，并設置成半導體襯底插在多層互連結構和布線襯底之間，該多層互連結構包括相對介電常數(shù)小于SiO2膜的層間絕緣膜；安裝材料，插在半導體芯片和布線襯底之間，并將半導體芯片固定在布線襯底上；密封樹脂層，覆蓋多層互連結構側的半導體芯片的第一主表面，并覆蓋半導體芯片的側面；以及應力松弛樹脂層，插在半導體芯片和密封樹脂層之間，覆蓋多層互連結構側的半導體芯片的至少部分邊緣，以及楊氏模量小于密封樹脂層。
圖1示意性地示出了根據本發(fā)明的第一實施例的半導體器件的截面圖；圖2示意性地示出了可用在圖1所示半導體器件中的半導體芯片的實例的截面圖；圖3至圖8示意性地示出了根據本發(fā)明第一實施例的半導體器件的制造方法的實例的截面圖；圖9示意性地示出了根據本發(fā)明的第二實施例的半導體器件的截面圖；圖10示意性地示出了根據本發(fā)明的第三實施例的半導體器件的截面圖；圖11示意性地示出了根據本發(fā)明的第四實施例的半導體器件的截面圖；圖12示意性地示出了用在m-ELT中的樣品的截面圖；以及圖13示出了m-ELT結果的圖。
具體實施例方式
下面將參考附圖描述本發(fā)明的實施例。在附圖中，相同的標號代表具有相同或相似功能的部件，它們的重復描述將被省略。
圖1示意性地示出了根據本發(fā)明的第一實施例的半導體器件的截面圖。圖2示意性地示出了可用在圖1所示半導體器件中的半導體芯片的實例的截面圖。
圖1所示的半導體器件1是稱作增強球柵陣列(EBGA)的半導體封裝。半導體封裝1包括半導體芯片2、布線襯底3、安裝材料4、應力松弛樹脂層5、接合引線6、樹脂密封層7和金屬凸起8。
半導體芯片2包括半導體襯底21如硅襯底。在半導體襯底21的一個主表面上形成多種元件如晶體管。
在半導體襯底21的該主表面上形成多層互連結構22。多層互連結構22包括多個層間絕緣膜221和多個布線層222。層間絕緣膜221和布線層222交替層疊在半導體襯底21的上述主表面上。在層間絕緣膜221的通孔中掩埋的插塞連接在彼此相鄰的布線層222中包括的引線，并同樣連接在最下層布線層222中包括的引線以及在半導體襯底21的主表面上形成的各種元件。
層間絕緣膜221的至少一層和通常所有層間絕緣膜221是低k膜。低k膜是相對介電常數(shù)小于致密和純SiO2膜的絕緣膜。例如，低k膜具有小于2.8的相對介電常數(shù)?？捎米鲗娱g絕緣膜221的低k膜的例子是具有硅氧烷結構如聚硅氧烷、氫硅倍半氧烷、聚甲基硅氧烷和甲基硅倍半氧烷的膜，主要包含有機樹脂如聚亞芳基醚、聚苯并噁唑和聚苯并環(huán)丁烯的膜，以及多孔膜如多孔二氧化硅膜、多孔甲基硅倍半氧烷膜(多孔MSQ膜)、多孔聚亞芳基醚膜(多孔PAE膜)和多孔氫硅倍半氧烷膜(多孔HSQ膜)。布線層222的材料的例子是Cu。
注意在圖2所示的半導體芯片2中，多層互連結構22是通過雙鑲嵌形成的。即，在每個層間絕緣膜221中形成凹陷如通孔和溝槽并用布線層222填充，由此形成插塞和引線。同樣，在圖2所示的半導體芯片2中，阻擋層223插在層間絕緣膜221和布線層222之間，以及由例如SiCN構成的帽層224插在彼此相鄰的層間絕緣膜221之間。
在多層互連結構22上形成包含樹脂的緩沖涂層23。緩沖涂層23覆蓋多層互連結構22的主表面。在與用作最上布線層222的焊盤的部分相對應的位置在緩沖涂層23中形成通孔。緩沖涂層23的楊氏模量小于密封樹脂層7的楊氏模量。緩沖涂層23在室溫下的楊氏模量能達到例如2Gpa或更小，以及1Gpa或更小。作為緩沖涂層23的材料，可以使用有機聚合物如聚酰亞胺樹脂、彈性體、降冰片烯基樹脂、硅氧烷基樹脂、酚醛基樹脂或環(huán)氧基樹脂。緩沖涂層23的厚度可以是例如大約2.5至3μm。
布線襯底3被稱作插件，包括載體(support)31、絕緣層32、用作引線和焊盤的導體圖形33和連接導體34。絕緣層32和導體圖形33交替層疊在載體31上，由此形成多層互連結構。通孔形成在絕緣層32中并被連接導體34填充。彼此相鄰的導體圖形33通過連接導體34連接。
關于載體31的材料，可以使用例如具有高熱傳導率的材料如金屬材料。聚酰亞胺層等可以用作絕緣層32，以及銅等可以用作導體圖形33的材料。同樣，銅、焊料等可以用作連接導體34的材料。
在絕緣層32和導體圖形33的基本上中心的部分中，形成尺寸大于半導體芯片2且通常為矩形形狀的開口。半導體芯片2的與多層互連結構22側的它的主表面相反的主表面，面對載體31，以及半導體芯片2通過安裝材料4固定在暴露于開口處的載體31的表面上。
在這個實施例中，將包括多層互連結構的布線襯底3作為例子進行說明。然而，布線襯底3不需要始終包括多層互連結構。即，也可以使用其中在載體31上依次層疊一層絕緣層32和一層導電圖形33的結構。
載體31可以由樹脂、硅等構成。在這種情況下，可以形成延伸通過載體31的導體插塞和將要用作在載體31的背面上的焊盤的導體圖形。
安裝材料4插在半導體芯片2和布線襯底3之間，并覆蓋在布線襯底3側的半導體芯片的部分側面?？梢酝ㄟ^使用包含樹脂如環(huán)氧樹脂的芯片接合漿料、固化劑如胺基固化劑和填料如氧化鋁，來形成安裝材料4。
應力松弛樹脂層5覆蓋多層互連結構22側的半導體芯片2的至少部分邊緣。作為例子，應力松弛樹脂層5覆蓋多層互連結構22側的半導體芯片2的所有邊緣。即，應力松弛樹脂層5覆蓋多層互連結構22側的半導體芯片2的主表面的外圍，并同樣覆蓋多層互連結構22側的半導體芯片2的部分側面。覆蓋半導體芯片2的側面的應力松弛樹脂層5的那些部分延伸越過多層互連結構22和半導體襯底21之間的邊界。同樣，覆蓋半導體芯片2側面的應力松弛樹脂層5的那些部分與覆蓋半導體芯片2側面的安裝材料4的那些部分接觸。
應力松弛樹脂層5的楊氏模量小于密封樹脂層7的楊氏模量。應力松弛樹脂層5在室溫下的楊氏模量是例如2Gpa或更小，以及通常是1Gpa或更小。作為應力松弛樹脂層5的材料，可以使用有機聚合物如聚酰亞胺樹脂、彈性體、降冰片烯基樹脂、硅氧烷基樹脂、酚醛基樹脂或環(huán)氧基樹脂。應力松弛樹脂層5和緩沖涂層23的材料可以相同或者不同。
接合引線6連接半導體芯片2的焊盤和布線襯底3的焊盤。接合引線6的材料可以使用金等。
密封樹脂層7覆蓋多層互連結構22側的半導體芯片2的主表面，覆蓋半導體芯片2的側面，并掩埋接合引線6。可以通過使用例如包含樹脂如環(huán)氧樹脂的芯片涂覆漿料、固化劑如胺基或酸酐基固化劑和填料如氧化鋁、以及如果需要添加劑如耦合劑，來形成密封樹脂層7。注意，密封樹脂層7的線性膨脹系數(shù)通常比半導體襯底21的大一個或多個數(shù)量級。
金屬凸起8設置在最上面的導體圖形33上。金屬凸起8用于將半導體封裝1連接到印刷電路板(未示出)。焊料球等可以用于金屬凸起8。
由密封樹脂層7的應力引起的剝離主要從多層互連結構22側的半導體芯片2的邊緣發(fā)生。為了防止這種剝離，因此防止密封樹脂層7的應力作用于這些邊緣是很重要的。
在如上所述的這個實施例中，用應力松弛樹脂層5覆蓋多層互連結構側的半導體芯片2的邊緣。同樣，在這個實施例中，應力松弛樹脂層5具有比密封樹脂層7小的楊氏模量。這使得可以防止密封樹脂層7的應力作用于多層互連結構22側的半導體芯片2的邊緣。因此，這個實施例可以防止由密封樹脂層7的應力引起的膜剝離。
注意，由密封樹脂層7的應力引起的膜剝離主要從半導體芯片2的四個角發(fā)生。因此，當只有多層互連結構22側的半導體芯片2的部分邊緣將要用應力松弛樹脂層5覆蓋時，可以形成應力松弛樹脂層5以覆蓋多層互連結構22側的半導體芯片2的四個角。
可以通過例如以下步驟制造上述半導體封裝1。
圖3至圖8示意性地示出了根據本發(fā)明的第一實施例的半導體器件的制造方法的實例的截面圖。
在該方法中，如圖3中所示，首先在其上形成有多層互連結構22的半導體晶片W的那個表面上形成緩沖涂層23。在與每個半導體芯片2的焊盤相對應的位置處在緩沖涂層23中形成通孔?？梢岳美绻饪绦纬删彌_涂層23。
然后，切割半導體晶片W。因此，如圖4所示，得到每個都具有緩沖涂層23的多個半導體芯片2。
在形成于布線襯底3的絕緣層32和導體圖形33中的開口的位置處在載體31的表面上散布(dispense)芯片接合漿料等。隨后，在芯片接合漿料上設置半導體芯片2，以使半導體芯片2的與多層互連結構22側的它的主表面相反的背面，面對載體31。然后熱固化芯片接合漿料以獲得圖5所示的結構。
此后，如圖6所示，形成覆蓋在多層互連結構22側的半導體芯片2的邊緣的應力松弛樹脂層5?？梢酝ㄟ^絲網印刷利用樹脂漿料涂覆與應力松弛樹脂5相對應的部分，然后熱固化所得的涂覆膜，來形成應力松弛樹脂層5?？蛇x地，可以通過散布利用樹脂漿料與應力松弛樹脂5相對應的部分，然后熱固化所得的涂覆膜，來形成應力松弛樹脂層5。
如圖7所示，通過接合引線6連接半導體芯片的焊盤和布線襯底3的焊盤。
此后，在布線襯底3上散布芯片涂覆漿料等，以覆蓋半導體芯片2的上表面和側面，并掩埋接合引線6。通過熱固化所得的涂覆膜來獲得圖8所示的密封樹脂層7。
此外，在最上面的導體圖形33上設置金屬凸起8。在這種情況下，獲得了如圖1所示的半導體封裝1。
下面將描述本發(fā)明的第二實施例。
圖9示意性地示出了根據本發(fā)明的第二實施例的半導體器件的截面圖。除了應力松弛樹脂層5覆蓋多層互連結構22側的半導體芯片的邊緣和覆蓋多層互連結構22側的半導體芯片2的主表面的中心部分之外，半導體器件1具有與根據第一實施例的半導體封裝1相同的結構。當使用這個結構時，可以獲得與第一實施例所述相同的效果。
同樣，在圖9所示的半導體封裝1中，應力松弛樹脂層5覆蓋多層互連結構22側的半導體芯片2的主表面的中心部分。當使用這個結構時，需要更多量的材料來形成應力松弛樹脂層5。然而，當與第一實施例的半導體封裝1比較時，這個結構增加了阻止密封樹脂層7的應力作用于多層互連結構22側的半導體芯片2的主表面的中心部分上的效果。
下面將描述本發(fā)明的第三實施例。
圖10示意性地示出了根據本發(fā)明的第三實施例的半導體器件的截面圖。除了省略緩沖涂層23之外，半導體器件1具有與根據第一實施例的半導體封裝1相同的結構。當使用這個結構時，可以獲得與第一實施例所述幾乎相同的效果。
由于從如圖10所示的半導體封裝1中省略了緩沖涂層23，比第一實施例的半導體封裝1中的應力大的應力作用在多層互連結構22側的半導體芯片2的主表面的中心部分上。然而，圖10所示的半導體封裝1在減少制造成本上比第一實施例的半導體封裝1更有利。
下面將描述本發(fā)明的第四實施例。
圖11示意性地示出了根據本發(fā)明的第四實施例的半導體器件的截面圖。除了省略緩沖涂層23之外，半導體器件1具有與根據第二實施例的半導體封裝1相同的結構。當使用這個結構時，可以獲得與第二實施例所述幾乎相同的效果。
由于從如圖11所示的半導體封裝1中省略了緩沖涂層23，比第二實施例的半導體封裝1中的應力大的應力作用在多層互連結構22側的半導體芯片2的主表面的中心部分上。然而，圖11所示的半導體封裝1在減少制造成本上比第二實施例的半導體封裝1更有利。
在上述的每個實施例中，本發(fā)明應用于EBGA。然而，本發(fā)明也可以用作除了EBGA的BGA。例子是塑料球柵陣列(PBGA)、塑料精細線距球柵陣列(PFBGA)、載帶球柵陣列(TBGA)和倒裝芯片球柵陣列(FCBGA)。當通過倒裝芯片接合將半導體芯片2將要接合到布線襯底3上時，在倒裝芯片接合之前通常用應力松弛樹脂層5覆蓋多層互連結構側的半導體芯片2的邊緣。
另外，雖然本發(fā)明應用于上述每個實施例中的BGA上，除了BGA，本發(fā)明也可以應用于半導體封裝，如四邊平面封裝(QFP)和芯片級封裝(CSP)。
此外，在上述每個實施例中，布線襯底3用作插件。然而，布線襯底3也可以是印刷電路板。即，半導體芯片2可以通過板上芯片安裝(COB)安裝在印刷電路板上。換句話說，本發(fā)明也可以用于半導體組件如半導體模塊。
下面將描述本發(fā)明的實例。
首先，對圖1所示的半導體封裝進行TCT。
在該TCT中，緩沖涂層23和應力松弛層5使用相同的材料。緩沖涂層23的厚度是5μm，而應力松弛樹脂層5的厚度是10μm。硅襯底用作半導體襯底21。包含Si、O、C和H并具有約2.2的相對介電常數(shù)的低介電常數(shù)氧化膜用作層間絕緣膜221。同樣，通過使用含有環(huán)氧樹脂作為其主要成分的芯片涂覆漿料，來形成厚度為約150μm的密封樹脂層7。密封樹脂層7在室溫下的楊氏模量是10Gpa或更大。
進行TCT從而溫度從-55℃到+125℃是一個循環(huán)且循環(huán)數(shù)量是500。為了比較，對具有除了不形成應力松弛樹脂層5之外與上述相同的結構的半導體封裝1，在與上述相同的條件下，進行TCT。下表1中示出了結果。
表1
如表1所示，當沒有形成應力松弛樹脂層時，膜剝離發(fā)生在所有的樣品中。更具體地說，在沒有應力松弛樹脂層5的所有樣品中，膜剝離發(fā)生在100次循環(huán)之前。相反，當形成了應力松弛層時，在所有的樣品中可以防止膜剝離。
然后，為了檢查緩沖涂層23和應力松弛樹脂層5的楊氏模量和膜剝離的可能性之間的關系，通過下面的方法進行修改的邊緣剝離(lift-off)測試(m-ELT)。
圖12示意性地示出了在m-ELT中使用的樣品的截面圖。如圖12所示，在m-ELT中使用的這個樣品具有其中在硅襯底91上依次層疊多層互連結構92、第一樹脂層93和第二樹脂層94的結構。多層互連結構92的層排列和每層的材料與在TCT中使用的半導體封裝1的多層互連結構22的那些相同。第一樹脂層93的厚度是8μm。同樣，第二樹脂層94的材料厚度與在TCT中使用的半導體封裝1的密封樹脂層7的相同。
每個樣品都從室溫逐漸冷卻，并記錄發(fā)生膜剝離時的溫度。從這個溫度計算當膜剝離發(fā)生時的應力Kapp。注意，在使用降冰片烯基樹脂作為第一樹脂層93的樣品中，即使當溫度達到所用設備的極限(0.5Mpa作為應力Kapp的值)時，也沒有膜剝離發(fā)生。在下表2和圖13中示出了m-ELT的結果。
表2
圖13示出了m-ELT結果的圖。參考圖13，橫坐標表示第一樹脂層93在室溫下的楊氏模量，縱坐標表示當膜剝離發(fā)生時的應力Kapp。
如表2和圖13所示，第一樹脂層93在室溫下的楊氏模量越小，膜剝離的可能性就越低。這個結果表示為了防止膜剝離，使用具有小楊氏模量的樹脂層作為緩沖涂層23和/或應力松弛樹脂層5是有利的。
對于本領域的技術人員很容易進行其它優(yōu)點和改進。因此，本發(fā)明在其更寬的方面并不局限于在此示出和描述的特定細節(jié)和典型的實施例。因此，可以進行各種修改，只要不脫離如所附權利要求書和它們的等同物所限定的總發(fā)明構思的精神和范圍即可。
權利要求
1.一種半導體器件，包括半導體芯片，包括半導體襯底和在其上形成的多層互連結構，所述多層互連結構包括相對介電常數(shù)小于SiO2膜的層間絕緣膜；密封樹脂層，覆蓋所述多層互連結構側的所述半導體芯片的第一主表面，并覆蓋所述半導體芯片的側面；以及應力松弛樹脂層，插在所述半導體芯片和所述密封樹脂層之間，覆蓋所述多層互連結構側的所述半導體芯片的至少部分邊緣，以及楊氏模量小于所述密封樹脂層。
2.根據權利要求1的半導體器件，其中覆蓋所述半導體芯片的側面的所述應力松弛樹脂層的一部分延伸越過所述多層互連結構和所述半導體襯底之間的邊界。
3.根據權利要求2的半導體器件，還包括布線襯底，面對與所述第一主表面相反的所述半導體芯片的第二主表面；以及安裝材料，插在所述半導體芯片和所述布線襯底之間，并將所述半導體芯片固定在所述布線襯底上，其中所述安裝材料覆蓋所述布線襯底側的所述半導體芯片的部分側面，以及其中覆蓋所述半導體芯片的側面的所述應力松弛樹脂層的一部分與覆蓋所述半導體芯片的側面的所述安裝材料的一部分接觸。
4.根據權利要求1的半導體器件，其中所述應力松弛樹脂層只覆蓋所述第一主表面的周圍。
5.根據權利要求1的半導體器件，其中所述應力松弛樹脂層覆蓋所述第一主表面的中心和周圍。
6.根據權利要求1的半導體器件，其中所述半導體芯片還包括包含樹脂并覆蓋所述多層互連結構的主表面的緩沖涂層。
7.根據權利要求1的半導體器件，其中所述應力松弛樹脂層完全覆蓋所述多層互連結構側的所述半導體芯片的邊緣。
8.根據權利要求1的半導體器件，其中所述應力松弛樹脂層覆蓋所述多層互連結構側的所述半導體芯片的角。
9.根據權利要求1的半導體器件，其中所述應力松弛樹脂層在室溫下的楊氏模量是2Gpa或更小。
10.根據權利要求1的半導體器件，還包括支撐所述半導體芯片的布線襯底。
11.根據權利要求10的半導體器件，其中與所述第一主表面相反的所述半導體芯片的第二主表面與所述布線襯底面對。
12.根據權利要求1的半導體器件，其中所述布線襯底是插件。
13.一種半導體組件，包括布線襯底；半導體芯片，包括半導體襯底和在其上形成的多層互連結構，并被設置成所述半導體襯底插在所述多層互連結構和所述布線襯底之間，所述多層互連結構包括相對介電常數(shù)小于SiO2膜的層間絕緣膜；安裝材料，插在所述半導體芯片和所述布線襯底之間，并將所述半導體芯片固定在所述布線襯底上；密封樹脂層，覆蓋所述多層互連結構側的所述半導體芯片的第一主表面，并覆蓋所述半導體芯片的側面；以及應力松弛樹脂層，插在所述半導體芯片和所述密封樹脂層之間，覆蓋所述多層互連結構側的所述半導體芯片的至少部分邊緣，以及楊氏模量小于所述密封樹脂層。
14.根據權利要求13的半導體組件，其中覆蓋所述半導體芯片的側面的所述應力松弛樹脂層的一部分延伸越過所述多層互連結構和所述半導體襯底之間的邊界。
15.根據權利要求14的半導體組件，其中所述安裝材料覆蓋所述布線襯底側的所述半導體芯片的部分側面，以及其中覆蓋所述半導體芯片的側面的所述應力松弛樹脂層的一部分與覆蓋所述半導體芯片的側面的所述安裝材料的一部分接觸。
16.根據權利要求13的半導體組件，其中所述應力松弛樹脂層只在所述主表面的周圍覆蓋所述多層互連結構側的所述半導體芯片的主表面。
17.根據權利要求13的半導體組件，其中所述應力松弛樹脂層覆蓋所述多層互連結構側的所述半導體芯片的主表面的中心和周圍。
18.根據權利要求13的半導體組件，其中所述半導體芯片還包括緩沖涂層，所述緩沖涂層包括樹脂并覆蓋所述多層互連結構的主表面。
19.根據權利要求13的半導體組件，其中所述應力松弛樹脂層完全覆蓋所述多層互連結構側的所述半導體芯片的邊緣。
20.根據權利要求13的半導體組件，其中所述應力松弛樹脂層覆蓋所述多層互連結構側的所述半導體芯片的角。
全文摘要
本發(fā)明提供了一種半導體器件，包括半導體芯片，包括半導體襯底和在其上形成的多層互連結構，該多層互連結構包括相對介電常數(shù)小于SiO2膜的層間絕緣膜；密封樹脂層，覆蓋多層互連結構側的半導體芯片的第一主表面，并覆蓋半導體芯片的側面；以及應力松弛樹脂層，插在半導體芯片和密封樹脂層之間，覆蓋多層互連結構側的半導體芯片的至少部分邊緣，以及楊氏模量小于密封樹脂層。
文檔編號H01L23/29GK1667820SQ20051005342
公開日2005年9月14日 申請日期2005年3月7日 優(yōu)先權日2004年3月9日
發(fā)明者瀨戶雅晴 申請人:株式會社東芝