專利名稱：一種FinFET電路與納機電梁集成的芯片及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片及其制作方法，特別是關(guān)于一種FinFET(Fin Field EffectTransistor鰭形場效應(yīng)管)電路與納機電梁集成的芯片及其制作方法。本發(fā)明方法使得深亞微米高速集成電路與納機電系統(tǒng)(Nano-Electromechanical Systems，以下簡稱NEMS)器件有機地結(jié)合起來，可以較好地解決NEMS器件的信號引出與處理問題，并大大提高系統(tǒng)的集成度和生產(chǎn)效率。
背景技術(shù)：
進(jìn)入深亞微米尺度后，一種性能優(yōu)良的新型MOS晶體管結(jié)構(gòu)FinFET日益受到重視，已成為晶體管的重要發(fā)展方向，前景廣闊?；贜EMS技術(shù)可以實現(xiàn)全新概念的傳感、計算、通信、存儲、執(zhí)行等器件，其性能能夠突破現(xiàn)行常規(guī)器件如MEMS(微機電系統(tǒng))器件的極限，成數(shù)量級的提高，包括我國在內(nèi)，NEMS已成為世界范圍的一個重要研究熱點。納機電梁是一種基本的NEMS器件結(jié)構(gòu)，由于其尺度效應(yīng)和表面效應(yīng)，具有非常高的諧振頻率，且運動或狀態(tài)對環(huán)境中的微小變化非常靈敏。也就是說，納機電梁可用于產(chǎn)生高頻振動，也可用于敏感、檢測環(huán)境的微小變化等，因此其在傳感、射頻、檢測等領(lǐng)域有重要應(yīng)用。但是發(fā)展NEMS面臨的挑戰(zhàn)之一是信號引出與處理比較困難。

發(fā)明內(nèi)容
針對上述NEMS器件的信號引出與處理問題，本發(fā)明的目的是提供一種FinFET電路與納機電梁集成的芯片及其制作方法。
為了實現(xiàn)上述目的，本發(fā)明采取以下技術(shù)方案一種FinFET電路與納機電梁集成的芯片，它包括一芯片本體，其特征在于所述芯片本體上包括機電區(qū)和電路區(qū)，所述機電區(qū)包括設(shè)置在所述芯片本體上的固定端，單端或雙端固定的納機電梁和機電區(qū)電極；所述電路區(qū)包括以FinFET為單元構(gòu)建的電路系統(tǒng)，所述FinFET單元中包括源、漏、Fin和柵，所述柵跨越所述Fin，所述電路區(qū)和機電區(qū)之間通過金屬引線連接，所述金屬引線在所述機電區(qū)，連接所述固定端或所述機電區(qū)電極，所述金屬引線在所述電路區(qū)，連接所述電路系統(tǒng)中FinFET單元的柵或源或漏，所述電路區(qū)和機電區(qū)的外接端口分別連通外接布線。
一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于它包括以下步驟(1)選擇并清洗芯片襯底；(2)在所述襯底表面涂光刻膠，光刻出電路區(qū)，并對所述電路區(qū)進(jìn)行摻雜；(3)在所述襯底表面涂光刻膠，光刻出機電區(qū)，并對所述機電區(qū)進(jìn)行摻雜；(4)在所述電路區(qū)形成FinFET的源、漏和Fin，在所述機電區(qū)形成納機電梁、固定端和機電區(qū)電極；(5)整體熱氧化形成二氧化硅，在所述二氧化硅表面淀積柵材料，并制作出柵圖形；(6)整體涂光刻膠，光刻出電路區(qū)，并對所述電路區(qū)進(jìn)行摻雜；(7)整體淀積二氧化硅，并在所述二氧化硅層開通孔，露出FinFET電路與納機電梁的外接端，以及電路區(qū)與機電區(qū)連接的引線端；(8)整體淀積金屬，光刻出金屬引線圖形，完成FinFET電路與納機電梁之間的電連接，以及電路的布線；(9)腐蝕包裹納機電梁的全部二氧化硅，并釋放納機電梁結(jié)構(gòu)，得到芯片產(chǎn)品。
在所述電路區(qū)形成FinFET的源、漏和Fin，在所述機電區(qū)形成納機電梁、固定端和機電區(qū)電極的過程中，采用光刻膠灰化技術(shù)，具體步驟如下(1)采用光刻膠灰化技術(shù)形成納機電梁和Fin的微掩膜；(2)用光刻膠光刻形成納米梁固定端，機電區(qū)電極，F(xiàn)inFET的源、漏的掩膜圖形；(3)通過所述掩膜圖形和微掩膜構(gòu)成復(fù)合掩膜，進(jìn)行刻蝕，形成電路區(qū)FinFET的源、漏、Fin，以及機電區(qū)電極，固定端和未釋放的納機電梁。
在所述電路區(qū)形成FinFET的源、漏和Fin，在所述機電區(qū)形成納機電梁、固定端和機電區(qū)電極過程中采用側(cè)墻技術(shù)，具體步驟如下(1)先后淀積一層二氧化硅和一層多晶硅，光刻后得到多晶硅圖形；(2)淀積一層二氧化硅，干法刻蝕所述二氧化硅，從而形成二氧化硅構(gòu)成的側(cè)墻結(jié)構(gòu)；(3)刻蝕多晶硅，留下側(cè)墻結(jié)構(gòu)；(4)干法刻蝕下面的二氧化硅層，露出硅表面；(5)用光刻膠光刻，將不需要的側(cè)墻結(jié)構(gòu)腐蝕掉；(6)用光刻膠光刻，形成單晶硅器件層上的掩膜圖形，以所述掩膜圖形和所述側(cè)墻結(jié)構(gòu)構(gòu)成復(fù)合掩膜，進(jìn)行刻蝕，形成所述電路區(qū)FinFET的源、漏、Fin，以及機電區(qū)電極、固定端和未釋放的納機電梁；(7)用干法刻蝕去除二氧化硅側(cè)墻結(jié)構(gòu)。
在所述電路區(qū)形成FinFET的Fin，以及在所述機電區(qū)形成的納機電梁的過程中采用電子束曝光或普通光刻技術(shù)之一，在所述電路區(qū)形成FinFET的源和漏，以及在機電區(qū)形成的固定端和機電區(qū)電極過程中采用普通光刻技術(shù)。
所述柵圖形采用電子束曝光、光刻膠灰化、普通光刻技術(shù)中的一種形成。
所述柵圖形采用側(cè)墻技術(shù)形成，具體步驟如下(1)采用離子注入對多晶硅進(jìn)行柵摻雜；(2)先后淀積一層二氧化硅和一層多晶硅，光刻后得到多晶硅圖形；(3)淀積一層二氧化硅，干法刻蝕所述二氧化硅，從而形成二氧化硅構(gòu)成的側(cè)墻結(jié)構(gòu)；(4)刻蝕多晶硅，留下側(cè)墻結(jié)構(gòu)；(5)干法刻蝕下面的二氧化硅層，露出硅表面；(6)用光刻膠光刻，將不需要的側(cè)墻結(jié)構(gòu)腐蝕掉；(7)光刻形成柵的掩膜圖形，以所述掩膜圖形和所述側(cè)墻結(jié)構(gòu)構(gòu)成復(fù)合掩膜，對多晶硅層進(jìn)行刻蝕，形成柵圖形。
在腐蝕包裹納機電梁的全部二氧化硅，將結(jié)構(gòu)釋放時，采用干法、升華法或濕法中的一種。
本發(fā)明由于采取以上技術(shù)方案，其具有以下優(yōu)點1、本發(fā)明將FinFET電路與納機電梁集成在一張芯片上，使深亞微米高速集成電路與納機電系統(tǒng)器件有機地結(jié)合起來，使本發(fā)明產(chǎn)品集兩項技術(shù)的全部優(yōu)點于一身，具有極高的諧振頻率、靈敏度等高性能指標(biāo)，其應(yīng)用前景廣闊。2、本發(fā)明通過工藝整合，創(chuàng)造性地提出了采用同一流程將FinFET電路與納機電梁進(jìn)行集成化并行加工的一整套工藝方法，實現(xiàn)了納機電梁與外圍信號引出電路、信號放大處理電路的單片集成制造，由此較好解決了NEMS器件信號引出與處理難的問題，方便了NEMS的設(shè)計、生產(chǎn)和測試，將對NEMS的發(fā)展起到積極的推動作用。3、本發(fā)明不僅對制作出更高性能NEMS潛力很大，而且大大提高了系統(tǒng)的集成度和生產(chǎn)效率，降低了工業(yè)化生產(chǎn)成本。本發(fā)明在各種傳感、射頻、檢測環(huán)境微小變化等領(lǐng)域有重要應(yīng)用。


圖1～圖22是本發(fā)明工藝流程的俯視圖與截面23是本發(fā)明加工得到的器件的三維示意圖(未畫出二氧化硅保護(hù)層)。
圖24～36是本發(fā)明工藝流程的另一實施例(采用側(cè)墻技術(shù)形成納機電梁和Fin)。
圖37～43是本發(fā)明工藝流程的再一實施例(采用側(cè)墻技術(shù)形成納機電梁、Fin和柵圖形)具體實施方式
實施例1采用SOI(兩層硅中間夾一層氧化硅)芯片襯底，通過采用光刻膠灰化技術(shù)制作Fin和納機電梁，采用普通光刻技術(shù)制作柵圖形，具體步驟如下1、選擇SOI硅片作為芯片襯底1，并清洗；2、如圖1、圖2所示，用光刻膠3光刻(即通常的光刻腐蝕方法，以下相同)出電路區(qū)2，以光刻膠3為掩膜，用離子注入法(以下相同)對電路區(qū)2進(jìn)行摻雜4，然后去除光刻膠3；3、如圖3、圖4所示，用光刻膠5光刻出機電區(qū)6，然后以光刻膠5為掩膜，對機電區(qū)6進(jìn)行摻雜7，然后去除光刻膠5；
4、如圖5、圖6所示，采用光刻膠灰化技術(shù)形成納機電梁和Fin的微掩膜8；5、用光刻膠光刻形成納機電梁固定端，機電區(qū)電極，F(xiàn)inFET的源、漏的掩膜圖形；6、如圖7、圖8所示，通過上述掩膜圖形和微掩膜8構(gòu)成復(fù)合掩膜，干法對單晶硅器件層進(jìn)行刻蝕，形成電路區(qū)FinFET的源9、漏10、Fin11，以及機電區(qū)的固定端12，未釋放的納機電梁13個機械區(qū)電極14，然后去除光刻膠和微掩膜8；7、如圖9、圖10所示，整體熱氧化，生長二氧化硅15作為FinFET的柵介質(zhì)；8、在二氧化硅15表面淀積一層?xùn)挪牧?6，例如多晶硅、金屬硅化物或金屬；9、如圖11、圖12所示，用光刻膠光刻，干法刻蝕出柵17的圖形，然后去除光刻膠；10、如圖13、圖14所示，用光刻膠18光刻出電路區(qū)19，用光刻膠18為掩膜對電路區(qū)19進(jìn)行摻雜20，然后去除光刻膠18；11、如圖15、圖16所示，整體淀積二氧化硅21，形成電路保護(hù)層；12、如圖17、圖18所示，在二氧化硅21上光刻腐蝕開出通孔，露出FinFET電路與納機電梁的外接端22、23、24、25，以及電路區(qū)與機電區(qū)連接的引線端26、27，然后去除光刻膠；13、如圖19、圖20所示，淀積金屬，光刻出金屬引線圖形28，從而實現(xiàn)FinFET電路與納機電梁之間的電連接，以及電路的布線；14、如圖21、圖22所示，用光刻膠29在二氧化硅21上光刻，開出機電區(qū)30，露出納機電梁13的區(qū)域，用濕法腐蝕包裹納機電梁13的全部二氧化硅21，將結(jié)構(gòu)釋放。
15、去除殘余光刻膠29，便得到本發(fā)明集成有FinFET電路與納機電梁的芯片(如圖23所示)。
上述實施例中，步驟1和步驟2由于摻雜的要求不同，因此分別進(jìn)行摻雜，但摻雜順序可以變化。摻雜雜質(zhì)的種類(如磷，砷等)和摻雜劑量都是可以變化的。
實施例2本實施例采用SOI芯片襯底，采用側(cè)墻技術(shù)形成Fin和納機電梁，采用電子束曝光形成多晶硅柵圖形，具體步驟如下1、如圖24所示，選擇SOI芯片襯底31，并對襯底進(jìn)行清洗；2、與實施例1相同(如圖1、圖2所示)，光刻出電路區(qū)，并以光刻膠為掩膜，對電路區(qū)進(jìn)行摻雜后去除光刻膠；3、與實施例1相同(如圖3、圖4所示)，光刻出機電區(qū)，并以光刻膠為掩膜，對機電區(qū)進(jìn)行摻雜后去除光刻膠；4、如圖25所示，先后淀積一層二氧化硅32和一層多晶硅33，光刻腐蝕得到多晶硅圖形，然后去除光刻膠；5、如圖26所示，淀積一層二氧化硅，干法刻蝕該層二氧化硅，從而形成二氧化硅構(gòu)成的側(cè)墻結(jié)構(gòu)34；6、如圖27所示，干法或濕法腐蝕多晶硅33，留下側(cè)墻結(jié)構(gòu)34；7、如圖28所示，干法刻蝕下面的二氧化硅層32，露出SOI襯底31表面；8、如圖29所示，用光刻膠光刻，將不需要的側(cè)墻結(jié)構(gòu)34通過濕法腐蝕掉，留下需要的側(cè)墻結(jié)構(gòu)34，然后去除光刻膠；9、如圖30所示，用光刻膠光刻形成單晶硅器件層上的掩膜圖形，以該圖形和上述側(cè)墻結(jié)構(gòu)構(gòu)成復(fù)合掩膜，對單晶硅器件層進(jìn)行干法刻蝕，形成FinFET的源、漏、Fin35和包括納機電梁固定端的未釋放的納機電梁36及機械區(qū)電極37等；10、如圖31所示，用干法刻蝕去除二氧化硅側(cè)墻結(jié)構(gòu)34；11、如圖32所示，整體熱氧化，生長二氧化硅38作為FinFET的柵介質(zhì)；12、如圖33所示，在二氧化硅38表面淀積一層多晶硅39作為柵材料；13、如圖34所示，采用電子束曝光形成FinFET的多晶硅柵圖形40，并干法刻蝕多晶硅39，然后去除電子束曝光的光刻膠；14、與實施例1相同(如圖13～20所示)，用光刻膠光刻出電路區(qū)，并對電路區(qū)進(jìn)行摻雜；整體淀積二氧化硅21，形成電路保護(hù)層；在二氧化硅21上光刻腐蝕開出通孔22、23、24、25、26、27，露出FinFET電路與納機電梁的外接端，以及電路區(qū)與機電區(qū)連接的引線端；15、如圖35所示，淀積金屬，光刻出金屬引線圖形41，從而實現(xiàn)FinFET電路與納機電梁之間的電連接和電路的布線；16、如圖36所示，在二氧化硅上光刻，開出機電區(qū)，用干法腐蝕包裹納機電梁36的全部二氧化硅，將結(jié)構(gòu)釋放，并去除光刻膠，便得到本發(fā)明產(chǎn)品。
實施例3本實施例中，如果將Fin、納機電梁以及多晶硅柵圖形均采用側(cè)墻技術(shù)形成的方式制作，則步驟1～12與實施例2相同(如圖24～圖33所示)，余下的步驟為13、如圖37所示，采用離子注入對作為柵材料的多晶硅39表面進(jìn)行摻雜，即完成柵摻雜；14、如圖38所示，與實施例2步驟4相同，先后淀積一層二氧化硅42和一層多晶硅43，光刻后得到多晶硅圖形，圖中還標(biāo)出了二氧化硅和多晶硅下的圖形44作為參考；15、如圖39所示(圖39是圖38虛線處的剖視側(cè)視圖)，淀積一層二氧化硅，干法刻蝕該層二氧化硅，從而形成二氧化硅構(gòu)成的側(cè)墻結(jié)構(gòu)45；16、如圖40所示，干法或濕法刻蝕多晶硅43，留下側(cè)墻結(jié)構(gòu)45；17、如圖41所示，干法刻蝕下面的二氧化硅層42，露出多晶硅39表面；18、如圖42所示，用光刻膠光刻，將不需要的側(cè)墻掩膜45腐蝕掉，去除光刻膠；19、如圖43所示，光刻形成柵的掩膜圖形，并以該圖形和上述側(cè)墻結(jié)構(gòu)構(gòu)成復(fù)合掩膜，對多晶硅層39進(jìn)行干法刻蝕，形成柵圖形46；20、如圖44所示，光刻出電路區(qū)，以多晶硅柵圖形46上的側(cè)墻45為掩膜，對電路區(qū)進(jìn)行摻雜，圖中還標(biāo)出了側(cè)墻45下的圖形46，柵氧化層下的圖形44作為參考；21、與實施例1步驟11～13相同(如圖15～圖20所示)整體淀積二氧化硅，形成電路保護(hù)層；在二氧化硅上光刻腐蝕開出通孔，露出FinFET電路與納機電梁的外接端，以及電路與機電區(qū)連接的引線端；淀積金屬，刻出金屬引線圖形，從而實現(xiàn)FinFET電路與納機電梁之間的電連接和電路的布線；22、在二氧化硅上光刻，開出機電區(qū)，采用升華法腐蝕包裹納機電梁的全部二氧化硅，將結(jié)構(gòu)釋放，去除光刻膠，得到本發(fā)明產(chǎn)品。
上述各實施例中，SOI襯底可以采用薄膜淀積等效SOI襯底代替，如硅襯底+二氧化硅+多晶硅結(jié)構(gòu)等；在Fin、納機電梁以及柵圖形的形成方面，可以采用電子束曝光技術(shù)、側(cè)墻技術(shù)、光刻膠灰化法、普通光刻等多種技術(shù)方法和手段；在柵材料的選擇上，可以用多晶硅、金屬硅化物或金屬柵；在腐蝕包裹納機電梁的全部二氧化硅將結(jié)構(gòu)釋放時，可以采用干法、升華法或濕法等各種常規(guī)的腐蝕技術(shù)。
權(quán)利要求
1.一種FinFET電路與納機電梁集成的芯片，它包括一芯片本體，其特征在于所述芯片本體上包括機電區(qū)和電路區(qū)，所述機電區(qū)包括設(shè)置在所述芯片本體上的固定端，單端或雙端固定的納機電梁和機電區(qū)電極；所述電路區(qū)包括以FinFET為單元構(gòu)建的電路系統(tǒng)，所述FinFET單元中包括源、漏、Fin和柵，所述柵跨越所述Fin，所述電路區(qū)和機電區(qū)之間通過金屬引線連接，所述金屬引線在所述機電區(qū)，連接所述固定端或所述機電區(qū)電極，所述金屬引線在所述電路區(qū)，連接所述電路系統(tǒng)中FinFET單元的柵或源或漏，所述電路區(qū)和機電區(qū)的外接端口分別連通外接布線。
2.一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于它包括以下步驟(1)選擇并清洗芯片襯底；(2)在所述襯底表面涂光刻膠，光刻出電路區(qū)，并對所述電路區(qū)進(jìn)行摻雜；(3)在所述襯底表面涂光刻膠，光刻出機電區(qū)，并對所述機電區(qū)進(jìn)行摻雜；(4)在所述電路區(qū)形成FinFET的源、漏和Fin，在所述機電區(qū)形成納機電梁、固定端和機電區(qū)電極；(5)整體熱氧化形成二氧化硅，在所述二氧化硅表面淀積柵材料，并制作出柵圖形；(6)整體涂光刻膠，光刻出電路區(qū)，并對所述電路區(qū)進(jìn)行摻雜；(7)整體淀積二氧化硅，并在所述二氧化硅層開通孔，露出FinFET電路與納機電梁的外接端，以及電路區(qū)與機電區(qū)連接的引線端；(8)整體淀積金屬，光刻出金屬引線圖形，完成FinFET電路與納機電梁之間的電連接，以及電路的布線；(9)腐蝕包裹納機電梁的全部二氧化硅，并釋放納機電梁結(jié)構(gòu)，得到芯片產(chǎn)品。
3.如權(quán)利要求2所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于在所述電路區(qū)形成FinFET的源、漏和Fin，在所述機電區(qū)形成納機電梁、固定端和機電區(qū)電極的過程中，采用光刻膠灰化技術(shù)，具體步驟如下(1)采用光刻膠灰化技術(shù)形成納機電梁和Fin的微掩膜；(2)用光刻膠光刻形成納米梁固定端，機電區(qū)電極，F(xiàn)inFET的源、漏的掩膜圖形；(3)通過所述掩膜圖形和微掩膜構(gòu)成復(fù)合掩膜，進(jìn)行刻蝕，形成電路區(qū)FinFET的源、漏、Fin，以及機電區(qū)電極，固定端和未釋放的納機電梁。
4.如權(quán)利要求2所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于在所述電路區(qū)形成FinFET的源、漏和Fin，在所述機電區(qū)形成納機電梁、固定端和機電區(qū)電極過程中采用側(cè)墻技術(shù)，具體步驟如下(1)先后淀積一層二氧化硅和一層多晶硅，光刻后得到多晶硅圖形；(2)淀積一層二氧化硅，干法刻蝕所述二氧化硅，從而形成二氧化硅構(gòu)成的側(cè)墻結(jié)構(gòu)；(3)刻蝕多晶硅，留下側(cè)墻結(jié)構(gòu)；(4)干法刻蝕下面的二氧化硅層，露出硅表面；(5)用光刻膠光刻，將不需要的側(cè)墻結(jié)構(gòu)腐蝕掉；(6)用光刻膠光刻，形成單晶硅器件層上的掩膜圖形，以所述掩膜圖形和所述側(cè)墻結(jié)構(gòu)構(gòu)成復(fù)合掩膜，進(jìn)行刻蝕，形成所述電路區(qū)FinFET的源、漏、Fin，以及機電區(qū)電極、固定端和未釋放的納機電梁；(7)用干法刻蝕去除二氧化硅側(cè)墻結(jié)構(gòu)。
5.如權(quán)利要求2所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于在所述電路區(qū)形成FinFET的Fin，以及在所述機電區(qū)形成的納機電梁的過程中采用電子束曝光或普通光刻技術(shù)之一，在所述電路區(qū)形成FinFET的源和漏，以及在機電區(qū)形成的固定端和機電區(qū)電極過程中采用普通光刻技術(shù)。
6.如權(quán)利要求2或3或4或5所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于所述柵圖形采用電子束曝光、光刻膠灰化、普通光刻技術(shù)中的一種形成。
7.如權(quán)利要求2或3或4或5所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于所述柵圖形采用側(cè)墻技術(shù)形成，具體步驟如下(1)采用離子注入對多晶硅進(jìn)行柵摻雜；(2)先后淀積一層二氧化硅和一層多晶硅，光刻后得到多晶硅圖形，(3)淀積一層二氧化硅，干法刻蝕所述二氧化硅，從而形成二氧化硅構(gòu)成的側(cè)墻結(jié)構(gòu)；(4)刻蝕多晶硅，留下側(cè)墻結(jié)構(gòu)；(5)干法刻蝕下面的二氧化硅層，露出硅表面；(6)用光刻膠光刻，將不需要的側(cè)墻結(jié)構(gòu)腐蝕掉；(7)光刻形成柵的掩膜圖形，以所述掩膜圖形和所述側(cè)墻結(jié)構(gòu)構(gòu)成復(fù)合掩膜，對多晶硅層進(jìn)行刻蝕，形成柵圖形。
8.如權(quán)利要求2或3或4或5所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于在腐蝕包裹納機電梁的全部二氧化硅，將結(jié)構(gòu)釋放時，采用干法、升華法或濕法中的一種。
9.如權(quán)利要求6所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于在腐蝕包裹納機電梁的全部二氧化硅，將結(jié)構(gòu)釋放時，采用干法、升華法或濕法中的一種。
10.如權(quán)利要求7所述的一種FinFET電路與納機電梁集成芯片的制作方法，其特征在于在腐蝕包裹納機電梁的全部二氧化硅，將結(jié)構(gòu)釋放時，采用干法、升華法或濕法中的一種。
全文摘要
本發(fā)明涉及一種FinFET電路與納機電梁集成的芯片及其制作方法，本發(fā)明產(chǎn)品包括一芯片本體，其特征在于芯片本體上包括機電區(qū)和電路區(qū)，機電區(qū)包括設(shè)置在芯片本體上的固定端，單端或雙端固定的納機電梁和機電區(qū)電極；電路區(qū)包括以FinFET為單元構(gòu)建的電路系統(tǒng)，F(xiàn)inFET單元中包括源、漏、Fin和柵，柵跨越Fin，電路區(qū)和機電區(qū)之間通過金屬引線連接，金屬引線在機電區(qū)，連接固定端或機電區(qū)電極，金屬引線在電路區(qū)，連接電路系統(tǒng)中FinFET單元的柵或源或漏，電路區(qū)和機電區(qū)的外接端口分別連通外接布線。本發(fā)明不僅對制作出更高性能NEMS潛力很大，而且大大提高了系統(tǒng)的集成度和生產(chǎn)效率，降低了工業(yè)化生產(chǎn)成本，它在各種傳感、射頻、檢測環(huán)境微小變化等領(lǐng)域有重要應(yīng)用。
文檔編號H01L21/02GK1815735SQ20051000503
公開日2006年8月9日 申請日期2005年1月31日 優(yōu)先權(quán)日2005年1月31日
發(fā)明者韓翔, 吳文剛, 郝一龍, 王陽元 申請人:北京大學(xué)