專利名稱:具有增強散熱性的半導體封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明一般涉及半導體裝置封裝結(jié)構(gòu),尤其是涉及包封在具有改進散熱性的封裝結(jié)構(gòu)里的半導體元件。
背景技術(shù):
對于具有更高性能和更小尺寸的電子系統(tǒng)有著持續(xù)需求。這種需求使得電子元件設(shè)計者和生產(chǎn)者面臨著許多挑戰(zhàn)。這樣的挑戰(zhàn)包括對半導體器件發(fā)出的熱量的控制,所述半導體器件通常緊密排列在一起或緊鄰電路板上的敏感邏輯電路。
在當前的封裝結(jié)構(gòu)中,普遍使用塑料封裝裝置。但塑料封裝存在的一個問題是,塑料成形材料常常限制了封裝件的熱傳導性。這樣,半導體器件產(chǎn)生的大部分熱量通過封裝的下部傳遞,所述封裝緊鄰印刷電路板。由于印刷電路板變的越來越密集組裝,所以電路板不能完全消散或處理大量的熱量。一旦這樣,電路板就會彎曲變形,導致電路板及其上面的元件受損。另外,熱量本身也會損壞電路板上的其它元件或組成電路板的材料。
由于這個問題,現(xiàn)在的半導體產(chǎn)業(yè)正在朝這樣一種封裝方式轉(zhuǎn)移,所述封裝方式可以將熱量從封裝的頂部傳遞出去,而不是通過印刷電路板來傳遞熱量。這樣的裝置也可包括一熱沉,所述熱沉黏著于封裝的頂面,這樣可以進一步提高散熱性。
DirectFET封裝就是這樣一個封裝,美國國際整流器公司曾在2002年1月以題名“DirectFETTM技術(shù)”在“Board MountingApplication Note 2002”上展示了該項技術(shù)。在該設(shè)計中,由于塑料成型材料已知的較差的熱傳導性,因此其被完全除去。
這種設(shè)計有一些缺點,首先,因為封裝沒有使用成型材料,所以半導體是沒有被保護起來的,容易損壞和被污染。同時,這種設(shè)計使用的是非標準化的生產(chǎn)技術(shù),增加了生產(chǎn)成本和周期。另外,在某些應用中,這種設(shè)計將主載流電極(如源極)向下放置或緊鄰印刷電路板,這將使熱傳導能力變的更差。在另外一些應用中,這種設(shè)計將主載流電極向上放置或遠離印刷電路板,但和末鈍化的熱沉直接接觸,在操作中這是安全性的考慮。
因此,需要一種既能提高散熱性,又不有損于裝置的可靠性、安全性、生產(chǎn)周期和成本的半導體封裝結(jié)構(gòu)。
圖1所示是依據(jù)本發(fā)明實施例的封裝結(jié)構(gòu)的放大截面圖; 圖2所示是依據(jù)本發(fā)明第二實施例的封裝結(jié)構(gòu)的放大截面圖; 圖3所示是依據(jù)本發(fā)明第三實施例的封裝結(jié)構(gòu)的放大截面圖; 圖4所示是依據(jù)本發(fā)明第四實施例的封裝結(jié)構(gòu)的放大截面圖; 圖5所示是依據(jù)本發(fā)明第五實施例的封裝結(jié)構(gòu)的放大截面圖; 圖6所示是圖1和圖4的封裝結(jié)構(gòu)的內(nèi)部連接配置的實施例; 圖7所示是圖1和圖4的封裝結(jié)構(gòu)的內(nèi)部連接配置的另一實施例; 圖8所示是圖2和圖3的封裝結(jié)構(gòu)的內(nèi)部連接配置的實施例; 圖9所示是圖2和圖3的封裝結(jié)構(gòu)的內(nèi)部連接配置的另一實施例;
具體實施例方式為了便于理解,附圖中的元件不一定按比例繪制,相同的元件編號會在適當?shù)牟煌膱D例中使用。雖然在描述本發(fā)明的時候使用了QFN/DFN封裝實施例,但本領(lǐng)域的技術(shù)人員應當明白本發(fā)明同樣適用于其它形式的封裝,尤其是那些在其中高散熱性很重要的封裝。
圖1所示是依據(jù)本發(fā)明,具有增強散熱性或熱傳導性的半導體封裝結(jié)構(gòu)、QFN/DFN封裝、無引線封裝裝置或封裝10的放大了的截面圖。封裝裝置10包含一傳導基底或引線框架11,所述引線框架包括一晶片托盤(flag)部分、板(plate)或管芯(die)附著部分13以及一引線、終端、連接、或墊部分14。引線框架11包括,比如,銅、銅合金(例如TOMAC 4、TAMAC 5、2ZFROFC或CDA194)、鍍銅的鐵/鎳合金(如鍍銅合金42)、電鍍鋁,電鍍塑料等之類的材料。電鍍材料包括銅、銀、多層鍍,比如鎳-鈀以及金。晶片托盤部分13和墊部分14用來與下一級封裝(如印刷電路板)上的壓點相連或耦合。
封裝10進一步包括一電子芯片或半導體器件17,其使用管芯附著層19與晶片托盤部分13連接。半導體器件17包括諸如功率MOSFET裝置、雙極晶體管、絕緣柵雙極晶體管、晶閘管、二極管、模擬或數(shù)字集成電路、敏感元件、無源元件或其它的電子裝置。在一示例性實施例中,半導體器件17包含一功率MOSFET裝置,所述裝置包括一源極、上源極或主載流電極21、一漏極、下漏極或載流電極23以及一柵極或控制電極26(如圖6所示)。源極21包括諸如可軟焊金屬,鋁、鋁合金等之類的材料。漏極23一般包括可軟焊金屬層,例如TiNiAg,CrNiAu或類似材料。依據(jù)本發(fā)明,半導體芯片17是主載流電極或源極“向上(up)”放置的結(jié)構(gòu)。也就是說,半導體芯片17中產(chǎn)生主要熱量的電極(比如,電極21)是遠離或背離封裝10的一面的,所述面附著于下一級裝配。這種定位促使熱量從封裝10的頂面28傳遞出去,而不是通過下一級裝配或芯片本身傳遞。
一脈沖形的、階躍的連接結(jié)構(gòu)、或不平的連接結(jié)構(gòu)或傳導夾片或帶片31連接于源極21和墊部分14,這樣在半導體芯片17和墊部分14之間就有了電通路。傳導夾片31包括諸如硬銅或銅合金,并視需要鍍上銀以用來焊接連接或傳導環(huán)氧樹脂連接。在所述實施例中及依據(jù)本發(fā)明,夾片31優(yōu)選地是脈沖形、階躍形或不平的,這樣夾片31的一部分就可以更靠近封裝10的頂面28而不接觸到半導體芯片17。與一扁平的或平坦的夾片相比較,所述不平的夾片可以為半導體芯片34的改進熱傳導提供更低的熱阻通路。優(yōu)選地,夾片31至少50%的表面接觸到電極21,而夾片31表面的其余部分是起伏的或遠離電極21。優(yōu)選地,夾片31至少包含有兩個階梯。結(jié)合圖6和圖7說明和論述了控制電極26的可選的連接或內(nèi)部連接配置。
在引線框架11、半導體芯片17和夾片31的至少一部分上面有一利用單腔模具或低壓注塑工藝形成的包封層或鈍化層29。依據(jù)本發(fā)明,包封層29包括一種高熱導率的成型材料。優(yōu)選地,包封層29包括一種熱導率大于3.0Watts/MK的成型材料。合適的高熱導率的成型材料可通過加利福尼亞住友塑料美國公司(比如EME A700系列)和加利福尼亞日立化學公司(比如,CEL 9000系列成型材料)獲得。
優(yōu)選地,封裝10的總高度34小于大約1.10毫米。在一更優(yōu)選實施例中,高度34大約小于0.8毫米。另外,半導體芯片17之上的包封層29的厚度小于大約0.53毫米。這些尺寸和脈沖形的夾片31、主載流電極21的取向以及高熱導率的成型材料一起共同提供了加強的散熱效果。特別地,評估尺寸相當?shù)姆庋b10和DirectFET產(chǎn)品的熱學研究表明,依據(jù)本發(fā)明的封裝10有相等的或更好的熱阻(封裝頂面的接合點)特性,所述封裝10包括熱導率大于或等于大約3.0Watts/MK的成型材料,且高度34小于大約0.80毫米。
如圖所示的脈沖形夾片31有一個或多個可選的模鎖(mold lock)特征或槽口(notch)39,所述槽口39是用來在包封層29與夾片31之間提供更好的黏著。也可使用更多或更少的槽口39。另外,封裝10包括一可選的熱沉裝置43,所述熱沉裝置可通過諸如高熱導率的環(huán)氧樹脂材料42黏著到封裝10上,所述環(huán)氧樹脂材料,比如CEL9750 HFLO(AL3)或CEL9210 HFLO(AL2)可通過住友塑料美國公司獲得,而EMF 760a可通過日立化學公司獲得。應當明白,熱沉43對所有論述的封裝實施例,包括之后的圖2至圖5所示的實施例都是可選的。在考慮安全性的應用中,可以選擇涂上一層絕緣材料(比如熱膠)的熱沉43。
圖2所示是依據(jù)本發(fā)明的第二實施例半導體封裝結(jié)構(gòu)、QFN/DFN封裝、無引線封裝裝置或封裝100的放大截面圖。在封裝100中,使用脈沖形或不平的連接結(jié)構(gòu)或帶式連接結(jié)構(gòu)231而不是脈沖形夾片31來將半導體芯片17的主載流電極21連接于墊部分14,除此之外,封裝100與封裝10類似。
帶式連接結(jié)構(gòu)231是指一柔性的矩形導體,其中,帶式連接結(jié)構(gòu)231(如圖7所示)的寬度51要大于帶式連接結(jié)構(gòu)231的厚度52。適合于帶式連接結(jié)構(gòu)231的材料包括金、鋁、銀、鈀、銅或類似物。帶式連接231的接合通常包括超聲楔形接合端232至源極21的接合以及超聲楔形接合端232至墊部分14的接合。在一實施例中,形成厚度為大約25微米而寬度大約為75微米的帶式連接結(jié)構(gòu)231?;蛘?,形成的典型的帶式連接結(jié)構(gòu)231的厚度52在6到50微米之間而寬度52在50到1,500微米之間。圖1和圖2實施例的一個優(yōu)點是封裝10和100的頂面是電絕緣的,這樣就避免了已有技術(shù)上的安全性問題。
圖3所示是依據(jù)本發(fā)明的第三實施例半導體封裝結(jié)構(gòu)、QFN/DFN封裝、無引線封裝裝置或封裝110的放大截面圖。在封裝110中,包封層129只覆蓋了一部分脈沖形夾片31,除此之外,封裝110與封裝10類似。也就是說,在封裝110中,夾片31的部分310是外露的,這就進一步增強了封裝的散熱性,雖然半導體芯片17仍然是被包封層129鈍化或覆蓋的。在該實施例中,包封層129優(yōu)選地包括類似于包封層29的材料。
圖4所示是依據(jù)本發(fā)明的另一實施例半導體封裝結(jié)構(gòu)、QFN/DFN封裝、無引線封裝裝置或封裝200的放大截面圖。在封裝200中,包封層229 覆蓋了帶式連接結(jié)構(gòu)231或連接結(jié)構(gòu)的一部分,除此之外,封裝200與封裝100類似。也就是說,在封裝200中,帶式連接結(jié)構(gòu)231的部分331是外露的,這就進一步增強了封裝的散熱性,雖然半導體芯片17仍然是被包封層229鈍化或覆蓋的。在該實施例中,包封層229優(yōu)選地包括類似于包封層29的材料。
在形成封裝110和封裝200的一個優(yōu)選方法里,當連接結(jié)構(gòu)31和231形成后,將裝置放進造模設(shè)備里以便于部分310和331接觸或鄰接到模穴(mold cavity)的一個表面。模穴的這個表面可以充當掩膜以防止包封層129和229覆蓋到部分310和331。
圖5所示是依據(jù)本發(fā)明的又一實施例半導體封裝結(jié)構(gòu)、QFN/DFN封裝、無引線封裝裝置或封裝210的放大截面圖。在封裝210中,脈沖形或不平的連接結(jié)構(gòu)或帶式連接結(jié)構(gòu)431是歐米伽(omega)或大體上是歐米伽形狀的,除此之外,封裝210與封裝100類似。也就是說,帶式連接結(jié)構(gòu)431包含有基礎(chǔ)部分432和位于半導體芯片上方的上部部分433,其中基礎(chǔ)部分432的寬度小于上部部分433的寬度。歐米伽形狀的帶式連接結(jié)構(gòu)431設(shè)置了具有更多傳導表面的脈沖形連接結(jié)構(gòu),這就提供了具有增強的散熱性的封裝。在一可選實施例中,類似于圖3和圖4所示的封裝,歐米伽形狀帶式連接結(jié)構(gòu)431的一部分是外露的。
圖6至圖9所示是在封裝之前,用于本發(fā)明的不同的連接結(jié)構(gòu)裝置的實施例。圖6所示為圖1中的引線框架11和半導體芯片17,另外還有控制電極的連接結(jié)構(gòu)61,所述控制電極的連接結(jié)構(gòu)61將半導體芯片17上的控制電極26(參考段 )連接于墊部分114。在該實施例中,控制電極連接結(jié)構(gòu)61包括一帶式連接結(jié)構(gòu)。一般而言,所選擇的控制電極26上的區(qū)域其長大致為帶式連接結(jié)構(gòu)的寬度的三倍,其寬大致為帶式連接結(jié)構(gòu)厚度的三倍。帶式連接結(jié)構(gòu)61的一個優(yōu)點是,與引線接合所需的接觸面積相比,帶式連接結(jié)構(gòu)需要的面積要小,且不會影響可制造性、穩(wěn)定性和強度。
圖7所示為圖2中的引線框架11和半導體芯片17,另外還有以上結(jié)合圖6論述的帶式連接結(jié)構(gòu)61。圖7還一步展示了多個或多重帶式連接結(jié)構(gòu)231,并包括段 中所述的寬度51。
圖8所示為圖1中的引線框架11和半導體芯片17,另外還有引線接合結(jié)構(gòu)71,所述引線接合結(jié)構(gòu)71將半導體芯片17上的控制電極226連接到引線框架11上的墊部分114。在該實施例中,控制電極226包括適合于引線接合的金屬,比如鋁或鋁合金。引線接合71是通過常規(guī)引線接合工藝實現(xiàn)的,并且包括諸如鋁或金。在一優(yōu)選實施例中,引線接合結(jié)構(gòu)71的彎曲部分的高度小于脈沖形夾片31的高度,這樣圖3實施例中的引線接合結(jié)構(gòu)71不外露。
圖9所示為圖2中的引線框架11和半導體芯片17,另外還有引線接合結(jié)構(gòu)71,所述引線接合結(jié)構(gòu)71將半導體芯片17上的控制電極226連接到引線框架11上的墊部分114。在該實施例中,控制電極226包括適合于引線接合的金屬,比如鋁或鋁合金。引線接合71是通過常規(guī)引線接合工藝實現(xiàn)的,并且包括諸如鋁或金。在一優(yōu)選實施例中,引線接合結(jié)構(gòu)71的彎曲部分的高度小于帶式連接結(jié)構(gòu)231的高度,這樣圖4實施例中的引線接合結(jié)構(gòu)71不外露。
現(xiàn)在,應了解已經(jīng)提供了一種半導體封裝結(jié)構(gòu),所述半導體封裝結(jié)構(gòu)具有增強了的散熱或熱傳導特性。封裝包括一調(diào)整了取向的電子芯片,以便發(fā)熱部分或主載流電極遠離封裝的一面,所述面黏著于下一級裝配。這樣就提供了一條改進的通過封裝頂部的熱通道。封裝進一步包括一脈沖形連接結(jié)構(gòu),所述連接結(jié)構(gòu)的一部分置于更靠近封裝的頂部,因此,進一步減小了熱阻通路。另外,封裝加入了一種高熱導率(大于3.0W/mK)的成型材料,并且封裝的外形薄,這也進一步增強了散熱性。在一可選實施例中,脈沖形連接結(jié)構(gòu)的一部分是外露的以便于進一步增強散熱性。在另一實施例中,脈沖形連接結(jié)構(gòu)是歐米伽形狀的,為熱傳導提供了更多的傳導表面積。在又一實施例中,為了進一步增強散熱性,在封裝的頂部加了一個熱沉裝置。
權(quán)利要求
1.一種半導體封裝結(jié)構(gòu),包括一傳導基板,所述傳導基板包括一晶片托盤部分和墊部分;一連接于所述晶片托盤部分的電子芯片,其中所述電子芯片在相對于所述晶片托盤部分的一表面上包含有一主載流電極;一連接結(jié)構(gòu),所述連接結(jié)構(gòu)將所述主載流電極連接到所述墊部分;以及一熱導率大于或等于3.0Watts/mK的包封層,其中所述包封層覆蓋了所述電子芯片和所述脈沖形連接結(jié)構(gòu)的至少一部分。
2.如權(quán)利要求1所述的封裝結(jié)構(gòu),其中所述連接結(jié)構(gòu)包括一階躍形夾片。
3.如權(quán)利要求2所述的封裝結(jié)構(gòu),其中所述階躍形夾片的一部分是外露的。
4.如權(quán)利要求2所述的封裝結(jié)構(gòu),其中所述階躍形夾片至少包括兩個階梯。
5.如權(quán)利要求1所述的封裝結(jié)構(gòu),其中所述連接結(jié)構(gòu)包括一脈沖形帶式連接。
6.如權(quán)利要求5所述的封裝結(jié)構(gòu),其中所述脈沖形帶式連接的一部分是外露的。
7.如權(quán)利要求5所述的封裝結(jié)構(gòu),其中所述脈沖形帶式連接大體上是歐米伽形狀的。
8.如權(quán)利要求1所述的封裝結(jié)構(gòu),其中所述包封層覆蓋所述連接結(jié)構(gòu)。
9.如權(quán)利要求1所述的封裝結(jié)構(gòu),其中所述封裝結(jié)構(gòu)的高度小于大約1.10毫米。
10.如權(quán)利要求1所述的封裝結(jié)構(gòu),其中所述電子芯片進一步包括一控制電極,且其中傳導基板進一步包括一第二墊部分,且其中一第二連接結(jié)構(gòu)將所述控制電極連接到所述第二墊部分。
11.如權(quán)利要求9所述的封裝結(jié)構(gòu),其中所述第二連接結(jié)構(gòu)包括一帶式連接。
12.如權(quán)利要求9所述的封裝結(jié)構(gòu),其中所述第二連接結(jié)構(gòu)包括一引線接合。
13.如權(quán)利要求1所述的封裝結(jié)構(gòu),其中所述連接結(jié)構(gòu)包括一模鎖。
14.如權(quán)利要求1所述的封裝結(jié)構(gòu),其進一步包括一黏著于所述半導體封裝結(jié)構(gòu)上部表面的熱沉。
15.一種無引線半導體封裝結(jié)構(gòu),其具有增強的散熱性,包括一引線框架,其包含一終端部分;一半導體器件,其在一表面上具有一第一電極;一階躍形連接結(jié)構(gòu),其連接到所述第一電極和所述終端部分;以及一鈍化層,其覆蓋所述半導體器件和所述階躍形連接結(jié)構(gòu)的至少一部分。
16.如權(quán)利要求15所述的無引線封裝結(jié)構(gòu),其中所述階躍形連接結(jié)構(gòu)包括階躍形夾片,所述階躍形夾片具有至少兩個階梯。
17.如權(quán)利要求15所述的無引線封裝結(jié)構(gòu),其中所述階躍形連接結(jié)構(gòu)包括脈沖形帶式連接結(jié)構(gòu)。
18.如權(quán)利要求15所述的無引線封裝結(jié)構(gòu),其中所述階躍形連接結(jié)構(gòu)的一部分是外露的。
19.如權(quán)利要求15所述的無引線封裝結(jié)構(gòu),其中所述階躍形連接結(jié)構(gòu)大體上具有歐米伽形狀。
20.如權(quán)利要求15所述的無引線封裝結(jié)構(gòu),其中所述包封層包括一種熱導率大于或等于3.0Watts/mK的材料。
21.一種電子封裝結(jié)構(gòu),包括一半導體管芯,其具有一主載流電極;一階躍形連接結(jié)構(gòu),其連接于所述主載流電極;以及一包封層,其覆蓋所述半導體管芯的至少一部分,同時又外露所述階躍形連接結(jié)構(gòu)的一部分。
22.如權(quán)利要求21所述的電子封裝結(jié)構(gòu),其中所述階躍形連接結(jié)構(gòu)包括階躍形夾片。
23.如權(quán)利要求21所述的電子封裝結(jié)構(gòu),其中所述階躍形連接結(jié)構(gòu)包括脈沖形帶式連接結(jié)構(gòu)。
24.如權(quán)利要求21所述的電子封裝結(jié)構(gòu),其中所述半導體管芯進一步包括一控制電級和一連接所述控制電極的第二連接結(jié)構(gòu)
25.如權(quán)利要求24所述的電子封裝結(jié)構(gòu),其中所述第二連接結(jié)構(gòu)包括一帶式連接。
26.如權(quán)利要求24所述的電子封裝結(jié)構(gòu),其中所述第二連接結(jié)構(gòu)包括一引線接合。
27.如權(quán)利要求21所述的電子封裝結(jié)構(gòu),其中所述包封層包括一種熱導率大于或等于大約3.0Watts/mK的材料。
全文摘要
在一實施例中,一具有增強散熱性的封裝的半導體裝置包括一引線框架和一半導體芯片,所述半導體芯片包括一主載流電極或發(fā)熱電極。所述半導體芯片的所述主載流電極面對所述封裝的頂面或遠離下一級裝配。所述封裝的半導體裝置進一步包括一不平的、階躍形的或脈沖形的連接結(jié)構(gòu),所述連接結(jié)構(gòu)將所述載流電極連接到所述引線框架上。高熱導率的成型材料的使用和薄的封裝外形進一步增強了散熱性。
文檔編號H01L23/31GK101073151SQ200480044528
公開日2007年11月14日 申請日期2004年12月20日 優(yōu)先權(quán)日2004年12月20日
發(fā)明者弗朗西斯·J·卡爾尼, 邁克爾·J·瑟登 申請人:半導體元件工業(yè)有限責任公司