專利名稱：具有由多環(huán)結構形成的電感環(huán)的集成電路封裝的制作方法
技術領域：
本發(fā)明一般地涉及集成電路，更具體地說，涉及具有由封裝的至少一個輸入/輸出管腳形成的電感環(huán)的集成電路封裝。本發(fā)明也涉及通過該封裝的電感環(huán)至少部分地被控制的系統(tǒng)。
背景技術：
電路設計者的一個永恒目標是減小集成電路的尺寸。這個目標極大地受到日益變小的用戶電子器件、通信器件以及顯示系統(tǒng)等等的市場需求的驅動。然而，有大量的障礙阻礙這一目標的實現(xiàn)，其中之一將在下文中討論。
許多集成電路不是獨立的器件。為確保正確的操作，這些電路因此必須通過不涉及使用IC封裝輸入/輸出管腳的連接(件)被連接到一個或更多個外部部件。如附圖1所示，例如通過使用焊線3將集成電路芯片1連接到封裝之外的部件2實現(xiàn)加以實現(xiàn)。建立封裝之外(off-package)的連接的需求增加了制造過程的成本和復雜性，因此被認為是很不理想的。這些連接也將集成電路暴露在由外部影響造成的增大的損害危險之中，這就導致了可靠性和性能降低。
要求封裝之外的連接的一種常規(guī)集成電路通常用于移動通信器件比如蜂窩電話的頻率合成器中。因為相位噪聲技術規(guī)范在這些器件中非常嚴格，因此在用于產生頻率的鎖相環(huán)中的壓控振蕩器通?；谝恍┲C振結構。陶瓷諧振器和LC儲能電路都是普通的實例。雖然LC儲能振蕩器的實施細節(jié)不同，但是一般的諧振結構都包括與固定的電容器(C)和可變電容器(Cx)并聯(lián)的電感器。在沒有任何損失的情況下，能量以頻率fout＝(1/2π)〔L(C+Cx)〕-1/2在電熱器和電感器之間傳遞，電感值L被選擇為控制該器件的工作帶寬。
在包括前述的頻率合成器的集成電路中，用于帶寬選擇目的的電感器設置在封裝之外(即安裝在電路板上)。封裝之外的或者電路板安裝的電感器的使用增加了系統(tǒng)成本。此外，在封裝和電路板之間可能發(fā)生連接問題，這不利地影響PLL電路的可靠性和性能。
人們已經(jīng)試圖克服這些常規(guī)的器件的缺陷。在美國專利US 6,323,735中公開的一種方法將電感器全部形成在包含鎖相環(huán)電路的集成電路封裝內。這通過使用將在IC芯片上的焊盤連接到在封裝襯底上的相同焊盤的導線而實現(xiàn)。在焊盤和導線之間的連接形成了控制PLL電路的工作頻帶的電感環(huán)。在封裝襯底上可以包括多個焊盤以形成不同長度的電感環(huán)。然后有選擇地啟動電感環(huán)以改變工作頻率。
在‘735專利中描述的方法至少因為如下兩個原因而不理想。首先，為了在IC封裝內完整地形成電感環(huán)，封裝襯底必須被形成為包括與輸入/輸出封裝管腳隔開的焊盤。形成這些特殊的焊盤的需要增加了制造過程的成本和復雜性。第二，為了適應焊盤，集成電路的襯底必須增大，結果消耗更多的電路板。這些結果不利于增加集成度和微型化的目標。
在Craninckx的“Wireless CMOS Frequency SynthesizerDesign”中公開的另一方法公開了一種包含電感環(huán)的獨立的集成電路封裝。這種電感環(huán)通過在IC芯片上的焊盤和IC封裝的相應的輸入/輸出管腳之間連接焊線而形成。輸入/輸出管腳然后通過第三焊線連接。雖然這種方法不要求在封裝襯底上形成專用的焊盤，但是它至少具有兩個缺陷而使得它不理想。第一，與’735專利一樣，焊線被用于連接輸入/輸出管腳。如前文所指出，這些焊線在制造/或使用過程中容易被損壞。第二，通過第三焊線連接的輸入/輸出管腳位于封裝的相對側面上。結果，第三導線必須穿過IC芯片。這是不理想的，因為導線可能使芯片電路的某些部分短路，并且引入使芯片性能實質性降低的噪聲和其它的干擾影響。
基于上文的考慮，顯然需要一種比常規(guī)的IC封裝更加經(jīng)濟且要求更少的制造處理步驟的集成電路封裝，這種集成電路封裝也更不容易受到造成芯片電路以及芯片的主機系統(tǒng)的可靠性和性能降低的損害和噪聲的影響。也需要一種至少相對于連接到芯片的電感環(huán)的連接獨立的集成電路封裝，而且通過這種連接該集成電路封裝能夠實現(xiàn)前述的優(yōu)點中的至少一個優(yōu)點。

發(fā)明內容
本發(fā)明的一個目的是提供一種比常規(guī)的IC封裝更加經(jīng)濟且要求更少的制造處理步驟的集成電路封裝。
本發(fā)明的另一目的是提供這樣的一種集成電路封裝，這種集成電路封裝更不容易受到造成芯片電路以及芯片的主機系統(tǒng)的可靠性和性能降低的損害和噪聲的影響。
本發(fā)明的另一目的是提供一種至少相對于到IC芯片的電感環(huán)的連接獨立的集成電路封裝，而且通過這種連接該集成電路封裝能夠實現(xiàn)前述的優(yōu)點中的至少一個優(yōu)點。
本發(fā)明的至少一種實施例的另一目的是通過由多個子環(huán)形成電感環(huán)實現(xiàn)前述目的中的一個或多個，這種子環(huán)使該環(huán)路的有效電感增加與子環(huán)的長度的總和成比例的量。
本發(fā)明的另一目的是提供一種集成電路封裝，這種集成電路封裝不要求為形成連接到芯片的電感環(huán)而在封裝襯底上形成的專用焊盤。
本發(fā)明的另一目的是通過形成由封裝的至少一個輸入/輸出管腳形成的電感環(huán)實現(xiàn)前述的目的中的一個或多個。
本發(fā)明的另一目的是提供一種通過根據(jù)前述類型的任何一種類型的集成電路封裝至少部分地被控制的系統(tǒng)。
本發(fā)明的這些和其它目的和優(yōu)點通過提供這樣的半導體封裝實現(xiàn)，該半導體封裝包括集成電路芯片和在封裝內以獨立(self-contained)的方式被連接的電感環(huán)。這種獨立的連接通過由至少一個(優(yōu)選多個)子環(huán)形成環(huán)路實現(xiàn)。這可以如下地實現(xiàn)在芯片上的第一焊盤和封裝的第一輸入/輸出管腳之間連接第一和第二導體，在芯片上的第二焊盤和封裝的第二輸入/輸出管腳之間連接第三和第四導體。第五導體連接第一和第二輸入/輸出管腳。這個第五導體可以包括位于封裝的次表面層(sub-surface layer)中或者襯底的表面上所包括的金屬化層。第一和第二輸入/輸出管腳可以是在封裝內的相鄰的管腳，或者這些管腳可以至少被第三輸入/輸出管腳隔開。第一至第四導體優(yōu)選是焊線。
根據(jù)另一實施例，該半導體封裝包括集成電路芯片和在封裝內以獨立的方式連接的電感環(huán)。這種電感環(huán)通過將在芯片上的第一焊盤連接到封裝的第一輸入/輸出管腳的第一和第二導體和將在芯片上的笫二焊盤連接到封裝的第二輸入/輸出管腳的第三和第四導體而形成。為了實現(xiàn)多環(huán)結構，第一和第二輸入/輸出管腳在封裝內相鄰并且彼此接觸。此外，第一至第四導體可以是焊線。
根據(jù)另一實施例，半導體封裝包括集成電路芯片和在封裝內以獨立的方式連接的電感環(huán)。這種電感環(huán)包括將在芯片上的第一焊盤連接到封裝的第一輸入/輸出管腳的第一和第二導體和將在芯片上的第二焊盤連接到封裝的第二輸入/輸出管腳的第三和第四導體。為了實現(xiàn)這種環(huán)路，使第一和第二輸入/輸出管腳具有一體的結構。此外，第一至第四導體可以是焊線。
根據(jù)另一實施例，半導體封裝包括集成電路芯片和在封裝內以獨立的方式連接的電感環(huán)。這種電感環(huán)包括將在芯片上的第一焊盤連接到封裝的第一輸入/輸出管腳的第一和第二導體和將在芯片上的第二焊盤連接到封裝的第二輸入/輸出管腳的第三和第四導體。為了實現(xiàn)這種環(huán)路，包括一個或多條焊線以連接第一和第二輸入/輸出管腳。此外，第一至第四導體也可以是焊線。
本發(fā)明也包括一種振蕩電路，該振蕩電路包括具有兩個輸出節(jié)點的有源振蕩器、耦合到該輸出節(jié)點的電感環(huán)和耦合到輸出節(jié)點中的一個的至少一個電容電路。該電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時電阻器給電容器提供偏壓，第一開關使電容器與有源振蕩器的輸出節(jié)點耦合和去耦。有源振蕩器和電容電路優(yōu)選被包括在包括集成電路芯片的半導體封裝內。
電感環(huán)包括將在芯片上的第一焊盤連接到封裝的第一輸入/輸出管腳的第一和第二導體、將在芯片上的第二焊盤連接到封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個和將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導體。第一、第二、第三和第四導體可以是焊線，并且第五導體可以包括在封裝的襯底表面之上或者之內的金屬化層?？商鎿Q地，第五導體可以包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線，以及在一種變型中，第五導體包括至少兩條焊線。第一和第二輸入/輸出管腳可以是相鄰的或者是被第三輸入/輸出管腳隔開。在其它的實施例中，本發(fā)明的振蕩電路包括上文描述的電感環(huán)的其它的實施例。


附圖1所示為不獨立的常規(guī)的集成電路封裝的附圖。
附圖2所示為根據(jù)本發(fā)明的第一實施例的半導體封裝的附圖。
附圖3(a)和3(b)是說明本發(fā)明的第一實施例的半導體封裝中的金屬化層如何相對于封裝的一個或多個中間輸入/輸出管腳形成的實例的附圖。
附圖4所示為說明金屬化次層可以形成在本發(fā)明的第一實施例的半導體封裝中的另一方式的附圖。
附圖5所示為說明輸入/輸出管腳可以接觸在附圖4中的金屬化次層的一種方式的附圖。
附圖6所示為根據(jù)本發(fā)明的第二實施例的半導體封裝的附圖。
附圖7所示為根據(jù)本發(fā)明的第三實施例的半導體封裝的附圖。
附圖8所示為根據(jù)本發(fā)明的第四實施例的半導體封裝的附圖。
附圖9所示為根據(jù)本發(fā)明的一種實施例的壓控振蕩器的附圖。
附圖10所示為附圖9的壓控振蕩器的第一變型的附圖。
附圖11所示為附圖9的壓控振蕩器的第二變型的附圖。
附圖12所示為附圖9的壓控振蕩器的第三變型的附圖。
具體實施例方式
一方面，本發(fā)明是這樣的半導體封裝，這種半導體封裝具有集成電路芯片和在封裝內以獨立的方式連接的電感環(huán)。本發(fā)明也是一種系統(tǒng)，該系統(tǒng)至少部分地受上文描述的半導體器件的電感環(huán)控制。該系統(tǒng)可以是其中使用電感環(huán)來設定發(fā)射器和/或RF載頻的通信系統(tǒng)或其它類型的系統(tǒng)。下文逐一地討論本發(fā)明的各種實施例。
附圖2所示為根據(jù)本發(fā)明的第一實施例的半導體封裝。這種封裝包括安裝在封裝殼體11之上或之內的集成電路芯片10。該殼體包括用于支撐芯片的襯底12和形成在該襯底上用于將芯片電連接到一個或多個外部電路(未示)的多個輸入/輸出(I/O)管腳13。襯底可以是公知的任何類型的襯底，并且I/O管腳可以使用各種各樣的常規(guī)的連接技術(包括(但不限于)絲焊和焊接塊)中的任何一種連接技術連接到芯片。這種類型的封裝的實例包括引線框封裝、球柵陣列(BGA)封裝(包括使用帶自動焊接(TAB)、管腳柵陣列封裝(PGA)、薄的小輪廓封裝(TSOP)、小輪廓的J-引線封裝(SOJ)的球柵陣列封裝)；小輪廓封裝(SOP)和芯片級封裝(CSP)等等。
I/O管腳可以采用多種形式中的任何一種。例如，所示的管腳是沿著封裝襯底的外圍設置的外部封裝引線。然而，如果需要的話，管腳可以以其它的方式形成，這些方式包括(但并不限于)延伸通過封裝襯底到在封裝的相對側上提供的焊塊連接的導電通孔。
半導體封裝也包括位于封裝內獨立的電感環(huán)20。該電感環(huán)由使用多個導體的多環(huán)形成。第一子環(huán)通過將第一和第二導體22和23連接在芯片上的第一焊盤24到封裝的第一輸入/輸出管腳26之間而形成。第二子環(huán)通過將第三和第四導體32和33連接在芯片上的第二焊盤34到封裝的第二輸入/輸出管腳36之間而形成。是否包括第二子環(huán)是可選擇的。例如，可以使用單個導體連接焊盤34和管腳36?？商鎿Q地，其他的子環(huán)可以通過將三個或更多個導體連接在焊盤24和管腳26之間或者在焊盤34和管腳36之間或者上述兩者而形成。第一至第四導體優(yōu)選是焊線。
為實現(xiàn)該環(huán)路，包括第五導體以連接第一和第二輸入/輸出管腳。第五導體包括可以以多種方式形成的金屬化層40。一種方式包含在封裝襯底的上表面50上形成層40。如附圖2所示，這種層優(yōu)選被形成為使端部分別并置管腳26和36。金屬化層可以使用任何公知的技術形成，包括(但不限于)離子注入和等離子體蝕刻。此外，金屬化層優(yōu)選在集成電路芯片安裝在封裝內之前形成在襯底上。作為變型，金屬化層可以在芯片的安裝之前甚至在I/O管腳形成在或連接到襯底之前形成。在后一種情況下，第一和第二I/O管腳可以在它形成之后連接或形成在金屬化層的頂部，由此實現(xiàn)電感環(huán)。
一旦形成了電感環(huán)，它也可以用于控制在集成電路芯片上的一個或多個電路。例如，如果集成電路包括鎖相環(huán)，則該環(huán)的電感值可用于設定這個電路的頻帶或者輸出頻率?？商鎿Q地，該環(huán)的長度可用于設定芯片的其它的工作參數(shù)。例如根據(jù)設定的參數(shù)和通過集成電路要執(zhí)行的具體功能，可以改變本發(fā)明的電感環(huán)的具體應用。
該環(huán)的電感值取決于它的總長度。這個長度可以以各種方式設定以實現(xiàn)所需的電感值。例如，導體的長度可以被設定為實現(xiàn)所需的總的環(huán)路長度。除此之外或作為替換，在相應的管腳和焊盤之間可以包括不同數(shù)量的子環(huán)，直到達到所需的環(huán)長度，由此實現(xiàn)所需的電感值。優(yōu)選地，在環(huán)中連接的輸入/輸出管腳在電路封裝上彼此相鄰。然而，如果需要的話，這些管腳可以不相鄰。在這種情況下，在該環(huán)中連接的管腳之間的距離對環(huán)長度有影響，而該環(huán)長度又對應于所需的電感值。
附圖3(a)和3(b)提供了本發(fā)明的后一變型的實例。在兩個附圖中，中間管腳65和70位于在電感環(huán)中連接的管腳46和56之間。在附圖3(a)中，表面金屬化層52在中間管腳之下穿過。這些管腳優(yōu)選不連接到芯片。否則，金屬化層可能使連接到管腳的電路短路。在附圖3(b)中，表面金屬化層62沿著避免與中間管腳72和73接觸的路徑設置以連接管腳74和75。結果，中間管腳可以連接到芯片電路，而不產生任何短路的結果。根據(jù)另一變型，使用前述的技術的組合可以改變電感環(huán)的長度。
附圖4示出形成金屬化層的另一方式是將它包括在封裝襯底的次層中(表面層以下)。在這個附圖中，層80是襯底的表面層，層81是下面的金屬化層，該金屬化層可以與表面層直接相鄰或者不直接相鄰，并且導電通孔82和83將管腳85和86連接到金屬化層。作為導電通孔的變型，在該環(huán)中連接的至少一個(優(yōu)選兩個)輸入/輸出管腳具有分別接觸下面的金屬化層的突出部分95和96(附圖5)。附圖5所示為本發(fā)明的變型的截面，其中為了說明的目的，僅僅示出了輸入/輸出管腳95，它通過突出部分97與下面的金屬化層96接觸。
附圖6所示為根據(jù)本發(fā)明的第二實施例的半導體封裝。這種封裝包括安裝在封裝殼體110之上或之內的集成電路芯片110。殼體包括用于支撐該芯片的襯底112和在襯底上形成以用于將芯片電連接到一個或多個外部電路(未示)的多個輸入/輸出(I/O)管腳113。襯底可以由一種材料形成，并且I/O管腳可以以在第一實施例的討論中指出的任何方式形成和連接。
半導體封裝也包括在該封裝內獨立的電感環(huán)120。導體環(huán)具有多環(huán)結構，其中通過將第一和第二導體122和123連接在芯片上的第一焊盤124到封裝的第一輸入/輸出管腳126之間來形成第一子環(huán)。通過將第三和第四導體132和133連接在芯片上的第二焊盤134到封裝的第二輸入/輸出管腳136之間來形成第二子環(huán)。第一至第四導體優(yōu)選是焊線。與第一實施例不同的是，包括至少一個附加焊線40以連接管腳126和136。在這些管腳之間的連接確保了實現(xiàn)該環(huán)路，并且建立了基于該環(huán)路的總長度的理想的電感值。一旦形成了電感環(huán)，它就可用于控制在集成電路芯片上的一個或多個電路。
前述的實施例可以以多種方式改變。例如，一個子環(huán)可以通過單個導體替代?？商鎿Q的是，在焊盤124和管腳126之間或者在焊盤134和管腳136之間或者兩者都可以連接不止一個子環(huán)。此外，在每個焊盤管腳對之間連接的子環(huán)數(shù)量可以彼此不同。
附圖7所示為根據(jù)本發(fā)明的第三實施例的半導體封裝。這種封裝包括安裝在封裝殼體160之上或之內的集成電路芯片150。殼體包括用于支撐該芯片的襯底162和在襯底上形成以用于將芯片電連接到一個或多個外部電路(未示)的多個輸入/輸出(I/O)管腳163。襯底可以由一種材料形成，并且I/O管腳可以以在第一實施例的討論中指出的任何方式形成和連接。
集成電路封裝也包括在該封裝內獨立的電感環(huán)180。電感環(huán)優(yōu)選包括如下的子環(huán)。通過將導體182和183連接在芯片上的第一焊盤184到封裝的第一輸入/輸出管腳186之間來形成第一子環(huán)。通過將導體192和193連接在芯片上的第二焊盤194到封裝的第二輸入/輸出管腳196之間來形成第二子環(huán)。這些導體優(yōu)選是焊線。與第一實施例不同的是，在電感環(huán)內連接的管腳相鄰并且彼此接觸。在這些管腳之間的連接確保了實現(xiàn)該環(huán)路，并且建立了基于該環(huán)路的總長度的理想的電感值。一旦形成了電感環(huán)，它就可用于控制在集成電路芯片上的一個或多個電路。
前述的實施例可以以多種方式改變。例如，一個子環(huán)可以通過單個導體替代。可替換的是，在焊盤184和管腳186之間或者在焊盤194和管腳196之間或者兩者都可以連接不止一個子環(huán)。此外，在每個焊盤-管腳對之間連接的子環(huán)數(shù)量可以彼此不同。
附圖8所示為根據(jù)本發(fā)明的第四實施例的半導體封裝。這種封裝包括安裝在封裝殼體210之上或之內的集成電路芯片200。殼體包括用于支撐該芯片的襯底212和在襯底上形成以用于將芯片電連接到一個或多個外部電路(未示)的多個輸入/輸出(I/O)管腳213。襯底可以由一種材料形成，并且I/O管腳可以以在第一實施例的討論中指出的任何方式形成和連接。
集成電路封裝也包括在該封裝內獨立的電感環(huán)220。電感環(huán)優(yōu)選包括多個子環(huán)。通過將導體222和223連接在芯片上的第一焊盤224到封裝的輸入/輸出管腳226之間來形成第一子環(huán)。通過將導體232和233連接在芯片上的第二焊盤234到封裝的第二輸入/輸出管腳236之間來形成第二子環(huán)。這些導體優(yōu)選是焊線。與第一和第二實施例不同的是，在電感環(huán)內連接的管腳具有一體的結構；即，它們形成在一個連續(xù)的部段中，雖然它們每個具有用于連接到印刷電路板或其它外部電路的不同引線240和241。將第一和第二導體連接到這些管腳確保了實現(xiàn)該環(huán)路，并且建立了基于該環(huán)路的總長度的理想的電感值。一旦形成了電感環(huán)，它就可用于控制在集成電路芯片上的一個或多個電路。
根據(jù)任何前述的實施例的半導體封裝可用于各種各樣的應用中的任何一種應用。一種示例性應用是在通信系統(tǒng)中，其中該電感環(huán)用于設定一個或多個參數(shù)比如(但不限于)工作頻率。下文將描述在這種通信系統(tǒng)中可使用的類型的壓控振蕩器的一種示例性實施例。
壓控振蕩器本發(fā)明的一種示例性應用涉及在未決的美國專利申請第10/443,835(律師檔案號GCTS-0024)中公開的類型的集成壓控振蕩器(VCO)的形成，在此以引用參考的方式將其全部內容并入本申請。VCO可以被包括在鎖相環(huán)中以提供用于各種十分公知的目的的頻率信號，但本領域普通技術人員會理解的是這種VCO應用決不是本發(fā)明的僅有的應用。如前文所強調，本發(fā)明的各種實施例可用于要求電感元件的任何實際的電路中?，F(xiàn)在討論根據(jù)本發(fā)明的VCO應用的示例性實施例。
因為在移動電話應用中的相位噪聲規(guī)范如此嚴格，以致可允許類型的VCO受到限制，并且通常使用LC振蕩器。LC振蕩器包括諧振儲能電路和少數(shù)有源器件以補償在儲能電路中的能量損失。由于儲能電路是一種類型的帶通濾波器，因此LC振蕩器的相位噪聲性能比其它類型的振蕩器更好。
LC振蕩器的標稱頻率可以根據(jù)下式表示fVCO=12πLC]]>這里fVCO＝VCO的標稱頻率，L＝電感，C＝電容。從這個公式中，顯然至少有兩種可以控制VCO的輸出頻率的方式。一種方式涉及改變振蕩器電路的電容器(C)，另一方式涉及改變電感值(L)。根據(jù)本發(fā)明形成的壓控振蕩器根據(jù)在附圖2-8中所示的電感環(huán)實施例中的任何一個或多個、單獨地或與在電容值中的附加調節(jié)一起設定電感值。
附圖9所示為根據(jù)本發(fā)明的一種實施例的振蕩器電路600。這個電路包括振蕩器610和可操作地耦合到振蕩器610的至少一個調節(jié)電路620。調節(jié)電路包括偏置電阻器622、電抗元件624(例如電容器)和第一開關626。第一開關626與振蕩器電路600中的電抗元件624有選擇性地耦合和去耦。在第一開關斷開時，偏置電阻器622提供偏壓VA給電抗元件624以使電抗元件624具有偏壓。
如下文詳細討論，偏壓VA可以以各種結構輸送給電抗元件。例如，偏置開關628可以位于偏置電阻器622和偏壓VA之間。在第一開關626使電抗元件624去耦時，偏置開關628將偏置電阻器622有選擇性地耦合到偏壓。在第一開關626將電抗元件624耦合到振蕩器電路600時，偏置開關628使偏置電阻器622與偏壓VA有選擇性地去耦?？商鎿Q地，可以使偏置電阻器622的尺寸(例如高電阻值)設置為使偏壓VA可以恒定地耦合到偏置電阻器并且在第一開關626關閉時偏壓VA基本不改變調節(jié)電路的操作特性。
偏壓VA可以連接到地電壓、電源電壓或振蕩器輸出的共模電壓。此外，偏壓VA可以是可變的，并且可以從地電壓到電源電壓的范圍中選擇。此外，開關626和628可以是半導體開關器件，比如晶體管等。
如附圖9所示，調節(jié)電路610是諧振電路630的一部分。本領域普通技術人員將會理解諧振電路630可以包含附加的元件比如電感器、電容器和電阻器。在第一開關626斷開或閉合時，電抗元件624分別從諧振電路630中去除或加入到其中。因此，第一開關626可以改變諧振電路630的特性，因此改變VCO的頻率。此外，附加的調節(jié)電路可以增加到諧振電路630中以增加控制的范圍。此外，本領域普通技術人員將會理解附圖9的調節(jié)電路可用于單端或微分型振蕩器中，因為增加的調諧范圍和改進的相位噪聲性能有利于兩種類型的振蕩器。
附圖10-12所示為附圖9的振蕩器電路的變型，每種類型包括耦合在振蕩器有源電路的任一側上的第一和第二級聯(lián)調節(jié)電路級和耦合到級聯(lián)調節(jié)級的電感環(huán)。下文討論這些變型。
附圖10所示為本發(fā)明的壓控振蕩器的第一變型的示意性附圖。這種變型優(yōu)選包括例如對應于在附圖9中的電路610的有源振蕩電路702。在附圖10中電路具有帶輸出節(jié)點OUT 706和OUTB 708的差動結構。電感器704優(yōu)選耦合到輸出節(jié)點OUT 706和OUTB 708。具有與開關718串聯(lián)耦合的電容器722的兩個或更多電路也耦合到OUT706。電容器722耦合到輸出節(jié)點706和開關718。開關718優(yōu)選是耦合到參考電壓的晶體管開關，該參考電壓可以是如附圖9所示的地電壓。此外，該電路優(yōu)選包括串聯(lián)耦合的電阻和開關比如與晶體管開關714串聯(lián)耦合的顯式電阻器710。顯式電阻器710在一端耦合到電容器722和晶體管開關718的公共節(jié)點，晶體管開關714耦合在電阻器710的另一端和偏壓VA之間。
對于輸出節(jié)點OUTB 708優(yōu)選具有類似的部件和連接。例如，電容器722優(yōu)選與晶體管開關720串聯(lián)耦合，電容器722的另一端耦合到輸出節(jié)點OUTB 708。此外，晶體管開關720的一端耦合到地端。此外，優(yōu)選有一個與晶體管開關716串聯(lián)耦合的顯式電阻器712以使電阻器712耦合到電容器722和晶體管開關720的公共節(jié)點，晶體管開關716的一個端子耦合到偏壓VA。本領域普通技術人員將會理解電容器722具有相同或不同的值。同樣地，相關的電阻器和開關具有相同或不同的值，如通過每種應用的具體設計要求所確定。
下文描述在附圖10中所示的電路的操作。優(yōu)選地，確定或使電阻器710和712的值最佳化以獲得在切斷狀態(tài)下最好相位噪聲性能。由于電阻值通常較高(例如超過幾KΩ)，不需要晶體管開關714和716的低接通電阻。因此，晶體管開關714和716的尺寸可以非常小。此外，晶體管開關714和716的附加寄生電容較小，并且因為電阻器710和712被設計成覆蓋在切斷狀態(tài)下的大部分電阻，因此晶體管開關714和716的特性變化不嚴重。偏置電平VA確定了在切斷狀態(tài)下的公共電平，并可以具有從地電位到電源電壓的任何值。因此，偏置電平VA可以從簡單偏壓發(fā)生器比如電阻分壓器中產生。VA本身也可以是地電壓或電源電壓。
附圖11所示為本發(fā)明的壓控振蕩器的第二變型的示意性附圖。這個變型800優(yōu)選包括例如對應于附圖9中的電路610的有源振蕩器電路802。在附圖11中的電路具有帶輸出節(jié)點OUT 806和OUTB 808的差動結構。電感器804優(yōu)選耦合在輸出節(jié)點OUT 806和OUTB 808之間。包括電容器822、作為顯式電阻器810示出的電阻和開關814等(例如晶體管)的串聯(lián)電路優(yōu)選在電容器822的一端和晶體管開關814的一端耦合到輸出節(jié)點OUT 806，這兩端是串聯(lián)電路的相對端。
此外，開關818等(例如晶體管)優(yōu)選耦合在作為地電壓的參考電壓、以及電容器822和電阻器810的公共節(jié)點之間。類似的電路可以耦合到輸出節(jié)點OUTB 808。例如，包括電容器822、電阻器812和晶體管開關816的串聯(lián)電路通過電容器822的一端和晶體管開關816的一端耦合到輸出節(jié)點OUTB 808，在電容器822的一端和晶體管開關816的一端之間設置該串聯(lián)電路。優(yōu)選地，晶體管開關820耦合在地端和電容器822和電阻器812的公共節(jié)點之間。本領域普通技術人員將會理解電容器822可以具有相同或不同的值。同樣地，相關的電阻器和開關可以具有相同或不同的值，如由每種應用的具體設計要求所確定。
在附圖11所示的實施例中，在切斷狀態(tài)下不需要附加的偏置電路。相反，在LC振蕩器中的有源電路的共模電壓給沒有連接到振蕩器輸出的電容器的另一端提供適當?shù)腄C偏壓。此外，在VCO 800中，晶體管開關814和816的尺寸可以是非常小。因此，晶體管開關814和816的附加寄生電容不嚴重。
附圖12所示為本發(fā)明的壓控振蕩器的第三變型的示意性附圖。如附圖12所示，VCO優(yōu)選包括例如對應于在附圖9中的電路610的有源振蕩器電路902。這個電路具有帶輸出節(jié)點OUT 906和OUTB 908的差動結構。電感器904優(yōu)選耦合在輸出節(jié)點OUT 906和OUTB 908之間。此外，電容器922優(yōu)選與開關918(例如晶體管)串聯(lián)耦合，其中電容器922的其余端子耦合到輸出節(jié)點OUT 906，晶體管開關918的其余端子耦合到地端。優(yōu)選地，有一個顯式電阻，優(yōu)選該顯式電阻是耦合在電容器922和晶體管開關918的公共節(jié)點和偏壓VA之間的電阻器910。
類似的電路優(yōu)選耦合到OUTB 908。例如，電容器922優(yōu)選與晶體管開關920串聯(lián)耦合，其中電容器922的其余端子耦合到輸出節(jié)點OUT 908，晶體管開關920的其余端子耦合到地端。優(yōu)選地，顯式電阻器912耦合在所述偏壓VA和所述電容器922和晶體管開關920的公共節(jié)點之間。本領域普通技術人員將會理解電容器922可以具有相同或不同的值。同樣地，相關的電阻器和開關可以具有相同或不同的值，如由每種應用的具體設計要求所確定。
在附圖12所示的實施例中，消除了斷開開關(例如在附圖10中的開關814和816)，這減小或限制了性能的損失。這是因為選擇顯式電阻器910和912的電阻以使在開關918和920的接通周期上它們不會嚴重改變操作特性。本領域普通技術人員將會理解，對于給定的振蕩器設計(例如電容、頻率范圍等)經(jīng)驗地確定電阻器910和920的適當?shù)闹?。在斷開開關918和920以減小電容時，沒有耦合到振蕩器輸出的其它端子優(yōu)選具有與振蕩器902的共模電壓基本相同的DC偏壓。
在附圖9-12中，壓控振蕩器可以形成在芯片上，該芯片優(yōu)選安裝在根據(jù)如附圖2-8中所示的本發(fā)明的任何實施例構造的獨立的半導體封裝內。因此，封裝的電感環(huán)可用作設定VCO的輸出頻率的偏壓。更具體地，這個環(huán)的長度可被形成為產生電感值(對應于電感器704、804和904中的任何一個或多個)，該電感值使VCO輸出理想的頻率或在理想的頻帶內操作。
例如，在一種非限制性但特別有利的應用中，環(huán)長度可以被形成為產生1.3nH的電感值。這使并入了VCO的PLL輸出1.98GHz的頻率，其條件是VCO是RF1-型(例如PCS)振蕩器，并且電容是4.96pF。在VCO是具有相同的電容值的RF2-型(例如CDMA)振蕩器時，電感器的環(huán)長度可以被形成為產生1.81nH的值，這個值足夠從1.28GHz的PLL中產生輸出傳輸頻率。其中電感值可用于控制PLL的輸出頻率的方式是公知的，例如可以以在美國專利US6,323,735中公開的方式實現(xiàn)，在此以引用參考的方式將其內容并入在本申請中。電感環(huán)也以在下文更加詳細地公開的方式結合多相時鐘信號一起使用。
如下文所述，根據(jù)本發(fā)明的壓控振蕩器有利地用于PLL電路中以產生在通信接收器中的頻率(例如本地振蕩器信號)信號。然而，本領域普通技術人員將會理解，本發(fā)明的VCO可用于使用或者可以使用PLL或VCO的任何其它器件中。例如，這些器件包括接收器、發(fā)射器、收發(fā)器、無線通信器件、基站或者移動設備(例如蜂窩電話、PDA、尋呼機等)。
進一步指出，根據(jù)本發(fā)明形成的壓控振蕩器具有各種優(yōu)點。例如，與常規(guī)類型的器件相比，可以增加PLL的調諧范圍。此外，可以實質性地減小甚至消除與VCO調節(jié)電路的接通和切斷狀態(tài)關聯(lián)的問題。此外，可以減小晶體管開關的尺寸，由此促進微型化。
本領域普通技術人員也會認識到用于調諧具有振蕩器電路的器件的方法公開在前文的描述中。這些方法例如包括通過偏置電阻器將偏壓提供給電抗元件以使在第一開關斷開時電抗元件具有偏壓，使用第一開關將電抗元件與振蕩器電路耦合或去耦，并通過第二開關將偏置電阻器耦合到偏壓。此外，該方法可以包括如果第一開關閉合則斷開第二開關，如果第一開關斷開則閉合第二開關。該方法可用于各種各樣的器件比如PLL、接收器、發(fā)射器、收發(fā)器、無線通信器件、基站和/或移動設備。
通過前文的描述，本發(fā)明的其它改進和變型對于本領域普通技術人員是顯然的。因此，雖然在此已經(jīng)具體描述了本發(fā)明的某些實施例，但是顯然在不脫離本發(fā)明的精神和范圍的前體下可以做出許多改進。
權利要求
1.一種半導體封裝，包括集成電路芯片；和電感環(huán)，包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三和第四導體中的至少一個；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導體。
2.根據(jù)權利要求1的半導體封裝，其中第一、第二、第三和第四導體是焊線。
3.根據(jù)權利要求1的半導體封裝，其中第五導體包括具有所述封裝的襯底的金屬化層。
4.根據(jù)權利要求3的半導體封裝，其中金屬化層在襯底的表面上。
5.根據(jù)權利要求3的半導體封裝，其中金屬化層被包括在襯底的次表面層中。
6.根據(jù)權利要求1的半導體封裝，其中第五導體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線。
7.根據(jù)權利要求6的半導體封裝，其中第五導體包括至少兩條焊線。
8.根據(jù)權利要求1的半導體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
9.根據(jù)權利要求1的半導體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開。
10.一種半導體封裝，包括集成電路芯片；和電感環(huán)，包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰并且彼此接觸。
11.根據(jù)權利要求10的半導體封裝，其中第一、第二、第三和第四導體是焊線。
12.一種半導體封裝，包括集成電路芯片；和電感環(huán)，包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結構。
13.根據(jù)權利要求12的半導體封裝，其中第一、第二、第三和第四導體是焊線。
14.一種半導體封裝，包括包括鎖相環(huán)的集成電路芯片；和具有與鎖相環(huán)的輸出頻率對應的長度的電感環(huán)，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導體。
15.根據(jù)權利要求14的半導體封裝，其中第一、第二、第三和第四導體是焊線。
16.根據(jù)權利要求14的半導體封裝，其中第五導體包括具有所述封裝的襯底的金屬化層。
17.根據(jù)權利要求16的半導體封裝，其中金屬化層在襯底的表面上。
18.根據(jù)權利要求16的半導體封裝，其中金屬化層被包括在襯底的次表面層中。
19.根據(jù)權利要求14的半導體封裝，其中第五導體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線。
20.根據(jù)權利要求19的半導體封裝，其中第五導體包括至少兩條焊線。
21.根據(jù)權利要求14的半導體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
22.根據(jù)權利要求14的半導體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開。
23.一種半導體封裝，包括包括鎖相環(huán)的集成電路芯片；和具有與鎖相環(huán)的輸出頻率對應的長度的電感環(huán)，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰且彼此接觸。
24.根據(jù)權利要求23的半導體封裝，其中第一、第二、第三和第四導體是焊線。
25.一種半導體封裝，包括包括鎖相環(huán)的集成電路芯片；和具有與鎖相環(huán)的輸出頻率對應的長度的電感環(huán)，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結構。
26.根據(jù)權利要求25的半導體封裝，其中第一、第二、第三和第四導體是焊線。
27.一種振蕩器電路，包括具有兩個輸出節(jié)點的有源振蕩器；耦合到所述輸出節(jié)點的電感環(huán)；和耦合到其中一個輸出節(jié)點的至少一個電容電路，所說的電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時所說的電阻器將偏壓提供給電容器，其中所說的第一開關使電容器耦合到所述有源振蕩器的輸出節(jié)點和使該電容器與其去耦，其中有源振蕩器和電容電路都被包括在半導體封裝中，該半導體封裝包括集成電路芯片，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導體。
28.根據(jù)權利要求27的振蕩器電路，其中第一、第二、第三和第四導體是焊線。
29.根據(jù)權利要求27的振蕩器電路，其中第五導體包括具有所述封裝的襯底的金屬化層。
30.根據(jù)權利要求29的振蕩器電路，其中金屬化層在襯底的表面上。
31.根據(jù)權利要求29的振蕩器電路，其中金屬化層被包括在襯底的次表面層中。
32.根據(jù)權利要求27的振蕩器電路，其中第五導體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線。
33.根據(jù)權利要求32的振蕩器電路，其中第五導體包括至少兩條焊線。
34.根據(jù)權利要求27的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
35.根據(jù)權利要求27的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開。
36.一種振蕩器電路，包括具有兩個輸出節(jié)點的有源振蕩器；耦合到所述輸出節(jié)點的電感環(huán)；和耦合到其中一個輸出節(jié)點的至少一個電容電路，所說的電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時所說的電阻器將偏壓提供給電容器，其中所說的第一開關使電容器耦合到所述有源振蕩器的輸出節(jié)點和使該電容器與其去耦，其中有源振蕩器和電容電路都被包括在半導體封裝中，該半導體封裝包括集成電路芯片，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰且彼此接觸。
37.根據(jù)權利要求36的振蕩器電路，其中第一、第二、第三和第四導體是焊線。
38.一種振蕩器電路，包括具有兩個輸出節(jié)點的有源振蕩器；耦合到所述輸出節(jié)點的電感環(huán)；和耦合到其中一個輸出節(jié)點的至少一個電容電路，所說的電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時所說的電阻器將偏壓提供給電容器，其中所說的第一開關使電容器耦合到所述有源振蕩器的輸出節(jié)點和使該電容器與其去耦，其中有源振蕩器和電容電路都被包括在半導體封裝中，該半導體封裝包括集成電路芯片，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結構。
39.根據(jù)權利要求38的振蕩器電路，其中第一、第二、第三和第四導體是焊線。
40.一種振蕩器電路，包括具有兩個輸出節(jié)點的有源振蕩器；耦合到所述輸出節(jié)點的電感環(huán)；和耦合到其中一個輸出節(jié)點的至少一個電容電路，所說的電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時所說的電阻器將偏壓提供給電容器，其中所說的第一開關使電容器耦合到所述有源振蕩器的輸出節(jié)點和使該電容器與其去耦，其中有源振蕩器和電容電路被包括在半導體封裝中，該半導體封裝包括集成電路芯片，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導體。
41.根據(jù)權利要求40的振蕩器電路，其中第一、第二、第三和第四導體是焊線。
42.根據(jù)權利要求40的振蕩器電路，其中第五導體包括具有所述封裝的襯底的金屬化層。
43.根據(jù)權利要求42的振蕩器電路，其中金屬化層在襯底的表面上。
44.根據(jù)權利要求42的振蕩器電路，其中金屬化層被包括在襯底的次表面層中。
45.根據(jù)權利要求40的振蕩器電路，其中第五導體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線。
46.根據(jù)權利要求45的振蕩器電路，其中第五導體包括至少兩條焊線。
47.根據(jù)權利要求40的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
48.根據(jù)權利要求40的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開。
49.一種振蕩器電路，包括具有兩個輸出節(jié)點的有源振蕩器；耦合到所述輸出節(jié)點的電感環(huán)；和耦合到其中一個輸出節(jié)點的至少一個電容電路，所說的電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時所說的電阻器將偏壓提供給電容器，其中所說的第一開關使電容器耦合到所述有源振蕩器的輸出節(jié)點和使該電容器與其去耦，其中有源振蕩器和電容電路被包括在半導體封裝中，該半導體封裝包括集成電路芯片，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰且彼此接觸。
50.根據(jù)權利要求49的振蕩器電路，其中第一、第二、第三和第四導體是焊線。
51.一種振蕩器電路，包括具有兩個輸出節(jié)點的有源振蕩器；耦合到所述輸出節(jié)點的電感環(huán)；和耦合到其中一個輸出節(jié)點的至少一個電容電路，所說的電容電路包括電容器、電阻器和第一開關，其中在第一開關斷開時所說的電阻器將偏壓提供給電容器，其中所說的第一開關使電容器耦合到所述有源振蕩器的輸出節(jié)點和使該電容器與其去耦，其中有源振蕩器和電容電路被包括在半導體封裝中，該半導體封裝包括集成電路芯片，所說的電感環(huán)包括(a)將在芯片上的第一焊盤連接到所述封裝的第一輸入/輸出管腳的第一和第二導體；(b)將在芯片上的第二焊盤連接到所述封裝的第二輸入/輸出管腳的第三導體和第四導體中的至少一個，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結構。
52.根據(jù)權利要求51的振蕩器電路，其中第一、第二、第三和第四導體是焊線。
全文摘要
一種集成電路封裝包括由導線和一個或多個輸入/輸出(I/O)封裝管腳的連接形成的電感環(huán)。電感環(huán)由將在集成電路芯片上的第一焊盤連接到封裝的第一I/O管腳的第一和第二導線和將在芯片上的第二焊盤連接到封裝的第二I/O管腳的第三和第四導線形成。為實現(xiàn)電感環(huán)，第一和第二I/O管腳通過在管腳之間的第三導體連接。第三導體可包括一個或多條焊線，并且I/O管腳優(yōu)選是彼此相鄰的I/O管腳。然而，該環(huán)可以由例如基于環(huán)長度要求、空間考慮和/或其它的設計或功能因素的I/O管腳的非相鄰的連接形成?；蛘?，在第一和第二I/O管腳之間的連接通過使I/O管腳具有一體結構建立?；蛘?，在第一和第二I/O管腳之間的連接通過在封裝襯底的表面之上或者這個襯底之內的金屬化層建立。通過在集成電路封裝的邊界內形成電感環(huán)，可以實現(xiàn)對空間要求的實質性降低，這又促進了小型化。此外，集成電路可以以其至少一個參數(shù)受到封裝的電感環(huán)長度控制的各種不同系統(tǒng)中的任一系統(tǒng)實施。
文檔編號H01LGK1868065SQ200480029824
公開日2006年11月22日 申請日期2004年8月27日 優(yōu)先權日2003年8月28日
發(fā)明者具利度, 許炯基, 李康潤, 李正雨, 樸畯培, 李京浩 申請人:Gct半導體公司