專(zhuān)利名稱(chēng)：具有三個(gè)電氣隔離的電極的晶體管及形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體，更具體地，涉及用于存儲(chǔ)器的晶體管。
背景技術(shù)：
隨著晶體管的幾何尺寸引人注目地減小到亞微米的尺寸，由于較小尺寸所產(chǎn)生的對(duì)器件物理的影響，迫使晶體管的結(jié)構(gòu)改變。特別地，晶體管的溝道變得非常窄。由于小的溝道長(zhǎng)度，晶體管的漏極開(kāi)始不利地控制溝道中的電流傳導(dǎo)，而非由柵極作為控制機(jī)制。該問(wèn)題已得到良好的證明，并且通常被稱(chēng)為短溝道效應(yīng)。為了減小短溝道效應(yīng)的問(wèn)題，其他人提出了這樣的晶體管結(jié)構(gòu)，其中將柵極安置在溝道的反面。盡管該方法引人注目地減小了短溝道效應(yīng)問(wèn)題，但是由于使反面安置的柵完全對(duì)準(zhǔn)對(duì)于批量生產(chǎn)而言是難于實(shí)現(xiàn)的，因此批量制造該結(jié)構(gòu)的能力是成問(wèn)題的。作為替換方案，提出了一種晶體管結(jié)構(gòu)，其具有由柵極圍繞的垂直的硅溝道，以減小短溝道效應(yīng)。該晶體管被稱(chēng)為數(shù)個(gè)不同的名稱(chēng)，包括FINFET和雙柵晶體管。盡管FINFET晶體管的某些實(shí)現(xiàn)方案具有單一的柵極，但是其它的實(shí)現(xiàn)方案使用了兩個(gè)電氣隔離的柵極，用于改善包括晶體管閾值電壓控制的性能。為了使溝道周?chē)膬蓚€(gè)柵極電氣隔離，使用了化學(xué)機(jī)械拋光(CMP)或拋光步驟。由于這些晶體管的窄的鰭式結(jié)構(gòu)，拋光步驟趨于引起不均勻的拋光或者晶體管器件的“凹陷”。
減小的晶體管結(jié)構(gòu)還帶來(lái)了集成非易失(例如，只讀存儲(chǔ)器和閃存Flash)和易失(DRAM和SRAM)存儲(chǔ)器陣列的能力，用于片上系統(tǒng)(SOC)應(yīng)用。典型地，需要利用不同的工藝實(shí)現(xiàn)的不同的晶體管結(jié)構(gòu)，用于實(shí)現(xiàn)非易失和易失存儲(chǔ)器陣列。例如，F(xiàn)lash存儲(chǔ)器晶體管是利用浮柵結(jié)構(gòu)實(shí)現(xiàn)的，其位于溝道和控制柵極之間。相反地，DRAM存儲(chǔ)器晶體管是利用平面晶體管實(shí)現(xiàn)的，其控制深槽電容器。該平面晶體管使用單一平面的溝道，其使源極和漏極分離，并且由上面的柵極控制。由于必須實(shí)現(xiàn)不同的工藝和結(jié)構(gòu)，因此對(duì)在單一的集成電路上實(shí)現(xiàn)易失和非易失存儲(chǔ)器陣列的需要，增加了相當(dāng)大的成本。此外，由于所需要的不同的晶體管結(jié)構(gòu)，相同的集成電路上的晶體管的工作特性可能明顯不同。


將借助于示例描述本發(fā)明，但是其不限于附圖，在附圖中相似的參考符號(hào)表示相似的元件，并且其中圖1～4以剖面圖的形式說(shuō)明了根據(jù)本發(fā)明的第一形式的場(chǎng)效應(yīng)晶體管；圖5以透視圖的形式說(shuō)明了圖4的場(chǎng)效應(yīng)晶體管；圖6以剖面圖的形式說(shuō)明了具有電接觸的圖4的場(chǎng)效應(yīng)晶體管；圖7～11以剖面圖的形式說(shuō)明了使用第二形式的場(chǎng)效應(yīng)晶體管的易失存儲(chǔ)器晶體管和非易失存儲(chǔ)器晶體管的存儲(chǔ)器應(yīng)用；圖12以頂部平面圖的形式說(shuō)明了圖11的易失存儲(chǔ)器晶體管和非易失存儲(chǔ)器晶體管；圖13以剖面圖的形式說(shuō)明了具有電接觸的圖11的易失存儲(chǔ)器晶體管和非易失存儲(chǔ)器晶體管；并且圖14說(shuō)明了通過(guò)使用圖11的易失存儲(chǔ)器晶體管和非易失存儲(chǔ)器晶體管實(shí)現(xiàn)不同類(lèi)型的存儲(chǔ)器陣列的集成電路的平面圖。
本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，圖中的元件被說(shuō)明用于簡(jiǎn)化和清晰的目的，并且不必依比例繪制。例如，圖中某些元件的尺寸可以相對(duì)于其它的元件放大，以協(xié)助理解本發(fā)明的實(shí)施例。
具體實(shí)施例方式
圖1中說(shuō)明的是場(chǎng)效應(yīng)晶體管10的制造階段中的半導(dǎo)體晶片12的剖面圖，該場(chǎng)效應(yīng)晶體管10具有三個(gè)電氣隔離的柵極結(jié)構(gòu)。半導(dǎo)體晶片12包括基板15，其是通過(guò)多種半導(dǎo)體材料中的任何材料實(shí)現(xiàn)的，諸如SOI晶片，或者通過(guò)任何機(jī)械基板實(shí)現(xiàn)，諸如玻璃或藍(lán)寶石基板。在基板15上面是絕緣層13。絕緣層13可以通過(guò)任何氧化物或任何氮化物或藍(lán)寶石實(shí)現(xiàn)。在絕緣層13上面是構(gòu)圖的鰭式半導(dǎo)體結(jié)構(gòu)，其形成了FinFET(鰭式場(chǎng)效應(yīng)晶體管)的溝道14，其是硅(多晶硅、晶體硅、各向異性硅、SiGe、鍺、或任何這些材料的組合)。在溝道14上面是氧化物16。在氧化物16上面是第三柵極18(第一和第二柵極在下面標(biāo)記)。在一個(gè)形式中，第三柵極18是多晶硅。在另一形式中，第三柵極18可以是使用傳統(tǒng)的注入工藝的摻雜材料。在第三柵極18上面是氧化物層20。在一個(gè)形式中，氧化物20是二氧化硅。在氧化物層20上面是氮化物層22。在一個(gè)形式中，氮化物層22是氮化硅。為了形成所說(shuō)明的場(chǎng)效應(yīng)晶體管10的結(jié)構(gòu)，溝道14、氧化物16、第三柵極18、氧化物層20和氮化物層22中的每一個(gè)，通過(guò)指定材料的層的熱生長(zhǎng)或者層的淀積形成。傳統(tǒng)地通過(guò)刻蝕層對(duì)該層構(gòu)圖，以產(chǎn)生場(chǎng)效應(yīng)晶體管10的結(jié)構(gòu)。結(jié)果溝道14、氧化物16、第三柵極18和氮化物層22具有暴露的側(cè)壁。
圖2說(shuō)明的是圖1的場(chǎng)效應(yīng)晶體管10的進(jìn)一步的處理。在刻蝕之后執(zhí)行犧牲氧化物清洗步驟。溝道14具有側(cè)壁，其在圖2的剖面圖中被說(shuō)明為是相對(duì)的。在溝道14的側(cè)壁(在溝道14的相對(duì)側(cè)面上的圖2中的第一和第二側(cè)壁)上形成了氧化物層26，并且在第三柵極18的側(cè)壁上形成了氧化物層28。應(yīng)當(dāng)理解，氧化物層26實(shí)際上是圍繞溝道14的連續(xù)材料層，并且因此未將不同的參考數(shù)字分配給左側(cè)和右側(cè)。氧化物層26和氧化物層28可以以傳統(tǒng)的方式熱生長(zhǎng)或淀積。氧化物層26被提供用作柵介質(zhì)，而氧化物層28被提供用作用于阻礙第三柵極18同其它表面接觸的隔離。應(yīng)當(dāng)理解，其它的材料也適于用作氧化物層26和氧化物層28。例如，氧氮化物或任何高介電常數(shù)的材料，例如，氧化鉿，或者這些材料的組合等，可以用作用于每個(gè)氧化物層26和氧化物層28的材料。
圖3中說(shuō)明的是圖2的場(chǎng)效應(yīng)晶體管10的進(jìn)一步的處理。在現(xiàn)有結(jié)構(gòu)周?chē)纬闪斯残味嗑Ч鑼?0。在一個(gè)形式中，多晶硅層30是淀積的。可以實(shí)現(xiàn)任選的多晶硅層30的注入。該任選的注入可以采用數(shù)種形式中的一種。該注入可以采用多種注入材料，其具有相同的或不同的物質(zhì)(即，N型和P型)，諸如硼、磷或砷等。注入物質(zhì)的劑量、方向和能量可以改變，以針對(duì)溝道14的左側(cè)和右側(cè)，定義多晶硅層30中的區(qū)域的傳導(dǎo)率。如果多晶硅層30的摻雜類(lèi)型不同于第一柵極18的摻雜，則允許控制溝道閾值電壓，如同非對(duì)稱(chēng)雙柵晶體管。在其它形式中，多晶硅層30可以通過(guò)其它的材料實(shí)現(xiàn)，諸如鍺硅、氮化鈦、氮化鉭硅或硅化物或者這些材料的組合。在多晶硅層30上面是抗反射涂層(ARC)層32。在一個(gè)形式中，ARC層32是氮化物。應(yīng)當(dāng)理解，ARC層32是任選的層。ARC層32對(duì)于現(xiàn)有的結(jié)構(gòu)是共形的，并且是淀積的。將旋涂光刻膠層34淀積到場(chǎng)效應(yīng)晶體管10上，其高度為，初始大于氮化物層22的上表面的高度，并且隨后被回刻，以暴露一部分ARC層32。該刻蝕可以是各向同性或各向異性刻蝕。旋涂光刻膠層34使FinFET的鰭式區(qū)域上面的氮化物ARC層32暴露，同時(shí)覆蓋ARC層32的其它部分。其它的旋涂材料，諸如旋涂玻璃，可用于旋涂光刻膠層34?？商鎿Q地，可以使用傳統(tǒng)的旋涂或淀積技術(shù)使旋涂光刻膠層34形成為所需的高度。
圖4中說(shuō)明的是圖3的場(chǎng)效應(yīng)晶體管1O的進(jìn)一步的處理。在圖4中，場(chǎng)效應(yīng)晶體管10被刻蝕，以移除ARC層32的暴露部分和一部分多晶硅層30。該刻蝕導(dǎo)致了第一柵極44和第二柵極42的形成。該刻蝕可以停止于不同的點(diǎn)。在另一形式中，使用CMP拋光步驟，并且該拋光導(dǎo)致了第一柵極44的上表面處于邊緣52。在執(zhí)行刻蝕時(shí)，可以使第一柵極44和第二柵極42的上表面位于不同的位置，諸如位于邊緣52，或者進(jìn)一步往下，諸如位于邊緣55。第一柵極44和第二柵極42的上表面的位置確定了在第三柵極18和每個(gè)第一柵極44和第二柵極42之間存在多大的容性耦合。因此，在某些應(yīng)用中，通常較理想的是，當(dāng)?shù)谝粬艠O44和第二柵極42的上表面低于第三柵極18的下表面時(shí)停止刻蝕。在其它應(yīng)用中，理想的是在第三柵極和每個(gè)第一柵極和第二柵極之間具有一定量的容性耦合。因此，該刻蝕在第一柵極44和第二柵極42的尺寸控制中，提供了相當(dāng)大的靈活度。使用傳統(tǒng)的濕法刻蝕步驟，移除旋涂光刻膠層34和氮化物ARC層32。此外，可以通過(guò)傳統(tǒng)的濕法刻蝕步驟，移除氮化物ARC層22。而且，應(yīng)當(dāng)注意，當(dāng)適當(dāng)?shù)牟牧嫌糜谛抗饪棠z層34，并且氮化物用于ARC層32和氮化物層22，用于實(shí)現(xiàn)同其的電接觸時(shí)，可以使這些層保留在適當(dāng)?shù)奈恢?，而非將其刻蝕掉。例如，如果旋涂光刻膠層34被實(shí)現(xiàn)作為旋涂介質(zhì)，并且每個(gè)第一柵極，第二柵極和第三柵極是硅化物或金屬時(shí)，不需要將旋涂光刻膠層34、ARC層32和氮化物層22刻蝕掉。
圖5中說(shuō)明的是圖4的場(chǎng)效應(yīng)晶體管10的透視圖。使用傳統(tǒng)的光刻方法對(duì)第一柵極44、第二柵極42、第三柵極18、氮化物層22和氧化物層20進(jìn)行光刻構(gòu)圖和刻蝕。該構(gòu)圖定義了關(guān)于圖5中說(shuō)明的第一柵極44、第二柵極42和第三柵極18的柵長(zhǎng)度。使用光刻膠作為掩膜，移除部分多晶硅層30、氮化物層22、氧化物層20和第三柵極18。氧化物層26和柵氧化物16在該光刻構(gòu)圖的刻蝕過(guò)程中用作刻蝕阻擋層。該處理使這樣的區(qū)域暴露，即其中通過(guò)傳統(tǒng)的摻雜步驟，諸如注入，形成了源極區(qū)域70和漏極區(qū)域72?？梢詫?shí)現(xiàn)另外的處理。例如，可以形成側(cè)壁隔層(未示出)，其同每個(gè)第一柵極44、第二柵極42和第三柵極18相鄰。而且，可以實(shí)現(xiàn)暴露的硅半導(dǎo)體表面的硅化，以減少硅表面的電阻率。如果這樣操作，則該硅化將在第一柵極44、第二柵極42、第三柵極18、源極區(qū)域70和漏極區(qū)域72的暴露部分的上表面處形成硅化層。應(yīng)當(dāng)注意，可以改變此處描述的工藝步驟的順序。例如，用于形成第一柵極44和第二柵極42的刻蝕(或者可替換的拋光)可以在上文描述的形成隔層(未示出)或硅化之后實(shí)現(xiàn)。
圖6中說(shuō)明的是場(chǎng)效應(yīng)晶體管10的進(jìn)一步的處理，其中通過(guò)淀積諸如氧化物、氮化物、低介電常數(shù)的介質(zhì)或者這些材料的組合的層，形成了夾層介質(zhì)(ILD)66。ILD 66中的接觸孔是光刻定義和刻蝕的。該接觸孔可以針對(duì)全部三個(gè)第一柵極44、第二柵極42和第三柵極18，或者僅針對(duì)這三個(gè)柵極中的所選擇的柵極。當(dāng)形成接觸孔時(shí)，金屬接觸64在通過(guò)上文所述的硅化步驟產(chǎn)生的硅化物區(qū)域63處連接第一柵極44。相似地，金屬接觸58在硅化物區(qū)域65處連接第二柵極42，并且金屬接觸62在硅化物區(qū)域61處連接第三柵極18。任何金屬可用于金屬接觸58、62和64，諸如鎢或氮化鈦或者其它金屬。金屬接觸64連接到第一偏置電壓VBIAS 1。金屬接觸58連接到第二偏置電壓VBIAS 2。金屬接觸62連接到第三偏置電壓VBIAS 3。這三個(gè)偏置電壓可以是相同的電壓或者可以是不同的電壓或者僅有兩個(gè)偏置電壓是相同的。
晶體硅被形成為具有三個(gè)電氣隔離的柵極，第一柵極44、第二柵極42和第三柵極18。所有這三個(gè)柵極可以獨(dú)立地控制溝道14。每個(gè)金屬接觸58、62和64可以分離地偏置有不同的電壓電位，以控制諸如閾值電壓、“開(kāi)啟”電流和“截止”電流的特性。此外，通過(guò)改變所選擇的用于注入到第一柵極44、第二柵極42和第三柵極18的摻雜濃度，可以改變這三個(gè)電氣隔離的柵極的每一個(gè)的摻雜濃度。該摻雜濃度變化和類(lèi)型確定了場(chǎng)效應(yīng)晶體管10的閾值電壓特性。
圖7中說(shuō)明的是具有多個(gè)電氣隔離的柵極的場(chǎng)效應(yīng)晶體管的另一形式，其額外地具有存儲(chǔ)器存儲(chǔ)能力。特別地，在晶片101上提供了非易失區(qū)域104和易失區(qū)域106，并且其分別由晶體管105和晶體管103表示。使用光刻和刻蝕定義晶體管105和103的寬度。應(yīng)當(dāng)注意，非易失區(qū)域104中的晶體管的寬度大于易失區(qū)域106中的晶體管的寬度。還應(yīng)當(dāng)注意，形成晶體管105和103的晶體管疊層的高度是相同的，這是因?yàn)樗鼈兪怯上嗤膶有纬傻摹Ｔ谒f(shuō)明的形式中，非易失區(qū)域104和易失區(qū)域106被安置在晶片101的不同的區(qū)域中，其由兩個(gè)區(qū)域之間的破隙表示。向基板107提供上面的絕緣層109。溝道113位于絕緣層109上面。電荷存儲(chǔ)結(jié)構(gòu)由溝道113上的介質(zhì)層115、介質(zhì)層115上的電荷存儲(chǔ)層118和控制柵介質(zhì)119形成。在一個(gè)形式中，每個(gè)介質(zhì)層115和控制柵介質(zhì)119是氧化物，并且是熱生長(zhǎng)的。在另一形式中，介質(zhì)層115是氧氮化物層或者CVD形成的氧化物。通過(guò)使用納米團(tuán)簇層，形成了電荷存儲(chǔ)層118。在一個(gè)形式中，由硅納米晶體實(shí)現(xiàn)納米團(tuán)簇。在另一形式中，由電荷俘獲氮化物材料層實(shí)現(xiàn)納米團(tuán)簇。在另一形式中，使用這些材料的組合形成納米團(tuán)簇。還可以使用其它的電荷存儲(chǔ)材料。在電荷存儲(chǔ)結(jié)構(gòu)上面是第三柵極123，其在控制柵介質(zhì)119上面。在控制柵介質(zhì)119上面是襯墊氧化物層127和氮化物層131。
在非易失區(qū)域106中，溝道111在絕緣層109上面。電荷存儲(chǔ)結(jié)構(gòu)由溝道111上的介質(zhì)層117、介質(zhì)層117上的電荷存儲(chǔ)層120和控制柵介質(zhì)121形成。在一個(gè)形式中，每個(gè)介質(zhì)層117和控制柵介質(zhì)121是氧化物，并且是熱生長(zhǎng)的。在另一形式中，介質(zhì)層117是氧氮化物層或者CVD形成的氧化物。通過(guò)使用納米團(tuán)簇層，形成了電荷存儲(chǔ)層120。在一個(gè)形式中，由硅納米晶體實(shí)現(xiàn)納米團(tuán)簇。在另一形式中，由電荷俘獲氮化物材料層實(shí)現(xiàn)納米團(tuán)簇。在另一形式中，使用這些材料的組合形成納米團(tuán)簇。還可以使用其它的電荷存儲(chǔ)材料。在電荷存儲(chǔ)結(jié)構(gòu)上面是第三柵極125，其在控制柵介質(zhì)121上面。在控制柵介質(zhì)121上面是襯墊氧化物層129和介質(zhì)層133，其在一個(gè)形式中是氮化物。
圖8中說(shuō)明的是圖7的場(chǎng)效應(yīng)晶體管的進(jìn)一步的處理。分別在溝道113和第三柵極123的側(cè)壁上形成介質(zhì)層135和139。相似地，分別在溝道111和第一柵極125的側(cè)壁上形成介質(zhì)層137和介質(zhì)層141。使用傳統(tǒng)的CVD方法，在全部的暴露表面上形成納米團(tuán)簇層143。如上文所提及的，納米團(tuán)簇143可以是多種不同電荷存儲(chǔ)材料中的任何材料。在納米團(tuán)簇143上面是介質(zhì)層145。該介質(zhì)層145可以是淀積或生長(zhǎng)的，并且在一個(gè)形式中，其是氮化物層、氧化物層或氧氮化物層中的一個(gè)。
圖9中說(shuō)明的是圖7的場(chǎng)效應(yīng)晶體管的進(jìn)一步的處理。使用任選的各向異性刻蝕，從該結(jié)構(gòu)的暴露的水平表面上，并且部分地在同晶體管疊層的邊緣相鄰的垂直方向中，刻蝕掉納米團(tuán)簇143的區(qū)域。盡管圖9說(shuō)明了，沿晶體管疊層的側(cè)壁，直到低于第三柵極123和125的點(diǎn)，刻蝕納米團(tuán)簇143，但是自側(cè)壁刻蝕的納米團(tuán)簇量可以從沿氮化物層131的任何點(diǎn)變化到沿溝道113的側(cè)壁的任何點(diǎn)。該刻蝕分別為晶體管105和103產(chǎn)生了分離的介質(zhì)層145和介質(zhì)層146。相似地，分別為晶體管105和103產(chǎn)生了分離的納米團(tuán)簇143和144。此外，未發(fā)生納米團(tuán)簇143的刻蝕，并且未實(shí)現(xiàn)圖9的處理。
圖10中說(shuō)明的是圖7的晶體管的進(jìn)一步的處理。在晶體管105和103上進(jìn)行柵極層147的共形淀積。柵極層147可以是多晶硅、鍺硅、金屬或其組合。在柵極層147上面是氮化物層149?？墒褂闷渌慕橘|(zhì)替換氮化物。該氮化物層149用作ARC層。此時(shí)，可以使用光刻方法在晶片101上定義柵極材料的預(yù)定區(qū)域，隨后將在其中安置第一柵極、第二柵極和第三柵極。此時(shí)，在不存在保護(hù)氮化物層149的柵極構(gòu)圖的區(qū)域中，可以執(zhí)行氮化物層149、柵極層147、氮化物層131、氧化物層127、第三柵極123和電荷存儲(chǔ)結(jié)構(gòu)(控制柵介質(zhì)119、電荷存儲(chǔ)層118和介質(zhì)層115)的移除。將旋涂光刻膠層151淀積到場(chǎng)效應(yīng)晶體管105和103上，其高度為，初始大于氮化物層149的上表面的高度，隨后被回刻蝕以暴露一部分氮化物層149。該刻蝕可以是各向同性或各向異性刻蝕。旋涂光刻膠層151使FinFET的鰭式區(qū)域上面的氮化物層149暴露，同時(shí)覆蓋氮化物層149的其它部分。其它的旋涂材料，諸如旋涂玻璃，可用于旋涂光刻膠層151。
在圖11中，場(chǎng)效應(yīng)晶體管105和103被刻蝕，以移除氮化物層149的暴露部分和一部分柵極層147。該刻蝕導(dǎo)致了晶體管105的第一柵極153和第二柵極155的形成，并且導(dǎo)致了晶體管103的第一柵極157和第二柵極159的形成。再次地，該刻蝕可以停止于除了圖11中說(shuō)明的特定的點(diǎn)以外的不同的點(diǎn)。以傳統(tǒng)的方式移除剩余的旋涂光刻膠層151和氮化物層149。然而，應(yīng)當(dāng)注意，如果適當(dāng)?shù)牟牧希T如旋涂玻璃，用于旋涂光刻膠層151，則可以將旋涂光刻膠層151、氮化物層149和氮化物層131保留在適當(dāng)?shù)奈恢谩Ｔ诹硪恍问街?，可以通過(guò)與移除氮化物層149的步驟相同的步驟，移除氮化物層131。由于非易失區(qū)域104的晶體管105具有與易失區(qū)域106的晶體管103相同的垂直尺寸，因此除了前面提及的柵極寬度的差異以外，晶體管105和晶體管103的外形是相同的。
圖12中說(shuō)明了圖11表示的目前狀態(tài)下的每個(gè)晶體管103和晶體管105的頂部平面圖。柵極接觸區(qū)域173位于晶體管105的氮化物層131上。柵極接觸區(qū)域175和柵極接觸區(qū)域177分別位于晶體管103的第一柵極157和第二柵極159上面。源極接觸區(qū)域179位于晶體管105的源極擴(kuò)散區(qū)域上面，并且漏極接觸區(qū)域181位于晶體管105的漏極擴(kuò)散區(qū)域上面。相似地，源極接觸區(qū)域185位于晶體管103的源極擴(kuò)散區(qū)域上面，并且漏極接觸區(qū)域183位于晶體管103的漏極擴(kuò)散區(qū)域上面。如由頂部示圖所看到的，易失區(qū)域106的晶體管103的溝道寬度典型地小于非易失區(qū)域104的晶體管105的溝道寬度，但是沒(méi)有必要必須比其小。形成非易失存儲(chǔ)晶體管的晶體管105的寬度主要由所需用于實(shí)現(xiàn)同第三柵極123的電接觸的面積量定義。晶體管105的寬度還依賴(lài)于用于使晶體管105是非易失的電荷存儲(chǔ)層118中所需的電荷存儲(chǔ)面積量。換言之，晶體管105的寬度需要是足夠大的，用于在從第三柵極123移除偏置電壓時(shí)，使電荷存儲(chǔ)層118保留其電荷。相反地，由于存儲(chǔ)特性由溝道111的側(cè)壁中的電荷存儲(chǔ)元144定義，而非由電荷存儲(chǔ)層120的寬度定義，因此晶體管103可以具有較窄的寬度。此外，不必在頂部的第三柵極125處實(shí)現(xiàn)針對(duì)晶體管103的電接觸。因此，晶體管103的高度以及介質(zhì)層137和介質(zhì)層146的電學(xué)特性，控制晶體管103的存儲(chǔ)保持特性，而晶體管105的寬度以及控制柵介質(zhì)119和介質(zhì)層115的電學(xué)特性控制晶體管105的存儲(chǔ)保持特性。任選地，可以存在額外的針對(duì)每個(gè)第一柵極153、第二柵極155和第三柵極123的接觸(未示出)。該接觸可用于實(shí)現(xiàn)溝道113和114、電荷存儲(chǔ)層的納米團(tuán)簇層143和電荷存儲(chǔ)元件的納米團(tuán)簇層144、或者電荷存儲(chǔ)層118和電荷存儲(chǔ)層120的額外的偏置。
圖13中說(shuō)明的是晶體管105和103的截面圖，其中形成了針對(duì)預(yù)定的晶體管柵極的硅化接觸過(guò)孔。針對(duì)非易失區(qū)域104中的每個(gè)晶體管，實(shí)現(xiàn)了單一的柵極接觸。所接觸的用于非易失區(qū)域104中的每個(gè)晶體管的柵極，是上面的柵極或者頂部柵極，其位于溝道上面。針對(duì)易失區(qū)域106中的每個(gè)晶體管，實(shí)現(xiàn)了兩個(gè)柵極接觸。所接觸的用于易失區(qū)域106中的每個(gè)晶體管的柵極，同晶體管的側(cè)壁相鄰。在通過(guò)接觸173、175和177實(shí)現(xiàn)接觸的情況中，分別形成了下面的硅化物區(qū)域165、167和171。通過(guò)編程(即，寫(xiě))，即利用針對(duì)溝道上面的柵極的單一的電壓，使非易失區(qū)域104中的每個(gè)晶體管偏置，并且使溝道是足夠?qū)挼?，以使電荷保持在納米團(tuán)簇層143中，晶體管105用作非易失存儲(chǔ)器存儲(chǔ)元件。相似地，在同溝道111的側(cè)壁相鄰的兩個(gè)柵極處使晶體管103偏置時(shí)，晶體管103的納米團(tuán)簇層144被充電，并且在第一柵極157或第二柵極159處刷新功率或維持功率時(shí)保持電荷。
圖14中說(shuō)明的是集成電路180，其具有兩個(gè)不同類(lèi)型的存儲(chǔ)器，其是使用同用于實(shí)現(xiàn)如非易失區(qū)域104中的晶體管105的晶體管、區(qū)域105中的如圖1～6中體現(xiàn)的晶體管10的晶體管(其具有含有三柵晶體管的電路)、和如易失區(qū)域106中的晶體管103的晶體管的處理相同的處理實(shí)現(xiàn)的。盡管動(dòng)態(tài)存儲(chǔ)器，諸如DRAM被認(rèn)為是關(guān)于易失區(qū)域106的存儲(chǔ)器件的類(lèi)型，但是還可以實(shí)現(xiàn)其它類(lèi)型的易失存儲(chǔ)器陣列，諸如FLASH存儲(chǔ)器陣列。使用三柵晶體管，可以在區(qū)域105中實(shí)現(xiàn)任何類(lèi)型的電路，包括邏輯電路、模擬電路和數(shù)字電路。在集成電路180中可以包括任何其它的多種電路模塊(未示出)，其使用此處描述的一個(gè)或全部三個(gè)類(lèi)型的晶體管功能(NVM三柵晶體管、易失存儲(chǔ)器三柵晶體管和非存儲(chǔ)三柵晶體管結(jié)構(gòu))。應(yīng)當(dāng)認(rèn)識(shí)到，可以實(shí)現(xiàn)僅使用圖14中說(shuō)明的三個(gè)電路類(lèi)別中的一個(gè)或兩個(gè)的集成電路。
到目前為止，應(yīng)當(dāng)認(rèn)識(shí)到，提供了一種晶體管結(jié)構(gòu)，其具有三個(gè)獨(dú)立的柵極。在一個(gè)形式中，該晶體管可被設(shè)置為提供通用存儲(chǔ)器架構(gòu)，其中可以使用相同的半導(dǎo)體工藝，在相同的集成電路上實(shí)現(xiàn)非易失和易失存儲(chǔ)單元。此處描述的晶體管結(jié)構(gòu)的多樣性顯著地減少了同在相同芯片上制造諸如Flash或具有ROM的DRAM或RAM的存儲(chǔ)器相關(guān)聯(lián)的成本。傳統(tǒng)地，需要在集成電路上實(shí)現(xiàn)使用不同的處理步驟制造的不同的存儲(chǔ)器模塊。通過(guò)具有三個(gè)獨(dú)立的柵極，該晶體管用于提供三個(gè)不同的溝道電氣調(diào)制的源。通過(guò)增加的溝道電流控制，可以更加準(zhǔn)確地控制晶體管的閾值電壓(即，通過(guò)改變柵極的偏置組合，可以動(dòng)態(tài)地提高或降低閾值電壓)。依賴(lài)于用于使溝道同三個(gè)柵極接合的柵介質(zhì)的尺寸和類(lèi)型，并且依賴(lài)于柵極的尺寸和摻雜以及柵極的材料構(gòu)成，還可以設(shè)置晶體管閾值電壓?？梢酝ㄟ^(guò)傳統(tǒng)的注入或現(xiàn)場(chǎng)摻雜，對(duì)第三柵極進(jìn)行摻雜?？梢酝ㄟ^(guò)有角度注入向第一和第二柵極注入相同或不同的物質(zhì)。第一和第二柵極還可以進(jìn)行原位摻雜，以獲得相同的傳導(dǎo)率。
通過(guò)使用一種類(lèi)型的存儲(chǔ)器存儲(chǔ)物質(zhì)用于電荷存儲(chǔ)層118和不同類(lèi)型的存儲(chǔ)器存儲(chǔ)物質(zhì)用于電荷存儲(chǔ)層143，可以產(chǎn)生不同的讀和寫(xiě)存儲(chǔ)器機(jī)制。特別地，通過(guò)使用上面的第三柵極，使用熱載流子注入(HCI)，可以對(duì)晶體管105編程(即，寫(xiě))，并且通過(guò)源極和漏極之間的載流子傳導(dǎo)，通過(guò)隧穿或熱空穴載流子，可以擦除晶體管105。通過(guò)使用第一柵極157和第二柵極159，使用隧穿或熱溝道編程，可以對(duì)晶體管103編程。通過(guò)使用源自三個(gè)柵極的任何柵極的隧穿或者通過(guò)適當(dāng)?shù)钠迷绰?，可以擦除晶體管103。
在前面的說(shuō)明書(shū)中，通過(guò)參考具體的實(shí)施例描述了本發(fā)明。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)認(rèn)識(shí)到，在不偏離如附屬權(quán)利要求所闡述的本發(fā)明的范圍的前提下，可以進(jìn)行多種修改和變化。例如，在上文所述的刻蝕和清洗步驟之后，可以使氮化物層22下面的溝道14和第三柵極18在側(cè)壁邊緣處凹陷。在形成圖8中的電荷存儲(chǔ)層143之后，可以遮蓋一部分晶片101，并且可以從那些未被遮蓋的晶片101的區(qū)域中，移除電荷存儲(chǔ)層143和介質(zhì)層145。這些區(qū)域可以用作不具有周界(側(cè)面和頂面)上的存儲(chǔ)位置的晶體管。此外，可以實(shí)現(xiàn)晶體管103的第三柵極疊層結(jié)構(gòu)的刻蝕，以移除電荷存儲(chǔ)層143、介質(zhì)層145、介質(zhì)層133、氧化物層129、第三柵極125、介質(zhì)層141、控制柵介質(zhì)121和電荷存儲(chǔ)層120。得到的結(jié)構(gòu)是具有多面溝道的晶體管。而且，三個(gè)柵極區(qū)域可以具有不同的材料屬性，其中某些柵極區(qū)域是多晶硅，而其它的柵極區(qū)域是金屬。
在一個(gè)形式中，此處提供了一種制造半導(dǎo)體器件的方法。形成了半導(dǎo)體結(jié)構(gòu)，其中該半導(dǎo)體結(jié)構(gòu)包括頂表面、第一側(cè)壁和同第一側(cè)壁相對(duì)的第二側(cè)壁。形成了第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，其中第一柵極結(jié)構(gòu)被安置為同第一側(cè)壁相鄰，并且第二柵極結(jié)構(gòu)被安置為同第二側(cè)壁相鄰。在頂表面上安置第三柵極結(jié)構(gòu)，其中第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)在物理上相互分離。通過(guò)在第三柵極結(jié)構(gòu)和基板上淀積柵極材料層，并且移除第三柵極結(jié)構(gòu)上面的柵極材料層部分以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，形成了第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。在另一形式中，通過(guò)非研磨刻蝕半導(dǎo)體結(jié)構(gòu)的頂表面上的柵極材料層，形成了第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。在基板上面形成了基本上平坦的層，其低于柵極材料層的頂表面的高度。該基本上平坦的層用作掩膜層，用于形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。在另一形式中，通過(guò)單一的構(gòu)圖步驟形成了第三柵極結(jié)構(gòu)和半導(dǎo)體結(jié)構(gòu)。通過(guò)單一的構(gòu)圖步驟，連同第三柵極結(jié)構(gòu)上面的至少兩個(gè)另外的層，對(duì)使半導(dǎo)體結(jié)構(gòu)和第三柵極結(jié)構(gòu)分離的第一介質(zhì)材料構(gòu)圖。形成了第一源極/漏極區(qū)域和第二源極/漏極區(qū)域，其自半導(dǎo)體結(jié)構(gòu)開(kāi)始在垂直于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的側(cè)面的半導(dǎo)體結(jié)構(gòu)的相反側(cè)面上延伸，其中形成第一源極/漏極區(qū)域和第二源極/漏極區(qū)域進(jìn)一步包括，在對(duì)應(yīng)于第一源極/漏極區(qū)域和第二源極/漏極區(qū)域的位置對(duì)集成電路進(jìn)行摻雜。通過(guò)對(duì)第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)構(gòu)圖，以暴露第一源極/漏極區(qū)域和第二源極/漏極區(qū)域，形成了第一源極/漏極區(qū)域和第二源極/漏極區(qū)域。在形成第一源極/漏極區(qū)域和第二源極/漏極區(qū)域之后，通過(guò)形成基板上面的基本上平坦的層，其低于柵極材料層的頂表面的高度，并且使用該基本上平坦的層作為掩膜層以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，形成了第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。在一個(gè)形式中，第一介質(zhì)層被形成為圍繞半導(dǎo)體結(jié)構(gòu)的第一側(cè)壁和第二側(cè)壁，并且使半導(dǎo)體結(jié)構(gòu)同第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)電氣絕緣。在半導(dǎo)體結(jié)構(gòu)的頂表面上，通過(guò)與用于形成第一介質(zhì)層的處理步驟不同的處理步驟，形成了第二介質(zhì)層。在一個(gè)形式中，第一介質(zhì)層通過(guò)第一介質(zhì)材料形成，并且第二介質(zhì)層通過(guò)第二介質(zhì)材料形成，第二介質(zhì)材料具有至少一個(gè)不同于第一介質(zhì)材料的物理屬性。在另一形式中，該至少一個(gè)物理屬性選自下列屬性中的一個(gè)介質(zhì)層厚度、介質(zhì)電導(dǎo)率、或介電常數(shù)。在另一實(shí)施例中，形成了電荷存儲(chǔ)結(jié)構(gòu)，該電荷存儲(chǔ)結(jié)構(gòu)位于頂表面和第三柵極結(jié)構(gòu)之間，其中該電荷存儲(chǔ)結(jié)構(gòu)包括納米團(tuán)簇。在一個(gè)形式中，納米團(tuán)簇包括硅納米團(tuán)簇、鍺納米團(tuán)簇、鍺硅合金納米團(tuán)簇、金納米團(tuán)簇、銀納米團(tuán)簇和鉑納米團(tuán)簇中的至少一個(gè)。在一個(gè)實(shí)施例中，電荷存儲(chǔ)結(jié)構(gòu)包括電荷俘獲介質(zhì)，并且該電荷俘獲介質(zhì)包括氮化硅、氧化鉿、氧化鋅、富氧化硅、和氧化鋁中的至少一個(gè)。在一個(gè)形式中，形成了第一電荷存儲(chǔ)結(jié)構(gòu)，其被安置為同第一側(cè)壁相鄰，第一柵極結(jié)構(gòu)在第一電荷存儲(chǔ)結(jié)構(gòu)的與第一側(cè)壁相反的側(cè)面上，被安置為同第一電荷存儲(chǔ)結(jié)構(gòu)相鄰。形成了第二電荷存儲(chǔ)結(jié)構(gòu)，其被安置為同第二側(cè)壁相鄰，第二柵極結(jié)構(gòu)在第二電荷存儲(chǔ)結(jié)構(gòu)的與第二側(cè)壁相反的側(cè)面上，被安置為同第二電荷存儲(chǔ)結(jié)構(gòu)相鄰。在另一實(shí)施例中，形成了第三電荷存儲(chǔ)結(jié)構(gòu)，該第三電荷存儲(chǔ)結(jié)構(gòu)位于頂表面和第三柵極結(jié)構(gòu)之間。在可替換的形式中，僅形成了針對(duì)第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)中的兩個(gè)的電接觸。在另一形式中，僅實(shí)現(xiàn)了針對(duì)第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)中的一個(gè)的電接觸。在一個(gè)形式中，第三柵極結(jié)構(gòu)具有形成的第一傳導(dǎo)類(lèi)型。在另一形式中，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)被摻雜，以具有形成的第二傳導(dǎo)類(lèi)型，第一傳導(dǎo)類(lèi)型同第二傳導(dǎo)類(lèi)型相反。在另一形式中，每個(gè)第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)被摻雜為具有不同的傳導(dǎo)率。在另一實(shí)施例中，通過(guò)有角度摻雜對(duì)第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)進(jìn)行摻雜，其具有不同的摻雜條件。在另一形式中，半導(dǎo)體器件包括半導(dǎo)體結(jié)構(gòu)，其具有頂表面、第一側(cè)壁和同第一側(cè)壁相對(duì)的第二側(cè)壁。第一柵極結(jié)構(gòu)被安置為同第一側(cè)壁相鄰。第二柵極結(jié)構(gòu)被安置為同第二側(cè)壁相鄰。第三柵極結(jié)構(gòu)被安置在頂表面上。在一個(gè)形式中，第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)在物理上相互分離。源極區(qū)域和漏極區(qū)域自半導(dǎo)體結(jié)構(gòu)開(kāi)始在垂直于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的側(cè)面的半導(dǎo)體結(jié)構(gòu)的相反側(cè)面上延伸。在一個(gè)形式中，第一柵極結(jié)構(gòu)被安置為，在源極和漏極之間的半導(dǎo)體結(jié)構(gòu)的位置處，同第一側(cè)壁相鄰。第二柵極結(jié)構(gòu)被安置為，在源極和漏極之間的半導(dǎo)體結(jié)構(gòu)的位置處，同第二側(cè)壁相鄰，并且第三柵極結(jié)構(gòu)被安置在源極和漏極之間的頂表面上。在另一實(shí)施例中，第一介質(zhì)層圍繞半導(dǎo)體結(jié)構(gòu)的第一側(cè)壁和第二側(cè)壁，并且使半導(dǎo)體結(jié)構(gòu)同第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)電氣絕緣。第二介質(zhì)層位于半導(dǎo)體結(jié)構(gòu)的頂表面上。在一個(gè)形式中，第一介質(zhì)層和第二介質(zhì)層具有至少一個(gè)不同的物理屬性，并且該至少一個(gè)不同的物理屬性包括介質(zhì)層厚度、介質(zhì)電導(dǎo)率、或介電常數(shù)中的一個(gè)。電荷存儲(chǔ)結(jié)構(gòu)位于頂表面和第三柵極結(jié)構(gòu)之間。在一個(gè)形式中，電荷存儲(chǔ)結(jié)構(gòu)包括納米團(tuán)簇，其中該納米團(tuán)簇包括硅納米團(tuán)簇、鍺納米團(tuán)簇、鍺硅合金納米團(tuán)簇、金納米團(tuán)簇、銀納米團(tuán)簇和鉑納米團(tuán)簇中的至少一個(gè)。在另一形式中，電荷存儲(chǔ)結(jié)構(gòu)是電荷俘獲介質(zhì)，并且該電荷俘獲介質(zhì)包括氮化硅、氧化鉿、氧化鋅、富氧化硅、和氧化鋁中的一個(gè)。在另一形式中，第一電荷存儲(chǔ)結(jié)構(gòu)被安置為同第一側(cè)壁相鄰，并且第一柵極結(jié)構(gòu)在第一電荷存儲(chǔ)結(jié)構(gòu)的與第一側(cè)壁相反的側(cè)面上，被安置為同第一電荷存儲(chǔ)結(jié)構(gòu)相鄰。第二電荷存儲(chǔ)結(jié)構(gòu)被安置為同第二側(cè)壁相鄰，并且第二柵極結(jié)構(gòu)在第二電荷存儲(chǔ)結(jié)構(gòu)的與第二側(cè)壁相反的側(cè)面上，被安置為同第二電荷存儲(chǔ)結(jié)構(gòu)相鄰。在一個(gè)實(shí)施例中，第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)包括納米團(tuán)簇，其中該納米團(tuán)簇包括硅納米團(tuán)簇、鍺納米團(tuán)簇、鍺硅合金納米團(tuán)簇、金納米團(tuán)簇、銀納米團(tuán)簇和鉑納米團(tuán)簇中的至少一個(gè)。第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)包括電荷俘獲介質(zhì)，其中該電荷俘獲介質(zhì)包括氮化硅、氧化鉿、氧化鋅、富氧化硅、和氧化鋁中的至少一個(gè)。第三電荷存儲(chǔ)結(jié)構(gòu)位于頂表面和第三柵極結(jié)構(gòu)之間，該第三電荷存儲(chǔ)結(jié)構(gòu)具有至少一個(gè)不同于第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)的屬性。在一個(gè)形式中，第三柵極結(jié)構(gòu)被摻雜為具有第一傳導(dǎo)類(lèi)型，并且第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)被摻雜為具有第二傳導(dǎo)類(lèi)型。在另一形式中，第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)具有不同的傳導(dǎo)率。
因此，本說(shuō)明書(shū)和附圖應(yīng)被視為說(shuō)明性的而非限制性的，并且所有該修改方案的目的在于涵蓋在本發(fā)明的范圍內(nèi)。上文針對(duì)具體的實(shí)施例描述了好處、其它優(yōu)點(diǎn)和對(duì)問(wèn)題的解決方案。然而，該好處、點(diǎn)、對(duì)問(wèn)題的解決方案，以及可以引出任何好處、優(yōu)點(diǎn)或解決方案或使其變得更加顯著的任何元素，不應(yīng)被解釋為任何或全部權(quán)利要求的關(guān)鍵的、需要的或基本的特征。如此處所使用的，術(shù)語(yǔ)“包括”或其任何變化形式，目的在于涵蓋非排它性的內(nèi)含物，因此包括一系列元素的工藝、方法、物體或裝置不僅包括這些列出的元素，而且可以包括未明確列出或者對(duì)于該工藝、方法、物體或裝置是固有的元素。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括形成半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括頂表面、第一側(cè)壁和同第一側(cè)壁相對(duì)的第二側(cè)壁；形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，其中第一柵極結(jié)構(gòu)被安置為同第一側(cè)壁相鄰，并且第二柵極結(jié)構(gòu)被安置為同第二側(cè)壁相鄰；形成第三柵極結(jié)構(gòu)，其安置在頂表面上，其中第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)在物理上相互分離。
2.權(quán)利要求1的方法，其中形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)進(jìn)一步包括，在第三柵極結(jié)構(gòu)和基板上淀積柵極材料層，并且移除第三柵極結(jié)構(gòu)上面的一部分柵極材料層以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。
3.權(quán)利要求2的方法，其中形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)進(jìn)一步包括，非研磨刻蝕半導(dǎo)體結(jié)構(gòu)的頂表面上的柵極材料層。
4.權(quán)利要求3的方法，進(jìn)一步包括，在基板上面形成基本上平坦的層，其低于柵極材料層的頂表面的高度，將該基本上平坦的層用作掩膜層，以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。
5.權(quán)利要求1的方法，進(jìn)一步包括形成第一電荷存儲(chǔ)結(jié)構(gòu)，其被安置為同第一側(cè)壁相鄰，第一柵極結(jié)構(gòu)在第一電荷存儲(chǔ)結(jié)構(gòu)的與第一側(cè)壁相反的側(cè)面上，被安置為同第一電荷存儲(chǔ)結(jié)構(gòu)相鄰；形成第二電荷存儲(chǔ)結(jié)構(gòu)，其被安置為同第二側(cè)壁相鄰，第二柵極結(jié)構(gòu)在第二電荷存儲(chǔ)結(jié)構(gòu)的與第二側(cè)壁相反的側(cè)面上，被安置為同第二電荷存儲(chǔ)結(jié)構(gòu)相鄰。
6.權(quán)利要求5的方法，進(jìn)一步包括形成第三電荷存儲(chǔ)結(jié)構(gòu)，該第三電荷存儲(chǔ)結(jié)構(gòu)位于頂表面和第三柵極結(jié)構(gòu)之間。
7.一種半導(dǎo)體器件，包括半導(dǎo)體結(jié)構(gòu)，其包括頂表面、第一側(cè)壁和同第一側(cè)壁相對(duì)的第二側(cè)壁；第一柵極結(jié)構(gòu)，其被安置為同第一側(cè)壁相鄰；第二柵極結(jié)構(gòu)，其被安置為同第二側(cè)壁相鄰；第三柵極結(jié)構(gòu)，其被安置在頂表面上；其中，第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第三柵極結(jié)構(gòu)在物理上相互分離。
8.權(quán)利要求7的半導(dǎo)體器件，進(jìn)一步包括源極區(qū)域和漏極區(qū)域，其自半導(dǎo)體結(jié)構(gòu)開(kāi)始在垂直于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的側(cè)面的半導(dǎo)體結(jié)構(gòu)的相反側(cè)面上延伸；其中，第一柵極結(jié)構(gòu)被安置為，在源極和漏極之間的半導(dǎo)體結(jié)構(gòu)的位置處，同第一側(cè)壁相鄰；其中，第二柵極結(jié)構(gòu)被安置為，在源極和漏極之間的半導(dǎo)體結(jié)構(gòu)的位置處，同第二側(cè)壁相鄰；并且其中，第三柵極結(jié)構(gòu)被安置在源極和漏極之間的頂表面上。
9.權(quán)利要求7的半導(dǎo)體器件，進(jìn)一步包括第一介質(zhì)層，其圍繞半導(dǎo)體結(jié)構(gòu)的第一側(cè)壁和第二側(cè)壁，并且使半導(dǎo)體結(jié)構(gòu)同第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)電氣絕緣；和第二介質(zhì)層，其位于半導(dǎo)體結(jié)構(gòu)的頂表面上，第一介質(zhì)層和第二介質(zhì)層包括至少一個(gè)不同的物理屬性。
10.權(quán)利要求7的半導(dǎo)體器件，進(jìn)一步包括第一電荷存儲(chǔ)結(jié)構(gòu)，其被安置為同第一側(cè)壁相鄰，第一柵極結(jié)構(gòu)在第一電荷存儲(chǔ)結(jié)構(gòu)的與第一側(cè)壁相反的側(cè)面上，被安置為同第一電荷存儲(chǔ)結(jié)構(gòu)相鄰；和第二電荷存儲(chǔ)結(jié)構(gòu)，其被安置為同第二側(cè)壁相鄰，第二柵極結(jié)構(gòu)在第二電荷存儲(chǔ)結(jié)構(gòu)的與第二側(cè)壁相反的側(cè)面上，被安置為同第二電荷存儲(chǔ)結(jié)構(gòu)相鄰。
全文摘要
形成了一種晶體管(10)，其具有三個(gè)分離可控的柵極(44、42、18)。這三個(gè)柵極區(qū)域可進(jìn)行不同的電氣偏置，并且該柵極區(qū)域可以具有不同的傳導(dǎo)屬性。溝道側(cè)壁上的介質(zhì)可以不同于溝道上面的介質(zhì)。選擇性地實(shí)現(xiàn)針對(duì)源極、漏極和三個(gè)柵極的電接觸。通過(guò)包括與晶體管溝道相鄰的電荷存儲(chǔ)層，諸如納米團(tuán)簇(143、144)，并且經(jīng)由三個(gè)柵極區(qū)域控制該電荷存儲(chǔ)層，使用相同的工藝實(shí)現(xiàn)了易失和非易失存儲(chǔ)器單元，產(chǎn)生了通用的存儲(chǔ)器工藝。在被實(shí)現(xiàn)作為易失單元時(shí)，晶體管的高度和溝道側(cè)壁的介質(zhì)的屬性控制存儲(chǔ)保持特性。在被實(shí)現(xiàn)作為非易失單元時(shí)，晶體管的寬度和上面的溝道介質(zhì)的特性控制存儲(chǔ)保持特性。
文檔編號(hào)H01L29/788GK1868067SQ200480029738
公開(kāi)日2006年11月22日 申請(qǐng)日期2004年10月20日 優(yōu)先權(quán)日2003年11月10日
發(fā)明者萊奧·馬修, 拉馬錢(qián)德蘭·穆拉利德哈 申請(qǐng)人:飛思卡爾半導(dǎo)體公司