專利名稱：位線結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種位線結(jié)構(gòu)及其制造方法，以及更具體的涉及一種亞100nm位線結(jié)構(gòu)及相關(guān)的制造方法，其可用于源極線和漏極線的相應(yīng)選擇驅(qū)動的非易失性SNOR存儲電路中。
在獲得存儲電路的過程中，基本上是在存儲器結(jié)構(gòu)方面產(chǎn)生差別，所謂的NAND和NOR結(jié)構(gòu)是最普遍的代表。在兩種結(jié)構(gòu)中，例如所謂的單晶體管存儲單元以矩陣型方式排列并通過所謂的字線和位線被驅(qū)動。
雖然在NAND結(jié)構(gòu)中多個開關(guān)元件或存儲元件互相串聯(lián)并通過共用選擇柵或選擇晶體管被驅(qū)動，但是NOR結(jié)構(gòu)中的各個開關(guān)元件是以平行或矩陣型方式被組織的，其結(jié)果是每個開關(guān)元件可被單獨選擇。


圖1A示出了所謂的SNOR結(jié)構(gòu)(選擇NOR)的簡化說明，其中與具有“共源極”結(jié)構(gòu)的NOR結(jié)構(gòu)相比，各個開關(guān)元件SE1、SE2...通過相應(yīng)的源極線SL1、SL2...并通過相應(yīng)的漏極線DL1、DL2...被選擇驅(qū)動。這種選擇驅(qū)動例如借助相應(yīng)的位線控制器BLC來執(zhí)行，或者說其通過共用位線BL1、BL2...來實現(xiàn)。這樣，由于SNOR結(jié)構(gòu)不依賴于預(yù)定最小單元晶體管長度或溝道長度，因此有可能實現(xiàn)半導(dǎo)體電路布置的進一步收縮或更大范圍的集成。
圖1B示出了根據(jù)圖1A的SNOR結(jié)構(gòu)的普通布局的簡化說明。根據(jù)圖1B，在具有基本直條型結(jié)構(gòu)的半導(dǎo)體襯底的有源區(qū)AA內(nèi)形成開關(guān)元件或存儲元件SE1、SE2...。該多個排列成列的條型有源區(qū)AA用同樣以條型方式形成的成行層疊或字線疊層WL1、WL2...疊加在它們之上。這種條型有源區(qū)AA和以條型方式形成的字線疊層WL之間的每個交叉點或交疊區(qū)因此組成多個半導(dǎo)體部件或存儲元件SE。
接觸是為與各個漏區(qū)D和源區(qū)S形成接觸所必需的，所述接觸通常在有源區(qū)AA之上形成，但它們通常還可以進入毗鄰的隔離區(qū)STI(淺溝槽隔離)內(nèi)。在另外的優(yōu)選代表第一金屬化層的覆蓋層內(nèi)，接著為各個位線BL設(shè)置源極線SL1、SL2...以及漏極線DL1、DL2....在這種情況下，漏極線通過相應(yīng)的漏極接觸KD連接到有源區(qū)AA的相關(guān)的漏區(qū)D，源極線SL以相同的方式通過相應(yīng)的源極接觸連接到相關(guān)的源區(qū)S。
然而，這種普通位線結(jié)構(gòu)的不利之處在于，由于附加的源極線的原因，出現(xiàn)比“公共源極”結(jié)構(gòu)密兩倍以上的金屬化，該金屬化表示用于更大范圍的集成或進一步收縮的限制因子。
為改善集成密度，因此已經(jīng)根據(jù)文獻DE 100 62 245 A1提出在絕緣片(insulating fin)處形成作為隔離物的源極線和漏極線并借助附加的具有相應(yīng)開口的絕緣層使相關(guān)的源區(qū)和漏區(qū)能夠接觸。然而，由于在襯底表面形成并保持平行狀態(tài)的源極線和漏極線的原因，空間需求仍相對高并阻止了更大范圍的集成。
圖2A和2B示出了例如從文獻US 6,438,030，B1得知的另外的位線結(jié)構(gòu)的簡化等效電路圖以及簡化截面圖。
根據(jù)圖2A和2B，在這種情況下，漏極線DL1、DL2...再次在襯底100的表面處形成作為表面位線，在該襯底內(nèi)為在半導(dǎo)體襯底內(nèi)獲得掩埋源極線BSL1形成相互絕緣p-型阱101、102...。
為將各個源區(qū)S接觸-連接到掩埋源極線BSL或p-型阱101、102...，所謂的掩埋帶或掩埋連接層BS與源區(qū)S接觸形成，作為一直進入p-型阱101內(nèi)的p-型摻雜區(qū)。通過在表面處形成的硅化物層8，有可能在這種情況下源區(qū)S電連接到掩埋連接層BS并因此連接到掩埋源極線BSL。這樣，半導(dǎo)體部件SE的每個源區(qū)S電連接到p-型阱101或掩埋源極線BSL。
另一方面，根據(jù)圖2B，漏區(qū)D通過漏極接觸KD電連接到表面位線DL1。此外，每個p-型阱或掩埋源極線BSL通過阱連接摻雜區(qū)WA及相關(guān)的源極接觸KS電連接到在表面處確定路線的表面源極線SL1。為獲得充分低的接觸電阻，在半導(dǎo)體襯底內(nèi)通常每32～64個單元形成這種類型的源極接觸KS。
由于在半導(dǎo)體襯底內(nèi)源極線基本形成作為掩埋源極線BSL并相應(yīng)地減輕了在襯底表面處金屬化的需求，因此可大大改善集成密度。然而，不利之處在于由于表面漏極線DL1和表面源極線SL1之間的線交疊的原因，因此尤其在源極接觸KS的位置處仍出現(xiàn)面積損失。
因此，本發(fā)明是基于以下目的的，即提供一種能夠獲得進一步面積優(yōu)化的位線結(jié)構(gòu)及相關(guān)制造方法。
根據(jù)本發(fā)明，該目的借助關(guān)于上述位線結(jié)構(gòu)的專利權(quán)利要求1的特征并借助關(guān)于上述方法的專利權(quán)利要求9的措施來實現(xiàn)。
尤其通過使用至少在第二接觸和毗鄰后者的第一接觸區(qū)內(nèi)填充有導(dǎo)電溝槽填充層的隔離溝槽，為獲得掩埋接觸旁路線溝槽填充層與毗鄰第二接觸的第一摻雜區(qū)互相電連接，金屬化需求可被進一步減輕，其結(jié)果是可獲得面積優(yōu)化的位線結(jié)構(gòu)。
優(yōu)選地，隔離溝槽具有在其溝槽表面處形成的第一溝槽絕緣層、在第一溝槽絕緣層表面處形成的導(dǎo)電或不導(dǎo)電的屏蔽層以及在屏蔽層的表面上形成的第二溝槽絕緣層，溝槽填充層位于隔離溝槽的上面部分內(nèi)，其結(jié)果是可獲得尤其還用于亞100nm結(jié)構(gòu)的具有顯著的電特性和尤其是絕緣特性的半導(dǎo)體部件。
優(yōu)選地，第二接觸基本位于掩埋連接層之上，其結(jié)果是可省去另外的阱接觸-連接并得到進一步改善的面積優(yōu)化。
尤其通過使用自對準高導(dǎo)電性連接層，第一或第二接觸之間的電連接和相關(guān)摻雜區(qū)以及溝槽填充層可以特別簡單和有效的方式來實現(xiàn)。
優(yōu)選地，襯底此外具有阱摻雜區(qū)，其中設(shè)置位線摻雜區(qū)，隔離溝槽伸出阱摻雜區(qū)外。這樣可進一步顯著改善相鄰單元之間的絕緣特性。
本發(fā)明的更多有利的改進在進一步的權(quán)利要求中被表征。
以下參考附圖根據(jù)示例性實施例更詳細地描述本發(fā)明。
在圖中圖1A和1B示出了在SNOR存儲電路中普通位線結(jié)構(gòu)布局的簡化等效電路圖和簡化平面圖；圖2A和2B示出了另外的普通位線結(jié)構(gòu)的簡化等效電路圖及相關(guān)的截面圖；圖3A和3B示出了具有根據(jù)本發(fā)明的位線結(jié)構(gòu)的半導(dǎo)體電路的布局的簡化平面圖和沿截面I-I的相關(guān)截面圖；以及圖4A～9C示出了根據(jù)圖3A的半導(dǎo)體電路布置的簡化截面圖，用于說明制造根據(jù)本發(fā)明的位線結(jié)構(gòu)的過程中的基本方法步驟。
圖3A和3B示出了半導(dǎo)體電路的布局的簡化平面圖以及沿截面I-I的相關(guān)截面圖，用于說明根據(jù)本發(fā)明的位線結(jié)構(gòu)，相同的參考標記表示相同的或與圖1A～2B中的那些對應(yīng)的元件或?qū)?，為此在下面省去重?fù)描述。
在這種情況下，借助實例，圖3A示出了根據(jù)本發(fā)明的可用于SNOR半導(dǎo)體存儲電路內(nèi)的位線結(jié)構(gòu)的布局的簡化平面圖。
根據(jù)圖3A和3B，在具有例如半導(dǎo)體襯底并優(yōu)選結(jié)晶硅的襯底內(nèi)，借助多個條型隔離溝槽T，多個條型有源區(qū)AA以列型方式在襯底內(nèi)形成。如同在根據(jù)圖1B的現(xiàn)有技術(shù)中一樣，字線疊層WL垂直于所述條型有源區(qū)AA以行型方式在襯底的表面處形成，為獲得例如作為半導(dǎo)體部件的非易失性存儲元件SE，所述字線疊層具有例如柵氧化層或隧道層的第一絕緣層7A、例如浮置柵層的電荷存儲層7B、例如ONO層序列(氧化物/氮化物/氧化物)的第二絕緣層7C以及作為實際驅(qū)動字線的控制層7D。
為了絕緣在字線疊層WL的側(cè)壁處形成側(cè)壁絕緣層或隔離物SO，指向第二接觸或源極接觸KS的隔離物被處理或被修整并具有減小的厚度。這些隔離物SP或被修整的隔離物TSP通常包括多個隔離層，借此有可能獲得充分絕緣和相關(guān)的連接摻雜區(qū)或?qū)嶋H的第一和第二或漏極和源極摻雜區(qū)D和S。由于這些層及相關(guān)隔離物以及摻雜區(qū)被本領(lǐng)域的技術(shù)人員充分已知，因此這里省去其詳細描述。
因此，在有源區(qū)AA和字線疊層WL之間的每個交叉點或交疊點處形成半導(dǎo)體部件或非易失性存儲元件SE，為獲得場效應(yīng)晶體管結(jié)構(gòu)，在字線疊層側(cè)處所述元件具有作為例如n+的第一導(dǎo)電類型的第一和第二摻雜區(qū)的漏區(qū)D和源區(qū)S。
為獲得根據(jù)本發(fā)明的面積優(yōu)化的位線結(jié)構(gòu)，現(xiàn)在至少在第二接觸或源極接觸KS和與后者毗鄰的第一接觸或漏極接觸KD區(qū)內(nèi)用導(dǎo)電溝槽填充層5填充隔離溝槽T，為獲得掩埋接觸旁路線，該溝槽填充層與毗鄰第二接觸KS或毗鄰第一接觸KD的第一摻雜區(qū)D互相電連接。
圖9A～9C示出了根據(jù)圖3A的半導(dǎo)體電路布置的另外的沿截面A-A、B-B和C-C的簡化截面圖，相同的參考標記再次表示相同的或與圖1～3B中的那些對應(yīng)的層或元件并在下面省去重復(fù)描述。
根據(jù)這些截面圖以及相關(guān)的平面圖，隔離溝槽T因此具有在其溝槽表面處形成的第一溝槽絕緣層2、在第一溝槽絕緣層2的表面處形成的屏蔽層3和在屏蔽層3的表面處形成的第二溝槽絕緣層4，獲得掩埋接觸旁路線的溝槽填充層5在隔離溝槽T的上面部分內(nèi)形成并覆蓋有與在第一接觸KD附近的未覆蓋連接區(qū)分開的第三溝槽絕緣層6。高摻雜多晶半導(dǎo)體材料優(yōu)選用于屏蔽層3，原則上也可能使用例如金屬的其它導(dǎo)電材料或例如未摻雜半導(dǎo)體材料或絕緣材料(SiO2)的不導(dǎo)電材料。在這種情況下半導(dǎo)體材料尤其可以特別簡單的方式被淀積并且不會在深溝槽內(nèi)形成不希望有的間隙或空隙。所述屏蔽層3因此基本上用于相鄰單元之間的改善的絕緣或屏蔽并尤其防止寄生晶體管沿著溝槽在襯底的方向產(chǎn)生或寄生晶體管沿著溝槽從一個單元陣列到相鄰的單元陣列產(chǎn)生。采用相同方法穿通或封閉(latch-up)效應(yīng)由此也被可靠地防止。
在半導(dǎo)體襯底內(nèi)，為獲得至少一個掩埋位線BSL，第二導(dǎo)電類型p的至少一個位線摻雜區(qū)101形成，如同在根據(jù)圖2B的現(xiàn)有技術(shù)的情況下一樣，并借助第二導(dǎo)電類型的掩埋連接層BS與第二摻雜區(qū)S電連接在一起。
更準確地說，如同在根據(jù)圖2B的現(xiàn)有技術(shù)的情況下一樣，優(yōu)選借助在第二摻雜區(qū)S的區(qū)域內(nèi)離子注入在位線摻雜區(qū)或p-型阱101內(nèi)形成這種掩埋連接層或掩埋帶BS，其結(jié)果是例如使用在掩埋連接層BS和第二摻雜區(qū)S的表面處以自對準方式形成的高導(dǎo)電性連接層8得到源區(qū)S和掩埋源極線BSL或p-型阱101之間的接觸。
然而，優(yōu)選地，與根據(jù)圖2B的現(xiàn)有技術(shù)相比，現(xiàn)在源極接觸或第二接觸KS直接形成在掩埋連接層BS之上并且在形成在表面處的第一和第二表面絕緣層I1和I2內(nèi)不使用另外的阱連接摻雜區(qū)WA，其結(jié)果是已經(jīng)得到面積優(yōu)化或面積增加。原則上，另外的阱連接摻雜區(qū)WA也可保持為用于位線摻雜區(qū)101的連接的位線連接摻雜區(qū)，如同在根據(jù)圖2B的現(xiàn)有技術(shù)的情況下一樣。
特別地，由于掩埋接觸旁路線的原因的實際面積增加是由以下事實引起的，即形成作為第二表面位線的源極線SL現(xiàn)在直接位于形成作為第一表面位線的漏極線DL之上，并因此有可能獲得最小位線結(jié)構(gòu)寬度和最小位線間距的最小尺寸BLP(位線間距)。
在這種情況下，在第二接觸KS區(qū)內(nèi)在每個情況下第一表面位線DL具有中斷，該中斷通過位于隔離溝槽T內(nèi)的掩埋接觸旁路線被結(jié)束而沒有另外的表面需求。
尤其是當(dāng)獲得亞100nm范圍的半導(dǎo)體電路時，為改善電特性，第三溝槽絕緣層6借助所謂的STI法(淺溝槽隔離)優(yōu)選形成作為淺溝槽絕緣層。這樣得到襯底的優(yōu)化的表面鈍化以及在半導(dǎo)體襯底內(nèi)形成的半導(dǎo)體部件的所得到的改善的電特性。
此外，襯底可具有第一導(dǎo)電類型n的阱摻雜區(qū)100，其中設(shè)置位線摻雜區(qū)101，隔離溝槽T伸出阱摻雜區(qū)100外進入半導(dǎo)體襯底1內(nèi)。這樣得到可靠地防止尤其是寄生晶體管結(jié)構(gòu)以及封閉和穿通效應(yīng)的尤其用于高壓電路的高效絕緣結(jié)構(gòu)。因此這種類型的位線結(jié)構(gòu)對于具有亞100nm范圍的結(jié)構(gòu)的半導(dǎo)體電路是尤其重要的。
雖然尤其借助上述優(yōu)選具有硅化物的自對準高導(dǎo)電性連接層8以特別簡單的方式可獲得相應(yīng)摻雜區(qū)之間的電連接和相關(guān)接觸以及溝槽填充層5，但根據(jù)未被說明的另外的示例性實施例，這種類型的連接層8也可借助相應(yīng)配置的接觸KS和KD而被直接獲得。
因此，為獲得第一摻雜區(qū)D和溝槽填充層5的未覆蓋連接區(qū)之間的電連接，根據(jù)上述連接層8的區(qū)域，第一接觸KD的底區(qū)可從第一摻雜區(qū)D延伸到溝槽填充層5的未覆蓋連接區(qū)。采用相同方式，第二接觸KS也可具有上述自對準連接層8的底區(qū)，并且因此把第二摻雜區(qū)S和掩埋連接層BS電連接在一起。這導(dǎo)致相應(yīng)的第一和第二表面位線DL和SL以依賴于在每種情況下可得到的標準方法的方式接觸-連接到相關(guān)的第一和第二摻雜區(qū)D和S以及掩埋連接層或掩埋接觸旁路線。
圖4A～9C示出了沿各個截面A-A、B-B和C-C的簡化截面圖，用于說明在制造根據(jù)本發(fā)明的位線結(jié)構(gòu)的過程中的基本方法步驟，相同的參考標記再次表示相同的或與圖1～3B中的那些對應(yīng)的元件或?qū)?，并且在下面省去重?fù)描述。
根據(jù)圖4A～4C，于是在半導(dǎo)體襯底1內(nèi)形成第一導(dǎo)電類型n的阱摻雜區(qū)100和第二導(dǎo)電類型p的位線摻雜區(qū)101之后，其優(yōu)選通過離子注入來實現(xiàn)，首先使用被構(gòu)圖的第一硬掩蔽層HM1和在下面的墊氧化物(pad oxide)PO形成深隔離溝槽T。在這種情況下，隔離溝槽T優(yōu)選伸出阱摻雜區(qū)100外進入半導(dǎo)體襯底1內(nèi)，其結(jié)果是得到可靠地防止尤其是寄生晶體管結(jié)構(gòu)以及封閉和穿通效應(yīng)的尤其用于高壓電路的高效絕緣結(jié)構(gòu)。
優(yōu)選執(zhí)行在DRAM制造中使用的用于形成深隔離溝槽的方法，但所涉及的溝槽不是局部分隔的溝槽，而是細長的隔離溝槽。
其后，優(yōu)選采用所謂的內(nèi)襯氧化物(liner oxide)形式的第一溝槽絕緣層2例如在隔離溝槽T的溝槽表面處用熱的方法形成。雖然第一硬掩蔽HM1具有Si3N4，但例如SiO2優(yōu)選用于第一溝槽絕緣層2和墊氧化物PO。
根據(jù)圖5A～5C，導(dǎo)電或不導(dǎo)電的屏蔽層3隨后在隔離溝槽T的下面部分內(nèi)在溝槽絕緣層2的表面處形成，優(yōu)選地，用例如高摻雜或未摻雜的半導(dǎo)體材料(例如多晶硅)或一些其它導(dǎo)電或不導(dǎo)電的材料完全填充溝槽并且其后執(zhí)行內(nèi)腐蝕(etching-back)步驟。
第二溝槽絕緣層4隨后在屏蔽層3的表面處形成，在這種情況下，由于對屏蔽層3使用半導(dǎo)體材料，因此氧化層優(yōu)選借助熱處理生長。為在第二溝槽絕緣層4的表面處形成作為掩埋接觸旁路線的導(dǎo)電溝槽填充層5，借助實例，執(zhí)行進一步的淀積工藝以優(yōu)選用高摻雜半導(dǎo)體材料(多晶硅)填充溝槽填充層5，其后內(nèi)腐蝕直到襯底表面，由Si3N4構(gòu)成的第一硬掩蔽層HM1最終被去除或剝離。再次還可能對溝槽填充層5使用替換的導(dǎo)電材料。
其后，根據(jù)圖6A～6C，使用第二硬掩蔽層HM2，例如借助標準STI方法，從上面溝槽部分去除溝槽填充層5的不需要的部分，第二硬掩蔽層也具有Si3N4，并且尤其至少部分地覆蓋提供用于掩埋接觸旁路線的溝槽填充層5的連接區(qū)。作為替換，恰好在這里有可能在未覆蓋區(qū)內(nèi)另外形成氧化層，因而結(jié)果在未覆蓋淺溝槽內(nèi)形成另外的內(nèi)襯氧化物。
根據(jù)圖7A～7C，第二硬掩蔽層HM2接著經(jīng)受所謂的“拉回式(pull-back)”刻蝕，其結(jié)果是該層被部分內(nèi)腐蝕并且邊緣被弄圓。其后例如借助HDP法(高密度等離子體)淀積優(yōu)選作為淺溝槽隔離(STI)的第三溝槽絕緣層6，其結(jié)果是溝槽T的未覆蓋的上面部分現(xiàn)在再次被填充，與溝槽填充層5的被剩余的第二硬掩蔽層HM2覆蓋的連接區(qū)分開。為去除剩余的墊氧化層PO以及剩余的第二硬掩蔽層HM2，借助實例有可能進行化學(xué)機械拋光(CMP)及其后的HF浸漬。
此外，恰好在這里，在半導(dǎo)體襯底的未被示出的表面部分內(nèi)，有可能例如獲得高壓電介質(zhì)并優(yōu)選去除圖中所示出的相關(guān)單元區(qū)上的該高壓電介質(zhì)的第一部分。
根據(jù)圖8A～8C，其后，再次借助普通方法，作為實例，半導(dǎo)體部件在襯底的表面處形成，在當(dāng)前情況下，非易失性半導(dǎo)體存儲元件SE例如通過形成和構(gòu)圖字線疊層WL而被獲得，該字線疊層具有第一絕緣層或隧道絕緣層7A、疊置電荷存儲層7B、疊置第二絕緣層或ONO層序列7C以及終止控制層7D。
此外，在這種情況下，隔離物SP以及被修整的隔離物TSP在以條型方式形成的字線疊層的側(cè)壁處形成，借此第一和第二摻雜區(qū)S和D以及掩埋連接層BS的形成通常優(yōu)選借助離子注入來實現(xiàn)。采用相同方法，在這種情況下也可能形成用于獲得所謂的連接摻雜區(qū)的隔離物結(jié)構(gòu)(未示出)。如果合適，為獲得用于連接位線摻雜區(qū)101的普通位線連接摻雜區(qū)，作為實例，此外也有可能形成普通阱連接摻雜區(qū)WA，如同在根據(jù)圖2B的現(xiàn)有技術(shù)的情況下一樣。
尤其對于形成掩埋連接層BS來說，因此指向第二接觸KS的隔離物被修整或被處理，其結(jié)果是得到具有減小的厚度的被修整的隔離物TSP。使用這些被修整的隔離物TSP，第二導(dǎo)電類型的掩埋連接層BS的形成可因此采用自對準方式優(yōu)選借助離子注入來實現(xiàn)。
根據(jù)圖9A～9C，用于將第一和第二摻雜區(qū)D和S電連接到溝槽填充層5或掩埋連接層BS的高導(dǎo)電性連接層8在尤其是去除在溝槽填充層5的連接區(qū)處的剩余的第二硬掩蔽層HM2后形成。
為采用自對準方式形成高導(dǎo)電性連接層8，作為實例，首先例如鈷、鎳或鉑的可硅化材料或可硅化金屬層被淀積在整個區(qū)域上方。其后使用用于形成高導(dǎo)電性連接區(qū)8以及字線疊層WL的任選的高導(dǎo)電性控制層7F的可硅化材料來轉(zhuǎn)變未覆蓋的半導(dǎo)體材料的表面層，在不與半導(dǎo)體材料(硅)接觸的表面處沒有硅化物形成，相反淀積材料(金屬)剩余，為此被淀積但沒有被硅化的金屬層可借助優(yōu)選濕化學(xué)腐蝕法被選擇性地內(nèi)腐蝕。這樣，可采用自對準方式形成高導(dǎo)電性連接層8以及高導(dǎo)電性控制層7F。
其后，第一表面絕緣層I1在襯底表面處形成作為中間電介質(zhì)并且其中在第一摻雜區(qū)D上面產(chǎn)生第一接觸或漏極接觸KD。第一接觸KD優(yōu)選包括通向第一摻雜區(qū)D上面的連接層8的接觸孔(通孔)，其中TiN層優(yōu)選形成作為阻擋層以及鎢層作為填充層。其后，在第一表面絕緣層I1的表面處或在第一金屬化平面內(nèi)形成第一表面位線BL，該表面位線通過第一接觸KD與第一摻雜區(qū)D相接觸。
其后，在第一表面絕緣層I1或第一表面位線BL的表面處形成第二表面絕緣層I2，并且第二接觸或源極接觸KS采用與第一接觸KD相似的方式再次形成在掩埋連接層BS之上直到在第二表面絕緣層I1、I2內(nèi)相關(guān)高導(dǎo)電性連接層8。最后，在第二表面絕緣層I2的表面處或在第二金屬化平面內(nèi)，導(dǎo)電層淀積在整個區(qū)域上方并以這種方式被構(gòu)圖以便產(chǎn)生第二表面位線SL，其通過第二接觸KS與第二摻雜區(qū)S形成接觸。
這樣得到具有最小位線間隔BLP(位線間距)的位線結(jié)構(gòu)，因而結(jié)果形成面積優(yōu)化和改善的集成密度。此外，由于特殊的絕緣結(jié)構(gòu)的原因，甚至在亞100nm范圍內(nèi)也可獲得具有顯著的電特性的半導(dǎo)體電路。
以上已經(jīng)根據(jù)非易失性SNOR半導(dǎo)體存儲電路描述了本發(fā)明。然而，本發(fā)明不限于此并且以相同的方式包括另外的具有相應(yīng)的位線結(jié)構(gòu)的半導(dǎo)體電路。此外，本發(fā)明并不局限于所描述的硅半導(dǎo)體襯底及相關(guān)材料，而是以相同的方式包括具有相應(yīng)的摻雜或絕緣可能性的替換半導(dǎo)體材料。采用相同方式，還有可能對源區(qū)和漏區(qū)以及相關(guān)的源極線和漏極線進行相應(yīng)的互換。
權(quán)利要求
1.一種位線結(jié)構(gòu)，包括半導(dǎo)體襯底(1，100，101)，其用于獲得多個半導(dǎo)體部件(SE)，每個半導(dǎo)體部件具有第一導(dǎo)電類型(n)的第一摻雜區(qū)(D)和與第一導(dǎo)電類型相反的第二導(dǎo)電類型(p)的第二摻雜區(qū)(S)；第二導(dǎo)電類型(p)的位線摻雜區(qū)(101)，其用于獲得至少一個掩埋位線(BSL)，該區(qū)在半導(dǎo)體襯底內(nèi)形成并電連接到第二摻雜區(qū)(S)；至少一個隔離溝槽(2)，其形成在半導(dǎo)體襯底內(nèi)基本平行于掩埋位線(BSL)用于其絕緣；第一表面絕緣層(I1)，其在半導(dǎo)體襯底的表面處形成；第一表面位線(DL)，其在第一表面絕緣層(I1)的表面處形成并且通過第一接觸(KD)電連接到第一摻雜區(qū)(D)；第二表面絕緣層(I2)，其在第一表面絕緣層(I1)和/或第一表面位線(DL)的表面處形成；以及第二表面位線(SL)，其在第二表面絕緣層(I2)的表面處形成并且通過至少一個第二接觸(KS)電連接到第二摻雜區(qū)(S)，其特征在于第一表面位線(DL)在第二接觸(KS)區(qū)內(nèi)具有中斷，以及隔離溝槽(T)至少在第二接觸(KS)和毗鄰后者的第一接觸(KD)區(qū)內(nèi)具有導(dǎo)電溝槽填充層(5)，為獲得掩埋接觸旁路線該導(dǎo)電溝槽填充層與毗鄰第二接觸(KS)的第一摻雜區(qū)(D)互相電連接。
2.如權(quán)利要求1所述的位線結(jié)構(gòu)，其特征在于隔離溝槽(T)具有在其溝槽表面處形成的第一溝槽絕緣層(2)、在第一溝槽絕緣層(2)的表面處形成的導(dǎo)電或不導(dǎo)電的屏蔽層(3)和在屏蔽層(3)的表面上形成的第二溝槽絕緣層(4)，并且在該第二溝槽絕緣層上溝槽填充層(5)形成在隔離溝槽(T)的上面部分內(nèi)。
3.如權(quán)利要求1或2所述的位線結(jié)構(gòu)，其特征在于第二摻雜區(qū)(S)通過相關(guān)的掩埋連接層(BS)連接到掩埋位線(BSL)，并且第二接觸(KS)基本形成在掩埋連接層(BS)的其中一個之上或阱連接摻雜區(qū)(WA)之上用于連接掩埋位線(BSL)。
4.如權(quán)利要求3所述的位線結(jié)構(gòu)，其特征在于第二接觸(KS)直接或借助自對準高導(dǎo)電性連接層(8)連接到第二摻雜區(qū)(S)及相關(guān)的掩埋連接層(BS)。
5.如權(quán)利要求1～4中的一個所述的位線結(jié)構(gòu)，其特征在于淺溝槽絕緣層(6)在溝槽填充層(5)的表面處形成。
6.如權(quán)利要求1～5中的一個所述的位線結(jié)構(gòu)，其特征在于毗鄰第二接觸(KS)的第一接觸(KD)直接或借助自對準高導(dǎo)電性連接層(8)連接到毗鄰第二接觸(KS)的第一摻雜區(qū)(D)及溝槽填充層(5)的相關(guān)的未覆蓋連接區(qū)。
7.如權(quán)利要求1～6中的一個所述的位線結(jié)構(gòu)，其特征在于襯底具有阱摻雜區(qū)(100)，其中設(shè)置位線摻雜區(qū)(101)，并且隔離溝槽(T)伸出阱摻雜區(qū)(100)外。
8.如權(quán)利要求1～7中的一個所述的位線結(jié)構(gòu)，其特征在于半導(dǎo)體部件具有多個以矩陣型方式布置并具有第一絕緣層(7A)、電荷存儲層(7B)、第二絕緣層(7C)和控制層(7D)的非易失性存儲元件(SE)。
9.一種用于至少在第二接觸(KS)和毗鄰后者的第一接觸(KD)區(qū)內(nèi)制造位線結(jié)構(gòu)的方法，包括以下步驟a)在襯底(1，100)內(nèi)形成位線摻雜區(qū)(101)；b)在襯底內(nèi)形成隔離溝槽(T)；c)在溝槽(T)的溝槽表面處形成第一溝槽絕緣層(2)；d)在隔離溝槽(T)的下面部分內(nèi)在溝槽絕緣層(2)的表面處形成屏蔽層(3)；e)在屏蔽層(3)的表面處形成第二溝槽絕緣層(4)；f)在第二溝槽絕緣層(4)的表面處形成作為掩埋接觸旁路線的導(dǎo)電溝槽填充層(5)；g)至少在第二接觸(KS)區(qū)內(nèi)在溝槽填充層(5)的表面處形成第三溝槽絕緣層(6)；h)在襯底的表面處形成多個將被連接并分別具有第一和第二摻雜區(qū)(D，S)的半導(dǎo)體部件(SE)；i)形成至少一個用于連接位線摻雜區(qū)(101)的位線連接摻雜區(qū)(BS，WA)；j)在襯底表面處形成第一表面絕緣層(I1)；k)在第一表面絕緣層(I1)內(nèi)至少形成毗鄰將要形成的第二接觸(KS)的第一接觸(KD)；1)在第一表面絕緣層(I1)的表面處采用其在將要形成的第二接觸(KS)區(qū)內(nèi)具有中斷的方式形成第一表面位線(DL)；m)在第一表面絕緣層(I1)和/或第一表面位線(DL)的表面處形成第二表面絕緣層(I2)；n)在第一和第二表面絕緣層(I1；I2)內(nèi)至少形成第二接觸(KS)；以及o)在第二表面絕緣層(I2)的表面處形成第二表面位線(SL)；
10.如權(quán)利要求9所述的方法，其特征在于，在步驟d)中，在隔離溝槽(T)內(nèi)淀積不導(dǎo)電或?qū)щ姴牧献鳛槠帘螌?3)并被內(nèi)腐蝕。
11.如權(quán)利要求9或10所述的方法，其特征在于，在步驟g)中，第三溝槽絕緣層(6)借助STI法形成。
12.如權(quán)利要求9～11中的一個所述的方法，其特征在于，在步驟k)中，第一接觸(KD)直接或借助自對準高導(dǎo)電性連接層(8)把溝槽填充層(5)的未覆蓋連接區(qū)與相關(guān)的第一摻雜區(qū)(D)連接起來。
13.如權(quán)利要求9～12中的一個所述的方法，其特征在于步驟i)包括形成作為位線連接摻雜區(qū)的掩埋連接層(BS)和/或阱連接摻雜區(qū)(WA)用于連接掩埋位線(BSL)；以及在步驟n)中，第二接觸(KS)直接或借助自對準高導(dǎo)電性連接層(8)基本形成在位線連接摻雜區(qū)(BS，WA)之上。
14.如權(quán)利要求13所述的方法，其特征在于，在步驟a)中，結(jié)晶硅用作襯底，在步驟f)中，高摻雜多晶硅被淀積作為第二溝槽填充層(5)，以及硅化物是從可硅化材料轉(zhuǎn)變來的，作為自對準高導(dǎo)電性連接層(8)。
15.如權(quán)利要求9～14中的一個所述的方法，其特征在于SiO2形成作為第一到第三溝槽絕緣層(2，4，6)。
16.如權(quán)利要求9～15中的一個所述的方法，其特征在于，在步驟a)中，第一導(dǎo)電類型(n)的阱摻雜區(qū)(100)此外在襯底內(nèi)形成，在該區(qū)中設(shè)置第二導(dǎo)電類型(p)的位線摻雜區(qū)(101)，以及在步驟b)中，隔離溝槽(T)伸出阱摻雜區(qū)(100)外。
17.如權(quán)利要求9～16中的一個所述的方法，其特征在于半導(dǎo)體部件具有多個以矩陣型方式形成并具有第一絕緣層(7A)、電荷存儲層(7B)、第二絕緣層(7C)和控制層(7D)的非易失性存儲元件(SE)。
全文摘要
本發(fā)明涉及一種位線結(jié)構(gòu)以及相應(yīng)的制造方法。根據(jù)所述方法，至少在第二接觸(KS)和毗鄰的第一接觸(KD)附近用導(dǎo)電溝槽填充材料(5)填充隔離溝槽(T)，所述層與毗鄰第二接觸(KS)的第一摻雜區(qū)(D)互相連接以得到掩埋接觸旁路線。
文檔編號H01L21/8247GK1788352SQ200480013021
公開日2006年6月14日 申請日期2004年4月14日 優(yōu)先權(quán)日2003年5月14日
發(fā)明者R·卡科施克, F·舒勒, G·滕佩爾 申請人:因芬尼昂技術(shù)股份公司