專利名稱：用于改進了的全面雙重鑲嵌平坦化的系統(tǒng)、方法和設(shè)備的制作方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明一般涉及雙重鑲嵌半導體制作工藝，更特別地涉及在半導體制作工藝中用于平坦化特征和層的方法和系統(tǒng)。
2.相關(guān)技術(shù)說明雙重鑲嵌制作工藝在半導體制作中變得更為普及。在典型的雙重鑲嵌制作工藝中，一種或多種導電材料沉積在預先構(gòu)圖的溝槽和通道或薄膜中以形成所期望的電路互連，所述的溝槽和通道形成于半導體襯底而薄膜形成于半導體襯底上形成。通常會形成導電材料的多余或覆蓋層部分。導電材料的覆蓋層部分是多余的和不受歡迎的，且必須去除，以制作鑲嵌特征并為后續(xù)的工藝提供平坦的表面。
通過化學機械拋光(CMP)和電-化學拋光(ECP)(例如，蝕刻)工藝以及CMP和ECP工藝的結(jié)合從半導體襯底上典型去除導電材料的覆蓋層部分。這些工藝的每一種都有很多的不足之處。舉例來說，ECP典型地具有相對低的生產(chǎn)量，差的均勻性，并且不能有效去除不導電材料。
CMP需要物理接觸過程，該物理接觸過程典型地留下導電的殘余物，或引起多種材料的腐蝕，或?qū)е虏痪鶆虻娜コ?，且不能適用于平坦化互連和層間電介質(zhì)(ILD)頂表面。CMP還能引起對余下的互連和ILD結(jié)構(gòu)的應力相關(guān)損壞(例如，層間分離，剝離)。最近常用的材料的非常差的層間粘附特性進一步加劇了CMP-引發(fā)的應力損壞。減小CMP工藝的物理力以減小物理應力通常會導致不能接受的低生產(chǎn)率和其它差的工藝性能參數(shù)。
考慮到上述的內(nèi)容，需要改進了的平坦化系統(tǒng)和方法，以均勻地和充分地去除覆蓋層材料，同時將對余下的特征的物理應力減至最小。該改進了的平坦化系統(tǒng)和方法應當適用于半導體制造，且應當適用于例如雙重鑲嵌工藝或其它的半導體制作工藝等工藝。

發(fā)明內(nèi)容
廣泛而言，本發(fā)明通過提供用于平坦化構(gòu)圖的半導體襯底的系統(tǒng)和方法來滿足這些需要。應當理解的是，本發(fā)明可以采用各種方式加以實施，包括工藝、設(shè)備、系統(tǒng)、計算機可讀介質(zhì)，或者裝置。下文將說明本發(fā)明的幾個有創(chuàng)造性的實施方案。
一個實施方案提供了一種平坦化構(gòu)圖的半導體襯底的方法。該方法包括接收構(gòu)圖的半導體襯底。該構(gòu)圖的半導體襯底具有導電的互連材料填充圖案中的若干特征。該導電的互連材料具有覆蓋層部分。該覆蓋層部分具有局部化的非均勻性。去除覆蓋層部分的主體部分以平坦化該覆蓋層部分。繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性。蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。在雙重鑲嵌工藝中，圖案可以形成于構(gòu)圖的半導體襯底上。
去除覆蓋層部分的主體部分可包括在覆蓋層部分上形成附加層且平坦化該附加層和覆蓋層部分。在平坦化工藝中，附加層基本上完全被去除。
做為選擇，去除覆蓋層部分的主體部分可包括通過化學轉(zhuǎn)化覆蓋層部分的頂表面和頂部分在覆蓋層部分上形成附加層，并且蝕刻附加層和覆蓋層部分的至少一部分以基本上平坦化覆蓋層部分，附加層基本上完全被去除。平坦化附加層和覆蓋層部分可包括重復工藝，該重復工藝包括蝕刻附加層，形成第二附加層，蝕刻第二附加層。
繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性可包括使用渦流傳感器繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖。
繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性可包括原位繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖。
蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性可包括調(diào)整蝕刻方法以補償全面的非均勻性。
做為選擇，蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性可包括在不給予若干特征機械應力的情況下基本上消除全面的非均勻性。
做為另一種選擇，蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性也可包括蝕刻以露出形成于構(gòu)圖的特征上的阻擋層。蝕刻對于阻擋層是可選的。
蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性可包括基本上將若干特征中的導電的互連材料的任何凹陷減至最小。
也可包括最后蝕刻工藝。該最后蝕刻工藝可基本上去除形成于構(gòu)圖的特征上的阻擋層。最后蝕刻工藝也可包括掩模材料的去除。
導電的互連材料可包括銅和/或元素銅。
另一個實施方案包括半導體裝置，該半導體裝置由包括接收構(gòu)圖的半導體襯底的方法形成。該構(gòu)圖的半導體襯底具有導電的互連材料填充圖案中的若干特征。該導電的互連材料具有覆蓋層部分，該覆蓋層部分包括局部的非均勻性。去除覆蓋層部分的主體部分以平坦化該覆蓋層部分。繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性。蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
另一個實施方案包括形成雙重鑲嵌互連結(jié)構(gòu)的方法。該方法包括接收雙重鑲嵌構(gòu)圖的半導體襯底。該雙重鑲嵌構(gòu)圖的半導體襯底具有導電的互連材料填充雙重鑲嵌圖案中的若干特征。該導電的互連材料具有覆蓋層部分，該覆蓋層部分包括局部的非均勻性。去除覆蓋層部分的主體部分以平坦化該覆蓋層部分。去除覆蓋層部分的主體部分包括在覆蓋層部分上形成附加層且平坦化該附加層和覆蓋層部分。在平坦化工藝中，附加層基本上完全被去除。繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性。蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
另一個實施方案包括形成雙重鑲嵌互連結(jié)構(gòu)的方法。該方法包括接收雙重鑲嵌構(gòu)圖的半導體襯底。該雙重鑲嵌構(gòu)圖的半導體襯底具有導電的互連材料填充雙重鑲嵌圖案中的若干特征。該導電的互連材料包括覆蓋層部分，該覆蓋層部分包括局部的非均勻性。去除覆蓋層部分的主體部分以平坦化該覆蓋層部分。去除覆蓋層部分的主體部分包括通過化學轉(zhuǎn)化覆蓋層部分的頂表面和頂部分在覆蓋層部分上形成附加層。蝕刻附加層和覆蓋層部分的至少一部分以基本上平坦化覆蓋層部分，附加層基本上完全被去除。繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性。蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
本發(fā)明提供的優(yōu)勢在于基本上消除跨越整個襯底的全面非均勻性的同時將機械應力減至最小。
從下文附有圖示的詳細說明中將更明了本發(fā)明的其它狀況和優(yōu)點，其中圖示是用以舉例說明本發(fā)明的原理。


通過下文附有圖示的詳細說明將更容易理解本發(fā)明，并且相同的附圖標記表示相同的結(jié)構(gòu)元件。
圖1顯示的是根據(jù)本發(fā)明的一個實施方案的構(gòu)圖的半導體襯底。
圖2顯示是根據(jù)本發(fā)明的一個實施方案增加的附加層。
圖3顯示的是根據(jù)本發(fā)明的一個實施方案的基本上平坦的覆蓋層部分。
圖4A顯示的是根據(jù)本發(fā)明的一個實施方案的經(jīng)過第二蝕刻工藝的襯底。
圖4B顯示的是根據(jù)本發(fā)明的一個實施方案的經(jīng)過阻擋層去除工藝的襯底。
圖5顯示的是根據(jù)本發(fā)明的一個實施方案的執(zhí)行局部平坦化的方法操作的流程圖。
圖6A-6D顯示的是根據(jù)本發(fā)明的一個實施方案的用于襯底以增加局部均勻性的化學轉(zhuǎn)化和回蝕刻工藝序列。
圖7顯示的是根據(jù)本發(fā)明的一個實施方案，用于襯底以增加局部均勻性的化學轉(zhuǎn)化和回蝕刻工藝的方法操作的流程圖。
圖8顯示的是根據(jù)本發(fā)明的一個實施方案，修正全面非均勻性的方法操作的流程圖。
圖9顯示的是根據(jù)本發(fā)明的一個實施方案，基本上去除、平坦化的覆蓋層部分。
具體實施例方式
現(xiàn)在將講述幾個關(guān)于改進了的平坦化系統(tǒng)和方法的示例性實施方案。對于本領(lǐng)域技術(shù)人員來說應當明了的是，本發(fā)明可以在不具備這里所提出的具體細節(jié)中的若干項或全部項的情況下來加以實施。
一個關(guān)于改進了的平坦化系統(tǒng)和方法的實施方案提供了改進了的跨越半導體襯底局部的局部平坦化均勻性。改進了的局部平坦化均勻性基本上消除了由下面層中的特征和沉積工藝中的變化引起的局部非均勻性。另一個實施方案提供了改進了的跨越整個襯底的全面平坦化均勻性(例如，邊緣均勻性相比于中心均勻性)。
圖1顯示的是根據(jù)本發(fā)明的一個實施方案，在雙重鑲嵌工藝中構(gòu)圖的半導體襯底100。襯底100已經(jīng)做為半導體制作工藝例如雙重鑲嵌制作工藝的一部分而被圖案化?？墒褂醚谀順?gòu)圖襯底100。襯底100包括一個大的略為孤立的特征102(例如溝槽，通道，等)、一個小的略為孤立的特征104和幾個緊密堆積在一起的特征106。也包括阻擋層110。與襯底100或?qū)щ姷幕ミB材料120相比，阻擋層110通常是不同的材料。導電的互連材料120可以是銅或銅合金或其它導電材料。
導電的互連材料120的覆蓋層部分112延伸到特征102、104、106上，且包括覆蓋層部分112相應的局部化厚度變化114、116、118。如圖所示，與小特征104相比，大特征102在覆蓋層部分112的厚度上具有大的減小量，而特征104在覆蓋層部分112的厚度上具有微小的變化。緊密堆積特征106具有略為增加的覆蓋層部分112厚度。
在整個晶片區(qū)域采用典型蝕刻工藝以相當均勻的速率蝕刻導電的互連材料120的覆蓋層部分112，則典型的蝕刻工藝將在緊密堆積特征106附近的阻擋層110露出之前就露出大特征102附近的阻擋層110?？傃灾?，典型的蝕刻工藝不能平坦化導電的互連材料的覆蓋層部分112。
圖2顯示的是根據(jù)本發(fā)明的一個實施方案增加的附加層202。附加層202形成于覆蓋層部分112頂部。附加層202可以是基本上平坦的填充材料(例如，旋轉(zhuǎn)涂布玻璃(SOG)，多晶硅，聚合物抗蝕劑，雙分子層，紫外或熱固化材料，或其它可以流動以形成平坦表面和具有適當?shù)奈g刻參數(shù)的材料)。在附加層202和覆蓋層部分112之間也可包括可選的相對薄的(例如，厚度大約25-100nm)共形層204。共形層204可以是阻擋層或粘附層。共形層204可以允許更多種類的材料可用于附加層202。
附加層202和覆蓋層部分112具有基本上1∶1的蝕刻選擇性，因此后續(xù)的蝕刻工藝(例如，等離子體或氣態(tài)蝕刻工藝)可以基本上相同的速率同時蝕刻附加層202和覆蓋層部分112。
圖3顯示的是根據(jù)本發(fā)明的一個實施方案，基本上平坦的覆蓋層部分112′。因為附加層202在層100、110、112、202的堆疊上形成基本平坦的表面，那么第一蝕刻工藝可均勻地蝕刻整個區(qū)域上的附加層202和覆蓋層112，直到由于局部變化114、116、118基本上被消除而使余下的覆蓋層部分112′基本上局部平坦。
典型的方法應包括提供附加層202和覆蓋層部分112之間1∶1的蝕刻選擇性的條件。舉例來說，若附加層202是旋轉(zhuǎn)涂布玻璃(SOG)，且覆蓋層部分112是銅，那么鹵(例如，Cl，F(xiàn)，Br，I)-基化學組成提供了同時對SOG和銅的蝕刻速率控制，以允許其調(diào)整到所期望的1∶1選擇性。盡管可使用任何生成活性鹵基的等離子原料氣體，CF4、Cl2和HCl是典型的例子?？烧{(diào)整不同的工藝參數(shù)以控制蝕刻速率、選擇性、均勻性和減小腐蝕，包括工藝變量的變化，例如襯底溫度和包含一種或多種添加劑(例如，Ar，H2，Cl，O2，CH3X(X＝F，Cl，Br，I)，CH2F2，和CH4)。
另一種方法包括以Ar或其它惰性氣體，例如He、Xe、Ne、Kr作為主要的蝕刻劑，對銅覆蓋層部分112的濺射為主的蝕刻，其它的添加劑提供了對附加層202的蝕刻速率控制和余下的銅112的頂表面鈍化。其它的添加劑可包括例如H2和/或CF4。這些工藝中的任一個都可在大約75℃到大約400℃的寬的溫度范圍下操作。
第一蝕刻工藝被設(shè)計用于由于局部變化114、116、118基本上被消除而使余下的覆蓋層部分112′基本上局部平坦的蝕刻工藝。一或多個后續(xù)的蝕刻工藝將去除覆蓋層部分112′的主體部分或大部分?？蓱米詈笪g刻工藝繼續(xù)該蝕刻工藝，直到從阻擋層110上去除覆蓋層部分112′的終點。最后蝕刻工藝也可包括在主體蝕刻工藝中。最后蝕刻后的后續(xù)工藝可包括可選的阻擋層去除和余下的導電材料120的鈍化，以防腐蝕和提供進一步操作的穩(wěn)定性。最后蝕刻后的附加操作可設(shè)計成不是用于有效地去除任何材料，而僅僅是鈍化余下的導電材料120以防腐蝕和提供進一步操作的穩(wěn)定性。
圖4A顯示的是根據(jù)本發(fā)明的一個實施方案，經(jīng)過第二蝕刻工藝的襯底100。第二蝕刻工藝繼續(xù)進行，直到阻擋層110基本上在所有位置上同時露出，只剩下導電材料的部分120(例如銅，含銅合金以及兩者的組合，和其它的導體材料)填充特征102、104、106。
第一和第二蝕刻工藝可以基本上相同或者很不相同。舉例來說，第一蝕刻工藝可以是用于改善歸因于局部非均勻性114，116，118(例如，由于特征102，104，106的位置，尺寸，以及下面層的濃度等導致的)的覆蓋層部分112的局部平坦化的蝕刻工藝。附加層202的全部和覆蓋層部分112的部分可以在第一蝕刻工藝中被去除。相比較而言，第二蝕刻工藝是更具選擇性的蝕刻工藝，用以去除余下的平坦的覆蓋層112′的主體部分直到結(jié)束(也即，當阻擋層110露出)。
圖4B顯示的是根據(jù)本發(fā)明的一個實施方案，經(jīng)過阻擋層去除工藝的襯底。阻擋層110的一部分被去除，露出其下的掩模層402。在特征102，104，106中形成的阻擋層僅有部分被保留。典型的第二蝕刻工藝以高速去除覆蓋層112的主體部分，且優(yōu)選的對阻擋層110有很高的選擇性。舉例來說，若覆蓋層部分112是銅，鹵-基的化學物質(zhì)(例如，Cl2，CF4，HCl，HBr，BCl3)可以有效的應用于第二蝕刻工藝。另外一種方法中，可以使用物理方法為主的蝕刻工藝，例如Ar(或者其它貴或惰性氣體)基濺射工藝?？梢酝ㄟ^調(diào)整多個工藝參數(shù)來控制蝕刻速率和選擇性。多個工藝參數(shù)可包括調(diào)整工藝變量比如活性物質(zhì)的襯底溫度平衡，以及包含一種或者多種添加劑(例如，H2，O2，Ar，He，Xe，Ne，Kr，等)。
圖5顯示的是根據(jù)本發(fā)明的一個實施方案，執(zhí)行局部平坦化的方法操作的流程圖500。在操作505中，附加層202加在導電的覆蓋層部分112的頂部。在操作510中，第一蝕刻工藝用于去除附加層202和導電的覆蓋層部分112的絕大部分。在操作515中，第二蝕刻工藝用于去除余下的覆蓋層部分112′直至結(jié)束。
在做為選擇的實施方案中，操作515也可包括上文所述的最后蝕刻工藝。最后蝕刻后的后續(xù)工藝可包括可選的阻擋層去除和余下的導電材料120的鈍化，以防腐蝕和提供進一步操作的穩(wěn)定性。最后蝕刻后的附加操作可設(shè)計成不是用于有效地去除任何材料，而僅僅是鈍化余下的導電材料120以防腐蝕和提供進一步操作的穩(wěn)定性。
圖6A-6D顯示的是根據(jù)本發(fā)明的一個實施方案，用于襯底600以增加局部均勻性的化學轉(zhuǎn)化和回蝕刻工藝序列。圖7顯示的是根據(jù)本發(fā)明的一個實施方案，用于襯底600以增加局部均勻性的化學轉(zhuǎn)化和回蝕刻工藝的方法操作的流程圖700。正如圖6A所示，襯底600與上文的圖1所描述的襯底100一樣，有基本上非平坦的覆蓋層部分602，該非平坦的覆蓋層部分602具有非平坦的表面輪廓606。
現(xiàn)在參考圖6B和圖7，在操作705中，附加層604形成于覆蓋層部分602的頂部。附加層604可沉積或者形成于覆蓋層部分602上。舉例來說，附加層604可以通過覆蓋層部分602的最頂部的化學轉(zhuǎn)化來形成。若覆蓋層部分602是銅或銅合金，則可控的暴露于氣體過程可形成銅反應生成物層604。一個例子是鹵素氣體可形成Cu-鹵化物層604。銅反應物層604擴散入銅覆蓋層602的表面，以轉(zhuǎn)化成銅覆蓋層的頂部。在本領(lǐng)域中，銅的化學轉(zhuǎn)化處理工藝是眾所周知的，比如Nagraj S.Kulkarni和Robert T.DeHoff，“Application ofVolatility Diagrams for Low Temperature，Dry Etching，andPlanarization of Copper”，Journal of ElectrochemicalSociety，149(11)G620-G632，2002。
在另一個實施例中，附加層604可沉積在覆蓋層部分602上。沉積層604可包括沉積在覆蓋層部分602上的聚合物層或氧化物層。
現(xiàn)在參考操作710和圖6C，應用回蝕刻工藝去除附加層604。覆蓋層部分602的一部分也可被去除。去除附加層604導致覆蓋層部分602的輪廓進一步軟化(即平坦化)形成輪廓606′。Cu-鹵化物基本上軟化覆蓋層部分602的周邊部分。Cu-鹵化物也可保持與銅覆蓋層部分602基本上1∶1的回蝕刻選擇性?？梢灾貜投啻尾僮?05和710，以基本上平坦化覆蓋層部分602形成后續(xù)的輪廓606′和606″，如圖6D所示，直到形成的輪廓基本上平坦。
可通過在Cu-活性物質(zhì)界面處氧化銅而典型地實現(xiàn)使用化合物形成的形狀依賴的銅覆蓋層部分602的化學轉(zhuǎn)化。在這種情況下的銅氧化可包括元素銅化學轉(zhuǎn)化成銅處于陽極氧化狀態(tài)的銅化合物。舉例來說，銅在表面上被氧化成一價銅或二價銅的氯化物，可在低溫(例如，＜200℃)氯等離子體中發(fā)生。
回蝕刻工藝包括還原該銅化合物，至另一種可以揮發(fā)且因此可在固定的襯底溫度下離開余下的覆蓋層602’的表面的化合物。舉例來說，在活性氫物質(zhì)(例如，H2等離子體)存在的情況下還原CuCl2為揮發(fā)性的Cu3Cl3。轉(zhuǎn)化部分的回蝕刻之后交替進行形狀依賴轉(zhuǎn)化可引起銅覆蓋層部分602的主體去除，同時平坦化銅覆蓋層602的形貌(例如，輪廓)。
在操作715中，若覆蓋層部分602基本上被平坦化，則方法操作結(jié)束。做為選擇，若在操作715中，覆蓋層部分602沒有被基本上平坦化，則方法操作繼續(xù)上述的操作705。在一個實施方案中，操作705-715可以在單一蝕刻室中原位發(fā)生。在做為選擇的實施方案中，操作710可異位發(fā)生，且可包括ECD或低力CMP工藝以獲得如圖6D所示的基本上平坦的覆蓋層部分602′。
圖6A-7所描述的方法操作可用作平坦的主體去除工藝，同時執(zhí)行非平坦的覆蓋層部分602的平坦化和覆蓋層部分602的主體去除。
襯底100，600的局部平坦化可通過本領(lǐng)域已知的幾種層厚度繪圖技術(shù)中的任一種或多種來確定。舉例來說，渦流傳感器可以繪出覆蓋層部分112，112’的厚度。渦流傳感器(ECS)可以精確測量導電膜非常薄的層(例如，厚度小于1200埃)。精確測量非常薄的層需要基本上消除、最小化或補償由襯底中的渦流引起的ECS信號成分。也可在多步驟工藝內(nèi)，例如在蝕刻、CMP或沉積工藝內(nèi)測量導電膜的非常薄的層的厚度。舉例來說，在CMP工藝內(nèi)，所處理的襯底可從拋光表面上移開，同時ECS可移動至與襯底間距一已知距離處以測量襯底上的膜的厚度。襯底和/或ECS可相互移動，這樣ECS可繪出襯底的完整表面，且可識別襯底表面上的金屬膜的位置和厚度。
上文的圖1-7中描述的方法和系統(tǒng)講述了多種基本上消除覆蓋層部分中的局部的、圖案依賴的非均勻性的方法。當然，上文的圖1-7中描述的方法和系統(tǒng)沒有直接陳述全面非均勻性的修正。全面的非均勻性可包括襯底中心的材料相比于邊緣的材料的去除速率的變化，和其它非局部化現(xiàn)象的非均勻性。
圖8顯示的是根據(jù)本發(fā)明的一個實施方案，修正全面非均勻性的方法操作800的流程圖。在操作805中，接收具有局部化的非均勻性，例如在覆蓋層部分的特征-圖案依賴的非均勻性的襯底。在操作810中，局部化的非均勻性基本上被消除，例如通過CMP、ECP或上文的圖1-7中描述的方法和設(shè)備，或本領(lǐng)域的其它已知的任何方法。基本上去除局部化的非均勻性形成了基本上局部平坦化的覆蓋層部分，例如上文的圖3中所示的平坦化的覆蓋層部分112’。
圖9顯示根據(jù)本發(fā)明的一個實施方案，基本上去除、平坦化的覆蓋層部分902?；旧先コ?、平坦化的覆蓋層部分902可為相對薄的覆蓋層部分，例如厚度為幾百埃。
在操作815中，繪制具有平坦化的覆蓋層部分的襯底的形態(tài)圖，以確定和量化平坦化的覆蓋層部分中的任何全面的非均勻性?？刹捎蒙衔乃龅谋绢I(lǐng)域已知的幾種層厚度繪圖技術(shù)中的任一種或多種來繪制平坦化的覆蓋層部分的形態(tài)圖?？梢栽?在當前的工藝室中)或異位(在當前的工藝室外)繪圖。原位的繪圖過程也可是動態(tài)的，且允許后序的工藝在進行中做動態(tài)的調(diào)整。
在操作820中，在上文的操作815中測定的全面的非均勻性的位置和數(shù)量可在基本上無機械應力的過程中，通過調(diào)整蝕刻工藝以適應最后蝕刻工藝中探測到的全面的非均勻性的特定需要而被去除。舉例來說，若余下的覆蓋層部分902的中心厚約500埃，邊緣厚約300埃，則可調(diào)整方法，這樣可補償中心到邊緣的非均勻性，所以整個阻擋層110將同時露出。無應力工藝因為在回蝕刻工藝中沒有在襯底上施加機械力從而避免了上文所述的CMP的問題。
選擇的方法(例如，工藝變量的選擇值)對阻擋層110是可選的(也即，將在比蝕刻銅慢很多的速率下蝕刻阻擋層，例如，這些工藝中銅蝕刻相對于阻擋層蝕刻的典型選擇性范圍大于約1但小于約3)，且將使任何凹陷減至最小(例如，特征102，104，106中的導電材料120的過度去除)。
最后蝕刻對于余下的覆蓋層部分902的銅和阻擋層110可具有相對低的蝕刻速率，以最小化特征102，104，106中關(guān)于阻擋層110余下的高度阻擋的任何凹陷。結(jié)果，最后蝕刻對于蝕刻銅不具有很高的選擇性。
也可包括最后的回蝕刻工藝。最后的回蝕刻工藝包括具有合適的選擇性和均勻性控制的掩模材料和/或ILD材料的回蝕刻，這樣最后的結(jié)果在銅和ILD損失最小的情況下提供了基本上全面均勻的和基本上平坦的特征(例如，在最后蝕刻和阻擋層去除工藝的終止處，任何銅凹陷在襯底100上是全面均勻的)。在這種情況下，最后蝕刻將包括均勻的工藝以回蝕刻具有高選擇性的掩模材料，將銅損失和銅凹陷減至最小。舉例來說，低鹵素濃度和低襯底溫度(例如，小于大約200℃)的鹵基工藝將維持低的銅蝕刻速率，同時仍能有效地化學蝕刻掩模材料。可使用任何包含鹵素活性物質(zhì)(例如，CF4，C2F6，C4F6)的等離子體原料氣體。蝕刻速率控制添加劑可包括Ar，O2，CH2F2和其它也可包括的物質(zhì)。
在最后蝕刻和最后回蝕刻工藝的終止處，若全面的銅凹陷和/或掩模/ILD損失在整個襯底上是非均勻的，則必須在方法中進行附加的變化以修正全面的非均勻性。舉例來說，典型的情況是蝕刻非均勻性的結(jié)果被描述成中心快或邊緣快的蝕刻速率。這些情況中的任一種都可導致整個襯底上的銅凹陷和/或掩模/ILD損失的變化。在掩模/ILD材料的最后回蝕刻中，可以使用合適的均勻性和選擇性控制以獲得補償來對抗這一變化，獲得整體上平坦的具有最小的銅和掩模損失的特征。在可導致襯底中心出現(xiàn)大的銅凹陷的中心快的最后蝕刻工藝的情況下，可通過邊緣塊的最后回蝕刻工藝加以補償，該工藝選擇性蝕刻掩模材料以使特征102，104，106中的銅處于同一水平。該工藝中獲得的典型的選擇性大于2。提供均勻性控制的方法變化包括整個襯底上的壓力和溫度變化，離子流量均勻性控制，氣體濃度和室壁溫度。控制選擇性的變化包括活性鹵素物質(zhì)濃度，襯底溫度和偏電壓。
這里所用的與本發(fā)明相關(guān)的描述，術(shù)語“約”表示+/-10％。舉例來說，短語“約250℃”表示從225℃到275℃之間的范圍。應當進一步認識到圖5，7，8中的操作所描述的工藝說明不需要以所示的順序執(zhí)行，且這些操作所描述的所有工藝對于實現(xiàn)發(fā)明也不是必需的。更進一步地，圖5，7，8所描述的工藝也可通過存儲在計算機或微處理器控制系統(tǒng)(例如，工藝控制系統(tǒng))中的RAM，ROM，或硬盤驅(qū)動器中的任一個或它們的組合中的軟件來執(zhí)行。
雖然為了清楚理解的目的已經(jīng)詳細說明了本發(fā)明，但顯然可以在隨附的權(quán)利要求書范圍內(nèi)進行特定的變化與修改。因此，本實施方案僅作為示例之用而非限制，且本發(fā)明不限于本文所給的細節(jié)，可以在隨附的權(quán)利要求書的范圍和等效表達內(nèi)進行修改。
權(quán)利要求
1.一種平坦化構(gòu)圖的半導體襯底的方法，包括接收構(gòu)圖的半導體襯底，具有導電的互連材料填充圖案中的若干特征，該導電的互連材料具有覆蓋層部分，該覆蓋層部分具有局部化的非均勻性；去除覆蓋層部分的主體部分以平坦化該覆蓋層部分；繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性；和蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
2.根據(jù)權(quán)利要求1所述的方法，其中去除覆蓋層部分的主體部分包括在覆蓋層部分上形成附加層；和平坦化該附加層和覆蓋層部分，在平坦化工藝中，附加層基本上完全被去除。
3.根據(jù)權(quán)利要求1所述的方法，其中去除覆蓋層部分的主體部分包括通過化學轉(zhuǎn)化覆蓋層部分的頂表面和頂部分在覆蓋層部分上形成附加層；和蝕刻附加層和覆蓋層部分的至少一部分以基本上平坦化覆蓋層部分，附加層基本上完全被去除。
4.根據(jù)權(quán)利要求4所述的方法，其中的平坦化附加層和覆蓋層部分包括重復工藝，該重復工藝包括蝕刻附加層；形成第二附加層；和蝕刻第二附加層。
5.根據(jù)權(quán)利要求1所述的方法，其中繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性包括使用渦流傳感器繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖。
6.根據(jù)權(quán)利要求1所述的方法，其中繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性包括原位繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖。
7.根據(jù)權(quán)利要求1所述的方法，其中蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性包括調(diào)整蝕刻方法以補償全面的非均勻性。
8.根據(jù)權(quán)利要求1所述的方法，其中蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性包括在不給予若干特征機械應力的情況下基本上消除全面的非均勻性。
9.根據(jù)權(quán)利要求1所述的方法，其中蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性包括蝕刻以露出形成于構(gòu)圖的特征上的阻擋層。
10.根據(jù)權(quán)利要求9所述的方法，其中蝕刻對于阻擋層是可選的。
11.根據(jù)權(quán)利要求9所述的方法，其中蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性包括基本上將若干特征中的導電的互連材料的任何凹陷減至最小。
12.根據(jù)權(quán)利要求9所述的方法，進一步包括最后蝕刻工藝以基本上去除形成于構(gòu)圖的特征上的阻擋層。
13.根據(jù)權(quán)利要求12所述的方法，其中最后蝕刻工藝包括掩模材料的去除。
14.根據(jù)權(quán)利要求1所述的方法，其中導電的互連材料包括銅。
15.根據(jù)權(quán)利要求1所述的方法，其中導電的互連材料包括元素銅。
16.根據(jù)權(quán)利要求1所述的方法，其中圖案在雙重鑲嵌工藝中形成于構(gòu)圖的半導體襯底上。
17.一種半導體設(shè)備形成方法，包括接收構(gòu)圖的半導體襯底，具有導電的互連材料填充圖案中的若干特征，該導電的互連材料具有覆蓋層部分，該覆蓋層部分具有局部化的非均勻性；去除覆蓋層部分的主體部分以平坦化該覆蓋層部分；繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性；和蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
18.一種形成雙重鑲嵌互連結(jié)構(gòu)的方法，包括接收雙重鑲嵌構(gòu)圖的半導體襯底，具有導電的互連材料填充雙重鑲嵌圖案中的若干特征，該導電的互連材料具有覆蓋層部分，該覆蓋層部分具有局部化的非均勻性；去除覆蓋層部分的主體部分以平坦化該覆蓋層部分，包括；在覆蓋層部分上形成附加層；和平坦化該附加層和覆蓋層部分，在平坦化工藝中，附加層基本上完全被去除；繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性；和蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
19.一種形成雙重鑲嵌互連結(jié)構(gòu)的方法，包括接收雙重鑲嵌構(gòu)圖的半導體襯底，具有導電的互連材料填充雙重鑲嵌圖案中的若干特征，該導電的互連材料具有覆蓋層部分，該覆蓋層部分具有局部化的非均勻性；去除覆蓋層部分的主體部分以平坦化該覆蓋層部分，包括；在覆蓋層部分上形成附加層包括化學轉(zhuǎn)化覆蓋層部分的頂表面和頂部分；和蝕刻附加層和覆蓋層部分的至少一部分以基本上平坦化覆蓋層部分，附加層基本上完全被去除；繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性；和蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
全文摘要
用于平坦化構(gòu)圖的半導體襯底(100)的系統(tǒng)和方法包括接收構(gòu)圖的半導體襯底。該構(gòu)圖的半導體襯底(100)具有導電的互連材料(120)填充圖案中的若干特征。該導電的互連材料具有覆蓋層部分(112)。該覆蓋層部分具有局部化的非均勻性。去除覆蓋層部分的主體部分以平坦化覆蓋層部分(120)。繪制基本上局部平坦化的覆蓋層部分的形態(tài)圖以測定全面的非均勻性。蝕刻基本上局部平坦化的覆蓋層部分以基本上去除全面的非均勻性。
文檔編號H01L21/302GK1788340SQ200480012986
公開日2006年6月14日 申請日期2004年3月10日 優(yōu)先權(quán)日2003年3月14日
發(fā)明者S·P·婁荷凱, A·D·貝利三世, D·韓克爾, J·M·庫克 申請人:蘭姆研究有限公司