專利名稱：包含隔離溝槽和場(chǎng)效應(yīng)晶體管的集成電路裝置及相關(guān)制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路裝置，特別涉及含有摻雜襯底的集成存儲(chǔ)電路裝置。使用隔離溝槽隔離電路裝置中的場(chǎng)效應(yīng)晶體管，例如存儲(chǔ)單元陣列的一列中的存儲(chǔ)單元之間的場(chǎng)效應(yīng)晶體管，見(jiàn)例如US 6,438,030 B1。然而，也在存儲(chǔ)單元陣列外部使用隔離溝槽。
隔離溝槽含有由兩個(gè)相互對(duì)立的溝槽壁上的電絕緣材料組成的溝槽壁隔離區(qū)域。溝槽的底部可類似地被覆蓋電絕緣材料。然而，或者，隔離溝槽的底部沒(méi)有任何隔離區(qū)域。此外，隔離溝槽含有中間壁隔離區(qū)域，該區(qū)域由位于兩個(gè)相對(duì)的溝槽壁之間的中間區(qū)域中的電絕緣材料組成。例如，該溝槽完全被填充絕緣材料。
此外，該集成電路裝置至少含有一個(gè)場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管具有柵極區(qū)和兩個(gè)連接區(qū)，該場(chǎng)效應(yīng)晶體管工作時(shí)在所述區(qū)域之間形成溝道區(qū)。
本發(fā)明的一個(gè)目標(biāo)是規(guī)定一種具有簡(jiǎn)單設(shè)計(jì)的集成電路裝置，該繼承電路裝置可以容易地制造、含有隔離溝槽及場(chǎng)效應(yīng)晶體管、并可以高集成水平制造，尤其是甚至當(dāng)其包含比該集成電路裝置中的其它場(chǎng)效應(yīng)晶體管切換更大電流或更高電壓的場(chǎng)效應(yīng)晶體管時(shí)。
通過(guò)具有專利權(quán)利要求1中所說(shuō)明的方法步驟的電路布置實(shí)現(xiàn)涉及集成電路裝置的該目標(biāo)。在從屬權(quán)利要求中詳細(xì)說(shuō)明各種演變。
本發(fā)明是基于這樣的思想如果隔離溝槽不是只執(zhí)行將集成電路裝置的子區(qū)域相互隔離的隔離功能，而且還具有至少一種附加功能，則可以提高集成電路裝置的集成水平。在根據(jù)本發(fā)明的集成電路裝置中，該附加功能涉及容納場(chǎng)效應(yīng)晶體管的柵極區(qū)。如果既在隔離溝槽之內(nèi)又在隔離溝槽之外設(shè)置場(chǎng)效應(yīng)晶體管的柵極區(qū)，則當(dāng)需要相同的芯片面積時(shí)可以以簡(jiǎn)單的方式增大控制區(qū)域的有效控制寬度或控制長(zhǎng)度，或者當(dāng)柵極區(qū)的寬度與/或長(zhǎng)度保持相同時(shí)可減小所需的芯片面積。
因此除了在開(kāi)始時(shí)提及的部件之外，根據(jù)本發(fā)明的集成電路裝置還具有隔離溝槽，其中兩個(gè)相對(duì)溝槽壁之間的中心區(qū)域和溝槽底部的距離優(yōu)選大于溝槽深度的1/5或甚至大于溝槽深度的1/3。該隔離溝槽在靠近溝槽邊緣的區(qū)域被填充導(dǎo)電材料，該導(dǎo)電材料形成的該場(chǎng)效應(yīng)晶體管的柵極區(qū)，該晶體管借助于該隔離溝槽與其周?chē)鷧^(qū)域隔離。因此只有該隔離溝槽的下部區(qū)域用于電隔離。該隔離溝槽的上部區(qū)域被用于容納場(chǎng)效應(yīng)晶體管的柵極區(qū)。
就隔離而言，有兩種情形是特別重要的。第一種重要的情形為場(chǎng)效應(yīng)晶體管的柵極處于0伏特，因此該場(chǎng)效應(yīng)晶體管截止。隔離溝槽則防止場(chǎng)效應(yīng)晶體管的漏極電壓(例如高于5伏特)到達(dá)處于較低電勢(shì)(例如為0伏特)或負(fù)電勢(shì)的相鄰場(chǎng)效應(yīng)晶體管的柵極區(qū)。
第二種重要的情形為場(chǎng)效應(yīng)晶體管的柵極或者柵極區(qū)上處于正電勢(shì)(例如10伏特)。隔離溝槽防止在控制線下方形成寄生場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管和相鄰的場(chǎng)效應(yīng)晶體管連接到該控制線。否則，如果相鄰的場(chǎng)效應(yīng)晶體管的柵極區(qū)處于低電勢(shì)(例如0伏特)，該場(chǎng)效應(yīng)晶體管的漏極電勢(shì)(例如為1伏特)將穿過(guò)諸如上述的寄生場(chǎng)效應(yīng)晶體管到達(dá)該相鄰的場(chǎng)效應(yīng)晶體管的柵極區(qū)。
在一個(gè)演變中，在中間壁隔離區(qū)和溝槽底部之間設(shè)有優(yōu)選為摻雜多晶硅的導(dǎo)電材料，由此允許良好地填充甚至深的和狹窄的溝槽。例如，深溝槽的深度大于1μm(微米)或者大于2μm?；蛘?，在中間壁隔離區(qū)和溝槽底部之間只設(shè)有電絕緣材料，例如具有非常好的電隔離特性的氧化物。
在另一個(gè)演變中，該隔離溝槽在靠近溝槽邊緣并毗鄰另一個(gè)場(chǎng)效應(yīng)晶體管的柵極區(qū)的另一個(gè)區(qū)域內(nèi)含有絕緣材料，而非導(dǎo)電材料。
因此，沿溝槽方向排列平面場(chǎng)效應(yīng)晶體管以及柵極區(qū)也延伸到隔離溝槽內(nèi)的場(chǎng)效應(yīng)晶體管。這就產(chǎn)生了這樣的自由度，即允許選擇柵極區(qū)延伸到隔離溝槽中的場(chǎng)效應(yīng)晶體管。通過(guò)用絕緣材料填充場(chǎng)效應(yīng)晶體管的柵極區(qū)中靠近溝槽邊緣的區(qū)域，可以采用簡(jiǎn)單的方式在同一隔離溝槽上制造出只需要相對(duì)窄的柵極區(qū)的場(chǎng)效應(yīng)晶體管或者將柵極區(qū)設(shè)置在隔離溝槽中會(huì)出現(xiàn)問(wèn)題的場(chǎng)效應(yīng)晶體管(例如具有浮柵的晶體管)。
在下一個(gè)演變中，導(dǎo)電材料延伸超出溝槽壁而進(jìn)入和該隔離溝槽毗鄰的隔離溝槽內(nèi)。該導(dǎo)電材料形成同一場(chǎng)效應(yīng)晶體管的柵極區(qū)與/或相鄰溝槽內(nèi)的另一個(gè)場(chǎng)效應(yīng)晶體管的柵極區(qū)。通過(guò)將隔離溝槽的上部區(qū)域用于設(shè)置三柵晶體管的側(cè)柵極區(qū)，這種改進(jìn)以簡(jiǎn)單的方式形成了所謂的三柵晶體管。
在下一個(gè)演變中，隔離溝槽穿過(guò)設(shè)在襯底(例如摻雜的阱)中的摻雜層。該溝槽終止于摻雜類型相反的層或阱中?；蛘?，該溝槽也穿過(guò)摻雜類型相反的層并終止于另一個(gè)摻雜層或終止于該襯底內(nèi)。這種措施使得隔離溝槽也執(zhí)行隔離摻雜層的功能，這改善了電路的電學(xué)特性并提供了額外的驅(qū)動(dòng)能力。
在下一個(gè)演變中，該電路裝置含有存儲(chǔ)單元陣列，該陣列包含以矩陣形式排列的大量存儲(chǔ)單元。柵極區(qū)延伸到隔離溝槽中的場(chǎng)效應(yīng)晶體管是用于同時(shí)選擇一列或一列區(qū)段(column section)中的存儲(chǔ)單元的選擇晶體管。當(dāng)選擇列區(qū)段時(shí)，也使用局部列區(qū)段的表述，尤其是可連接到全局位線的局部位線。為了確保單元晶體管的存取時(shí)間盡可能地短，必須使讀取電流路徑上的所有電壓降最小。由于選擇晶體管對(duì)此有重大的貢獻(xiàn)，所以必須通過(guò)盡可能大的有效溝道寬度最小化該晶體管上的電壓降。因此，選擇晶體管的柵極區(qū)必須盡可能地寬。然而，額外要求的寬度不會(huì)導(dǎo)致對(duì)額外的芯片面積的需要，因?yàn)樵撨x擇晶體管的柵極區(qū)的一部分被設(shè)置在隔離溝槽內(nèi)。
或者，或另外，選擇晶體管的柵極區(qū)所在的隔離溝槽也在不同列存儲(chǔ)單元的存儲(chǔ)單元之間延伸。在一個(gè)改進(jìn)中，選擇晶體管區(qū)域內(nèi)的隔離溝槽的深度不同于在存儲(chǔ)單元陣列區(qū)域中的深度。優(yōu)選該隔離溝槽在選擇晶體管區(qū)域中的深度大于在存儲(chǔ)單元陣列區(qū)域中的深度。
在另一個(gè)演變中，用于選擇存儲(chǔ)單元的一列或者一個(gè)列區(qū)段中的存儲(chǔ)單元的選擇線位于該隔離溝槽內(nèi)。這允許相互靠近地設(shè)置這些隔離溝槽。通過(guò)將選擇晶體管的相對(duì)寬的柵極區(qū)設(shè)置在隔離溝槽內(nèi)可以進(jìn)一步降低該小間距。
在下一個(gè)演變中，至少一列中的存儲(chǔ)單元通過(guò)摻雜層而互相電連接。該摻雜層優(yōu)選位于該列的存儲(chǔ)單元的溝道區(qū)的下方?！把诼瘛痹淳€的這個(gè)概念，例如在US 6,438,030 B1中得到解釋。此外在這種情形下，隔離溝槽可以設(shè)置成相互靠近。如果選擇晶體管在形式上為三柵晶體管，這導(dǎo)致隔離溝槽之間的距離進(jìn)一步降低，并因此進(jìn)一步提高集成水平。
在下一個(gè)演變中，在背對(duì)襯底的選擇晶體管的柵極區(qū)一側(cè)上設(shè)有電絕緣隔離層和導(dǎo)電層，且這兩層和柵極區(qū)的至少一部分一起被共同地構(gòu)造。這個(gè)措施意味著無(wú)需除去選擇晶體管區(qū)域內(nèi)的該另外的導(dǎo)電層。在單元陣列區(qū)域內(nèi)，為了驅(qū)動(dòng)晶體管需要該另外的電絕緣層。然而，這個(gè)層在選擇晶體管區(qū)域內(nèi)沒(méi)有干擾效應(yīng)。在一個(gè)改進(jìn)中，電絕緣隔離層為例如ONO層(氧化物、氮化物、氧化物)的多層。
在該電路裝置的另一個(gè)演變中，柵極區(qū)最多只延伸到溝槽深度的一半。溝槽的其余部分可用于隔離或其它用途。
在該電路裝置的下一個(gè)演變中，選擇晶體管為具有圍繞襯底區(qū)域的柵極區(qū)的晶體管，特別地為三柵晶體管。諸如這種的晶體管含有兩個(gè)相對(duì)的柵極區(qū)，通過(guò)中心柵極區(qū)連接這兩個(gè)柵極區(qū)且這兩個(gè)柵極區(qū)具有優(yōu)異的電學(xué)特性。
本發(fā)明還涉及具有下述步驟的集成電路裝置制造方法-在襯底內(nèi)制造隔離溝槽，-在該溝槽中引入電絕緣材料，-在引入該電絕緣材料之后，引入非絕緣的材料，特別是導(dǎo)電材料或者通過(guò)摻雜而導(dǎo)電的半導(dǎo)體材料，-構(gòu)造該非絕緣材料，特別是通過(guò)刻蝕或者化學(xué)機(jī)械拋光，-毗鄰已構(gòu)造的第一非絕緣材料，應(yīng)用另外的非絕緣材料，特別是另外的導(dǎo)電材料或者通過(guò)摻雜可轉(zhuǎn)變成導(dǎo)電材料的另外的半導(dǎo)體材料，以及-將該另外的非絕緣材料構(gòu)造成場(chǎng)效應(yīng)晶體管的柵電極。
前面已經(jīng)提及的根據(jù)本發(fā)明電路裝置及其演變的技術(shù)效果適用于根據(jù)本發(fā)明的方法。在根據(jù)本發(fā)明的方法的一個(gè)演變中，在構(gòu)造該非絕緣材料之前應(yīng)用例如由氮化硅構(gòu)成的輔助層。和隔離溝槽一起構(gòu)造該輔助層。隨后各向同性地回蝕刻該輔助層。這個(gè)程序確?？芍圃斐鲈诔绦虻氖Ｓ嗖糠种行纬烧{(diào)整容差的凸出區(qū)域。該調(diào)整容差使得可以制造電學(xué)特性足夠好的電學(xué)元件，盡管未以高精度執(zhí)行另外的層的制造過(guò)程。
在下一個(gè)演變中，也結(jié)合隔離層的制造，特別是隧道氧化物層的制造，使用該輔助層。
在下文中將參考附圖解釋本發(fā)明的示例實(shí)施例，附圖中

圖1示出了快速EEPROM(電擦除可編程只讀存儲(chǔ)器)內(nèi)存儲(chǔ)單元區(qū)域的電路圖；圖2示出了該存儲(chǔ)單元區(qū)域的平面圖；圖3示出了穿過(guò)該存儲(chǔ)單元區(qū)域的三個(gè)截面圖；以及圖4至10示出了生產(chǎn)該存儲(chǔ)單元區(qū)域期間的生產(chǎn)階段，每個(gè)圖中都基于三個(gè)截面圖。
圖1示出了存儲(chǔ)電路10的電路圖，該存儲(chǔ)電路含有多個(gè)彼此相同的存儲(chǔ)單元區(qū)域12、14或存儲(chǔ)器段，因此在下文中將只解釋存儲(chǔ)單元區(qū)域12的設(shè)計(jì)。存儲(chǔ)電路10含有大量的全局(global)位線BL0至BLm，在圖1中示出了其中的三個(gè)全局位線BL0、BL1、和BL2。用點(diǎn)表示另外的全局位線16。
存儲(chǔ)單元區(qū)域12含有一行漏極選擇晶體管TD0至TDm，在圖1中示出了其中的三個(gè)選擇晶體管TD0、TD1、和TD2。漏極選擇晶體管TD0、TD1、和TD2的柵電極連接到位于行方向上的漏極選擇線DAL。
此外，存儲(chǔ)單元區(qū)域12含有大量的存儲(chǔ)單元晶體管T01至Tmn，圖1中示出了其中的十五個(gè)存儲(chǔ)單元晶體管T00至T23。每種情形中的第一個(gè)指數(shù)表示列。每種情形中的第二個(gè)指數(shù)表示行。存儲(chǔ)單元晶體管T12因此位于指數(shù)為1的列及指數(shù)為2的行中。
存儲(chǔ)單元陣列中一行內(nèi)的存儲(chǔ)單元晶體管的柵連接分別通過(guò)字線WL0至WLn相互連接，圖1中示出了其中的四條字線WL0至WL4。用點(diǎn)表示另外的字線18。
存儲(chǔ)單元晶體管T00至T24就是所謂的浮柵晶體管，其中電荷存儲(chǔ)在隔離電極，即浮柵中。
此外，存儲(chǔ)單元區(qū)域12含有源極選擇晶體管TS0至TSn，圖1中示出了其中的三個(gè)源極選擇晶體管TS0至TS2。通過(guò)源極選擇線SAL連接源極選擇晶體管TS0至TS1的柵電極。
存儲(chǔ)單元區(qū)域12還含有隔離阱W0至Wm，圖1中示出了其中的三個(gè)隔離阱W0至W2。由隔離溝槽G0至Gm+1界定隔離阱W0至Wm，圖1中示出了其中的四個(gè)隔離溝槽G0至G2。隔離溝槽G1因此位于隔離阱W0和隔離阱W1之間。
一列中的存儲(chǔ)單元晶體管以及用于選擇該列中的存儲(chǔ)單元晶體管的漏極選擇晶體管及源極選擇晶體管位于各個(gè)隔離阱W0至W2內(nèi)。例如，隔離阱W0包含漏極選擇晶體管TD0、存儲(chǔ)單元晶體管T00至T04、以及源極選擇晶體管TS0。各個(gè)阱W0至Wm中晶體管的排列是相同的，因此在下文中將只解釋阱W0的設(shè)計(jì)。
漏極選擇晶體管的漏極連接被連接到位線BL0。漏極選擇晶體管TD0的源極連接通過(guò)漏極線20連接到存儲(chǔ)單元晶體管T00至T04的漏極連接。
存儲(chǔ)單元晶體管T00至T04的源極連接通過(guò)相應(yīng)的接觸部分30、40、50、60、或70導(dǎo)電地連接到阱W0。此外，阱W0被導(dǎo)電地連接到源極選擇晶體管TS0的漏極連接。漏極選擇晶體管TS0的源極連接被連接到全局源極線SL0。其它隔離阱W1、W2等具有其各自的全局源極線SL1、SL2等。
使用局部漏極線20、22和24使得可能形成所謂的微區(qū)段(minisector)100，其只包含列區(qū)段而不是整個(gè)列中的存儲(chǔ)單元晶體管。由此提供了存儲(chǔ)電路10的功耗以及寫(xiě)入、讀取、和擦除速度方面的優(yōu)點(diǎn)。
圖2示出了存儲(chǔ)單元區(qū)域12的平面圖。已經(jīng)參考圖1解釋了的參考符號(hào)的意思將不再參考圖2解釋，因?yàn)檫@些參考符號(hào)表示存儲(chǔ)器區(qū)域12的相同部件。隔離溝槽G0至G3的寬度B0為例如100nm?；ハ嗯彽母綦x溝槽的中心線之間的距離A0為例如250nm。距離A0也稱為位線間距，因?yàn)榫嚯xA0同樣表示相鄰的漏極線20、22、24之間的距離。在該示例實(shí)施例中，位線20、22、和24位于襯底200上。
圖2還示出了存儲(chǔ)單元晶體管T01至T21的浮柵FG00至FG21。溝道連接區(qū)上的接觸區(qū)CA略小于其下的溝道連接區(qū)，即略小于源區(qū)和柵極區(qū)。在應(yīng)用漏極選擇線DAL、字線WL0至WLm、以及源極選擇線SAL之后，通過(guò)自調(diào)整注入制造溝道連接區(qū)。漏極選擇晶體管TD0例如具有溝道連接區(qū)150和溝道連接區(qū)152，其同時(shí)形成漏極選擇晶體管TD0的源區(qū)和存儲(chǔ)單元晶體管T00的漏區(qū)。
通過(guò)隔離層與漏極選擇線DAL隔離開(kāi)的線160位于漏極選擇線DAL上。漏極選擇線DAL的區(qū)域內(nèi)的柵極區(qū)170、172、174、176等延伸到隔離溝槽G0、G1、G2、G3等內(nèi)。柵極區(qū)170形成了三柵晶體管TD0、TD1、和TD2的側(cè)區(qū)。
圖2還示出了三個(gè)截面的位置，具體為-沿列方向穿過(guò)柵極區(qū)172的截面A-A’，-沿行方向穿過(guò)位于隔離溝槽G0和G1之間的漏極連接線DAL的截面B-B’，以及-沿行方向穿過(guò)漏極選擇晶體管TD2和存儲(chǔ)單元晶體管T0的溝道連接區(qū)154的截面C-C’。
圖3示出了截面A-A’、B-B’、和C-C’。存儲(chǔ)電路10被置于硅基底上的輕摻雜p型襯底200內(nèi)。已在硅襯底200內(nèi)制造了n型摻雜層202和p型摻雜層204。層202和204形成截面B-B’區(qū)域內(nèi)的阱W0。層202和204形成截面C-C’區(qū)域內(nèi)的阱W2。
從圖3可以清楚地看出，ONO層210位于由摻雜多晶硅構(gòu)成的線160之下，該ONO層自底向上，即從襯底200向上，含有二氧化硅、氮化硅、和氧氮化硅(silicon oxynitride)。漏極選擇線DAL由多晶硅構(gòu)成，該多晶硅是原位摻雜或者過(guò)后才進(jìn)行摻雜的。
溝槽G0至G3通過(guò)邊緣氧化物212在溝槽底部及溝槽壁上和襯底200隔離。邊緣氧化物212的寬度窄于溝槽的寬度。例如，該邊緣氧化物的寬度僅為10nm，即寬度小于溝槽寬度的1/5。溝槽G0至G3的下部區(qū)域填充了多晶硅214，該多晶硅可以摻雜或者可以不摻雜。中間壁氧化物216平行于溝槽底部且其厚度為例如20nm，位于選擇晶體管TD0至TD2的區(qū)域內(nèi)溝槽G0至G3的上部1/3處。中間壁氧化物216形成覆蓋，而不中斷從一個(gè)隔離溝槽壁到相對(duì)的隔離溝槽壁的延伸。在其它示例實(shí)施例中，該中間壁氧化物的厚度小于50nm。中間壁氧化物216位于溝槽G0至G3的溝槽底部之上的一高度處，該高度對(duì)應(yīng)于溝槽G0至G3的溝槽深度的約2/3。多晶硅218或不同點(diǎn)處的絕緣材料220(例如二氧化硅)位于中間壁氧化物216之上的溝槽G0至G3內(nèi)。
從截面A-A’可以清楚地看出，漏極連接線DAL比填充了多晶硅218的溝槽G1的區(qū)域窄。漏極選擇線DAL的寬度B1因此僅約為漏極選擇線DAL下多晶硅218的寬度B2的一半。
類似地從圖3的截面A-A’可以清楚地看出，絕緣材料220具有凸出222、224，這些凸出在多晶硅218上凸出并一直延伸到漏極選擇線DAL。如圖3的截面B-B’所示，漏極選擇線DAL和多晶硅218形成了具有U形溝道區(qū)230的三柵晶體管。
如圖3的截面C-C’所示，漏極線20至24設(shè)在襯底200上。接觸232從漏極線引到溝道連接區(qū)154。硅化物區(qū)234位于接觸232和溝道連接區(qū)154之間。和硅化物區(qū)234相似的硅化物區(qū)域，形成接觸部分30至74的部分。
在下文中將參考圖4至10解釋存儲(chǔ)電路10的制造方法。如圖4所示，首先注入n型摻雜層202和p型摻雜層204以形成大面積的隔離層。隨后通過(guò)刻蝕隔離溝槽G0至G3將該大面積隔離層劃分成許多條形的小隔離阱。在該過(guò)程中，先將輔助層250應(yīng)用到襯底200，該層由例如氮化硅組成或者含有氮化硅。例如，硼磷硅酸鹽玻璃層252被應(yīng)用到輔助層250，該玻璃層作為刻蝕深的隔離溝槽時(shí)的硬掩膜，并將其簡(jiǎn)稱為BPSG層。借助光敏抗蝕劑掩模構(gòu)造玻璃層252，圖中未示出該掩模。隨后借助玻璃層252構(gòu)造輔助層250，其中玻璃層252用作硬掩膜。接著除去玻璃層252?，F(xiàn)在使用輔助層250作為硬掩模，用于通過(guò)例如反應(yīng)離子刻蝕工藝引入隔離溝槽G0至G3?；蛘?，只使用輔助層250，沒(méi)有玻璃層252也是可能的。
隨后例如通過(guò)熱氧化在隔離溝槽G0至G3中制造邊緣氧化物212。該邊緣氧化物用作襯墊氧化物。如圖5所示，制造了邊緣氧化物212之后，使用原位摻雜的多晶硅214填充隔離溝槽G0至G3?；匚g刻多晶硅214，使得每個(gè)隔離溝槽G0至G3只有約2/3仍被填充。
隨后類似地例如通過(guò)熱氧化制造中間壁氧化物216。制造了中間壁氧化物216之后，隔離溝槽G0至G3的上部區(qū)域填充了原位摻雜的多晶硅218?；匚g刻多晶硅218。隨后除去輔助層250，由此得到圖5所示的工藝狀態(tài)。在回蝕刻多晶硅218的過(guò)程中，在上部區(qū)域的隔離溝槽G0至G3內(nèi)也除去該多晶硅，例如被刻蝕到從隔離溝槽G0至G3的溝槽邊緣開(kāi)始到達(dá)深50nm的位置。
如圖6所示，隨后借助光掩模，如果需要，也可以借助硬掩模，在存儲(chǔ)電路10內(nèi)制造平坦的隔離溝槽。為此，如果需要，可以應(yīng)用例如由氮化硅構(gòu)成的另一個(gè)輔助層260，玻璃層262也如此。借助(未示出的)光掩模構(gòu)造玻璃層262和輔助層260。隨后刻蝕該平坦的溝槽，同時(shí)無(wú)需任何額外的方法步驟，構(gòu)造深的隔離溝槽G0至G3內(nèi)的多晶硅218。在計(jì)劃制造用于選擇微區(qū)段100的漏極選擇晶體管TD0至TDm的柵極區(qū)的位置處的多晶硅218未被除去，見(jiàn)圖6的截面B-B’以及截面A-A’中的中心區(qū)域。
與此相反，存儲(chǔ)單元晶體管區(qū)域內(nèi)的多晶硅218除去，約到中間壁氧化物216的水平，見(jiàn)圖6的截面C-C’。在柵極區(qū)域172一側(cè)的多晶硅218也被除去，見(jiàn)截面A-A’的邊緣區(qū)域。其結(jié)果為，用于定義平坦溝槽的掩模也定義選擇晶體管的側(cè)柵極區(qū)域的位置。
隨后例如通過(guò)熱氧化在平坦的溝槽以及隔離溝槽G0至G3的已暴露的上部區(qū)域內(nèi)制造所謂的線氧化物270。
如圖7所示，隨后采用各向同性刻蝕工藝回蝕刻輔助層260，盡管輔助層260的剩余區(qū)域未被完全除去。
隨后應(yīng)用絕緣材料220以填充平坦的隔離溝槽以及剛被暴露的深隔離溝槽G1至G3的上部區(qū)域。在該過(guò)程中，在側(cè)表面上形成凸出222和224以及凸出272和274，其中輔助層260已經(jīng)在所述側(cè)表面上被各向同性地回蝕刻。例如，使用高密度等離子體(HDP)工藝沉積二氧化硅。隨后采用例如化學(xué)機(jī)械拋光(CMP)工藝平整化絕緣材料220。如果需要，可通過(guò)另外的方法步驟，例如在氫氟酸HF中浸漬這樣的濕法化學(xué)方法除去殘留在輔助層260上的絕緣材料220的任何殘余。
如圖8所示，隨后通過(guò)例如各向同性刻蝕方法，特別是反應(yīng)離子刻蝕(RIE)方法，除去遠(yuǎn)離襯底的輔助層260的一部分。只有設(shè)在襯底200的襯底表面之下即多晶硅218之上的位置處的輔助層260才保留下來(lái)。相反，在較薄的位置，特別是隔離阱W0至W2上的輔助層260被除去，詳細(xì)見(jiàn)圖8中的截面B-B’和截面C-C’。
隨后例如采用濕法化學(xué)方法除去阱W0至W2上的氧化物層，暴露出圖8的襯底區(qū)域280，以及暴露出圖8截面C-C’中被減薄的凸出272和274之間的襯底區(qū)域282。
如圖9所示，隨后采用例如熱氧化制造高壓氧化物的第一部分。再次除去存儲(chǔ)單元晶體管T01至Tm，n上高壓氧化物層290的第一部分，使高壓氧化物層290的第一部分保留在漏極選擇晶體管TD0至TDm的區(qū)域內(nèi)以及源極選擇晶體管TS0至TSm的區(qū)域內(nèi)。
在下一個(gè)方法步驟中，例如采用熱氧化在存儲(chǔ)單元晶體管T01至T24的區(qū)域內(nèi)制造隧道氧化物。在該過(guò)程中，進(jìn)一步提高選擇晶體管區(qū)域中高電壓氧化物層290的厚度，使得可以在該區(qū)域切換更高的電壓，例如大于5伏特的電壓。
隨后除去剩余的輔助層260的殘余物，從而在凸出222和224之間形成切口300。此外，暴露出隔離溝槽G0至G1內(nèi)的多晶硅218，見(jiàn)圖9的截面A-A’和截面B-B’。
如圖10所示，隨后在整個(gè)表面上沉積多晶硅310，并且例如對(duì)該多晶硅原位摻雜。隨后沉積ONO層210，這在上文中已經(jīng)結(jié)合圖3得到描述。隨后沉積另一個(gè)多晶層，并例如對(duì)其原位摻雜。該另外的多晶層尤其包含例如和線160相同的材料。
隨后通過(guò)光刻步驟構(gòu)造該另外的多晶層、ONO層210、以及多晶硅310，尤其制造了漏極連接線DAL。此外，在存儲(chǔ)單元晶體管T01至T24的區(qū)域內(nèi)制造柵極疊層。
隨后制造接觸部分30至74，由此制造了硅化物區(qū)域234。接著，在存儲(chǔ)電路10內(nèi)制造金屬區(qū)域，并鈍化存儲(chǔ)電路10。
總結(jié)，通過(guò)將所謂的掩埋帶(BS)(即從源極區(qū)到隔離的p型阱條的硅化接觸)與所謂的掩埋位線(BBL)結(jié)合使用，已經(jīng)解釋的這些方法的使用可以大幅提高集成水平，尤其是當(dāng)使用參照附圖解釋的SNOR結(jié)構(gòu)時(shí)。這是因?yàn)樵谶@些情形中，集成水平的提高受到各個(gè)微區(qū)段的選擇晶體管的寬度的限制。通過(guò)使用隔離溝槽的上部分區(qū)域作為三維形式的三柵晶體管而形成選擇晶體管，本發(fā)明解決了與此相關(guān)的問(wèn)題。這使得無(wú)需任何額外的芯片面積即可維持或者甚至大幅提高有效的溝道寬度。此外，和先前使用的平面晶體管以及所謂的雙柵晶體管相比，這些選擇晶體管具有更佳的電學(xué)特性，特別是更陡的低閾值電壓上升和更小的靜態(tài)電流。
除了已經(jīng)提到的快速存儲(chǔ)器之外，使用本發(fā)明還可以改善其它存儲(chǔ)器類型，例如以非易失性形式存儲(chǔ)電荷的其它存儲(chǔ)電路。
權(quán)利要求
1.一種集成電路裝置(10)，特別是集成存儲(chǔ)電路裝置具有襯底(200)，具有場(chǎng)效應(yīng)晶體管(TD0)，具有隔離溝槽(60)，該隔離溝槽設(shè)置在襯底(200)內(nèi)，將場(chǎng)效應(yīng)晶體管(TD0)與其周?chē)鷧^(qū)域隔離，并被溝槽底部、溝槽壁、以及溝槽邊緣界定，并具有中間壁隔離區(qū)(216)，該區(qū)域由位于相互對(duì)立的溝槽壁之間并和溝槽底部有一定距離的中心區(qū)域內(nèi)的電絕緣材料構(gòu)成，該隔離溝槽含有導(dǎo)電材料(218)，該導(dǎo)電材料在靠近溝槽邊緣的區(qū)域內(nèi)形成場(chǎng)效應(yīng)晶體管(TD0)的柵極區(qū)。
2.權(quán)利要求1所述的電路裝置，其特征在于導(dǎo)電材料(214)設(shè)置在中間壁隔離區(qū)(216)和溝槽底部之間，或者其特征在于在中間壁隔離區(qū)(216)和溝槽底部之間只設(shè)有電絕緣材料，并且/或者其特征在于中間壁隔離區(qū)(216)和溝槽底部的距離大于溝槽深度的1/5或者大于溝槽深度的1/3。
3.權(quán)利要求1或2所述的電路裝置(10)，其特征在于隔離溝槽(G0)在靠近溝槽邊緣并毗鄰另一個(gè)場(chǎng)效應(yīng)晶體管(T00)柵極區(qū)的另一個(gè)區(qū)域內(nèi)含有絕緣材料(220)，而不是導(dǎo)電材料(218)。
4.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于導(dǎo)電材料(218、310)延伸超出溝槽邊緣，優(yōu)選地延伸到毗鄰該隔離溝槽(G0)的隔離溝槽(G1)內(nèi)，并且/或者其特征在于場(chǎng)效應(yīng)晶體管(TD0)的兩個(gè)連接區(qū)域和隔離溝槽(G0)的距離相同，或者與該溝槽的距離不同。
5.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于隔離溝槽(G0)穿過(guò)摻雜層(204)(該層設(shè)在襯底(200)內(nèi))并終止于與該層摻雜劑類型相反的層(202)內(nèi)，或者也穿過(guò)該摻雜劑類型相反的層(202)。
6.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于電路裝置(10)含有存儲(chǔ)單元陣列，該陣列包含以矩陣形式排列的大量存儲(chǔ)單元(T00)，場(chǎng)效應(yīng)晶體管(TD0)為用于同時(shí)選擇一列或者一列區(qū)段中的存儲(chǔ)單元(T00)的選擇晶體管，并且/或者電絕緣隔離溝槽(G0、G1)位于存儲(chǔ)單元的不同列中的存儲(chǔ)單元之間。
7.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于在該隔離溝槽(G0)或在另外一個(gè)隔離溝槽內(nèi)設(shè)有用于選擇存儲(chǔ)單元的一列或者一列區(qū)段中的存儲(chǔ)單元(T00)的至少一個(gè)選擇線(20)，并且/或者其特征在于至少一列內(nèi)的存儲(chǔ)單元(T00)被設(shè)置在摻雜層(202)內(nèi)，其中隔離溝槽(G0)或另外一個(gè)隔離溝槽將該摻雜層與相鄰列中存儲(chǔ)單元(T10)的摻雜層電隔離，并且/或者其特征在于至少一列內(nèi)的存儲(chǔ)單元(T00)通過(guò)襯底(200)內(nèi)或隔離溝槽內(nèi)的摻雜層(204)相互導(dǎo)電連接，并且/或者其特征在于該隔離溝槽的長(zhǎng)度為其寬度的兩倍以上或三倍以上并優(yōu)選為十倍以上。
8.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于在背對(duì)襯底(200)的選擇晶體管(TD0)柵極區(qū)的一側(cè)上設(shè)有電絕緣隔離層(210)和導(dǎo)電層(160)，且隔離層(210)及導(dǎo)電層(160)和柵極區(qū)(310)的至少一部分一起被共同地構(gòu)造。
9.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于場(chǎng)效應(yīng)晶體管(TD0)的柵極區(qū)最多只延伸到隔離溝槽(G0)的溝槽深度的一半。
10.任一前述權(quán)利要求中所述的電路裝置(10)，其特征在于選擇晶體管(TD0)為具有三個(gè)柵的晶體管，并且/或者其特征在于選擇晶體管(TD0)被比存儲(chǔ)單元陣列中的隔離溝槽深的隔離溝槽隔離。
11.一種制造集成電路裝置(10)，特別是在前述權(quán)利要求之一中所述的電路裝置(10)的方法，具有如下方法步驟，這些方法步驟的執(zhí)行不受陳述順序的限制在襯底(200)內(nèi)制造至少一個(gè)隔離溝槽(G0)，在該溝槽(G0)中引入電絕緣材料(212)，在引入電絕緣材料(212)之后在隔離溝槽(G0)中引入非電絕緣的材料(218)，構(gòu)造該非絕緣材料(218)，毗鄰該第一非絕緣材料(218)應(yīng)用另一非絕緣材料(310)，以及將該另外的非絕緣材料(310)構(gòu)造成場(chǎng)效應(yīng)晶體管(TD0)的柵電極。
12.權(quán)利要求11所述的方法，其特征在于下述步驟在構(gòu)造第一非絕緣材料(218)之前應(yīng)用輔助層(260)，和第一非絕緣材料(218)的構(gòu)造一起構(gòu)造該輔助層(260)，各向同性回蝕刻該輔助層，以及優(yōu)選地在應(yīng)用該另外的非絕緣材料(310)之前應(yīng)用另外的絕緣材料(220)。
13.權(quán)利要求12所述的方法，其特征在于如下步驟在應(yīng)用另外的絕緣材料(220)之后曝光輔助層(260)的其余部分，除去輔助層(260)的子區(qū)域，優(yōu)選地采用熱氧化在未被輔助層(260)覆蓋的區(qū)域上制造隔離層(290)。
14.權(quán)利要求12或13所述的方法，其特征在于輔助層(260)包含氮化物或者由氮化物特別是氮化硅構(gòu)成。
全文摘要
本發(fā)明涉及包括存儲(chǔ)單元區(qū)域(12)的存儲(chǔ)電路裝置，該存儲(chǔ)單元區(qū)域包含多個(gè)存儲(chǔ)單元晶體管(T00至T21)。通過(guò)選擇晶體管(TD0)選擇一列中的存儲(chǔ)單元晶體管(T00、T01)。選擇晶體管(TD0)為三個(gè)控制區(qū)的晶體管，其控制區(qū)延伸到隔離溝槽(G0、G1)內(nèi)。后者(G0、G1)也用于隔離存儲(chǔ)單元區(qū)(12)的不同列的存儲(chǔ)單元晶體管(T00，T10)。該裝置增加了集成水平。
文檔編號(hào)H01L29/788GK1788351SQ200480012981
公開(kāi)日2006年6月14日 申請(qǐng)日期2004年5月5日 優(yōu)先權(quán)日2003年5月14日
發(fā)明者R·卡科施克, F·舒勒 申請(qǐng)人:因芬尼昂技術(shù)股份公司