專利名稱：具有自對準的源區(qū)和阱區(qū)的碳化硅功率器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率器件的制備方法，尤其是涉及碳化硅功率器件的制備方法。
背景技術(shù)：
功率器件被廣泛地使用來運載大電流和支持高電壓。現(xiàn)代的功率器件一般由單晶硅半導體材料制備。一種廣泛使用的功率器件是功率金屬氧化物半導體場效應(yīng)晶體管(MOSFET)。在功率MOSFET中，控制信號提供給通過中間絕緣體與半導體表面分開的柵電極，該中間絕緣體可以是，但不限于二氧化硅。經(jīng)由多數(shù)載流子的輸送發(fā)生電流導通，而不存在在雙極晶體管工作中所使用的少數(shù)載流子注入。功率MOSFET可以提供優(yōu)良的安全工作區(qū)，且在單位單元結(jié)構(gòu)中可以是平行的。
如本領(lǐng)域技術(shù)人員眾所周知的，功率MOSFET可包括橫向結(jié)構(gòu)或垂直結(jié)構(gòu)。在橫向結(jié)構(gòu)中，漏極端子、柵極端子和源極端子位于襯底的同一表面上。相反，在垂直結(jié)構(gòu)中，源極和漏極位于襯底的相對表面上。
在功率器件方面的最近研制成果還包括了對于功率器件使用碳化硅(SiC)器件的研究。碳化硅相對硅具有寬的帶隙、低的介電常數(shù)、高的擊穿場強、高的熱導率和高的飽和電子漂移速度。這些特性允許碳化硅功率器件在比常規(guī)的硅基功率器件高的溫度、高的功率電平和/或低的比開態(tài)電阻下工作。在由IEEE Transactions on ElectronDevices中1993年第40卷第645-655頁中Bhatnagar等人的標題為“Comparison of 6H-SiC，3C-Sic and Si for Power Devices”的公開物中得到了關(guān)于硅器件的碳化硅器件優(yōu)越性的理論分析。在Palmour的標題為“Power MOSFET in Silicon Carbide”且轉(zhuǎn)讓給本發(fā)明受讓人的美國專利5,506,421中描述了在碳化硅中制備的功率MOSFET。
在文獻中已描述了許多的碳化硅功率MOSFET結(jié)構(gòu)。例如參見美國專利No.5,506,421；IEEE Electron Device Letters，1997年12月第18卷第12期第586-588頁，A.K.Agarwal，J.B.Casady，L.B.Rowland，W.F.Valek，M.H.White和C.D.Brandt，″1.1kV 4H-SiCPower UMOSFET′s″；Materials Science Forum，1998年第264-268卷第989-992頁，A.K.Agarwal，J.B.Casady，L.B.Rowland，W.F.Valek和C.D.Brandt，″1400V 4H-SiC Power MOSFETs″；IEEE ElectronDevice Letters，1998年12月第19卷第12期第487-489頁，J.Tan，J.A.Cooper，Jr.，和M.R.Melloch，″High-VoltageAccumulation-Layer UMOSFETs in 4H-SiC″；IEEE Electron DeviceLetters，1997年3月第18卷第3期第93-95頁，J.N.Shenoy，J.A.Cooper和M.R.Melloch，″High-Voltage Double-ImplantedPower MOSFET′s in 6H-SiC，″；IEEE Device Research Conference，F(xiàn)t.Collins，CO，1997年6月23-25日，J.B.Casady，A.K.Agarwal，L.B.Rowland，W.F.Valek和C.D.Brandt，″900V DMOS和1100V UMOS4H-SiC Power FETs，″；Materials Science Forum，2000年第338-342卷第1295-1298頁，R.Schrner，P Friedrichs，D.Peters，H.Mitlehner，B.Weis和D.Stephani，″Rugged Power MOSFETs in6H-SiC with Blocking Capability up to 1800V，″；ElectronicMaterials Conference，Santa Barbara，CA，1999年6月30日-7月2日，V.R.Vathulya和M.H.White，″Characterization of ChannelMobility on Implanted SiC to determine Polytype suitabilityfor the Power DIMOS structure，″；Materials Science Forum，2000年第338-342卷第1275-1278頁，A.V.Suvorov，L.A.Lipkin，G.M.Johnson，R.Singh和J.W.Palmour，″4H-SiC Self-AlignedImplant-Diffused Structure for Power DMOSFETs，″；IEEEElectron Device Letters，1997年12月第18卷第12期第589-591頁，P.M.Shenoy和B.J.Baliga，″The Planar 6H-SiC ACCUFETA NewHigh-Voltage Power MOSFET Structure，″；Matericals ScienceForum，2000年第338-342卷第1271-1274頁，Ranbir Singh，Sei-HyungRyu和John W.Palmour，″High Temperature，High Current，4H-SiCAccu-DMOSFET，″；Materials Science Forum，2000年第338-342卷第1287-1290頁，Y.Wang，C.Weitzel和M.Bhatnagar，″Accumulation-Mode SiC Power MOSFET Design Issues，″；Materials Science Forum，2000年第338-342卷第1307-1310頁，A.K.Agarwal，N.S.Saks，S.S.Mani，V.S.Hegde和P.A.Sanger，″Inyestigation of Lateral RESURF，6H-SiC MOSFETs″；以及IEEEElectron Device Letters，1997年3月第18卷第3期第93-95頁，Shenoy等人的″High-Voltage Double-Implanted Power MOSFET′s in6H-SiC″。
一種廣泛使用的硅功率MOSFET是利用雙擴散工藝制備的雙擴散MOSFET(DMOSFET)。常規(guī)的硅中的DMOSFET 510示于圖1中。在這些器件中，p基區(qū)514和n+源區(qū)516經(jīng)由掩模中的共用開口在襯底512中擴散。比n+源區(qū)516深地驅(qū)動p基區(qū)514。在p基區(qū)514和n+源區(qū)516之間的橫向擴散的差形成表面溝道區(qū)。柵氧化物518提供在襯底512上，且柵極接觸520提供在柵氧化物518上。源極接觸522提供在n+源區(qū)516之間的襯底512上。漏極接觸524提供在與源極接觸522相對的襯底512上?？稍谟?996年P(guān)WS Publishing Company公布的B.J.Baliga的標題為“Power Semiconductor Devices”和具體地第7章標題為“PowerMOSFET”的文本中發(fā)現(xiàn)包括DMOSFET的功率MOSFET的概述，其公開內(nèi)容通過參考并入這里。已制備了碳化硅中的DMOSFET結(jié)構(gòu)，然而，由于碳化硅中的摻雜劑低擴散，所以已在制備碳化硅中的DMOSFET時使用了其它技術(shù)，如雙注入。因此，在此使用的術(shù)語“DMOSFET”指的是與在基區(qū)或阱區(qū)中具有基區(qū)或阱區(qū)和源區(qū)的圖1的相似的結(jié)構(gòu)，不考慮在制備該結(jié)構(gòu)時所使用的方法。
盡管碳化硅的潛在優(yōu)點，但制備包括功率MOSFET的碳化硅功率器件還是很困難的。例如，如上所述，一般利用雙擴散工藝在硅中制備DMOSFET，其中比n+源極深地驅(qū)動p基區(qū)。不幸地，在碳化硅中，常規(guī)的p型和n型摻雜劑的擴散系數(shù)相比硅小，所以利用可接受的擴散次數(shù)和溫度獲得p基區(qū)和n+源區(qū)的所需深度也很困難。離子注入也可用于注入p基區(qū)和n+源極。例如，參見，IEEE Electron Device Letters，1997年3月第18卷第3期第93-95頁，Shenoy等人的“High-VoltageDouble-Impanted Power MOSFET′s in 6H-SiC”。

發(fā)明內(nèi)容
通過連續(xù)地圖案化，例如通過蝕刻，掩模層以在第一導電類型的碳化硅層中提供用于形成第一導電類型的源區(qū)、與第一導電類型相反的第二導電類型的掩埋碳化硅區(qū)域和第二導電類型的阱區(qū)的窗口，本發(fā)明的實施例提供了碳化硅半導體器件和碳化硅半導體器件的制備方法。利用該掩模層的第一窗口形成該源區(qū)和該掩埋的碳化硅區(qū)域。然后，利用該掩模層的第二窗口形成該阱區(qū)，通過隨后加寬該第一窗口提供該第二窗口。
在本發(fā)明的具體實施例中，第一導電類型是n型碳化硅，第二導電類型是p型碳化硅。在這種實施例中，該掩埋的碳化硅區(qū)域是掩埋的p型碳化硅區(qū)域，且該阱區(qū)是p阱區(qū)。
在本發(fā)明的另一實施例中，通過在該第一n型碳化硅層的第一表面上形成該掩模層且圖案化該掩模層以提供第一注入掩模，提供了連續(xù)地圖案化掩模層、形成該源區(qū)和該掩埋的p型碳化硅區(qū)域以及形成該p阱區(qū)，該第一注入掩模具有對應(yīng)于該碳化硅功率器件源區(qū)的至少一個窗口。然后，利用該第一注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供n型源區(qū)。該n型源區(qū)延伸到該第一n型碳化硅層的第一表面且具有比該第一n型碳化硅層高的載流子濃度。還利用該第一注入掩模在該第一n型碳化硅層中注入p型摻雜劑，以提供與該n型源區(qū)相鄰的掩埋的p型區(qū)域。該掩埋的p型區(qū)域設(shè)置在比該n型源區(qū)的深度大的該第一n型碳化硅層中的深度處。然后例如通過各向同性地蝕刻，增大該第一注入掩模以提供第二注入掩模。該第二注入掩模使對應(yīng)于該p阱區(qū)，且對應(yīng)于該第一注入掩模的該至少一個窗口的至少一個窗口加寬。然后利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p阱區(qū)，該p阱區(qū)延伸到該p型掩埋區(qū)。
在本發(fā)明另外的實施例中，連續(xù)地圖案化掩模層，以在該第一n型碳化硅層中提供用于形成源區(qū)、掩埋的p型碳化硅區(qū)域、p阱區(qū)和閾值調(diào)節(jié)區(qū)的窗口。在這種實施例中，利用該掩模層的第三窗口形成該閾值調(diào)節(jié)區(qū)，通過隨后增大該掩模層的第二窗口來提供該第三窗口。
在本發(fā)明的其它實施例中，通過在第一n型碳化硅層上形成該掩模層且圖案化該掩模層以提供第一注入掩模，提供了連續(xù)地蝕刻掩模層、形成該源區(qū)和該掩埋的p型碳化硅區(qū)域以及形成該p阱區(qū)。該第一注入掩模具有對應(yīng)于該碳化硅功率器件的源區(qū)的至少一個窗口。然后利用該第一注入掩模在第一n型碳化硅層中注入N型摻雜劑以提供n型源區(qū)。該n型源區(qū)延伸到該第一n型碳化硅層的第一表面，且具有比該第一n型碳化硅層高的載流子濃度。還利用該第一注入掩模在該第一n型碳化硅層中注入P型摻雜劑，以提供與n型源區(qū)相鄰的掩埋p型區(qū)。利用比用于在該第一n型碳化硅層中注入n型摻雜劑的注入能量高的注入能量來注入p型摻雜劑。然后例如通過各向同性地蝕刻增大該第一注入掩模的第一窗口，以提供第二注入掩模。該第二注入掩模使對應(yīng)于p阱區(qū)且對應(yīng)于該第一注入掩模的至少一個窗口的至少一個窗口加寬。利用該第二注入掩模在該第一n型碳化硅層中注入P型摻雜劑以提供p阱區(qū)。利用注入能量注入p型摻雜劑，以便該p阱區(qū)延伸到p型掩埋區(qū)。
在另外的實施例中，通過利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑，提供了利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p阱區(qū)，以提供比掩埋的p型碳化硅層的載流子濃度小的p阱區(qū)的載流子濃度。
在本發(fā)明另外的實施例中，利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p阱區(qū)之后是，例如，通過各向同性地蝕刻該第二注入掩模，增大該第二注入掩模的該至少一個窗口，以提供第三注入掩模。該第三注入掩模使對應(yīng)于閾值調(diào)節(jié)區(qū)且對應(yīng)于該第二注入掩模的該至少一個窗口的至少一個窗口被加寬了。然后利用該第三注入掩模在該第一n型碳化硅層中注入N型摻雜劑以提供閾值調(diào)節(jié)區(qū)。此外，可通過利用該第三注入掩模在該第一n型碳化硅層中將n型摻雜劑注入到該第一n型碳化硅層中約0.1μm至約0.5μm的深度，來利用該第三注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供該閾值調(diào)節(jié)區(qū)。
另外，可移除該第三注入掩模，且可形成第四注入掩模。圖案化該第四注入掩模，以提供暴露出與該源區(qū)相鄰的第一n型碳化硅層的第一表面的窗口。利用該第四注入掩模注入P型摻雜劑，以提供p型碳化硅插塞區(qū)域(plug region)。該插塞區(qū)域延伸到第一n型碳化硅層中，以接觸該p型掩埋區(qū)。在第一n型碳化硅層的第一表面上形成柵氧化物。在柵氧化物上形成柵極接觸。在該源區(qū)和該插塞區(qū)域上形成源極接觸，且在與該第一表面相對的該第一n型碳化硅層上形成漏極接觸。還可在與該第一表面相對的該第一n型碳化硅層的表面上形成第二n型碳化硅層。該第二n型碳化硅層具有比該第一n型碳化硅層的載流子濃度高的載流子濃度。
在本發(fā)明另外的實施例中，利用該第三注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供閾值調(diào)節(jié)區(qū)之后是，移除該第三注入掩模，以及在該第一n型碳化硅層的第一表面上形成n型碳化硅外延層。在這種實施例中，在形成n型碳化硅外延層之前是，形成第四注入掩模，圖案化該第四注入掩模以提供暴露出與該源區(qū)相鄰的該n型碳化硅外延層部分的窗口，利用該第四注入掩模注入p型摻雜劑以提供p型碳化硅插塞區(qū)域，該插塞區(qū)域延伸到該第一n型碳化硅層中以接觸該p型掩埋區(qū)并且激活該注入的摻雜劑。形成n型碳化硅外延層之后是，在n型碳化硅外延層上形成柵氧化物，在柵氧化物上形成柵極接觸，在該源區(qū)和該插塞區(qū)域上形成源極接觸，以及在與該第一表面相對的該第一n型碳化硅層上形成漏極接觸。
在本發(fā)明的具體實施例中，利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供p阱區(qū)之后是，移除該第二注入掩模，以及在該第一n型碳化硅層的第一表面上形成n型碳化硅外延層。在這種實施例中，在形成n型碳化硅外延層之前的步驟是，形成第三注入掩模，圖案化該第三注入掩模以提供暴露出與該源區(qū)相鄰的該n型碳化硅外延層部分的窗口，利用該第三注入掩模注入p型摻雜劑以提供p型碳化硅插塞區(qū)域，該插塞區(qū)域延伸到該第一n型碳化硅層中以接觸該p型掩埋區(qū)，以及激活該注入的摻雜劑。在形成n型碳化硅外延層之后的步驟是，在n型碳化硅外延層上形成柵氧化物，在該柵氧化物上形成柵極接觸，在該源區(qū)和該插塞區(qū)域上形成源極接觸，以及在與該第一表面相對的該第一n型碳化硅層上形成漏極接觸?？稍谂c該第一表面相對的該第一n型碳化硅層的表面上形成第二n型碳化硅層，該第二n型碳化硅層具有比該第一n型碳化硅層的載流子濃度高的載流子濃度。
在本發(fā)明的其它實施例中，碳化硅功率半導體器件包括具有第一導電類型的第一碳化硅層，和在該第一碳化硅層中且具有該第一導電類型的源區(qū)。該源區(qū)具有比該第一碳化硅層的載流子濃度高的載流子濃度且延伸到該第一碳化硅層的第一表面。由第二導電類型的碳化硅制成的掩埋區(qū)提供在與該源區(qū)底部部分相鄰的該第一碳化硅層中且在比該源區(qū)深度大的該第一碳化硅層的深度處。由第二導電類型的碳化硅制成的阱區(qū)提供在與該源區(qū)外部部分相鄰的該第一碳化硅層中且朝著該第一碳化硅層的第一表面延伸。該阱區(qū)具有比該掩埋區(qū)的載流子濃度低的載流子濃度。由第二導電類型的碳化硅制成的插塞區(qū)域與該阱區(qū)相對的源區(qū)內(nèi)部部分相鄰提供且延伸到該第一碳化硅層第一面上。柵氧化物位于該第一碳化硅層、該阱區(qū)和該源區(qū)上，且柵極接觸位于該柵氧化物上。源極接觸位于該插塞區(qū)域和該源極區(qū)域上，且漏極接觸位于與該第一碳化硅層第一表面相對的該第一碳化硅層上。
在本發(fā)明另外的實施例中，碳化硅功率半導體器件包括具有第一導電類型的第一碳化硅層，和在該第一碳化硅層中且具有該第一導電類型的源區(qū)。該源區(qū)具有比該第一碳化硅層的載流子濃度高的載流子濃度且延伸到該第一碳化硅層的第一表面，該源區(qū)具有第一導電類型的摻雜劑和具有與第一導電類型相反的第二導電類型的摻雜劑。由第二導電類型的碳化硅制成的掩埋區(qū)提供在與該源區(qū)底部部分相鄰的該第一碳化硅層中且在比該源區(qū)深度大的該第一碳化硅層的深度處。由第二導電類型的碳化硅制成的阱區(qū)提供在與該源區(qū)外部部分相鄰的該第一碳化硅層中，且朝著該第一碳化硅層的第一表面延伸。由第二導電類型的碳化硅制成的插塞區(qū)域鄰近與該阱區(qū)相對的源區(qū)內(nèi)部部分且延伸到該第一碳化硅層第一面。柵氧化物位于該第一碳化硅層、該阱區(qū)和該源區(qū)上，且柵極接觸位于該柵氧化物上。源極接觸位于該插塞區(qū)域和該源區(qū)上，且漏極接觸位于與該第一碳化硅層第一表面相對的該第一碳化硅層上。
在根據(jù)本發(fā)明的碳化硅功率半導體器件的具體實施例中，該源區(qū)具有第一導電類型的摻雜劑和與第一導電類型相反的第二導電類型的摻雜劑。此外，該第一導電類型可以是n型，該第二導電類型可以是p型。
在本發(fā)明另外的實施例中，由第一導電類型的碳化硅制成的閾值調(diào)節(jié)區(qū)提供在該第一碳化硅層中且自該源區(qū)延伸。該閾值調(diào)節(jié)區(qū)設(shè)置在該阱區(qū)和該第一層碳化硅的第一面之間。該閾值調(diào)節(jié)區(qū)可延伸到該第一層碳化硅中約0.01μm至約0.5μm的深度，且具有約1015至約1019cm-3的載流子濃度。
在本發(fā)明另外的實施例中，第一碳化硅外延層還可提供在該柵氧化物和該第一碳化硅外延層之間的該第一碳化硅層的第一面上。該第一碳化硅外延層可具有約0.05μm至約1μm的厚度以及約1015至約1017cm-3的載流子濃度。如果提供了閾值調(diào)節(jié)區(qū)和該第一外延層，則該閾值調(diào)節(jié)區(qū)可延伸到該第一層碳化硅中約0.01μm至約0.5μm的深度，且具有約1015至約1019cm-3的載流子濃度，且該第一碳化硅外延層可具有約0.05μm至約1μm的厚度以及約1014至約1016cm-3的載流子濃度。
在本發(fā)明另外的實施例中，由第一導電類型的碳化硅制成的第二層設(shè)置在第一層碳化硅和該漏極接觸之間。該第二層的碳化硅具有比該第一層的碳化硅高的載流子濃度。此外，該第二半導體層可以是碳化硅襯底，且該第一半導體層可以是在該碳化硅襯底上的外延層。


圖1是常規(guī)的DMOSFET的截面圖；圖2A-2M是示出根據(jù)本發(fā)明實施例的MOSFET的制備方法的截面圖；圖3A-3G是示出根據(jù)本發(fā)明另外實施例的MOSFET的制備方法的截面圖；和圖4A-4E是示出根據(jù)本發(fā)明實施例的MOSFET的制備方法的截面圖。
具體實施例方式
現(xiàn)在在下文將參考附圖更全面地描述本發(fā)明，其中示出了本發(fā)明的優(yōu)選實施例。然而，本發(fā)明可具體化成許多不同的形式，且不應(yīng)當構(gòu)造成局限于在此提出的實施例；而且，提供這些實施例以便該公開將是完全且徹底的，且將本發(fā)明的范圍全面地傳達給本領(lǐng)域技術(shù)人員。如圖所示，為了說明性目的夸大了層或區(qū)域的尺寸，由此提供其以說明本發(fā)明的一般結(jié)構(gòu)。自始自終相似的附圖標記指的是相似的元件。將理解的是，當元件如層、區(qū)域或襯底稱作為在另一元件“上”時，它可以直接在另一元件上或者也可存在中間元件。相反，當元件稱作為“直接在另一元件上”時，則不存在中間元件。此外，如其中所使用的，n+或p+層或區(qū)域指的是具有比相鄰的或其它n型或p型層或區(qū)域高的載流子濃度的層或區(qū)域，而n-或p-層或區(qū)域指的是具有比相鄰的或其它n型或p型層或區(qū)域低的載流子濃度的層或區(qū)域。
現(xiàn)在參考圖2A-2M，現(xiàn)在將描述根據(jù)本發(fā)明的碳化硅功率MOSFET的制備方法。如圖2A所示，在第二n型碳化硅層10例如n+SiC襯底上提供第一n型碳化硅層12，如n-SiC外延層。可選地，第一n型碳化硅層12可以是n型SiC襯底，第二n型碳化硅層10可以是注入的或外延層。SiC襯底和外延層的形成方法對于本領(lǐng)域技術(shù)人員來說是公知的，因此，在此將不再進一步描述。在本發(fā)明的具體實施例中，摻雜第一n型碳化硅層12以提供約1014至約5×1016cm-3的載流子濃度，且可具有約6至約200μm的厚度。第二n型碳化硅層可以是如由美國北卡羅來納州達勒姆的Cree公司提供的SiC襯底。
如圖2B所示，在第一n型碳化硅層12上形成掩模層200。掩模層200可以是氧化層，如二氧化硅層，且可通過沉積或熱氧化提供。掩模層200可以是足夠厚以提供在此描述的連續(xù)掩模。在本發(fā)明的具體實施例中，掩模層200可以是約1.5至約4μm厚。
如圖2C所示，圖案化掩模層200以提供第一掩模205。第一掩模205可以通過蝕刻掩模層200以對第一n型碳化硅層12開出窗口206而形成。窗口206限定了根據(jù)本發(fā)明實施例的MOSFET的(多個)源區(qū)。通過第一掩模205的窗口206進行注入n型和p型摻雜劑，如圖2D所示。在本發(fā)明的具體實施例中，窗口206為約0.5μm至約10μm寬，且窗口206的相應(yīng)部分隔開約1μm至約10μm。
注入n型摻雜劑以提供n+源區(qū)14。合適的摻雜劑例如包括氮和磷。在某些實施例中，注入n型摻雜劑以提供約5×1019cm-3的載流子濃度?？捎眉s10至約360keV的一種或多種注入能量注入n型摻雜劑，以便提供從第一n型碳化硅層12的第一表面延伸到第一n型碳化硅層12中約0.1μm至約0.5μm深度的n+源區(qū)14。在本發(fā)明的某些實施例中，在室溫進行n型注入，然而，還可利用更高的溫度。作為注入橫向蔓延(straggle)的結(jié)果，n+源區(qū)14可以比窗口206略寬。因此，例如，n+源區(qū)14可以為約1μm到約12μm寬且具有約0.1μm到約0.5μm的厚度。
注入p型摻雜劑以提供第一掩埋的p區(qū)域16。合適的摻雜劑例如包括鋁和硼。在某些實施例中，注入p型摻雜劑以提供約1019cm-3或更多的載流子濃度?？捎眉s180至約360keV的注入能量注入p型摻雜劑，以便在第一n型碳化硅層12中約0.5μm到約1.2μm的深度處提供第一掩埋的p區(qū)域16。在本發(fā)明的某些實施例中，在室溫進行p型注入，然而，也可以利用更高的溫度。作為由使用高的注入能量得到的更多注入橫向蔓延的結(jié)果，第一掩埋的p區(qū)域16可以比窗口206和n+源區(qū)14略寬。因此，例如，第一掩埋的p區(qū)域16可以比n+源區(qū)14寬約0.1至約0.2μm，且具有約1.2μm到約12.2μm的總寬度和約0.5μm至約1.2μm的厚度。在本發(fā)明另外的實施例中，在注入n型摻雜劑之前注入p型摻雜劑。
如圖2E所示，增大窗口206以提供窗口211。例如，可在第一掩模205上進行各向同性蝕刻如緩沖的HF蝕刻，以加寬窗口206和提供具有窗口211的第二注入掩模210。還可使用用于加寬窗口206的其它技術(shù)，如干法蝕刻技術(shù)。在本發(fā)明的某些實施例中，第一掩模205的蝕刻提供了比窗口206在每側(cè)上寬約0.5至約1.5μm的窗口211。因此，第一掩模205的蝕刻可移除約0.5到約1.5μm的第一掩模205以提供第二掩模210。第二掩模210可具有至少約1.2μm的所得到的(resulting)厚度。窗口211限定了根據(jù)本發(fā)明實施例的MOSFET的(多個)p阱區(qū)18。通過第二掩模210的窗口211進行p型摻雜劑的注入，如圖2F所示。因此，通過使用蝕刻以提供第二注入窗口的單一掩模層來自對準掩埋的p區(qū)域16、源區(qū)14和p阱區(qū)18。此外，通過n+源極注入和p阱注入來限定MOS柵極長度。因此，將由p型注入的橫向蝕刻和任一注入蔓延形成p阱區(qū)18來確定該器件的MOS柵極長度。
如圖2F所示，注入p型摻雜劑以提供p阱區(qū)18。合適的摻雜劑例如包括鋁和硼。在某些實施例中，注入p型摻雜劑以提供約1016至約1017cm-3的載流子濃度。p型摻雜劑的濃度隨著深度可以是均勻的或非均勻的。例如，在本發(fā)明的某些實施例中，在p阱區(qū)18中的p型摻雜劑的濃度隨著深度而增加。此外，p型摻雜劑的濃度應(yīng)當足夠小，以便不顯著地改變n+源區(qū)14的導電性。因此，n+源區(qū)14將具有其中注入的p型和n型雜質(zhì)，然而，n型雜質(zhì)將支配n+源區(qū)14的導電性。
可用在約30至約360keV范圍變化的一種或多種注入能量注入p型摻雜劑，以便在第一n型碳化硅層12中從第一n型碳化硅層12的第一表面到約0.5μm至約1.2μm的深度處提供p阱區(qū)18。在本發(fā)明的某些實施例中，在室溫進行p型注入，然而，還可利用更高的溫度。如上所述，作為由使用較高的注入能量得到的注入橫向蔓延的結(jié)果，p阱區(qū)18可以比窗口211略寬。因此，例如，p阱區(qū)18可延伸過窗口211的邊緣約0.2至約0.3μm，且具有約0.7至約1.8μm的總寬度。
如圖2G所示，增大窗口211以提供窗口216。例如，在第一掩模210上進行第二各向同性蝕刻，如第二緩沖的HF蝕刻，以加寬窗口211和提供具有窗口216的第三注入掩模215。在本發(fā)明的某些實施例中，第二掩模210的蝕刻提供了比窗口211在每側(cè)上寬約0.3至約0.5μm的窗口216。因此，第二掩模211的蝕刻可移除約0.3至約0.5μm的第二掩模210，以提供第三掩模215。第三掩模215可具有至少約0.6μm的所得到厚度。窗口216限定了根據(jù)本發(fā)明實施倒的MOSFET的(多個)閾值調(diào)節(jié)區(qū)20。通過第三掩模215的窗口216進行n型摻雜劑的注入，如圖2H所示。因此，通過使用蝕刻以提供第一注入窗口、隨后蝕刻第一注入窗口以提供第二注入窗口、同樣隨后蝕刻第二注入窗口以提供第三注入窗口的單個掩模層，來自對準掩埋的p區(qū)域16、源區(qū)14、p阱區(qū)18和溝道閾值調(diào)節(jié)區(qū)20。
圖2H示出了提供閾值調(diào)節(jié)區(qū)20的n型摻雜劑的注入(溝道注入)。合適的n型摻雜劑包括例如氮和磷。在某些實施例中，注入n型摻雜劑以提供約1015至約1019cm-3的載流子濃度?？捎眉s10至約360keV的注入能量注入n型摻雜劑，以便在第一n型碳化硅層12中提供從第一n型碳化硅層12的第一表面延伸到約0.01μm至約0.5μm深度的閾值調(diào)節(jié)區(qū)20。在本發(fā)明的某些實施例中，在室溫進行n型注入，然而，還可利用更高的溫度。閾值調(diào)節(jié)區(qū)20可為約2μm到約15μm寬。
如圖2I所示，在形成閾值調(diào)節(jié)區(qū)20之后，移除第三掩模215，并且通過形成第二掩模層和圖案化第二掩模層來形成第四注入掩模220。第四注入掩模具有位于部分n+源區(qū)14之間的窗口211，以提供其提供與p型掩埋區(qū)16歐姆接觸的p+插塞注入。
如圖2J所示，利用第四注入掩模220的窗口221注入p型摻雜劑來提供p+插塞區(qū)域22。合適的p型摻雜劑例如包括鋁和硼。在某些實施例中，注入p型摻雜劑以提供約5×1018至約1×1021cm-3的載流子濃度。p型摻雜劑的濃度隨著深度可以是均勻的或非均勻的?？捎脧募s10至約360keV范圍變化的一種或多種注入能量注入p型摻雜劑，以便在第一n型碳化硅層12中提供從第一n型碳化硅層12的第一表面到約0.5μm至約1.2μm的深度延伸的p+插塞區(qū)域22。如圖2J所示，p+插塞區(qū)域22延伸到足夠的深度以接觸p型阱區(qū)16。在本發(fā)明的某些實施例中，在室溫進行p型注入，然而，還可利用更高的溫度。作為注入橫向蔓延的結(jié)果，p+插塞區(qū)域22可比窗口221略寬。因此，例如，p+插塞區(qū)域22可延伸過窗口221的邊緣約0.2μm至約0.4μm，且具有約1μm至約20μm的總寬度。
如圖2K所示，移除第四注入掩模，并且通過使得到的結(jié)構(gòu)退火來激活該注入。在本發(fā)明的某些實施例中，在比約1400℃高的溫度下進行退火。在激活退火之后，在第一n型碳化硅層12的第一表面上形成氧化層24′，如圖2K所示。任選地，可用電介質(zhì)層如SiO2或Si3N4覆蓋該結(jié)構(gòu)，以在退火期間保護該結(jié)構(gòu)?？蛇x地，在形成之后使柵氧化物退火以改善SiC/SiO2界面的實施例中，可通過這種退火提供這種雜質(zhì)的激活。
可通過沉積、熱生長或其組合形成氧化層24′。在具體實施例中，氧化層24′具有約200至約2000的厚度。氧化層24′可以是單層或多層。在本發(fā)明的具體實施例中，氧化層24′提供為氮氧化物，和/或者可以是其它氧化物。氮氧化物可以是任一合適的柵氧化物，然而，在某些實施例中，使用了SiO2、氧氮化物或ONO。形成氧化層24′或ONO柵電介質(zhì)的初始氧化物之后可在N2O或NO中退火，以便減小在SiC/氧化物界面處的缺陷密度。在具體實施例中，通過熱生長或沉積形成氧化層24′，然后在提供約11至約45秒N2O的初始滯留時間、大于約1100℃的溫度下和約2至約8SLM流速的N2O環(huán)境中退火。在共同轉(zhuǎn)讓的標題為“METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDELAYER”的美國專利申請序列號No.09/834,283、2001年5月30日申請的標題為“Method of N2O Growth of an oxide layer on SiliconCarbide Layer”的美國臨時申請序列號No.60/237,822、2001年10月1日申請的標題為“METHOD OF N2O GROWTH OF AN OXIDE ON A SILICONCARBIDE LAYER”的美國專利申請序列號No.09/968,391和/或2001年10月26日申請的標題為“METHOD OF FABRICATING AN OXIDE LAYER ONA SILICON CARBIDE LAYER UTILIZING AN ANNEAL IN A HYDROGENENVIRONMENT”的美國專利申請序列號No.10/045,542中描述了在碳化硅上的氧化層的這種形成和退火，所述公開內(nèi)容如在此提出的那樣并入這里作為參考。
另外，還可利用如在IEEE Electron Device Letters的2000年6月第21卷第6期第298-300頁中J.P.Xu、P.T.Lai、C.L.Chan、B.Li和Y.C.Cheng的“Improved Performance and Reliability ofN2O-Grown Oxynitride on 6H-SiC”中描述的N2O生長氧化物。還可利用如在Materials Science Forum中1998年第264卷第853-856頁的L.A.Lipkin和J.W.Palmour的“Low interface state density oxideson p-type SiC”中所描述的技術(shù)?？蛇x地，對于熱生長的氧化物，可提供熱生長的SiO2層的隨后NO退火，以減小界面俘獲密度，如在IEEEDevice Research Conference，Denver，CO 2000年6月19-21日M.K.Das、L.A.Lipkin、J.W.Palmour、G.Y.Chung、J.R.Williams、K.McDonald和L.C.Feldman的“High Mobility 4H-SiC InversionMode MOSFETs Using Thermally Grown，NO Annealed SiO2”；IEEEElectron Device Letters接受待公開的G.Y.Chung、C.C.Tin、J.R.Williams、K.McDonald、R.A.Weller、S.T.Pantelides、L.C.Feldman、M.K.Das和J.W.Palmour的“Improved InversionChannel Mobility for 4H-SiC MOSFETs Following HighTemperature Anneals in Nitric Oxide”；以及Applied PhysicsLetters中2000年3月第76卷第13期第1713-1715頁的G.Y.Chung、C.C.Tin、J.R.Williams、K.McDonald、M.Di Ventra、S.T.Pantelides、L.C.Feldman和R.A.Weller的“Effect of nitricoxide annealing on the interface trap densities near the bandedges in the 4H polytype of silicon carbide”?？扇缭?001年6月11日申請的標題為“HIGH VOLTAGE，HIGH TEMPERATURE CAPACITORSTRUCTURES AND METHODS OF FABRICATION”的美國專利申請序列No.09/878,442所述提供氧氮化物，如在此提出的那樣將其公開并入這里作為參考。
圖2L示出了柵極接觸26的形成。柵極接觸26可以是用磷或硼摻雜的p型多晶硅且利用低壓化學氣相沉積(LPCVD)沉積，和/或可以是其它合適的接觸材料，如鎢或鉬，且可利用本領(lǐng)域技術(shù)人員公知的技術(shù)形成和圖案化。可選地，可共同形成和圖案化圖2L的氧化層24′和柵極接觸26，以提供用于源極接觸28的開口和提供柵氧化物24，如圖2M所示。
如圖2M所示，圖案化氧化層24′以提供柵氧化物24。在氧化層24′中開出窗口以暴露出p+插塞區(qū)域22和部分閾值調(diào)節(jié)區(qū)20。在窗口中沉積接觸金屬以提供歐姆源極接觸28。還在與第一n型碳化硅層12相對的第二n型層10的面上沉積接觸金屬，以提供漏極接觸30。在本發(fā)明的具體實施例中，源極接觸28和/或漏極接觸30的接觸金屬由鎳(Ni)、鈦(Ti)、鉑(Pt)或鋁(Al)、鉻(Cr)、它們的組合如Ti/Ni、Al/Ni或Cr/Ni疊層、它們的合金如NiCr和/或其它合適的接觸材料形成，且可在約600℃至約1100℃例如825℃的溫度下退火，以便提供歐姆接觸。源極和漏極接觸28和30可具有約150至約3000的厚度。源極接觸28和/或漏極接觸30可通過蒸發(fā)沉積、濺射或本領(lǐng)域技術(shù)人員公知的其它的這種技術(shù)形成。
如圖2M所示，根據(jù)本發(fā)明某些實施例的半導體器件包括具有第一導電類型的第一碳化硅層12。源區(qū)14提供在第一碳化硅層12中且具有第一導電類型。源區(qū)14具有比第一碳化硅層12的載流子濃度高的載流子濃度，且延伸到第一碳化硅層12的第一表面。源區(qū)14可具有第一導電類型的摻雜劑和與第一導電類型相反的第二導電類型的摻雜劑。由第二導電類型的碳化硅制成的掩埋區(qū)16提供在與源區(qū)14的底部部分相鄰的第一碳化硅層12中和比源區(qū)14的深度大的第一碳化硅層12中的深度處。由第二導電類型的碳化硅制成的阱區(qū)18提供在與源區(qū)14的外部部分相鄰的第一碳化硅層中，且向第一碳化硅層12的第一表面延伸。阱區(qū)18具有比掩埋區(qū)16的載流子濃度低的載流子濃度。由第二導電類型的碳化硅制成的插塞區(qū)域22與阱區(qū)18相對的源區(qū)14的內(nèi)部部分相鄰，且延伸到第一碳化硅層12的第一面。柵氧化物24位于第一碳化硅層12、阱區(qū)18和源區(qū)14上。柵極接觸26位于柵氧化物24上。源極接觸28位于插塞區(qū)域22和源區(qū)14上。漏極接觸30位于與第一碳化硅層12的第一表面相對的第一碳化硅層12上。
如圖2M進一步所示，由第一導電類型的碳化硅制成的閾值調(diào)節(jié)區(qū)20提供在第一碳化硅層12中且自源區(qū)14延伸。閾值調(diào)節(jié)區(qū)20設(shè)置在阱區(qū)18和第一層碳化硅12的第一面之間。
現(xiàn)在參考圖3A-3G，現(xiàn)在將描述根據(jù)本發(fā)明再一實施例的碳化硅功率MOSFET的制備方法。圖3A-3G所示的本發(fā)明的實施例具有n型外延層，而不是圖2A-2M中所示實施例的閾值調(diào)節(jié)區(qū)20。在如圖3A-3G所示MOSFET的制備中的初始步驟與圖1A-2E所示的相同。然而，在圖2E所示的注入之后，移除了第二注入掩模210。
如圖3A所示，在移除第二注入掩模之后，通過參考第四注入掩模220如上所述形成第二掩模層和圖案化該第二掩模層來形成第三注入掩模220′。第三注入掩模220′具有位于部分n+源區(qū)14之間的窗口221′，以提供用于提供對p型掩埋區(qū)16歐姆接觸的p+插塞注入。如圖3B所示，利用第三注入掩模220′的窗口221′注入p型摻雜劑，以提供參考圖3B如上所述的p+插塞區(qū)域22。
如圖3C所示，如上所述在移除第三掩模220′和激活注入劑之后，在第一n型碳化硅層12的第一表面上形成n型碳化硅溝道外延層50′。溝道外延層50′中的電荷與上述的閾值調(diào)節(jié)區(qū)20的接近。在本發(fā)明的具體實施例中，溝道外延層50′具有約1015至約1017cm-3的載流子濃度，且具有約0.05μm至約1μm的厚度。
如圖3D所示，在溝道外延層50′上形成氧化層54′?？蓞⒖佳趸瘜?4′如上所述形成氧化層54′。
圖3E示出了柵極接觸26的形成?？蓞⒖紙D2L如上所述形成柵極接觸26。圖3F示出了溝道外延層54′和氧化層54′的圖案化以提供溝道區(qū)50和柵氧化物54。在氧化層54′和溝道外延層50′中開出窗口，以暴露出p+插塞區(qū)域22和部分n+源區(qū)14。如圖3G所示，在窗口中沉積接觸金屬以提供歐姆源極接觸28。還在與第一n型碳化硅層12相對的第二n型層10的面上沉積接觸金屬，以提供漏極接觸30。因此，如圖3G所示，圖2M的碳化硅半導體器件可具有溝道區(qū)50取代閾值調(diào)節(jié)區(qū)20。
現(xiàn)在參考圖4A-4E，現(xiàn)在將描述根據(jù)本發(fā)明第四實施例的碳化硅功率MOSFET的制備方法。圖4A-4E中所述本發(fā)明的實施例具有圖2A-2M和3A-3G中所述實施例的n型外延層和閾值調(diào)節(jié)區(qū)20。如圖4A-4E中所述的MOSFET制備中的初始步驟與圖2A-2J中的相同。然而，在形成氧化層24′之前和圖2K中所述之后且在注入激活之后，如圖4A所示形成n型碳化硅外延層60′。如圖4A所示，在如上所述激活的注入劑之后，在第一n型碳化硅層12的第一表面上形成n型碳化硅溝道外延層60′。溝道外延層60′中的電荷可少于，且在一些實施例中比上述的閾值調(diào)節(jié)區(qū)20少很多。在本發(fā)明的具體實施例中，溝道外延層60′具有約1014至約1016cm-3的載流子濃度，且具有約0.05μm至約1μm的厚度。
如圖4B所示，在溝道外延層60′上形成氧化層64′。可參考氧化層24′如上所述形成氧化層64′。
圖4C示出了柵極接觸26的形成。可參考圖2L如上所述形成柵極接觸26。圖4D示出了溝道外延層64′和氧化層60′的圖案化以提供溝道區(qū)60和柵氧化物64。在氧化層64′和溝道外延層60′中開出窗口，以暴露出p+插塞區(qū)域22和部分閾值調(diào)節(jié)區(qū)20。如圖4E所示，在窗口中沉積接觸金屬以提供歐姆源極接觸28。還在與第一n型碳化硅層12相對的第二n型層10的面上沉積接觸金屬，以提供漏極接觸30。因此，如圖3G所示，圖2M的碳化硅半導體器件可具有閾值調(diào)節(jié)區(qū)20和溝道區(qū)60。
雖然圖2M、3G和4E示出了本發(fā)明的實施例為分立器件，本領(lǐng)域技術(shù)人員將意識到，圖2M、3G和4E可考慮具有多個單元的器件的單位單元。因此，例如，通過沿著器件的中心軸(如圖2M、3G和4E中的垂直軸所示的)劃分該器件以及繞圖2M、3G和4E中所示器件外圍的軸(圖2M、3G和4E中所示器件的垂直軸)旋轉(zhuǎn)該劃分的器件，可將另外的單位單元并入到圖2M、3G和4E所示的器件中。于是，本發(fā)明的實施例包括如圖2M、3G和4E所示的那些器件以及具有結(jié)合圖2M、3G和4E中所示注入?yún)^(qū)的多個單位單元的器件。
雖然已參考操作的具體順序描述了本發(fā)明的實施例，但如本領(lǐng)域技術(shù)人員將意識到的，可重新排序在該順序內(nèi)的某些操作同時由本發(fā)明的教導得到益處。例如，在本發(fā)明的具體實施例中，可在圖案化溝道外延層50′之后進行形成氧化層54′。于是，本發(fā)明不應(yīng)當解釋為限定于在此所描述操作的確切順序。
此外，已參考n型SiC層和p型碳化硅阱以及掩埋層描述了本發(fā)明的實施例。然而，本發(fā)明的實施例還可提供具有在此描述的制備方法的相應(yīng)改進的互補結(jié)構(gòu)。
如上所述，由于通過蝕刻形成源區(qū)和阱區(qū)的掩模限定柵極長度，所以本發(fā)明的實施例能夠制備很小的柵極長度。因此，由于MOS溝道電阻可以是器件中的主要電阻，所以可提供得到的SiC MOSFET的相對低的總開態(tài)電阻。此外，通過使用掩?？沙ス饪滩襟E，由此，潛在地減小了相比常規(guī)制備工藝的處理時間和成本。
此外，在結(jié)合外延溝道層的本發(fā)明的實施例中，如果通過熱氧化形成柵氧化物，則不會氧化n+源區(qū)。于是，得到的結(jié)構(gòu)不具有由在n+注入?yún)^(qū)上生長氧化物得到的多孔的、不太可靠的氧化物。這種實施例還可從n+源區(qū)穿過MOS柵極區(qū)域到漏極區(qū)域提供連續(xù)的溝道。
在各圖和說明書中，已公開了本發(fā)明典型的優(yōu)選實施例，雖然采用了具體術(shù)語，但僅僅是廣義地使用它們且不用于限制的目的，在以下權(quán)利要求中提出本發(fā)明的范圍。
權(quán)利要求
1.一種碳化硅功率器件的制備方法，包括連續(xù)地圖案化掩模層，以提供用于形成第一導電類型的源區(qū)、與第一導電類型相反的第二導電類型的掩埋碳化硅區(qū)域、和在第一導電類型的碳化硅層中的第二導電類型阱區(qū)的窗口。
2.如權(quán)利要求1的方法，進一步包括利用該掩模層的第一窗口，形成該源區(qū)和該掩埋的碳化硅區(qū)域；以及然后利用該掩模層的第二窗口形成該阱區(qū)，通過隨后圖案化具有第一窗口的掩模層來提供該該第二窗口。
3.如權(quán)利要求1的方法，其中第一導電類型是n型碳化硅，第二導電類型是p型碳化硅，且其中該掩埋的碳化硅區(qū)域包括掩埋的p型碳化硅區(qū)域，該阱區(qū)包括p阱區(qū)。
4.如權(quán)利要求3的方法，其中連續(xù)地圖案化掩模層、形成該源區(qū)和該掩埋的p型碳化硅區(qū)域以及形成該p阱區(qū)包括在該第一n型碳化硅層的第一表面上形成該掩模層；圖案化該掩模層以提供第一注入掩模，該第一注入掩模具有對應(yīng)于該碳化硅功率器件的源區(qū)的至少一個窗口；然后利用該第一注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供n型源區(qū)，該n型源區(qū)延伸到該第一n型碳化硅層的第一表面且具有比該第一n型碳化硅層高的載流子濃度；利用該第一注入掩模在該第一n型碳化硅層中注入p型摻雜劑，以提供與該n型源區(qū)相鄰的掩埋p型區(qū)域，該掩埋p型區(qū)域設(shè)置在比該n型源區(qū)的深度大的該第一n型碳化硅層中的深度處；然后各向同性地蝕刻該第一注入掩模以提供第二注入掩模，該第二注入掩模使對應(yīng)于該p阱區(qū)且對應(yīng)于通過各向同性蝕刻加寬的該第一注入掩模的該至少一個窗口的至少一個窗口；以及然后利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p阱區(qū)，該p阱區(qū)延伸到該p型掩埋區(qū)。
5.如權(quán)利要求3的方法，其中連續(xù)地圖案化掩模層以提供用于形成源區(qū)、掩埋的p型碳化硅區(qū)域和p阱區(qū)的窗口，包括連續(xù)地圖案化掩模層以在第一n型碳化硅層中提供用于形成源區(qū)、掩埋的p型碳化硅區(qū)域、p阱區(qū)和閾值調(diào)節(jié)區(qū)的窗口，該方法進一步包括利用該掩模層的第三窗口形成該閾值調(diào)節(jié)區(qū)，通過隨后蝕刻具有該第二窗口的該掩模層提供該第三窗口。
6.如權(quán)利要求3的方法，其中連續(xù)地圖案化掩模層、形成該源區(qū)和該掩埋的p型碳化硅區(qū)域以及形成該p阱區(qū)包括在第一n型碳化硅層上形成該掩模層；圖案化該掩模層以提供第一注入掩模，該第一注入掩模具有對應(yīng)于該碳化硅功率器件源區(qū)的至少一個窗口；然后利用該第一注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供n型源區(qū)，該n型源區(qū)延伸到該第一n型碳化硅層的第一表面上且具有比該第一n型碳化硅層高的載流子濃度；利用該第一注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供與該n型源區(qū)相鄰的掩埋p型區(qū)域，利用比用于利用該第一注入掩模在該第一n型碳化硅層中注入該n型摻雜劑以提供n型源區(qū)的注入能量高的注入能量來注入該p型摻雜劑；然后各向同性地蝕刻該第一注入掩模以提供第二注入掩模，該第二注入掩模具有對應(yīng)于該p阱區(qū)且對應(yīng)于通過各向同性蝕刻加寬的該第一注入掩模的該至少一個窗口的至少一個窗口；以及然后利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p阱區(qū)，利用注入能量注入該p型摻雜劑，以便該p阱區(qū)延伸到該p型掩埋區(qū)。
7.如權(quán)利要求6的方法，其中利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p型阱區(qū)包括利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑，以提供比該掩埋的p型碳化硅層的載流子濃度少的p阱區(qū)的載流子濃度。
8.如權(quán)利要求5的方法，其中利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供該p阱區(qū)之后是各向同性地蝕刻該第二注入掩模以提供第三注入掩模，該第三注入掩模具有對應(yīng)于閾值調(diào)節(jié)區(qū)且對應(yīng)于通過備向同性蝕刻加寬的該第二注入掩模的該至少一個窗口的至少一個窗口；以及然后利用該第三注入掩模在該第一n型碳化硅層中注入n型摻雜劑，以提供該閾值調(diào)節(jié)區(qū)。
9.如權(quán)利要求8的方法，其中利用該第三注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供該閾值調(diào)節(jié)區(qū)包括利用該第三注入掩模在該第一n型碳化硅層中將n型摻雜劑注入到該第一n型碳化硅層中約0.01至約0.5μm的深度。
10.如權(quán)利要求8的方法，進一步包括移除該第三注入掩模；形成第四注入掩模，圖案化該第四注入掩模以在該源區(qū)內(nèi)部提供暴露出該第一n型碳化硅層第一表面的窗口；利用該第四注入掩模注入p型摻雜劑以提供p型碳化硅插塞區(qū)域，該插塞區(qū)域延伸到該第一n型碳化硅層中以接觸該p型掩埋區(qū)；在該第一n型碳化硅層的第一表面上形成柵氧化物；在該柵氧化物上形成柵極接觸；在該源區(qū)和該插塞區(qū)域上形成源極接觸；以及在與該第一表面相對的該第一n型碳化硅層上形成漏極接觸。
11.如權(quán)利要求10的方法，進一步包括在與該第一表面相對的該第一n型碳化硅層的表面上形成第二n型碳化硅層，該第二n型碳化硅層具有比該第一n型碳化硅層的載流子濃度高的載流子濃度。
12.如權(quán)利要求8的方法，其中利用該第三注入掩模在該第一n型碳化硅層中注入n型摻雜劑以提供閾值調(diào)節(jié)區(qū)之后是移除該第三注入掩模；以及在該第一n型碳化硅層的第一表面上形成n型碳化硅外延層。
13.如權(quán)利要求12的方法，其中在形成n型碳化硅外延層之前的步驟是形成該第四注入掩模，圖案化該第四注入掩模以在該源區(qū)內(nèi)部提供暴露出該n型碳化硅外延層一部分的窗口；利用該第四注入掩模注入p型摻雜劑以提供p型碳化硅插塞區(qū)域，該插塞區(qū)域延伸到該第一n型碳化硅層中以接觸該p型掩埋區(qū)；以及激活該注入的摻雜劑；以及其中形成n型碳化硅外延層之后的步驟是在n型碳化硅外延層上形成柵氧化物；在該柵氧化物上形成柵極接觸；在該源區(qū)和該插塞區(qū)域上形成源極接觸；以及在與該第一表面相對的該第一n型碳化硅層上形成漏極接觸。
14.如權(quán)利要求13的方法，進一步包括在與該第一表面相對的該第一n型碳化硅層的表面上形成第二n型碳化硅層，該第二n型碳化硅層具有比該第一n型碳化硅層的載流子濃度高的載流子濃度。
15.如權(quán)利要求5的方法，其中利用該第二注入掩模在該第一n型碳化硅層中注入p型摻雜劑以提供p阱區(qū)之后是移除該第二注入掩模；以及在該第一n型碳化硅層的第一表面上形成n型碳化硅外延層。
16.如權(quán)利要求15的方法，其中在形成n型碳化硅外延層之前的步驟是形成第三注入掩模，圖案化該第三注入掩模以在該源區(qū)內(nèi)部提供暴露出該n型碳化硅外延層一部分的窗口；利用該第三注入掩模注入p型摻雜劑以提供p型碳化硅插塞區(qū)域，該插塞區(qū)域延伸到該第一n型碳化硅層中以接觸該p型掩埋區(qū)；和激活該注入的摻雜劑；以及其中形成n型碳化硅外延層之后的步驟是在n型碳化硅外延層上形成柵氧化物；在該柵氧化物上形成柵極接觸；在該源區(qū)和該插塞區(qū)域上形成源極接觸；以及在與該第一表面相對的該第一n型碳化硅層上形成漏極接觸。
17.如權(quán)利要求16的方法，進一步包括在與該第一表面相對的該第一n型碳化硅層的表面上形成第二n型碳化硅層，該第二n型碳化硅層具有比該第一n型碳化硅層的載流子濃度高的載流子濃度。
18.一種碳化硅功率半導體器件，包括具有第一導電類型的第一碳化硅層；在該第一碳化硅層中且具有該第一導電類型的源區(qū)，該源區(qū)具有比該第一碳化硅層的載流子濃度高的載流子濃度且延伸到該第一碳化硅層的第一表面；由第二導電類型的碳化硅制成的掩埋區(qū)，位于與該源區(qū)底部部分相鄰的該第一碳化硅層中且在比該源區(qū)深度大的該第一碳化硅層中的深度處；由第二導電類型的碳化硅制成的阱區(qū)，位于該源區(qū)外部的該第一碳化硅層中且朝著該第一碳化硅層的第一表面延伸，該阱區(qū)具有比該掩埋區(qū)的載流子濃度低的載流子濃度；由第二導電類型的碳化硅制成的插塞區(qū)域，位于與該阱區(qū)相對的源區(qū)內(nèi)部且延伸到該第一碳化硅層第一面；在該第一碳化硅層、該阱區(qū)和該源區(qū)上的柵氧化物；在該柵氧化物上的柵極接觸；在該插塞區(qū)域和該源區(qū)上的源極接觸；以及在與該第一碳化硅層的第一表面相對的該第一碳化硅層上的漏極接觸。
19.如權(quán)利要求18的碳化硅功率半導體器件，其中該源區(qū)具有第一導電類型的摻雜劑和與第一導電類型相反的第二導電類型的摻雜劑。
20.如權(quán)利要求18的碳化硅功率半導體器件，其中該第一導電類型是n型，該第二導電類型是p型。
21.如權(quán)利要求18的碳化硅功率半導體器件，進一步包括由第一導電類型的碳化硅制成的閾值調(diào)節(jié)區(qū)，位于該第一碳化硅層中且自該源區(qū)延伸，該閾值調(diào)節(jié)區(qū)設(shè)置在該阱區(qū)和該第一層碳化硅的第一面之間。
22.如權(quán)利要求21的碳化硅功率半導體器件，其中該閾值調(diào)節(jié)區(qū)延伸到該第一層碳化硅中約0.01μm至約0.5μm的深度，且具有約1015至約1019cm-3的載流子濃度。
23.如權(quán)利要求18的碳化硅功率半導體器件，進一步包括在該柵氧化物和該第一碳化硅外延層之間的該第一碳化硅層第一面上的第一碳化硅外延層。
24.如權(quán)利要求23的碳化硅功率半導體器件，其中該第一碳化硅外延層具有約6μm至約200μm的厚度以及約1×1014至5×1016cm-3的載流子濃度。
25.如權(quán)利要求23的碳化硅功率半導體器件，進一步包括由第一導電類型的碳化硅制成的閾值調(diào)節(jié)區(qū)，位于該第一碳化硅層中且自該源區(qū)延伸，該閾值調(diào)節(jié)區(qū)設(shè)置在該阱區(qū)和該第一層碳化硅的第一面之間。
26.如權(quán)利要求25的碳化硅功率半導體器件，其中該閾值調(diào)節(jié)區(qū)延伸到該第一層碳化硅中約0.01μm至約0.5μm的深度，且具有約1015至約1019cm-3的載流子濃度，且其中該第一碳化硅外延層具有約6μm至約200μm的厚度以及約1×1014至5×1016cm-3的載流子濃度。
27.如權(quán)利要求18的碳化硅功率半導體器件，進一步包括由第一導電類型的碳化硅制成的第二層，設(shè)置在第一層碳化硅和該漏極接觸之間，該第二層的碳化硅具有比該第一層的碳化硅高的載流子濃度。
28.一種碳化硅功率半導體器件，包括具有第一導電類型的第一碳化硅層；在該第一碳化硅層中且具有該第一導電類型的源區(qū)，該源區(qū)具有比該第一碳化硅層的載流子濃度高的載流子濃度且延伸到該第一碳化硅層的第一表面，該源區(qū)具有第一導電類型的摻雜劑和與第一導電類型相反的第二導電類型的摻雜劑；由第二導電類型的碳化硅制成的掩埋區(qū)，位于與該源區(qū)底部部分相鄰的該第一碳化硅層中且在比該源區(qū)深度大的該第一碳化硅層中的深度處；由第二導電類型的碳化硅制成的阱區(qū)，位于該源區(qū)外部的該第一碳化硅層中且朝著該第一碳化硅層的第一表面延伸，由第二導電類型的碳化硅制成的插塞區(qū)域，位于與該阱區(qū)相對的源區(qū)內(nèi)部且延伸到該第一碳化硅層第一面；在該第一碳化硅層、該阱區(qū)和該源區(qū)上的柵氧化物；在該柵氧化物上的柵極接觸；在該插塞區(qū)域和該源區(qū)上的源極接觸；以及在與該第一碳化硅層第一表面相對的該第一碳化硅層上的漏極接觸。
29.如權(quán)利要求28的碳化硅功率半導體器件，其中該第一導電類型是n型，該第二導電類型是p型。
30.如權(quán)利要求28的碳化硅功率半導體器件，進一步包括由第一導電類型的碳化硅制成的閾值調(diào)節(jié)區(qū)，位于該第一碳化硅層中且自該源區(qū)延伸，該閾值調(diào)節(jié)區(qū)設(shè)置在該阱區(qū)和該第一層碳化硅的第一面之間。
31.如權(quán)利要求30的碳化硅功率半導體器件，其中該閾值調(diào)節(jié)區(qū)延伸到該第一層碳化硅中約0.01μm至約0.5μm的深度，且具有約1015至約1019cm-3的載流子濃度。
32.如權(quán)利要求28的碳化硅功率半導體器件，進一步包括在該柵氧化物和該第一碳化硅外延層之間的該第一碳化硅層第一面上的第一碳化硅外延層。
33.如權(quán)利要求32的碳化硅功率半導體器件，其中該第一碳化硅外延層具有約6μm至約200μm的厚度以及約1×1014至約5×1016cm-3的載流子濃度。
34.如權(quán)利要求32的碳化硅功率半導體器件，進一步包括由第一導電類型的碳化硅制成的閾值調(diào)節(jié)區(qū)，位于該第一碳化硅層中且自該源區(qū)延伸，該閾值調(diào)節(jié)區(qū)設(shè)置在該阱區(qū)和該第一層碳化硅的第一面之間。
35.如權(quán)利要求34的碳化硅功率半導體器件，其中該閾值調(diào)節(jié)區(qū)延伸到該第一層碳化硅中約0.01μm至約0.5μm的深度，且具有約1015至約1019cm-3的載流子濃度，且其中該第一碳化硅外延層具有約6μm至約200μm的厚度以及約1×1014至約5×1016cm-3的載流子濃度。
36.如權(quán)利要求28的碳化硅功率半導體器件，進一步包括由第一導電類型的碳化硅制成的第二層，設(shè)置在第一層碳化硅和該漏極接觸之間，該第二層的碳化硅具有比該第一層的碳化硅高的載流子濃度。
全文摘要
過連續(xù)地蝕刻掩模層以提供用于形成第一導電類型的源區(qū)、與第一導電類型相反的第二導電類型的掩埋碳化硅區(qū)域、和在第一導電類型的碳化硅層中的第二導電類型阱區(qū)的窗口，提供了碳化硅半導體器件和碳化硅半導體器件的制備方法。利用該掩模層的第一窗口形成該源區(qū)和該掩埋的碳化硅區(qū)域。然后，利用該掩模層的第二窗口形成該阱區(qū)，通過隨后蝕刻具有該第一窗口的該掩模層提供該第二窗口。
文檔編號H01L29/78GK1777982SQ200480010960
公開日2006年5月24日 申請日期2004年2月19日 優(yōu)先權(quán)日2003年4月24日
發(fā)明者S·-H·瑞 申請人:克里公司