專利名稱：芯片置入式封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種芯片封裝結(jié)構(gòu)，特別是涉及一種芯片置入式(chipembedded)封裝結(jié)構(gòu)(CHIP EMBEDDED PACKAGE STRUCTURE)。
背景技術(shù)：
在日益發(fā)展的高度情報化社會的今日，為了強化電子組件的高速處理化、多功能化、積集化(integration)、小型輕量化及低價化等多方面的要求，于是芯片(晶片)封裝技術(shù)也跟著朝向微型化、高密度化發(fā)展?，F(xiàn)有習知的球格陣列(Ball Grid Array，BGA，數(shù)組)封裝技術(shù)經(jīng)常采用封裝基板(package substrate)作為集成電路芯片(IC chip)的承載器(carrier)并利用覆晶接合(flip chip bonding)或打線接合技術(shù)(wire bonding)等電性連線技術(shù)，來將芯片電性連接至封裝基板的頂面，并將焊球(solderball)面陣列(area array)地連接至封裝基板的底面。因此，芯片得以經(jīng)由封裝基板的內(nèi)部線路及其底部的多個焊球，而電性連接至下一層級的電子裝置，例如印刷電路板等。
然而，由于現(xiàn)有習知的BGA封裝技術(shù)必須利用高布線密度(high layoutdensity)的封裝基板，并搭配覆晶接合或打線接合等電性連接技術(shù)，因而造成訊號傳輸路徑過長。因此，現(xiàn)有技術(shù)發(fā)展出一種無凸塊增層(Bump-lessBuild-Up Layer，BBUL)型態(tài)的芯片置入式封裝技術(shù)，其省略芯片連接至習知的封裝基板的制程，即省略覆晶接合或打線接合的制程，而直接在芯片的主動表面(active surface)上制作一多層內(nèi)連線結(jié)構(gòu)(multi-layeredinterconnection structure)，并以面陣列的方式，在多層內(nèi)連線結(jié)構(gòu)上制作焊球或針腳等接點，用以電性連接至下一層級的電子裝置。
請參閱圖1A～1F所示，是現(xiàn)有習知的一種芯片封裝制程就結(jié)構(gòu)的剖面示意圖。首先請參閱圖1A所示，此種現(xiàn)有習知的芯片封裝制程，是先提供一貼帶(tape)110與一支撐板(stiffener)120，并將支撐板120貼附于貼帶110上。支撐板120是用以增加結(jié)構(gòu)強度與散熱效率，其上具有一芯片容納孔122，而貼帶110是覆蓋芯片容納孔122的下端。
請參閱圖1B與圖1C所示，接著配置一芯片130于貼帶110上，并使芯片130位于芯片容納孔122內(nèi)。芯片130的主動表面132上配置設(shè)有多個接合墊134。并且在芯片130與芯片容納孔122填入一封膠(encapsulantcompound)140。由于貼帶110的作用在使芯片130配置于芯片容納孔122內(nèi)時，能夠有適當?shù)亩ㄎ慌c支撐力量，因此在完成芯片130的固定后即將貼帶110撕除，并進行清潔動作，以確保芯片130上不會有貼帶110的殘留物。
請參閱圖1D所示，之后例如以增層法(build-up)在芯片130的主動表面132與支撐板120的表面上形成一多層內(nèi)連線結(jié)構(gòu)150。該多層內(nèi)連線結(jié)構(gòu)150，包括圖案化的多個導線層152、至少一介電層154及多個導電盲孔156，其中這些導線層152是依序重疊于芯片130的主動表面132與支撐板120的表面上，并連接于芯片130的接合墊134。每一介電層154則配置于兩相鄰的導線層152之間，且這些導電盲孔156是分別貫穿這些介電層154之一，而電性連接至少二導線層152。這些導線層152及這些導電盲孔156是共同構(gòu)成一內(nèi)部線路158，其形成多個金屬墊159于多層內(nèi)連線結(jié)構(gòu)150的表面。
請參閱圖1E所示，接著形成一焊罩層(solder mask)160于多層內(nèi)連線結(jié)構(gòu)150上。焊罩層160具有多個開口162，其暴露出金屬墊159。
請參閱圖1F所示，在焊罩層160的開口162內(nèi)先印刷一預焊料170，再在預焊料170上形成多個導電針腳180，即完成芯片封裝結(jié)構(gòu)100。
承上所述，現(xiàn)有習知的芯片置入式封裝制程存在有以下缺點由于貼帶在使用后需撕除且要進行清潔步驟，使得制程過于繁瑣且耗時。貼帶從芯片與支撐板上撕除后，芯片與支撐板之間的共面性(coplanarity)不易維持，會導致后續(xù)形成的多層內(nèi)連線結(jié)構(gòu)的可靠度降低。在形成多層內(nèi)連線結(jié)構(gòu)時，不論是激光鉆孔(laser drilling)或微影(photolithography)，都缺乏定位標記，因而造成制程的精度及良率無法提升。
由此可見，上述現(xiàn)有的芯片置入式封裝結(jié)構(gòu)在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決芯片置入式封裝結(jié)構(gòu)存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的芯片置入式封裝結(jié)構(gòu)存在的缺陷，本設(shè)計人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及其專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的芯片置入式封裝結(jié)構(gòu)，能夠改進一般現(xiàn)有的芯片置入式封裝結(jié)構(gòu)，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本實用新型。

發(fā)明內(nèi)容
本實用新型的目的在于，克服現(xiàn)有的芯片置入式封裝結(jié)構(gòu)所存在的缺陷，而提供一種新的芯片置入式封裝結(jié)構(gòu)，所要解決的技術(shù)問題是使其適于縮短封裝制程所需的時間、提高定位精確度與產(chǎn)量、改善結(jié)構(gòu)平整性及封裝可靠度，從而更加適于實用，且具有產(chǎn)業(yè)上的利用價值。
本實用新型的目的及解決其技術(shù)問題是采用以下的技術(shù)方案來實現(xiàn)的。依據(jù)本實用新型提出的一種芯片置入式封裝結(jié)構(gòu)，其包括一貼帶，該貼帶具有至少一第一定位標記，其位于該貼帶的表面上，該貼帶更具有多數(shù)個導電孔道，其貫穿該貼帶；一支撐板，配置于該貼帶上，該支撐板上具有至少一芯片容納孔；至少一芯片，配置于貼帶上且位于該芯片容納孔內(nèi)，該芯片朝向該貼帶的表面是一主動表面，該芯片具有多數(shù)個接合墊，其配置于該主動表面上，該些接合墊是分別與該些導電孔道相連接；以及一多層內(nèi)連線結(jié)構(gòu)，配置于該貼帶未配置該芯片的表面上，該多層內(nèi)連線結(jié)構(gòu)具有一內(nèi)部線路，其連接于該些導電孔道，且該內(nèi)部線路具有多數(shù)個金屬墊，其位于該多層內(nèi)連線結(jié)構(gòu)的較遠離該貼帶的表面。
本實用新型的目的及解決其技術(shù)問題還可以采用以下的技術(shù)措施來進一步實現(xiàn)。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的第一定位標記位于該芯片容納孔下方。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的第一定位標記位于該貼帶的較靠近該芯片的表面上。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的第一定位標記位于該貼帶的較遠離該芯片的表面上。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的貼帶更具有至少一第二定位標記，其配置于該貼帶的較靠近該芯片的表面上。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的貼帶其材質(zhì)為具有可看穿性的材質(zhì)。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的貼帶更具有一線路層，其配置于該貼帶的較遠離該芯片的表面上，該線路層是連接該些導電孔道與該內(nèi)部線路。
前述的芯片置入式封裝結(jié)構(gòu)，其更包括多數(shù)個導電球，分別配置于該些金屬墊上。
前述的芯片置入式封裝結(jié)構(gòu)，其中所述的其更包括多數(shù)個導電針腳，分別配置于該些金屬墊上。
前述的芯片置入式封裝結(jié)構(gòu)，其更包括一封膠，配置于該芯片與該芯片容納孔之間。
本實用新型與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本實用新型的主要技術(shù)內(nèi)容如下
本發(fā)明再提出一種芯片置入式封裝結(jié)構(gòu)，其主要是由一貼帶、一支撐板、至少一芯片及一多層內(nèi)連線結(jié)構(gòu)所構(gòu)成。該貼帶具有至少一第一定位標記，其位于貼帶的表面上。貼帶更具有多個導電孔道，其配置于貼帶內(nèi)且貫穿貼帶。支撐板配置于貼帶上，支撐板上具有至少一芯片容納孔。芯片配置于貼帶上且位于芯片容納孔內(nèi)。芯片朝向貼帶的表面是一主動表面。該芯片具有多數(shù)個接合墊，其配置于主動表面上。接合墊是分別與導電孔道連接。多層內(nèi)連線結(jié)構(gòu)配置于貼帶未配置芯片的表面上。多層內(nèi)連線結(jié)構(gòu)具有一內(nèi)部線路，其連接于導電孔道。內(nèi)部線路具有多個金屬墊，其位于多層內(nèi)連線結(jié)構(gòu)的較遠離貼帶的表面。
經(jīng)由上述可知，本實用新型是關(guān)于一種芯片置入式封裝結(jié)構(gòu)，其是由一貼帶、一支撐板、至少一芯片及一多層內(nèi)連線結(jié)構(gòu)所構(gòu)成。該貼帶具有至少一第一定位標記，其位于貼帶的表面上。貼帶更具有多個導電孔道，其貫穿貼帶。支撐板配置于貼帶上，支撐板上具有至少一芯片容納孔。芯片配置于貼帶上且位于芯片容納孔內(nèi)。芯片朝向貼帶的表面是一主動表面。芯片具有多個接合墊，其配置于主動表面上。接合墊是分別與導電孔道連接。多層內(nèi)連線結(jié)構(gòu)配置于貼帶未配置芯片的表面上。多層內(nèi)連線結(jié)構(gòu)具有一內(nèi)部線路，其連接于導電孔道。內(nèi)部線路具有多個金屬墊，其位于多層內(nèi)連線結(jié)構(gòu)的較遠離貼帶的表面。
借由上述技術(shù)方案，本實用新型芯片置入式封裝結(jié)構(gòu)至少具有下列的優(yōu)點1、在本發(fā)明的芯片封裝結(jié)構(gòu)中，所使用的貼帶上配置有定位標記，且制程中不需移除貼帶。因此不論是在例如以激光鉆孔方式形成貫孔于貼帶上，或是以激光鉆孔或曝光顯影等方式形成多層內(nèi)連線結(jié)構(gòu)中介電層的開口，或者將芯片配置于貼帶上并定位于芯片容納孔時，皆可利用此一具有定位標記的貼帶來精確地完成定位作業(yè)。
2、再者，由于本發(fā)明的具有定位標記的貼帶可以提高定位精確度，故可同時對大量的芯片進行芯片封裝制程，因而可以大幅縮短芯片封裝制程所需的時間。
3、此外，由于本發(fā)明的具有定位標記的貼帶將使得芯片與支撐板之間可保持較佳的共面性，進而可以提升封裝的可靠度。
綜上所述，本實用新型特殊結(jié)構(gòu)的芯片置入式封裝結(jié)構(gòu)，可適于縮短封裝制程所需的時間、提高定位精確度與產(chǎn)量、改善結(jié)構(gòu)平整性及封裝可靠度，其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的芯片置入式封裝結(jié)構(gòu)具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本實用新型技術(shù)方案的概述，為了能夠更清楚了解本實用新型的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本實用新型的較佳實施例并配合附圖詳細說明如后。


圖1A～圖1F是現(xiàn)有習知的一種芯片封裝制程就結(jié)構(gòu)的剖面示意圖。
圖2A～2G是本發(fā)明一較佳實施例的芯片置入式封裝制程的流程及結(jié)構(gòu)的剖面示意圖。
圖3是本發(fā)明一較佳實施例的電子系統(tǒng)的方塊圖。
100芯片(晶片)封裝結(jié)構(gòu) 110貼帶120支撐板 122芯片(晶片)容納孔130芯片(晶片) 132主動表面134接合墊 140封膠150多層內(nèi)連線結(jié)構(gòu) 152導線層154介電層 156導電盲孔158內(nèi)部線路 159金屬墊160焊罩層 162開口170預焊料 180導電針腳200芯片封裝結(jié)構(gòu) 210貼帶212定位標記 216線路層220支撐板 222芯片容納孔230、232黏著層240芯片242主動表面 244接合墊250封膠 260導電孔道270多層內(nèi)連線結(jié)構(gòu) 272內(nèi)部線路274金屬墊 276介電層278導線層 280導電球300電子系統(tǒng) 310電路板312匯流排(總線) 330電源供應單元340內(nèi)存(記憶體)單元 350微處理器01 貫孔 02 開口具體實施方式
為更進一步闡述本實用新型為達成預定發(fā)明目的所采取的技術(shù)手段及功效，
以下結(jié)合附圖及較佳實施例，對依據(jù)本實用新型提出的芯片置入式封裝結(jié)構(gòu)其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細說明如后。
請參閱圖2A～2G所示，是本發(fā)明一較佳實施例的芯片置入式封裝制程的流程及結(jié)構(gòu)的剖面示意圖。首先請參閱圖2A所示，在芯片置入式封裝制程中，首先提供一貼帶210，其材質(zhì)例如是聚酰亞胺(Polyimide，PI)。貼帶210具有至少一個定位標記212(此處以四個為例)，其位于貼帶210的表面上。這些定位標記212并不限定于僅配置在貼帶210的任一單一表面，亦可配置在貼帶210的兩面。
此外，貼帶210例如具有一線路層216，該線路層216是位于貼帶210在后續(xù)制程中未接觸圖2C的芯片240的表面上，用以重新配置導電孔道260與圖2F的內(nèi)部線路272間的連接位置。定位標記212的形成方法例如是在貼帶210上形成一材料層(圖中未示)，再利用微影、蝕刻制程來圖案化材料層而形成定位標記212，其中材料層的材質(zhì)例如是金屬或其它制程設(shè)備易于參考辨識的材質(zhì)。值得注意的是，位于同一平面的這些定位標記212與線路層216亦可由同一導電圖案(圖中未標示)所構(gòu)成，而導電圖案是藉由微影、蝕刻一導電層所形成。
接著請參閱圖2B所示，配置一支撐板220于貼帶210上。支撐板220上具有至少一芯片容納孔222。支撐板220需有足夠的結(jié)構(gòu)強度及良好的散熱效果，以提供后續(xù)配置于其中的圖2C的芯片240所需的保護。支撐板220與貼帶210之間例如是藉由一黏著層230彼此貼附。同時，線路層216則位于貼帶210遠離支撐板220的表面上。
接著請參閱圖2C所示，配置一芯片240于貼帶210上，并使芯片240位于芯片容納孔222內(nèi)。芯片240朝向貼帶210的表面是一主動表面242，其上配置有多個接合墊244。芯片240例如是藉由一黏著層230而貼附于貼帶210上。當芯片240經(jīng)由黏著層230而貼附于貼帶210時，可藉由參考定位標記212而將芯片240精確地定位于芯片容納孔222內(nèi)。此外，在定位芯片240于芯片容納孔222內(nèi)之后，例如更填入一封膠250于芯片240與芯片容納孔222之間，而將芯片240穩(wěn)固地固定于芯片容納孔222之內(nèi)，用以降低芯片240與支撐板220及貼帶210之間的位移，使得后續(xù)制程可直接參考貼帶210上的定位標記212，而不用再參考芯片240的位置。在填入封膠250之后，例如更對封膠250進行一硬化制程(curing process)。
接著請參閱圖2D所示，在貼帶210上例如以激光鉆孔方式形成多個貫孔01，其貫穿貼帶210及黏著層230以分別暴露出這些接合墊244。當激光鉆孔方式形成貫孔01時，例如是藉由參考貼帶210遠離芯片240的表面上的定位標記212而進行定位，或藉由參考具有可看穿性的貼帶210其靠近芯片240的表面上的定位標記212而進行定位。此外，在形成貫孔01之前，例如更在貼帶210遠離支撐板220的表面上形成設(shè)有一黏著層232，而這些形成后的貫孔01亦貫穿黏著層232。
接著請參閱圖2E所示，填入導電物質(zhì)于貫孔01內(nèi)，用以形成多個導電孔道260。每個導電孔道260分別連接于一個接合墊244，且部分導電孔道260例如連接于線路層216，并利用線路層216，而延伸至芯片240的主動表面242以外。
接著請參閱圖2F所示，形成一多層內(nèi)連線結(jié)構(gòu)270于貼帶210未配置芯片240的表面上。該多層內(nèi)連線結(jié)構(gòu)270，包括多個介電層276、多個線路層278及多個導電孔道279。其中這些介電層276及這些線路層278是依序相互疊合，而這些導電孔道279則分別貫穿這些介電層276，來電性連接任二相鄰的線路層278或貼帶210中的導電孔道260與最接近貼帶的線路層278。這些線路層278及這些導電孔道279是構(gòu)成多層內(nèi)連線結(jié)構(gòu)270的一內(nèi)部線路272。該內(nèi)部線路272是可由其最遠離貼帶210的線路層278來構(gòu)成多個金屬墊274。多層內(nèi)連線結(jié)構(gòu)270的形成方式例如是采用增層法制作于貼帶210上。介電層276是例如以激光鉆孔的方式形成多個開口02于其上，而兩相鄰的導線層278之間即利用這些開口02內(nèi)的導電孔道279而互相電性連接。
最后請參閱圖2G所示，例如在每個金屬墊274上分別形成一個導電球280或?qū)щ娽樐_，在此僅以導電球280為例。該導電球280的作用在于提供芯片240與外界電性連接的途徑，因此芯片240的接合墊244是依序經(jīng)由導電孔道260及內(nèi)部線路272而電性連接至金屬墊274，其中部分接合墊244的訊號路徑例如更包括線路層216所構(gòu)成的導線。
請繼續(xù)參閱圖2G所示，部分定位標記212例如位于芯片容納孔222下方，使得制程設(shè)備的定位系統(tǒng)能夠參考定位標記212，而將芯片240準確地定位于芯片容納孔222內(nèi)。此外，在本發(fā)明的芯片置入式封裝制程中，可采用對于制程設(shè)備的定位系統(tǒng)具有可看穿性(visibility)的貼帶210，因此制程設(shè)備的定位系統(tǒng)即可通過貼帶210，而尋找到貼帶210的另一面上的定位標記212，并參考這些定位標記212來進行定位。如此一來，定位標記212即可不限定于配置在貼帶210的哪一個表面，例如配置在接近芯片或遠離芯片的表面，且芯片240的定位及激光鉆孔的定位皆可藉由參考定位標記212來進行。
請參閱圖3所示，是本發(fā)明一較佳實施例的電子系統(tǒng)(Electronicsystem)的方塊圖，電子系統(tǒng)300可包括一計算機系統(tǒng)或一通訊芯片系統(tǒng)，具體來說，電子系統(tǒng)300適用于例如一個人計算機(Personal Computer，PC)或一行動通訊裝置，其中該行動通訊裝置例如為一行動電話或一具有行動通訊功能的個人數(shù)字助理(PDA)。該電子系統(tǒng)300是適于配設(shè)在一電路板310上，其主要是由一匯流排312、一內(nèi)存(即記憶體、存儲器，本文均稱為內(nèi)存)單元340與一芯片置入式封裝結(jié)構(gòu)200所構(gòu)成。內(nèi)存單元340與匯流排312相連接。芯片置入式封裝結(jié)構(gòu)200與匯流排312相連接，其中芯片置入式封裝結(jié)構(gòu)200的組成是與前一實施例的芯片置入式封裝結(jié)構(gòu)相同。
此外，電子系統(tǒng)300亦可包括一電源供應單元330，其配置于電路板310上。芯片置入式封裝結(jié)構(gòu)200中的芯片240例如是一微處理器(microprocessor)。或者，電子系統(tǒng)300更包括一微處理器350。
由上述可知，在本發(fā)明的芯片封裝結(jié)構(gòu)中，所使用的貼帶上配置有定位標記，且制程中不需移除貼帶。因此，不論是在例如以激光鉆孔方式形成貫孔于貼帶上，或是以激光鉆孔或曝光顯影等方式形成多層內(nèi)連線結(jié)構(gòu)中介電層的開口，或者將芯片配置于貼帶上并定位于芯片容納孔時，皆可利用此一具有定位標記的貼帶來精確地完成定位作業(yè)。由于本發(fā)明的具有定位標記的貼帶可以提高定位精確度，故可同時對大量的芯片進行芯片封裝制程，因而可以大幅縮短芯片封裝制程所需的時間。此外，由于本發(fā)明的具有定位標記的貼帶將使得芯片與支撐板之間可保持較佳的共面性，進而可以提升封裝的可靠度。
以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制，雖然本實用新型已以較佳實施例揭露如上，然而并非用以限定本實用新型，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本實用新型技術(shù)方案的范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本實用新型技術(shù)方案內(nèi)容，依據(jù)本實用新型的技術(shù)實質(zhì)對以上的實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1.一種芯片置入式封裝結(jié)構(gòu)，其特征在于其包括一貼帶，該貼帶具有至少一第一定位標記，其位于該貼帶的表面上，該貼帶更具有多數(shù)個導電孔道，其貫穿該貼帶；一支撐板，配置于該貼帶上，該支撐板上具有至少一芯片容納孔；至少一芯片，配置于貼帶上且位于該芯片容納孔內(nèi)，該芯片朝向該貼帶的表面是一主動表面，該芯片具有多數(shù)個接合墊，其配置于該主動表面上，該些接合墊是分別與該些導電孔道相連接；以及一多層內(nèi)連線結(jié)構(gòu)，配置于該貼帶未配置該芯片的表面上，該多層內(nèi)連線結(jié)構(gòu)具有一內(nèi)部線路，其連接于該些導電孔道，且該內(nèi)部線路具有多數(shù)個金屬墊，其位于該多層內(nèi)連線結(jié)構(gòu)的較遠離該貼帶的表面。
2.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其中所述的第一定位標記位于該芯片容納孔下方。
3.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其中所述的第一定位標記位于該貼帶的較靠近該芯片的表面上。
4.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其中所述的第一定位標記位于該貼帶的較遠離該芯片的表面上。
5.根據(jù)權(quán)利要求4所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其中所述的貼帶更具有至少一第二定位標記，其配置于該貼帶的較靠近該芯片的表面上。
6.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其中所述的貼帶其材質(zhì)為具有可看穿性的材質(zhì)。
7.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其中所述的貼帶更具有一線路層，其配置于該貼帶的較遠離該芯片的表面上，該線路層是連接該些導電孔道與該內(nèi)部線路。
8.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其更包括多數(shù)個導電球，分別配置于該些金屬墊上。
9.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其更包括多數(shù)個導電針腳，分別配置于該些金屬墊上。
10.根據(jù)權(quán)利要求1所述的芯片置入式封裝結(jié)構(gòu)，其特征在于其更包括一封膠，配置于該芯片與該芯片容納孔之間。
專利摘要本實用新型是關(guān)于一種芯片置入式封裝結(jié)構(gòu)，其是由一貼帶、一支撐板、至少一芯片及一多層內(nèi)連線結(jié)構(gòu)所構(gòu)成。貼帶具有至少一第一定位標記，其位于貼帶表面上。貼帶更具有多個導電孔道，貫穿貼帶。支撐板配置于貼帶上。支撐板上具有至少一芯片容納孔。芯片配置于貼帶上且位于芯片容納孔內(nèi)。芯片朝向貼帶的表面是一主動表面。芯片具有多個接合墊，其配置于主動表面上。接合墊分別與導電孔道連接。多層內(nèi)連線結(jié)構(gòu)配置于貼帶未配置芯片的表面上。多層內(nèi)連線結(jié)構(gòu)具有一內(nèi)部線路，其連接于導電孔道。內(nèi)部線路具有多個金屬墊，位于多層內(nèi)連線結(jié)構(gòu)的較遠離貼帶的表面。本實用新型可縮短封裝制程所需時間、提高定位精確度與產(chǎn)量、改善結(jié)構(gòu)平整性及封裝可靠度。
文檔編號H01L23/28GK2706862SQ20042005078
公開日2005年6月29日 申請日期2004年5月19日 優(yōu)先權(quán)日2004年5月19日
發(fā)明者張文遠 申請人:威盛電子股份有限公司