專利名稱：金屬－絕緣體－金屬電容器之電極的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在半導(dǎo)體晶片上制造金屬-絕緣體-金屬(Metal-Insulator-Metal，MIM)電容器的方法，特別是涉及一種金屬-絕緣體-金屬電容器之電極的制造方法，其中上電極的制作是采用相對低溫的無電漿沉積過程，以降低或防止電容的電氣性能下降。
背景技術(shù)：
在半導(dǎo)體集成電路的過程中，金屬導(dǎo)線是用來交互連接半導(dǎo)體晶片上的器件電路中的多個(gè)構(gòu)件。用來在半導(dǎo)體晶片上沉積金屬導(dǎo)線圖案的一般過程包括在硅晶片襯底上沉積導(dǎo)電層；利用標(biāo)準(zhǔn)光刻技術(shù)形成具有所需金屬導(dǎo)線圖案的光刻膠或其它掩膜，例如氧化鈦或氧化硅；對該晶片襯底進(jìn)行干蝕刻過程，以將未受到掩膜覆蓋的區(qū)域的導(dǎo)電層移除，而留下具有掩膜導(dǎo)線圖案的金屬層；以及通常利用反應(yīng)性電漿與氯氣來移除掩膜層，以暴露出金屬導(dǎo)線上的表面。一般地，在晶片襯底上連續(xù)沉積電氣導(dǎo)體與絕緣材料之間的多個(gè)交替層，而且晶片上的不同階層的導(dǎo)體層間彼此可電氣連接。通過在絕緣層中蝕刻出介層窗或開口，以及在介層窗中填充鋁、鎢或其它金屬，可在導(dǎo)體層之間建立電氣連接。
目前，半導(dǎo)體器件產(chǎn)業(yè)的趨勢是生產(chǎn)具有尺寸持續(xù)縮減且密度逐漸增加的集成電路的半導(dǎo)體器件。通過縮小電路特征的側(cè)向尺寸和垂直尺寸的大小，可以達(dá)到上述目標(biāo)。垂直縮減要求晶片上的柵極氧化層的厚度需縮減到與電路特征在側(cè)向尺寸上的縮減相符的程度。然而，在一些環(huán)境下，例如維持晶片上的器件電路與在一標(biāo)準(zhǔn)電壓下操作的現(xiàn)行封裝集成電路間的操作電壓的一致性，晶片上具有較厚的柵極介電層依舊是有利的，但極薄柵極介電層在快速發(fā)展的微小/快速器件科技的半導(dǎo)體集成電路的制作上的重要性將與日俱增。
在制作微小化電子集成電路領(lǐng)域上的持續(xù)發(fā)展已包括在襯底的上表面上制作多層互連層、或電氣導(dǎo)體的分離層，以及將襯底的各種功能構(gòu)件和其它電氣連接與集成電路連接。介于襯底上的互連層與功能構(gòu)件之間的電氣連接可通過介層窗互連層來實(shí)現(xiàn)，其中介層窗互連層是介于互連層的導(dǎo)體與襯底之間的柱狀或插塞狀的垂直連接。集成電路通常具有五層或更多的互連層形成于襯底的上表面上。
僅僅在不久前，建構(gòu)具有超過一層或二層互連層的集成電路還是不可能的或相當(dāng)困難的一件事。在彼此的上表面上形成多重層所產(chǎn)生的結(jié)構(gòu)樣貌的變化導(dǎo)致光刻過程產(chǎn)生相當(dāng)嚴(yán)重的聚焦深度問題，進(jìn)而使得后續(xù)層的添加幾乎不可能達(dá)成。然而，在半導(dǎo)體制造的平坦化技術(shù)，例如化學(xué)機(jī)械拋光(CMP)，中的新發(fā)展，已經(jīng)成功地將每一互連層的高度或結(jié)構(gòu)樣貌上的較明顯的變化予以平滑化。平滑化或平坦化的結(jié)果，使得傳統(tǒng)的光刻過程可重復(fù)使用而無明顯限制，所以比起先前所可能形成的互連層，現(xiàn)在可形成的更多的互連層。
雖然多重互連層不一定會(huì)占據(jù)襯底額外的表面積，但多重互連層在集成電路中會(huì)占有體積。然而，因?yàn)樵诩呻娐分斜砻娣e與體積均為關(guān)鍵的考量點(diǎn)，因此注意力已集中在互連層間的空間的有效利用。通常，互連層之間的空間被絕緣材料所占據(jù)，以將這些互連層的不同導(dǎo)體所傳導(dǎo)的電子訊號互相隔離或與下方襯底中的功能構(gòu)件隔離。
互連層之間的空間的一個(gè)有效使用是作為電容的一部分，其中這些電容位于分離互連層內(nèi)金屬介電質(zhì)隔離材料中的互連層之間。這些電容構(gòu)成集成電路的功能構(gòu)件的一部分。先前，電容被建構(gòu)在集成電路制作的第一層中，而直接位于襯底的上方且位于例如晶體管等其它結(jié)構(gòu)旁，因此電容的材料通常與建構(gòu)其它功能構(gòu)件所使用的材料相同，例如多晶硅。由這些材料所制成的電容一般稱為多晶硅板電容(Poly-plate Capacitor)。
因?yàn)榛ミB層的導(dǎo)體為金屬架構(gòu)，形成在互連層之間的電容優(yōu)選為金屬-絕緣體-金屬架構(gòu)，以有利于處理步驟與性能提升。金屬-絕緣體-金屬電容在許多半導(dǎo)體科技的應(yīng)用上相當(dāng)有用。舉例而言，金屬-絕緣體-金屬電容可應(yīng)用在射頻(RF)電路、模擬電路、高功率微處理器(MPU)以及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元。一個(gè)金屬-絕緣體-金屬電容具有金屬板，這些金屬板的形成通常是使用互連層的金屬導(dǎo)體。由于互連層的導(dǎo)體需制作金屬，因此同時(shí)或近乎同時(shí)形成的金屬電容板可馬上完成，而無須加入影響性的額外處理步驟與制造成本。
金屬-絕緣體-金屬電容制造的一般過程包括冠狀電容的圖案化、下電極的沉積、下電極的化學(xué)機(jī)械拋光、介電層的沉積、以及上電極的沉積與圖案化。通常，使用具有高介電常數(shù)的介電材料來作為電極之間的絕緣介電層。介電層通常為厚度薄(厚度小于100)的低介電常數(shù)介電薄膜，以達(dá)到低等效氧化物厚度(Equivalent Oxide Thickness，EOT)，相當(dāng)于高電容值。
金屬-絕緣體-金屬電容的電極的制作是利用化學(xué)氣相沉積(CVD)或原子層沉積(ALD)法，來沉積金屬，例如氮化鈦(TiN)、氮化鉭(TaN)、以及氮化鎢(WN)等，作為電極。通常，基于與半導(dǎo)體過程的兼容性，亦可使用有機(jī)金屬化學(xué)氣相沉積(MOCVD)薄膜來作為電極材料。作為邏輯友善(Logic-friendly)嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)特征的金屬-絕緣體-金屬電容則需要低溫電極沉積過程(一般低于約500℃)。
一般，受到極薄介電層的影響，位于介電層與下電極之間以及介電層與上電極間的界面層的形成，會(huì)嚴(yán)重沖擊低等效氧化物厚度的縮減，而導(dǎo)致電容值持續(xù)下降。已發(fā)現(xiàn)上電極與厚度薄的高介電常數(shù)介電材料的交互作用會(huì)對金屬-絕緣體-金屬電容的電氣性能造成不利沖擊，包括過度的接面漏電流與較低的崩潰電壓。近來的研究指出，金屬-絕緣體-金屬電容電極的電氣性能與在介電層上沉積上電極時(shí)電漿在介電層中所造成的損傷有強(qiáng)烈關(guān)聯(lián)。這個(gè)特定問題是由使用高介電常數(shù)介電材料所制備的介電層所引發(fā)的。因此，需要一種新穎且改良的電極制作方法，來縮減介電層與電極間的界面層的生成，并防止在襯底上制作金屬-絕緣體-金屬電容的電極層沉積期間電漿對介電層所造成的傷害。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是，提供一種制作金屬-絕緣體-金屬電容的電極的新方法。
本發(fā)明的另一目的是，提供一種制作金屬-絕緣體-金屬電容的電極的新方法，以提升電容的電氣性能特性。
本發(fā)明的又一目的是，提供一種制作金屬-絕緣體-金屬電容的電極的新方法，其降低金屬-絕緣體-金屬電容中界面層的生成。
本發(fā)明的再一目的是，提供一種制作金屬-絕緣體-金屬電容的電極的新方法，通過在金屬-絕緣體-金屬電容的制造中在介電層上沉積上電極的期間防止電漿損害介電層，來改善金屬-絕緣體-金屬電容的性能。
本發(fā)明的再一目的是，提供一種制作金屬-絕緣體-金屬電容的電極的新方法，包括圖案化襯底，以在襯底中形成冠狀的電容開口；在每一電容開口中沉積下電極；對這些下電極進(jìn)行快速熱處理(RTP)或加溫退火；在下電極上沉積介電層；在介電層上無電漿沉積上電極；以及圖案化上電極。
根據(jù)上述或其它目的與優(yōu)點(diǎn)，本發(fā)明基本上是提出一種在金屬-絕緣體-金屬電容的制造中形成電極的新方法。本方法通過在金屬-絕緣體-金屬電容制作中，在將上電極沉積在介電層上的期間防止電漿傷害介電層，以及縮減或防止介電層與一電極或多個(gè)電極間的界面層的生成，來改善金屬-絕緣體-金屬電容的性能。本方法一般包括圖案化襯底，以在襯底中形成冠狀的電容開口；在每一電容開口中沉積下電極；對這些下電極進(jìn)行快速熱處理或爐內(nèi)退火步驟；在退火后的下電極上沉積介電層；利用無電漿化學(xué)氣相沉積或原子層沉積過程在介電層上沉積上電極；以及圖案化每一個(gè)金屬-絕緣體-金屬電容的上電極。


現(xiàn)在將參照下列附圖以舉例方式對本發(fā)明進(jìn)行詳細(xì)描述，其中
圖1A至圖1G示出了根據(jù)本發(fā)明的金屬-絕緣體-金屬電容的電極的制造方法的一種冠狀金屬-絕緣體-金屬電容的制造過程的剖面圖。
圖2示出了根據(jù)本發(fā)明的金屬-絕緣體-金屬電容的電極的制造方法的流程圖。
具體實(shí)施例方式
本發(fā)明基本上涉及在金屬-絕緣體-金屬電容制造中形成電極的新方法。本方法通過在電容制作期間，在將上電極沉積在介電層上的期間防止電漿傷害高介電常數(shù)介電材料，來達(dá)到改善金屬-絕緣體-金屬電容性能的目的。本發(fā)明的方法通過在電容制作期間，縮減或防止介電層與上電極和下電極間的界面層的生成，來達(dá)到進(jìn)一步改善電容性能的目的。
在根據(jù)本發(fā)明的方法的一般過程中，首先圖案化襯底，以在襯底中形成多個(gè)冠狀的電容開口。接下來，在每一個(gè)電容開口中沉積下電極，通常為氮化鈦。對下電極進(jìn)行快速熱處理或爐內(nèi)退火步驟，接著在已退火的下電極上沉積介電層。利用無電漿的化學(xué)氣相沉積或原子層沉積過程，在介電層上沉積上電極。然后，圖案化每一個(gè)金屬-絕緣體-金屬電容的上電極。
請參照圖1A至圖1G，參考數(shù)字10一般標(biāo)識部分完成的金屬-絕緣體-金屬電容。金屬-絕緣體-金屬電容10包括襯底12，其中，例如襯底12的材料可為氧化物。襯底12被沉積在晶片(未繪示)上或先前沉積在晶片上的材料層上。如本領(lǐng)域技術(shù)人員所知的，在制作完成后，金屬-絕緣體-金屬電容10設(shè)置成與制作在晶片上的電路器件(未繪示)電氣接觸。
如圖1A所示，首先圖案化并蝕刻襯底12，以在襯底12中形成多個(gè)冠狀的電容開口14(僅繪示其中一者)。一般地，形成電容開口14的過程是先在襯底12上沉積光刻膠層13，再在光刻膠層13中形成多個(gè)光刻膠開口13a，接著根據(jù)光刻膠開口13a的圖案與型態(tài)在襯底12中蝕刻出電容開口14。在襯底12中蝕刻出電容開口14時(shí)，可使用本領(lǐng)域技術(shù)人員公知的蝕刻技術(shù)。
如圖1B所示，接著在每一個(gè)電容開口14的側(cè)壁與底部、以及襯底12的上表面沉積下電極16，其中下電極16的材料通常為氮化鈦。下電極16的沉積可利用熱化學(xué)氣相沉積過程、原子層沉積過程或其它本領(lǐng)域技術(shù)人員所知的其它合適的過程來進(jìn)行。下電極16的厚度通常約為50至1000。
原子層沉積過程包括在沉積反應(yīng)室內(nèi)將一連串的單層沉積在襯底上，其中沉積反應(yīng)室通常被維持在一次大氣壓力下。此種方法的一個(gè)例子包括將單一汽化前體氣體導(dǎo)入沉積反應(yīng)室中，以在襯底上形成第一單層。接著，停止將前體氣體流入反應(yīng)室，并將干凈的惰性氣體導(dǎo)入反應(yīng)室，以移除任何殘留在反應(yīng)室的未反應(yīng)的前體氣體。接下來，將不同于第一前體氣體的第二前體氣體導(dǎo)入反應(yīng)室，以在第一單層上形成第二單層。這兩種前體氣體可交替且重復(fù)地導(dǎo)入反應(yīng)室中，且導(dǎo)入另一前體氣體前進(jìn)行清潔步驟，以形成一連串單層，直到在襯底上形成了具有所需厚度和組成的層時(shí)為止。另外，可使用各種彼此不同的一系列前體氣體來形成一連串的堆棧單層。
如圖1C所示，待下電極16形成后，對此下電極16進(jìn)行化學(xué)機(jī)械拋光或蝕刻步驟。這一步驟從襯底12的上表面12a移除了下電極16的上部16a(如第1B圖所示)。
如圖1D所示，接下來對下電極16進(jìn)行加溫退火步驟。其中，此加溫退火步驟可使用氮?dú)?8(氮分子)，且在快速熱處理退火反應(yīng)室中或加溫退火爐中進(jìn)行。
如圖1E所示，接著在下電極16上和襯底12的上表面12a上沉積介電層20。根據(jù)本方法，介電層20是本領(lǐng)域技術(shù)人員公知的一中高介電常數(shù)介電層，且被沉積在下電極16與襯底12上。制作金屬-絕緣體-金屬電容的高介電常數(shù)介電層的材料優(yōu)選采用三氧化二鋁(Al2O3)。其它合適的介電材料，包括氧化硅、氮化硅、五氧化二鉭、氧化鋁、氧化鉿、氧化鋯、鋯鋁硅化物、硅化鉿、鉿鋁硅化物或其它具有相對高介電常數(shù)的介電質(zhì)。
如圖1F所示，接著在介電層20上沉積上電極22。上電極22的材料優(yōu)選為氮化鈦(TiN)，且是使用無有機(jī)成分的氣體前體而沉積在介電層20上。上電極22是利用無電漿熱化學(xué)氣相沉積過程或原子層沉積過程的方式沉積在介電層20上。舉例而言，上電極22可為氮化鈦原子層的沉積，其中氮化鈦原子層的沉積是使用四氯化鈦與氨，而由于所需沉積產(chǎn)物為氮化鈦，因此主要的氣體副產(chǎn)物為氯化銨或氯化氫氣體。
使用無電漿熱化學(xué)氣相沉積過程或原子層沉積過程來制作上電極22可防止電漿在沉積過程期間對高介電常數(shù)的介電層20造成傷害。此外，無電漿熱化學(xué)氣相沉積過程或原子層沉積過程的沉積溫度優(yōu)選為不大于約450℃，以防止或減少界面層在上電極22與下方的介電層20之間形成。上電極22的厚度通常為介于約50至1000。
如圖1G所示，接下來圖案化上電極22與介電層20，以完成完整的金屬-絕緣體-金屬電容結(jié)構(gòu)10a。該圖案化步驟的進(jìn)行通常是在上電極22上先沉積再圖案化一光刻膠層(未示出)。接著，利用本領(lǐng)域技術(shù)人員所知的蝕刻技術(shù)，將未被圖案化的光刻膠層所覆蓋的上電極22及下方的介電層20的部分，從襯底12的上表面12a上蝕刻移除。
接著，請參照圖2，圖2示出了概括本發(fā)明方法的處理步驟的順序的流程圖。在處理步驟1中，蝕刻襯底，以在襯底中形成多個(gè)冠狀的電容開口。在處理步驟2中，在每一個(gè)電容開口中沉積下電極。在處理步驟3中，對下電極進(jìn)行化學(xué)機(jī)械拋光或蝕刻，以將下電極的上部從襯底的上表面上移除，而留下覆蓋在電容開口的側(cè)壁與底部的下電極。在處理步驟4中，對下電極進(jìn)行快速熱處理或加溫爐內(nèi)退火步驟。退火步驟亦可選擇性地在化學(xué)機(jī)械拋光步驟前進(jìn)行。在處理步驟5中，沉積高介電常數(shù)介電材料于下電極上。在處理步驟6中，利用無電漿化學(xué)氣相沉積或原子層沉積過程，在介電層上沉積上電極。在處理步驟7中，圖案化上電極，以完成金屬-絕緣體-金屬電容結(jié)構(gòu)。
本領(lǐng)域的技術(shù)人員將會(huì)了解，本發(fā)明的金屬-絕緣體-金屬電容的制造方法可產(chǎn)生金屬-絕緣體-金屬電容，且所制成的金屬-絕緣體-金屬電容的特征為電氣性能提升。舉例而言，對下電極在氮?dú)庀逻M(jìn)行加溫退火處理的步驟已經(jīng)發(fā)現(xiàn)可增加電容值7％。此外，與利用傳統(tǒng)方法制造的電容相比，已顯示出本制造方法可生產(chǎn)出具有較高崩潰電壓與較低漏電流的電容。
雖然本發(fā)明已用優(yōu)選實(shí)施例公開如上，但本領(lǐng)域技術(shù)人員均會(huì)認(rèn)可并了解到，在本發(fā)明的精神和范圍內(nèi)，可以作出各種修改，而所附的權(quán)利要求意欲涵蓋所有這樣的修改。
權(quán)利要求
1.一種金屬-絕緣體-金屬電容器之電極的制造方法，至少包括提供一襯底；在該襯底中提供一電容開口；在該電容開口中提供一下電極；對該下電極進(jìn)行一退火步驟；在該下電極上提供一介電層；以及在該介電層上沉積一上電極。
2.根據(jù)權(quán)利要求1所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中該上電極實(shí)質(zhì)上具有一無有機(jī)成分。
3.根據(jù)權(quán)利要求1所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中對該下電極所進(jìn)行的該退火步驟至少包括在對該下電極進(jìn)行熱處理時(shí)，將該下電極暴露在氮?dú)庀隆?br> 4.根據(jù)權(quán)利要求3所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中該上電極實(shí)質(zhì)上具有一無有機(jī)之成分。
5.根據(jù)權(quán)利要求1所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中在該介電層上沉積該上電極的步驟所用的沉積溫度實(shí)質(zhì)上不大于450℃。
6.根據(jù)權(quán)利要求5所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中該上電極實(shí)質(zhì)上具有一無有機(jī)之成分。
7.根據(jù)權(quán)利要求1所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中沉積該上電極的步驟至少包括利用一無電漿沉積過程。
8.根據(jù)權(quán)利要求7所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中該無電漿沉積過程是一熱化學(xué)氣相沉積制程和一原子層沉積過程，二者擇一。
9.根據(jù)權(quán)利要求1所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中在提供該下電極的步驟與該退火步驟之間，更至少包括對該下電極進(jìn)行一化學(xué)機(jī)械平坦化步驟。
10.根據(jù)權(quán)利要求1所述的金屬-絕緣體-金屬電容器之電極的制造方法，其中在該退火步驟與提供該介電層的步驟之間，更至少包括對該下電極進(jìn)行一化學(xué)機(jī)械平坦化步驟。
全文摘要
一種在金屬－絕緣體－金屬(metal－insulator－metal，MIM)電容器制造中制作電極的方法。本方法通過在金屬－絕緣體－金屬電容制作中，在將上電極沉積在介電層上期間防止電漿傷害介電層，以及縮減或防止介電層與一電極或多個(gè)電極間的界面層的生成，來改善金屬－絕緣體－金屬電容的性能。本方法一般包括圖案化襯底，以在襯底中形成冠狀的電容開口；在每一冠狀開口中沉積下電極；對下電極進(jìn)行快速熱處理(RTP)或爐內(nèi)退火步驟；將介電層沉積在退火后的下電極上；利用無電漿化學(xué)氣相沉積(CVD)或原子層沉積(ALD)過程將上電極沉積在介電層上；以及圖案化每一個(gè)金屬－絕緣體－金屬電容的上電極。
文檔編號H01L21/44GK1677621SQ20041009123
公開日2005年10月5日 申請日期2004年11月17日 優(yōu)先權(quán)日2004年3月29日
發(fā)明者吳志達(dá), 林國楹, 黃宗勛, 喻中一, 趙蘭璘, 杜友倫, 林杏蓮, 蔡嘉雄 申請人:臺(tái)灣積體電路制造股份有限公司