專利名稱：一種基于縱向雙勢壘共振隧穿結(jié)構(gòu)的量子點(diǎn)存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件設(shè)計(jì)領(lǐng)域，特別涉及量子點(diǎn)存儲器的結(jié)構(gòu)設(shè)計(jì)。
背景技術(shù)：
存儲器是半導(dǎo)體器件中十分重要的一類器件，而非揮發(fā)存儲器，尤其是FlashMemory(閃存)更是發(fā)展迅速，具有極其廣泛的應(yīng)用領(lǐng)域，包括從移動(dòng)電話、MP3播放器到數(shù)碼相機(jī)、掌上電腦等幾乎所有的便攜式數(shù)碼產(chǎn)品。作為存儲器中十分重要的一類產(chǎn)品，非揮發(fā)存儲器正向高密度、高速和低功耗的方向發(fā)展。
目前這類非揮發(fā)存儲器主要采用多晶硅浮柵結(jié)構(gòu)，是Si襯底上外延生長如圖1所示的多層結(jié)構(gòu)和源極11、漏極12組成，該多層結(jié)構(gòu)由控制柵極16、控制氧化層15、多晶硅浮柵14、Si溝道17、隧穿氧化層13構(gòu)成。
上述存儲器是通過電子在Si溝道17和多晶硅浮柵14之間的轉(zhuǎn)移進(jìn)行信息的存儲和讀取。電子由于受到漏端強(qiáng)電場的加速作用，能量超過Si/SiO2勢壘(3.2eV)，進(jìn)入浮柵。浮柵中的電荷對晶體管的閾值電壓進(jìn)行調(diào)制，通過改變閾值電壓存儲信息。
最近也有采用納米晶代替?zhèn)鹘y(tǒng)浮柵進(jìn)行電荷存儲的技術(shù)出現(xiàn)。但是，總體來看，現(xiàn)有技術(shù)都是采用隧穿氧化層(SiO2薄膜)作為電荷存儲介質(zhì)和溝道之間的隔離層，載流子通過熱電子注入或隧穿SiO2薄膜在浮柵和溝道之間轉(zhuǎn)移。
由于信息技術(shù)發(fā)展提出的高密度、高速的要求，集成電路尺寸進(jìn)一步縮小，隧穿氧化層的厚度逐漸減小，目前已經(jīng)達(dá)到1nm的水平。從薄膜制備技術(shù)的角度來說，淀積均勻、致密的大面積的SiO2薄膜是非常困難的，而存儲器的穩(wěn)定性、壽命、速度以及存儲時(shí)間則要求質(zhì)量極高的SiO2薄膜。為了解決這一問題，也出現(xiàn)了SONOS和High-K介質(zhì)等解決方案，但這些只是采用另外一種介質(zhì)來代替原來的SiO2薄膜，仍然不能從根本上解決上述問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于縱向雙勢壘共振隧穿結(jié)構(gòu)的新型量子點(diǎn)存儲器。采用一種縱向的雙勢壘共振隧穿結(jié)構(gòu)代替?zhèn)鹘y(tǒng)非揮發(fā)存儲器中的隧穿氧化層(SiO2薄膜)，因此從根本上解決了已有技術(shù)的隧穿氧化層厚度減小時(shí)所遇到的問題。
本發(fā)明提供的一種基于縱向雙勢壘共振隧穿結(jié)構(gòu)的量子點(diǎn)存儲器，該量子點(diǎn)存儲器的結(jié)構(gòu)為在Si襯底上外延依次生長的多層結(jié)構(gòu)，其特征在于，該存儲器要由源極、漏極、控制柵極、量子點(diǎn)浮柵層、SiGe溝道、雙勢壘共振隧穿層和控制氧化層構(gòu)成。
上述的雙勢壘共振隧穿層可為由交替生長的SiGe與Si層構(gòu)成的多層異質(zhì)結(jié)構(gòu)。
上述量子點(diǎn)浮柵可為用S-K生長模式自組織生長的SiGe量子點(diǎn)。
本發(fā)明還可采用類似于上述交替生長的SiGe與Si雙勢壘結(jié)構(gòu)的其他材料體系構(gòu)成的異質(zhì)結(jié)作為雙勢壘結(jié)構(gòu)代替?zhèn)鹘y(tǒng)非揮發(fā)存儲器中的隧穿氧化層(SiO2薄膜)。本發(fā)明的技術(shù)特點(diǎn)在于采用一種縱向的雙勢壘共振隧穿結(jié)構(gòu)代替?zhèn)鹘y(tǒng)非揮發(fā)存儲器中的隧穿氧化層(SiO2薄膜)采用S-K生長模式自組織生長的SiGe量子點(diǎn)代替?zhèn)鹘y(tǒng)存儲器中的多晶硅浮柵作為電荷存儲的結(jié)點(diǎn)。由于在單晶SiGe溝道上制備共振隧穿結(jié)構(gòu)是單晶外延的技術(shù)，可以得到完美的單晶結(jié)構(gòu)，從而可以在較大的隧穿層厚度的條件下，解決傳統(tǒng)非揮發(fā)存儲器中讀寫速度、編程電壓和數(shù)據(jù)保存時(shí)間之間的矛盾，能夠在保證讀寫速度和數(shù)據(jù)保存時(shí)間的同時(shí)降低編程電壓，從而降低功耗。


圖1為傳統(tǒng)浮柵結(jié)構(gòu)非揮發(fā)存儲器的結(jié)構(gòu)示意圖；圖2為基于縱向雙勢壘共振隧穿結(jié)構(gòu)的量子點(diǎn)存儲器的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
本發(fā)明提出的基于縱向雙勢壘共振隧穿結(jié)構(gòu)的量子點(diǎn)存儲器結(jié)合附圖及實(shí)施例詳細(xì)說明如下本發(fā)明在N-Si襯底上外延生長的多層結(jié)構(gòu)如圖2所示，主要由控制柵極26、控制氧化層25、SiGe量子點(diǎn)層24、SiGe/Si/SiGe/Si雙勢壘共振隧穿層23和SiGe溝道層27構(gòu)成，在SiGe溝道兩側(cè)是源電極21和漏電極22。
本實(shí)施例采用如下工藝制作本實(shí)施例中的上述的量子點(diǎn)存儲器是在N-Si襯底上外延生長應(yīng)變SiGe溝道層27，然后在溝道上外延生長Si0.5Ge0.5(2nm)/Si(3nm)/Si0.5Ge0.5(2nm)/Si(3nm)的雙勢壘共振隧穿疊層結(jié)構(gòu)，再在該雙勢壘共振隧穿疊層結(jié)構(gòu)上用S-K生長模式自組織生長SiGe量子點(diǎn)層，本實(shí)施例的量子點(diǎn)尺寸約為40nm，面密度約為1011cm-2，最后在SiGe量子點(diǎn)層上淀積20nm的控制氧化層。在上述結(jié)構(gòu)上通過光刻、離子注入制作源、漏和柵極。
當(dāng)本實(shí)施例結(jié)構(gòu)在柵極加負(fù)偏壓時(shí)，SiGe溝道反型，同時(shí)，空穴通過Si0.5Ge0.5(2nm)/Si(3nm)/Si0.5Ge0.5(2nm)/Si(3nm)雙勢壘(勢壘高度為0.3eV)隧穿到上層的SiGe量子點(diǎn)，由于量子點(diǎn)對空穴的限制作用，空穴將保存在SiGe量子點(diǎn)中，通過其中保存的電荷的鏡像電場對溝道開啟的閾值電壓進(jìn)行調(diào)制，從而實(shí)現(xiàn)信息的讀寫操作。
本發(fā)明最主要的特點(diǎn)是隧穿勢壘通過雙異質(zhì)結(jié)實(shí)現(xiàn)，可以實(shí)現(xiàn)結(jié)晶完美的雙勢壘隧穿層，可以在較大的隧穿層厚度的條件下，解決傳統(tǒng)非揮發(fā)存儲器中讀寫速度、編程電壓和數(shù)據(jù)保存時(shí)間之間的矛盾，能夠在保證讀寫速度和數(shù)據(jù)保存時(shí)間的同時(shí)降低編程電壓，從而降低功耗。
權(quán)利要求
1.一種基于縱向雙勢壘共振隧穿結(jié)構(gòu)的量子點(diǎn)存儲器，該量子點(diǎn)存儲器基本結(jié)構(gòu)由在Si襯底上依次外延生長的多層結(jié)構(gòu)和源、漏電極組成，其特征在于，該多層結(jié)構(gòu)主要由控制柵極、控制氧化層、量子點(diǎn)浮柵層、雙勢壘共振隧穿層和SiGe溝道構(gòu)成。
2.如權(quán)利要求1所述的量子點(diǎn)存儲器，其特征在于，所述的雙勢壘共振隧穿層為由交替生長的SiGe與Si層構(gòu)成的多層異質(zhì)結(jié)構(gòu)。
3.如權(quán)利要求1所述的量子點(diǎn)存儲器，其特征在于，所述量子點(diǎn)浮柵為用S-K生長模式自組織生長的SiGe量子點(diǎn)。
全文摘要
本發(fā)明涉及一種基于縱向雙勢壘共振隧穿結(jié)構(gòu)的量子點(diǎn)存儲器，屬于半導(dǎo)體器件設(shè)計(jì)領(lǐng)域，該量子點(diǎn)存儲器基本結(jié)構(gòu)由在Si襯底上依次外延生長的多層結(jié)構(gòu)和源、漏電極組成，其特征在于，該多層結(jié)構(gòu)主要由控制柵極、控制氧化層、量子點(diǎn)浮柵層、雙勢壘共振隧穿層和SiGe溝道構(gòu)成。本發(fā)明最主要的特點(diǎn)是隧穿勢壘通過雙異質(zhì)結(jié)實(shí)現(xiàn)，可以實(shí)現(xiàn)結(jié)晶完美的雙勢壘隧穿層，可以在較大的隧穿層厚度的條件下，解決傳統(tǒng)非揮發(fā)存儲器中讀寫速度、編程電壓和數(shù)據(jù)保存時(shí)間之間的矛盾，能夠在保證讀寫速度和數(shù)據(jù)保存時(shí)間的同時(shí)降低編程電壓，從而降低功耗。
文檔編號H01L27/10GK1604331SQ20041009112
公開日2005年4月6日 申請日期2004年11月19日 優(yōu)先權(quán)日2004年11月19日
發(fā)明者鄧寧, 陳培毅, 潘立陽, 張磊, 魏榕山 申請人:清華大學(xué)