專利名稱：層疊半導(dǎo)體器件及半導(dǎo)體芯片的控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及半導(dǎo)體芯片的控制方法，具體涉及一種層疊半導(dǎo)體器件，其具有半導(dǎo)體芯片例如一個(gè)層疊在另一個(gè)上的存儲(chǔ)芯片，以及控制此半導(dǎo)體芯片的方法。
背景技術(shù)：
可以預(yù)見，如果將來(lái)半導(dǎo)體制造工藝遇到小型化的困難，那么與LSI芯片的功能的改善(例如，DRAM增加的存貯容量)相關(guān)的芯片尺寸的增加不能夠由基于工藝的小型化所避免。
為解決此可能的問題，建議半導(dǎo)體器件(例如，DRAM)采用CoC(芯片上芯片Chip on Chip)結(jié)構(gòu)，其可以包括為了LSI芯片的三維擴(kuò)展功能(例如，DRAM的存儲(chǔ)容量)的一個(gè)層疊在另一個(gè)上的LSI芯片。
目前，有第一和第二CoC結(jié)構(gòu)用于DRAM。
第一CoC結(jié)構(gòu)的DRAM與層疊DRAM芯片的相互區(qū)別在于相互獨(dú)立的不同級(jí)別。
第二CoC結(jié)構(gòu)的DRAM把整個(gè)層疊DRAM芯片看作單一級(jí)別，與層疊芯片的相互區(qū)別在于在相同的級(jí)別中使用不同的槽(bank)地址。
層疊單一接口芯片和多個(gè)存儲(chǔ)核心芯片可以形成第二CoC結(jié)構(gòu)的DRAM。接口芯片具有DRAM的接口功能。反之，存儲(chǔ)核心芯片具有存儲(chǔ)核心功能(存儲(chǔ)陣列和相關(guān)的外圍電路)。
接口功能是指被例如數(shù)據(jù)輸入/輸出電路、控制時(shí)鐘電路以及地址緩存器實(shí)現(xiàn)的這些功能。
DRAM的典型接口功能包括將來(lái)自芯片的外部施加的控制信號(hào)或數(shù)據(jù)信號(hào)轉(zhuǎn)換為內(nèi)部信號(hào)，并將內(nèi)部信號(hào)傳送到存儲(chǔ)陣列的外圍電路。DRAM的另一個(gè)典型接口功能包括從存儲(chǔ)陣列取讀數(shù)據(jù)到外圍電路，并傳遞讀數(shù)據(jù)到芯片的外部。
JP-6-291250-A公開了一種CoC結(jié)構(gòu)的半導(dǎo)體器件。
在JP-6-291250-A中公開的CoC結(jié)構(gòu)的半導(dǎo)體器件對(duì)于每個(gè)層疊的芯片包括不同的布線圖形或電路。
具體地，每個(gè)層疊的芯片都與不同的布線圖形和電路相關(guān)，不同的布線圖形和電路用來(lái)產(chǎn)生基于從地址解碼器傳遞的地址信號(hào)來(lái)識(shí)別芯片的地址。此后布線圖形和電路將被稱為“地址產(chǎn)生布線圖形和地址產(chǎn)生器電路”。
不同的布線圖形或電路由于如下原因與每個(gè)層疊的芯片相關(guān)。
構(gòu)成CoC結(jié)構(gòu)的多個(gè)芯片通過具有直徑約10微米的，延伸經(jīng)過多個(gè)芯片的“穿通電極”(through electrode)電氣地相互連接。穿通電極為了連接將多個(gè)層疊芯片電氣短路。因此，層疊芯片接收相同的信號(hào)，例如，通過穿通電極的公共地址。
結(jié)果，如果層疊芯片形成在其上，例如，相同的地址產(chǎn)生布線圖形和相同的地址產(chǎn)生器電路(例如，相同構(gòu)造的存儲(chǔ)芯片)，那么一個(gè)地址信號(hào)指定相同構(gòu)造的多個(gè)芯片。這能夠引起一個(gè)問題在于多個(gè)芯片執(zhí)行相同的操作。
為解決這一潛在問題，常規(guī)地，如JP-6-291250-A中說明的，被層疊以構(gòu)成CoC結(jié)構(gòu)的芯片在布線和電路上彼此不同，從而在層疊芯片上的相同位置處形成的信號(hào)電極將在應(yīng)用、功能和目的上不重疊。
JP-2002-50735-A也公開了一種CoC結(jié)構(gòu)的半導(dǎo)體器件。圖1A是表示JP-2002-50735-A所述的CoC結(jié)構(gòu)的半導(dǎo)體器件的說明性的圖。
如圖1A所示，第一半導(dǎo)體芯片410的前表面和后表面由與半導(dǎo)體芯片410的前表面和后表面傾斜交叉的傾斜穿通電極417A、417B、417C連接。具有相同電極結(jié)構(gòu)的第二和第三半導(dǎo)體芯片420、430層疊在第一半導(dǎo)體芯片410上。
第一至第三半導(dǎo)體芯片410、420、430由傾斜穿通電極417A、417B、417C、427A、427B、427C、437A、437B、437C、以及垂直穿通電極418、428、438等相互連接。
凸出電極415a只傳輸信號(hào)到第三半導(dǎo)體芯片430；凸出電極415b傳輸信號(hào)到第二半導(dǎo)體芯片420；凸出電極415c傳輸信號(hào)到第一半導(dǎo)體芯片410。
可以替換地，即使傾斜穿通電極不如圖1A所示使用，通過使用具有在半導(dǎo)體芯片中被從中間斷開的穿通電極的封閉通孔(blindthrough hole)結(jié)構(gòu)能實(shí)現(xiàn)行與圖1A所示的半導(dǎo)體器件的那些相似的功能，如圖1B所示。
在圖1B中，半導(dǎo)體芯片510、半導(dǎo)體芯片502、以及半導(dǎo)體芯片530被一個(gè)層疊在另一個(gè)上。每個(gè)半導(dǎo)體芯片包括穿通電極501、焊盤520、CS(芯片選擇)引腳504、布線505、以及通孔506。焊盤502被高電阻503上拉或下拉以避免電壓浮置。CS引腳504接收芯片選擇信號(hào)CS#1、CS#2、CS#3。
但是，據(jù)說如果在芯片中使用諸如鈦、鎢等高溫工藝制造的難熔金屬或它們的化合物所形成的封閉通孔結(jié)構(gòu)，那么產(chǎn)生的芯片將不適用于干法腐蝕的微機(jī)械，并也將在腐蝕后引起侵蝕問題。
在JP-6-291250-A中所述的CoC結(jié)構(gòu)的半導(dǎo)體器件的缺點(diǎn)在于當(dāng)具有基本相同功能的芯片(例如，存儲(chǔ)芯片)被層疊以完成半導(dǎo)體器件時(shí)，必需制備在布線或電路上相互不同的多種芯片，其數(shù)目等于被層疊的芯片的數(shù)目。因此，即使用于構(gòu)造半導(dǎo)體器件的芯片功能上基本相同，也必須為了庫(kù)存(inventory)而制造并管理多種芯片。這導(dǎo)致了制造步驟的增加。
另一方面，當(dāng)半導(dǎo)體芯片形成為具有傾斜延伸通過半導(dǎo)體器件的穿通電極時(shí)，或當(dāng)半導(dǎo)體器件形成為具有封閉通孔結(jié)構(gòu)時(shí)，如JP-2002-50735-A中所述的半導(dǎo)體器件，要求復(fù)雜的制造工藝。不利地，這將導(dǎo)致制造成本的增加。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體器件，其能采用設(shè)計(jì)上相同的多個(gè)半導(dǎo)體芯片，它們一個(gè)層疊在另一個(gè)上，而不需要復(fù)雜的工藝來(lái)制作傾斜穿過半導(dǎo)體芯片的穿通電極或在每個(gè)半導(dǎo)體芯片中形成封閉通孔結(jié)構(gòu)。
為實(shí)現(xiàn)上述目的，本發(fā)明的半導(dǎo)體器件包括多個(gè)半導(dǎo)體芯片，和用來(lái)控制多個(gè)半導(dǎo)體芯片的控制器，其中多個(gè)多個(gè)半導(dǎo)體芯片中的每個(gè)包括識(shí)別信息產(chǎn)生器，用來(lái)根據(jù)相關(guān)半導(dǎo)體芯片的制造工藝產(chǎn)生識(shí)別信息，并且控制器檢測(cè)識(shí)別信息產(chǎn)生器產(chǎn)生的識(shí)別信息以基于檢測(cè)到識(shí)別信息控制多個(gè)半導(dǎo)體芯片的每個(gè)。
根據(jù)本發(fā)明的半導(dǎo)體器件，包括在每個(gè)半導(dǎo)體器件中的識(shí)別信息產(chǎn)生器，根據(jù)半導(dǎo)體器件的制造工藝產(chǎn)生識(shí)別信息。半導(dǎo)體芯片制造工藝必需包含在制造多個(gè)半導(dǎo)體芯片中的變化。因此，即使多個(gè)層疊的半導(dǎo)體芯片設(shè)計(jì)上相同，各個(gè)識(shí)別信息產(chǎn)生器也產(chǎn)生彼此不同的識(shí)別信息。
因此，控制器能基于單個(gè)控制半導(dǎo)體芯片的識(shí)別信息區(qū)分多個(gè)半導(dǎo)體芯片，即使多個(gè)半導(dǎo)體芯片在設(shè)計(jì)上相同，并且控制器提供公共信號(hào)到多個(gè)半導(dǎo)體芯片。這消除了修改半導(dǎo)體芯片設(shè)計(jì)的需要，半導(dǎo)體芯片在它們一個(gè)層疊在另一個(gè)上的情況下具有基本相同的功能。
也能夠消除使穿通電極傾斜穿過半導(dǎo)體芯片或在半導(dǎo)體芯片中形成封閉的通孔結(jié)構(gòu)的復(fù)雜的工藝。
優(yōu)選地，上述半導(dǎo)體器件還包括下面特征。
控制器產(chǎn)生多個(gè)芯片選擇信號(hào)，用以交替(alternatively)選擇多個(gè)半導(dǎo)體芯片。多個(gè)半導(dǎo)體芯片的每個(gè)包括芯片選擇信號(hào)接收器，其能被設(shè)置為接受多個(gè)芯片選擇信號(hào)的任一個(gè)。控制器包括設(shè)置單元，用來(lái)基于識(shí)別信息設(shè)置芯片選擇信號(hào)接收器，從而芯片選擇信號(hào)接收器接受用來(lái)選擇包括芯片選擇信號(hào)接收器的半導(dǎo)體芯片的芯片選擇信號(hào)，以及半導(dǎo)體芯片控制器，用來(lái)基于芯片選擇信號(hào)控制多個(gè)半導(dǎo)體芯片的每個(gè)。
根據(jù)上述發(fā)明的半導(dǎo)體器件，控制器能用芯片選擇信號(hào)控制多個(gè)半導(dǎo)體芯片中的每個(gè)。
優(yōu)選地，芯片選擇信號(hào)接收器事先被設(shè)置為接受特定芯片選擇信號(hào)。在此設(shè)置下，在半導(dǎo)體芯片被層疊之前通過使用特定的芯片選擇信號(hào)能選擇半導(dǎo)體芯片。因此，例如，半導(dǎo)體芯片在半導(dǎo)體芯片層疊之前能被容易地單個(gè)測(cè)試。
芯片選擇信號(hào)接收器可以包括開關(guān)，其中設(shè)置單元基于識(shí)別信息優(yōu)選地設(shè)置開關(guān)從而芯片選擇信號(hào)接收器接受用來(lái)選擇包括芯片選擇信號(hào)接收器的半導(dǎo)體芯片的芯片選擇信號(hào)。
可以替換地，芯片選擇信號(hào)接收器可以包括熔絲，其中設(shè)置單元優(yōu)選地基于識(shí)別信息控制熔絲從而芯片選擇信號(hào)接收器接受用來(lái)選擇包括芯片選擇信號(hào)接收器的半導(dǎo)體芯片的芯片選擇信號(hào)。在此構(gòu)造下，熔絲能永久地設(shè)置芯片選擇信號(hào)接收器。因此這能夠避免對(duì)芯片選擇信號(hào)接收器重復(fù)進(jìn)行相同的設(shè)置。
多個(gè)半導(dǎo)體芯片的每個(gè)使用其識(shí)別信息作為其芯片地址，其中控制器可以基于芯片地址控制多個(gè)半導(dǎo)體芯片中的每個(gè)。在此策略下，控制器能使用芯片地址控制多個(gè)半導(dǎo)體芯片中的每個(gè)。
而且優(yōu)選地，上述半導(dǎo)體器件包括下面的特征。
控制器產(chǎn)生用來(lái)交替選擇多個(gè)半導(dǎo)體芯片的多個(gè)芯片地址信號(hào)。多個(gè)半導(dǎo)體芯片的每個(gè)包括芯片地址信號(hào)接收器，其能被設(shè)置為接受多個(gè)芯片地址信號(hào)的任何一個(gè)?？刂破靼ㄔO(shè)置單元，用來(lái)基于識(shí)別信息設(shè)置芯片地址信號(hào)接收器從而芯片地址信號(hào)接收器接受用來(lái)選擇包括芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)，以及半導(dǎo)體芯片控制器，用來(lái)基于芯片地址信號(hào)控制多個(gè)半導(dǎo)體芯片中的每個(gè)。
根據(jù)上述發(fā)明的半導(dǎo)體器件，控制器使用用來(lái)交替選擇多個(gè)半導(dǎo)體芯片的多個(gè)芯片地址信號(hào)能單個(gè)地控制多個(gè)半導(dǎo)體芯片中的每個(gè)。
優(yōu)選地，芯片地址信號(hào)接收器事先被設(shè)置為接受特定的芯片地址信號(hào)。在此設(shè)置下，在半導(dǎo)體芯片層疊前能夠使用特定芯片地址信號(hào)選擇半導(dǎo)體芯片。因此，例如，在半導(dǎo)體芯片層疊前，半導(dǎo)體芯片能被容易地單獨(dú)測(cè)試。
此外，芯片地址信號(hào)接收器可以包括開關(guān)，其中設(shè)置單元優(yōu)選地基于識(shí)別信息控制開關(guān)從而芯片地址信號(hào)接收器接受用來(lái)選擇包括芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)。
可以替換地，芯片地址信號(hào)接收器可以包括熔絲，其中設(shè)置單元優(yōu)選地基于識(shí)別信息控制熔絲從而芯片地址信號(hào)接收器接受用來(lái)選擇包括芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)。在此構(gòu)造下，熔絲能永久地設(shè)置芯片地址信號(hào)接收器。因此這能夠避免對(duì)芯片選擇信號(hào)接收器重復(fù)進(jìn)行相同的設(shè)置。
而且優(yōu)選地，上述半導(dǎo)體器件包括下面的特征。
多個(gè)半導(dǎo)體芯片由延伸穿過多個(gè)半導(dǎo)體芯片的穿通電極互連，其中控制器經(jīng)由穿通電極提供公共信號(hào)到多個(gè)半導(dǎo)體芯片。
而且優(yōu)選地，上述半導(dǎo)體器件包括下面的特征。
多個(gè)半導(dǎo)體芯片通過結(jié)合線互連，其中控制器通過結(jié)合線提供公共信號(hào)到多個(gè)半導(dǎo)體芯片。
而且優(yōu)選地，上述半導(dǎo)體器件包括下面的特征。
多個(gè)半導(dǎo)體芯片和多個(gè)半導(dǎo)體芯片分離地布置于其上的板一起構(gòu)成封裝。封裝一個(gè)層疊于另一個(gè)上。
識(shí)別信息產(chǎn)生器優(yōu)選地包括自運(yùn)行振蕩器，以及用來(lái)基于自運(yùn)行振蕩器的輸出產(chǎn)生識(shí)別信息的識(shí)別信息產(chǎn)生器電路。在此構(gòu)造下，包括在各個(gè)半導(dǎo)體芯片中的自運(yùn)行振蕩器提供由于制造多個(gè)半導(dǎo)體芯片的工藝中的變化導(dǎo)致的移位的振蕩周期。這允許識(shí)別信息產(chǎn)生器基于相關(guān)的自運(yùn)行振蕩器的輸出產(chǎn)生不同的識(shí)別信息，即使各個(gè)半導(dǎo)體器件在設(shè)計(jì)上相同。
識(shí)別信息產(chǎn)生器電路優(yōu)選地由計(jì)數(shù)器實(shí)現(xiàn)，計(jì)數(shù)器用來(lái)以預(yù)定的時(shí)間周期計(jì)數(shù)自運(yùn)行振蕩器產(chǎn)生的脈沖，并傳遞作為識(shí)別信息的計(jì)數(shù)值。在使用計(jì)數(shù)器下，每個(gè)自運(yùn)行振蕩器的振蕩周期的差別被在預(yù)定的時(shí)間周期中積累以增加每個(gè)自運(yùn)行振蕩器的振蕩周期的差別。
而且，識(shí)別信息產(chǎn)生器電路可以包括用來(lái)測(cè)量預(yù)定的時(shí)間周期的定時(shí)器，其中計(jì)數(shù)器優(yōu)選地基于定時(shí)器的測(cè)量結(jié)果計(jì)數(shù)預(yù)定時(shí)間周期的脈沖。
定時(shí)器優(yōu)選地對(duì)外部時(shí)鐘的分頻以測(cè)量預(yù)定的時(shí)間周期。在此實(shí)施中，能基于各個(gè)自運(yùn)行振蕩器之間的振蕩周期的差產(chǎn)生識(shí)別信息。
而且，定時(shí)器優(yōu)選地是自運(yùn)行發(fā)定時(shí)器。在此實(shí)施中，可以基于各個(gè)自運(yùn)行振蕩器之間的振蕩周期和自運(yùn)行定時(shí)器之間的時(shí)間測(cè)量精度上的差來(lái)產(chǎn)生識(shí)別信息。
識(shí)別信息產(chǎn)生器電路優(yōu)選地由位移寄存器實(shí)現(xiàn)，其用來(lái)基于外部時(shí)鐘的分頻模式采樣自運(yùn)行振蕩器產(chǎn)生的脈沖，并傳遞作為識(shí)別信息的采樣結(jié)果。
可以替換地，識(shí)別信息產(chǎn)生器電路優(yōu)選地由移位寄存器實(shí)現(xiàn)，移位寄存器用來(lái)基于自運(yùn)行振蕩器產(chǎn)生的預(yù)定時(shí)間周期的脈沖循環(huán)n位數(shù)據(jù)，并傳遞作為識(shí)別信息的循環(huán)結(jié)果，n位數(shù)據(jù)包括具有與其余位不同的一位。
而且，識(shí)別信息產(chǎn)生器優(yōu)選地具有預(yù)定的初始值。在此實(shí)施中，預(yù)定的初始值可以被用來(lái)在半導(dǎo)體芯片被一個(gè)層疊在另一個(gè)上之前選擇半導(dǎo)體芯片。因此，例如，每個(gè)半導(dǎo)體芯片在半導(dǎo)體芯片層疊之前能易于單個(gè)地測(cè)試。
優(yōu)選地，多個(gè)半導(dǎo)體芯片的每個(gè)是存儲(chǔ)芯片。在此實(shí)施中，產(chǎn)生的層疊存儲(chǔ)器能由功能上基本相同的層疊存儲(chǔ)芯片構(gòu)成。
多個(gè)半導(dǎo)體芯片優(yōu)選地一個(gè)層疊在另一個(gè)上。
根據(jù)本發(fā)明的另一個(gè)方面，半導(dǎo)體芯片控制方法可以通過控制器實(shí)現(xiàn)，控制器用來(lái)控制多個(gè)半導(dǎo)體芯片，其中多個(gè)半導(dǎo)體芯片的每個(gè)包括識(shí)別信息產(chǎn)生器，用來(lái)根據(jù)其制造工藝產(chǎn)生識(shí)別信息。方法包括檢測(cè)步驟，用來(lái)檢測(cè)多個(gè)半導(dǎo)體芯片的每個(gè)的識(shí)別信息，以及控制步驟，用來(lái)基于在檢測(cè)步驟中檢測(cè)的識(shí)別信息控制多個(gè)半導(dǎo)體芯片的每個(gè)。
根據(jù)上述方法，包括在層疊半導(dǎo)體芯片中的識(shí)別信息產(chǎn)生器根據(jù)相關(guān)半導(dǎo)體芯片的制造工藝產(chǎn)生識(shí)別信息。半導(dǎo)體芯片制造工藝必需包含多個(gè)半導(dǎo)體芯片制造中的變化。因此，即使多個(gè)層疊半導(dǎo)體芯片在設(shè)計(jì)上相同，各個(gè)識(shí)別信息產(chǎn)生器產(chǎn)生彼此不同的識(shí)別信息。
因此，基于單個(gè)控制半導(dǎo)體芯片的識(shí)別信息能彼此區(qū)分多個(gè)半導(dǎo)體芯片，即使多個(gè)半導(dǎo)體芯片在設(shè)計(jì)上相同，并且公共信號(hào)被提供到多個(gè)半導(dǎo)體芯片上。這消除了修改半導(dǎo)體芯片設(shè)計(jì)的需要，半導(dǎo)體芯片在它們一個(gè)層疊在另一個(gè)上的情況下具有基本相同的功能。
也能夠消除使穿通電極傾斜穿過半導(dǎo)體芯片或在半導(dǎo)體芯片中形成封閉的通孔結(jié)構(gòu)的復(fù)雜的工藝。
優(yōu)選地，前述半導(dǎo)體芯片控制方法還包括設(shè)置步驟和半導(dǎo)體芯片控制步驟。
多個(gè)半導(dǎo)體芯片的每個(gè)還包括芯片選擇信號(hào)接收器，其能被設(shè)置為接受控制器產(chǎn)生的多個(gè)芯片選擇信號(hào)的任何一個(gè)。設(shè)置步驟包括基于識(shí)別信息設(shè)置芯片選擇信號(hào)接收器從而芯片選擇信號(hào)接收器接受用來(lái)選擇包括芯片選擇信號(hào)接收器的半導(dǎo)體芯片。半導(dǎo)體芯片控制步驟包括基于芯片選擇信號(hào)控制多個(gè)半導(dǎo)體芯片的每個(gè)。在此策略下，使用芯片選擇信號(hào)能單個(gè)地控制多個(gè)半導(dǎo)體芯片。
優(yōu)選地，多個(gè)半導(dǎo)體芯片的每個(gè)使用其識(shí)別信息作為其芯片地址，其中檢測(cè)步驟包括檢測(cè)多個(gè)半導(dǎo)體芯片的每個(gè)的芯片地址，以及控制步驟包括基于檢測(cè)步驟中檢測(cè)的芯片地址控制多個(gè)半導(dǎo)體芯片的每個(gè)。
多個(gè)半導(dǎo)體芯片的每個(gè)可以包括芯片地址信號(hào)接收器，其能被設(shè)置為接受控制器產(chǎn)生的多個(gè)芯片地址信號(hào)的任何一個(gè)，其中方法優(yōu)選地包括設(shè)置步驟，用來(lái)基于識(shí)別信息設(shè)置芯片地址信號(hào)接收器從而芯片地址信號(hào)接收器接受用來(lái)選擇包括芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)，以及半導(dǎo)體芯片控制步驟，用來(lái)基于所述芯片地址信號(hào)控制多個(gè)半導(dǎo)體芯片的每個(gè)。在此策略下，使用芯片地址信號(hào)能單個(gè)地控制多個(gè)半導(dǎo)體芯片。
根據(jù)本發(fā)明，即使設(shè)計(jì)上相同的多個(gè)半導(dǎo)體芯片連接到具有相同功能的穿通電極，如CoC結(jié)構(gòu)的層疊存儲(chǔ)器中，控制器能區(qū)分每個(gè)半導(dǎo)體芯片而訪問目的半導(dǎo)體芯片。這是由于每個(gè)半導(dǎo)體芯片包括識(shí)別信息產(chǎn)生器。
對(duì)于每個(gè)半導(dǎo)體芯片，即使它們?cè)谠O(shè)計(jì)上相同，識(shí)別信息產(chǎn)生器由于下面提出的原因能產(chǎn)生不同的識(shí)別信息。
識(shí)別信息產(chǎn)生器產(chǎn)生識(shí)別信息，例如，使用根據(jù)相關(guān)半導(dǎo)體芯片的制造工藝產(chǎn)生輸出的自運(yùn)行振蕩器。由于各個(gè)半導(dǎo)體芯片的制造工藝的變化，自運(yùn)行振蕩器的振蕩周期相互不同。而且，例如，振蕩周期的差能增加。
此外，這也能夠消除使穿通電極傾斜穿過導(dǎo)體芯片或在半導(dǎo)體芯片中形成封閉的通孔結(jié)構(gòu)的復(fù)雜的工藝。
上述和其它的發(fā)明的目的、特征、和優(yōu)勢(shì)將從下面參考說明本發(fā)明實(shí)例的附圖的說明中變得明顯。


圖1A是說明常規(guī)層疊半導(dǎo)體芯片的說明性圖；圖1B是說明另一個(gè)常規(guī)層疊半導(dǎo)體芯片的說明性圖；圖2是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖；圖3是說明圖2所示的ID產(chǎn)生器電路的實(shí)例的框圖；圖4是表示圖2所示的半導(dǎo)體存儲(chǔ)器件的實(shí)例的電路圖；圖5是說明圖4表示的半導(dǎo)體器件存儲(chǔ)器件的操作的流程圖；圖6是說明圖2所示的ID產(chǎn)生器電路的另一個(gè)實(shí)例的框圖；圖7是說明圖2所示的ID產(chǎn)生器電路的再一個(gè)實(shí)例的框圖；圖8是說明半導(dǎo)體器件的另一實(shí)例的框圖；圖9是說明圖8所示的ID電路的實(shí)例的框圖；圖10是表示圖8所示的半導(dǎo)體存儲(chǔ)器件的實(shí)例的電路圖；圖11是表示包括在圖8所示的半導(dǎo)體存儲(chǔ)器件中的ID檢測(cè)完成確定電路的實(shí)例的電路圖；圖12是說明圖10所代表的半導(dǎo)體存儲(chǔ)器件的操作的流程圖；圖13是說明半導(dǎo)體存儲(chǔ)器件的另一個(gè)實(shí)例的框圖；
圖14是表示圖13所示的半導(dǎo)體存儲(chǔ)器件的實(shí)例的電路圖；圖15A是說明半導(dǎo)體芯片的另一個(gè)典型層疊的說明性圖；圖15B是說明半導(dǎo)體芯片的再一個(gè)典型層疊的說明性圖；圖16是表示基于電熔絲的典型開關(guān)的電路圖；以及圖17是表示用于選擇半導(dǎo)體芯片的典型默認(rèn)設(shè)置的電路圖。
具體實(shí)施例方式
圖2是說明半導(dǎo)體存儲(chǔ)器件基本構(gòu)造的說明性圖。圖2所示的半導(dǎo)體器件是根據(jù)本發(fā)明的一個(gè)實(shí)施例的典型半導(dǎo)體器件。應(yīng)該注意的是半導(dǎo)體器件并不局限于半導(dǎo)體存儲(chǔ)器件，而是可以適當(dāng)?shù)馗淖儭?br> 在圖2中，半導(dǎo)體存儲(chǔ)器件包括存儲(chǔ)芯片1a-1d，以及存儲(chǔ)控制器2。存儲(chǔ)芯片1a-1d是半導(dǎo)體芯片的實(shí)例。應(yīng)該再次注意的是半導(dǎo)體芯片并不局限于存儲(chǔ)芯片而是可以適當(dāng)?shù)馗淖儭４鎯?chǔ)控制器2是控制器的實(shí)例。
存儲(chǔ)芯片1a-1d一個(gè)層疊在另一個(gè)上。存儲(chǔ)芯片的數(shù)目并不局限于4個(gè)而是可以適當(dāng)?shù)馗淖?。而且，存?chǔ)芯片1a-1d可以被或可以不被層疊在存儲(chǔ)控制器2上。
每個(gè)存儲(chǔ)芯片1a-1d是共同設(shè)計(jì)而形成。因此，形成在各個(gè)存儲(chǔ)芯片1a-1上的電路在設(shè)計(jì)上相同。而且，形成在各個(gè)存儲(chǔ)芯片1a-1d上的電路在布局上相同。再者，在各個(gè)存儲(chǔ)芯片1a-1d上的布線在設(shè)計(jì)上相同。換句話說，在此實(shí)施例中，設(shè)計(jì)構(gòu)思是存儲(chǔ)芯片的樣式不依賴于存儲(chǔ)芯片層疊的順序而變化。
每個(gè)存儲(chǔ)芯片1a-1d形成為在存儲(chǔ)芯片上相同位置處有穿通電極3。每個(gè)穿通電極3是通孔型電極，其延伸穿過芯片的整個(gè)厚度。在此實(shí)施例中，每個(gè)存儲(chǔ)芯片1a-1d形成為具有多個(gè)穿通電極3。
穿通電極3電氣連接到相互層疊在之上或之下的存儲(chǔ)芯片上的相關(guān)的通孔電極3。多個(gè)被電氣連接的穿通電極3形成穿通電極總線。穿通電極總線被電氣連接到存儲(chǔ)控制器2。
在此實(shí)施例中，穿通電極3a和穿通電極3b被用作穿通電極3。穿通電極3a接收從存儲(chǔ)控制器2傳遞的ID信號(hào)。穿通電極3b接收從每個(gè)存儲(chǔ)芯片1a-1d傳遞的ID匹配信號(hào)。
每個(gè)存儲(chǔ)芯片1a-1d包括ID產(chǎn)生器電路11、比較器12以及ID匹配信號(hào)產(chǎn)生器電路13。不論它們所包含哪個(gè)存儲(chǔ)芯片中，每個(gè)ID產(chǎn)生器電路11、每個(gè)比較器12、以及每個(gè)ID匹配信號(hào)產(chǎn)生器電路13在設(shè)計(jì)上相同。因此，下面的說明將集中在布置在存儲(chǔ)芯片1a上的ID產(chǎn)生器電路11、比較器12以及ID匹配信號(hào)產(chǎn)生器電路13，而省略布置在存儲(chǔ)芯片1b-1d上的ID產(chǎn)生器電路11、比較器12以及ID匹配信號(hào)產(chǎn)生器電路13的說明。
ID產(chǎn)生器電路11產(chǎn)生ID產(chǎn)生器電路11布置于其上的存儲(chǔ)芯片的ID(表示其自身的識(shí)別信息)14。具體地，ID產(chǎn)生器電路11根據(jù)其制造工藝產(chǎn)生ID 14。這允許ID產(chǎn)生器電路11依靠各個(gè)ID產(chǎn)生器電路11在工藝中的變化，并還依靠各個(gè)半導(dǎo)體芯片1a-1d在工藝中的變化，產(chǎn)生彼此不同的ID 14，即使ID產(chǎn)生器電路11在設(shè)計(jì)上相同。
比較器12將從存儲(chǔ)控制器2經(jīng)由穿通電極3a提供給它的ID信號(hào)與ID 14相比較。ID信號(hào)用來(lái)檢測(cè)識(shí)別信息(ID 14)。
當(dāng)比較器12產(chǎn)生表示ID 14與ID信號(hào)相匹配的輸出時(shí)，ID匹配信號(hào)產(chǎn)生器電路13傳遞ID匹配信號(hào)到穿通電極3b。
存儲(chǔ)控制器2包括ID檢測(cè)器電路2a和ID寄存器2b。ID檢測(cè)器電路2a檢測(cè)各個(gè)層疊的存儲(chǔ)芯片1a-1d的ID 14。具體地，ID檢測(cè)器電路2a產(chǎn)生多種ID信號(hào)。ID檢測(cè)器電路2a經(jīng)由穿通電極3a一個(gè)個(gè)順序地給存儲(chǔ)芯片1a-1d提供多種ID信號(hào)。在ID檢測(cè)器電路2a已經(jīng)傳遞一特定的ID信號(hào)時(shí)其經(jīng)由穿通電極3b接收ID匹配信號(hào)時(shí)，ID檢測(cè)器電路2a將ID信號(hào)存儲(chǔ)在ID寄存器2b中。這樣，ID寄存器2b存儲(chǔ)各個(gè)存儲(chǔ)芯片1a-1d的ID 14。
存儲(chǔ)控制器2用存儲(chǔ)在ID寄存器2b中的ID信號(hào)，即每個(gè)存儲(chǔ)芯片1a-1d的ID 14，彼此區(qū)分各個(gè)存儲(chǔ)芯片1a-1d，以訪問每個(gè)存儲(chǔ)芯片1a-1d。
圖3是說明圖2所示的ID產(chǎn)生器電路1的第一實(shí)施例的框圖。在圖3中，與圖2中所示相同的元件用相同的標(biāo)記表示。
在圖3中，ID產(chǎn)生器電路11a包括環(huán)形振蕩器(自運(yùn)行振蕩器)11a1、定時(shí)器11a2、計(jì)數(shù)器11a3、和選擇器11a4。環(huán)形振蕩器11a1產(chǎn)生高頻信號(hào)(以幾個(gè)ns的脈沖周期)。環(huán)形振蕩器11a1包括多個(gè)晶體管11a1a。定時(shí)器11a2以幾個(gè)微秒的間隔產(chǎn)生時(shí)間已到信號(hào)。計(jì)數(shù)器11a3計(jì)數(shù)從環(huán)形振蕩器11a1傳遞的脈沖的數(shù)目。選擇器11a4響應(yīng)定時(shí)器11a2產(chǎn)生的時(shí)間已到信號(hào)，強(qiáng)迫環(huán)形振蕩器11a1停止向計(jì)數(shù)器11a3提供其輸出，由此停止計(jì)數(shù)器11a3的計(jì)數(shù)。
ID產(chǎn)生器電路11a定義ID 14為被此時(shí)計(jì)數(shù)器11a3上的計(jì)數(shù)值所表示。
每個(gè)層疊存儲(chǔ)芯片1a-1d能與在工藝中的變化相關(guān)。因此，各個(gè)環(huán)形振蕩器11a1由于在工藝中的變化而彼此在脈沖周期(大約幾個(gè)微秒)上略微不同。
計(jì)數(shù)器11a3在比脈沖周期長(zhǎng)的時(shí)間(大約幾個(gè)微秒)里計(jì)數(shù)環(huán)形振蕩器11a1產(chǎn)生的脈沖的數(shù)目。這導(dǎo)致在各個(gè)計(jì)數(shù)器11a3的計(jì)數(shù)值之間增加的差。這便于在存儲(chǔ)芯片中產(chǎn)生不同的ID。
應(yīng)該注意的是因?yàn)榫w管11a1a被設(shè)計(jì)為更小，在工藝中的變化對(duì)于環(huán)形振蕩器11a1的脈沖周期的影響更大。由于這個(gè)原因，因?yàn)榫w管11a1a被設(shè)計(jì)得更小，所以在存儲(chǔ)芯片中能更容易地產(chǎn)生不同的ID。
定時(shí)器11a2包括具有長(zhǎng)的位長(zhǎng)度的移位寄存器11a2a和計(jì)數(shù)器11a2b。定時(shí)器11a2是由移位寄存器11a2a和計(jì)數(shù)器11a2b對(duì)外部時(shí)鐘11a3c分頻的電路。
移位寄存器11a2a的初始值由一個(gè)設(shè)置為“H”的位和設(shè)置為“L”的剩余位組成。在移位寄存器11a2a中，最高有效位(指針位(trailingbit))的輸出被連接到最低有效位(前端位)的輸入。移位寄存器11a2a中的數(shù)據(jù)在外部時(shí)鐘11a2c的上升沿或外部時(shí)鐘11a2c的下降沿時(shí)被移位。移位寄存器11a2a的最高有效位(后端位)的輸出被應(yīng)用到計(jì)數(shù)器11a2b。計(jì)數(shù)器11a2b的最高有效位作為定時(shí)11a2的輸出。
定時(shí)器11a2將外部時(shí)鐘11a2c的頻率分割使產(chǎn)生幾微秒的周期。這樣，定時(shí)器11a2的周期被基于外部時(shí)鐘11a2c設(shè)置。同樣地，定時(shí)器11a2的周期將不會(huì)由于包含定時(shí)器11a2的存儲(chǔ)器的工藝而變化。
圖4是表示圖2所示的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例的電路圖。在圖4中的元件與圖2所示的相同的元件用相同的標(biāo)記表示。
在圖4中，每個(gè)存儲(chǔ)芯片1a-1d包括ID產(chǎn)生器電路11、比較器12以及ID匹配信號(hào)產(chǎn)生器電路13、門電路15a-15d、作為芯片選擇信號(hào)接收器的CS(芯片選擇)開關(guān)16a-16d、CS信號(hào)布線17、穿通電極(穿通電極總線)3a、穿通電極(穿通電極總線)3b、用于CS電極指定信號(hào)的穿通電極3c1-3c4、CS穿通電極3d1-3d4、以及用于ID產(chǎn)生啟動(dòng)信號(hào)的穿通電極3e。
每個(gè)存儲(chǔ)芯片1a-1d包括用于使CS開關(guān)16a-16d生效的CS電極生效單元18。CS開關(guān)16a-16d可以由例如電熔絲等實(shí)現(xiàn)。
在此實(shí)施例中，ID和ID信號(hào)都是4位數(shù)據(jù)。但是，ID和ID信號(hào)并不局限于4位數(shù)據(jù)，而是可以適當(dāng)?shù)匦薷摹?br> 由于存儲(chǔ)芯片1a-1d在設(shè)計(jì)上相同，下面的說明將集中存儲(chǔ)芯片1a，而省略了存儲(chǔ)芯片1b-1d的說明。
穿通電極3a和ID產(chǎn)生器電路11的輸出引腳被連接到比較器12的輸入引腳。比較器12的輸出被連接到ID匹配信號(hào)產(chǎn)生器電路13。
ID匹配信號(hào)產(chǎn)生器電路13包含漏極開路型(open drain type)晶體管。ID匹配信號(hào)產(chǎn)生器電路13具有經(jīng)由穿通電極3b連接到存儲(chǔ)控制器2的上拉電阻2a1的源極。布線OR邏輯由ID匹配信號(hào)產(chǎn)生器電路13和其它存儲(chǔ)芯片的ID匹配信號(hào)產(chǎn)生器電路13的輸出構(gòu)成。
CS穿通電極3d1-3d4每個(gè)都被連接到存儲(chǔ)控制器2。CS穿通電極3d1-3d4能被經(jīng)由任意CS開關(guān)16a-16d連接到CS信號(hào)布線17。
為避免選擇在存儲(chǔ)器1a-1d上的兩個(gè)或多個(gè)CS開關(guān)，存儲(chǔ)控制器2從CS開關(guān)16a-16d中選擇合適的開關(guān)并使選擇的CS開關(guān)16生效(接通)，引起CS信號(hào)布線17經(jīng)由與生效的CS開關(guān)相對(duì)應(yīng)的穿通電極3d被直接連接到存儲(chǔ)控制器2。
當(dāng)CS信號(hào)被從存儲(chǔ)控制器2經(jīng)由CS穿通電極3d和CS開關(guān)16提供給CS信號(hào)布線17時(shí)，CS信號(hào)激活包含被提供了CS信號(hào)的CS信號(hào)布線17的存儲(chǔ)芯片。
存儲(chǔ)控制器2包括ID檢測(cè)器電路2a、ID寄存器2b、CS電極指定器2c、以及CS信號(hào)源2d。CS信號(hào)指定器2c是設(shè)置單元的一個(gè)實(shí)例。CS信號(hào)源2d是半導(dǎo)體芯片控制器的一個(gè)實(shí)例。
ID檢測(cè)器電路2a包括上拉電阻2a1、計(jì)數(shù)器2a2、輸出電路2a3、比較器2a4、參考電壓產(chǎn)生器2a5、以及控制電路2a6。比較器2a2傳遞作為ID信號(hào)的計(jì)數(shù)值(四位)。具體地，計(jì)數(shù)器2a2從“LLLL”到“HHHH”增加其計(jì)數(shù)值。計(jì)數(shù)器2a2順序傳遞其計(jì)數(shù)值到輸出電路2a3。輸出電路2a3傳遞ID信號(hào)到穿通電極3a。
當(dāng)其自己的ID與從穿通電極3a提供的ID信號(hào)相匹配時(shí)，每個(gè)存儲(chǔ)芯片1a-1d傳遞ID匹配信號(hào)到穿通電極3b。具體地，當(dāng)其自己的ID匹配ID信號(hào)時(shí)，比較器12產(chǎn)生匹配輸出。當(dāng)比較器12產(chǎn)生匹配信號(hào)時(shí)，ID匹配信號(hào)產(chǎn)生器電路13傳遞ID匹配信號(hào)到穿通電極3b。應(yīng)該注意的是在此實(shí)施例中，ID匹配信號(hào)產(chǎn)生器電路13和上拉電阻2a1被設(shè)置為在R＜Rc的關(guān)系中，其中R是ID匹配信號(hào)產(chǎn)生器電路13的輸出電阻，Rc是上拉電阻2a1的電阻。
比較器2a4比較穿通電極3b上的電壓和參考電壓產(chǎn)生器2a5產(chǎn)生的電壓參考(上拉電壓的一半)，以檢測(cè)ID匹配信號(hào)是否被提供到穿通電極3b。具體地，當(dāng)穿通電極3b上的電壓低于電壓參考時(shí)，比較器2a4確定ID匹配信號(hào)被提供到穿通電極3b。當(dāng)任何存儲(chǔ)芯片的ID“匹配”ID信號(hào)時(shí)，產(chǎn)生ID匹配信號(hào)。
當(dāng)比較器2a4檢測(cè)ID匹配信號(hào)被提供到電極3b時(shí)，控制電路2a6將那時(shí)的計(jì)數(shù)器2a2的計(jì)數(shù)值(ID)存儲(chǔ)到ID寄存器2b中。
CS電極指定器2c連接到用于CS電極指定信號(hào)的穿通電極3c1-3c4。CS電極指定器2c提供CS電極指定信號(hào)到CS電極指定信號(hào)的穿通電極3c1-3c4，從CS開關(guān)16a-16c中指定任意CS開關(guān)16。
存儲(chǔ)控制器2使用每個(gè)存儲(chǔ)芯片1a-1d的ID和CS電極指定器2c，選擇與包含在各個(gè)存儲(chǔ)芯片1a-1d中的任意一個(gè)CS穿通電極3d1-3d4相對(duì)應(yīng)的CS開關(guān)16，并使選擇的CS開關(guān)16生效。電熔絲或鎖存電路能夠?qū)崿F(xiàn)CS開關(guān)16。
圖5是說明圖4所示的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例的操作的流程圖。在下面，參考圖5說明半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例的操作。
在步驟4a，存儲(chǔ)控制器2，具體地是控制電路2a6，執(zhí)行設(shè)置層疊存儲(chǔ)芯片的數(shù)目為“4”和找到的ID數(shù)目為“0”的初始化。
在完成步驟4a之后，存儲(chǔ)控制器2，具體地是控制電路2a6執(zhí)行步驟4b。在步驟4b，如果找到的ID的數(shù)目不是層疊的存儲(chǔ)器的數(shù)目“4”，那么存儲(chǔ)控制器2，具體地是控制電路2a6重復(fù)下面所示的ID檢測(cè)處理(步驟4c-步驟4i)。
在步驟4c時(shí)，控制電路2a6在構(gòu)造于其中的存儲(chǔ)器中設(shè)置1至i(i＝1)，其中i表示ID寄存器2b的寄存器數(shù)目。在此實(shí)施例中，ID寄存器2b包括標(biāo)有寄存器號(hào)1-4的四個(gè)寄存器。
控制電路26a6在完成步驟4c后執(zhí)行步驟4d。在步驟4d，控制電路2a6指示所有的存儲(chǔ)芯片1a-1d產(chǎn)生ID。具體地，控制電路2a6傳遞ID產(chǎn)生啟動(dòng)信號(hào)到每個(gè)ID產(chǎn)生器電路11。ID產(chǎn)生啟動(dòng)信號(hào)經(jīng)由穿通電極3e被提供給每個(gè)ID產(chǎn)生器電路11。每個(gè)ID產(chǎn)生器電路11響應(yīng)應(yīng)用到其上的ID產(chǎn)生啟動(dòng)信號(hào)而啟動(dòng)操作以產(chǎn)生ID 14。
控制電路2a6在完成步驟4d后執(zhí)行步驟4e。在步驟4e，控制電路2a6指示計(jì)數(shù)器2a2以產(chǎn)生依次從“LLLL”到“HHHH”的所有組合的ID信號(hào)。每次計(jì)數(shù)器2a2產(chǎn)生ID信號(hào)，輸出電路2a3執(zhí)行步驟4f。在步驟4f，每次計(jì)數(shù)器2a2產(chǎn)生ID信號(hào)，輸出電路2a3將ID信號(hào)經(jīng)由穿通電極3a傳送到每個(gè)存儲(chǔ)芯片1a-1d。
當(dāng)輸出電路2a3傳送從“LLLL”到“HHHH”的ID信號(hào)時(shí)，控制電路2a6執(zhí)行步驟4g。在步驟4g，控制電路2a6確定ID匹配信號(hào)是否為基于比較器2a4的輸出從任意存儲(chǔ)芯片1a-1d產(chǎn)生。當(dāng)ID匹配信號(hào)是從任意存儲(chǔ)芯片1a-1d傳遞的，控制電路2a6執(zhí)行步驟4h。在步驟4h，控制電路2a6在ID匹配信號(hào)被傳遞時(shí)寄存ID(計(jì)數(shù)器2a2的計(jì)數(shù)值)于ID寄存器2b的標(biāo)有寄存器號(hào)i(從ID寄存器號(hào)等于1開始)的寄存器中。
一完成步驟4h，控制電路2a6執(zhí)行步驟4i。在步驟4i，控制電路2a6將找到的ID數(shù)目和i增加1。一完成步驟4i，控制電路2a6執(zhí)行步驟4g。
控制電路2a6將面臨一個(gè)問題在于，如果當(dāng)計(jì)數(shù)器2a2的計(jì)數(shù)值即ID信號(hào)指示“HHHH”時(shí)找到的ID的數(shù)目未到達(dá)“4”，那么多個(gè)存儲(chǔ)芯片具有相同的ID。在這種情況下，控制電路2a6返回步驟4e的操作，并且指示輸出電路2a3經(jīng)由穿通電極3a再次傳送從“LLLL”到“HHHH”的所有組合的ID信號(hào)到各個(gè)存儲(chǔ)芯片1a-1d，并執(zhí)行與前述相似的處理。
如果當(dāng)計(jì)數(shù)器2a2的計(jì)數(shù)值即ID信號(hào)指示“HHHH”時(shí)找到的ID數(shù)目達(dá)到“4”，那么控制電路2a6繼續(xù)下一個(gè)CS生效處理。
控制電路2a6使用在ID寄存器2b的標(biāo)有寄存器號(hào)1的寄存器中存儲(chǔ)的ID，選擇與此ID相對(duì)應(yīng)的存儲(chǔ)芯片。然后，控制電路2a6選擇與包含在所選擇的存儲(chǔ)芯片中的CS穿通電極3d1相對(duì)應(yīng)的CS開關(guān)16a。具體地，控制電路2a6讀在ID寄存器2b的標(biāo)有寄存器號(hào)1的寄存器中存儲(chǔ)的ID，然后經(jīng)由輸出電路2a3傳遞讀ID到穿通電極3a。在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)1的寄存器中的ID具有相同ID的存儲(chǔ)芯片中，比較器12傳遞輸出為“H”，引起門電路15a-15d導(dǎo)通。在此實(shí)施例中，當(dāng)控制電路2a6已經(jīng)選擇了與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)1的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片時(shí)，此條件被建立。
接下來(lái)，CS電極指定器2c將用來(lái)指定CS電極3d1并開啟與CS穿通電極3d1相對(duì)應(yīng)的CS開關(guān)16a的信號(hào)應(yīng)用到CS電極指定信號(hào)3c1的穿通電極。用于指定CS電極3d1的此信號(hào)經(jīng)過包含在存儲(chǔ)芯片中的門電路15a并選擇CS開關(guān)16a，其中存儲(chǔ)芯片與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)1的寄存器中的ID相對(duì)應(yīng)。
這樣，包含在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)1的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片中的CS信號(hào)布線17能夠被設(shè)置，使得CS信號(hào)布線17被應(yīng)用被提供到CS穿通電極3d1的CS信號(hào)。
下一步，控制電路2a6使用存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)2的寄存器中的ID來(lái)選擇與此ID相對(duì)應(yīng)的存儲(chǔ)芯片?？刂齐娐?a6選擇與所選擇的存儲(chǔ)芯片的CS穿通電極3d2相對(duì)應(yīng)的存儲(chǔ)開關(guān)16b。具體地，控制電路2a6讀存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)2的寄存器中的ID，并經(jīng)由控制電路2a3傳遞讀ID到穿通電極3a。在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)2的寄存器中的ID具有相同ID的存儲(chǔ)芯片中，比較器12傳遞輸出為“H”，引起門電路15a-15d接通。在此實(shí)施例中，當(dāng)控制電路2a6已經(jīng)選擇了與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)2的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片時(shí)，此條件被建立。
接下來(lái)，CS電極指定器2c將用來(lái)指定CS電極3d2并開啟與CS穿通電極3d2相對(duì)應(yīng)的CS開關(guān)16b的信號(hào)應(yīng)用到CS電極指定信號(hào)3c2的穿通電極。用于指定CS電極3d2的此信號(hào)經(jīng)過包含在存儲(chǔ)芯片中的門電路15b并選擇CS開關(guān)16b，其中存儲(chǔ)芯片與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)2的寄存器中的ID相對(duì)應(yīng)。
這樣，包含在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)2的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片中的CS信號(hào)布線17能夠被設(shè)置，使得CS信號(hào)布線17被應(yīng)用被提供到CS穿通電極3d2的CS信號(hào)。
下一步，控制電路2a6使用存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)3的寄存器中的ID來(lái)選擇與此ID相對(duì)應(yīng)的存儲(chǔ)芯片?？刂齐娐?a6選擇與所選擇的存儲(chǔ)芯片的CS穿通電極3d3相對(duì)應(yīng)的存儲(chǔ)開關(guān)16c。具體地，控制電路2a6讀存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)3的寄存器中的ID，并經(jīng)由控制電路2a3傳遞讀ID到穿通電極3a。在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)3的寄存器中的ID具有相同ID的存儲(chǔ)芯片中，比較器12傳遞輸出為“H”，引起門電路15a-15d導(dǎo)通。在此實(shí)施例中，當(dāng)控制電路2a6已經(jīng)選擇了與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)3的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片時(shí)，此條件被建立。
接下來(lái)，CS電極指定器2c將用來(lái)指定CS電極3d3并開啟與CS穿通電極3d3相對(duì)應(yīng)的CS開關(guān)16c的信號(hào)應(yīng)用到CS電極指定信號(hào)3c3的穿通電極。用于指定CS電極3d3的此信號(hào)經(jīng)過包含在存儲(chǔ)芯片中的門電路15c并選擇CS開關(guān)16c，其中存儲(chǔ)芯片與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)3的寄存器中的ID相對(duì)應(yīng)。
這樣，包含在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)3的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片中的CS信號(hào)布線17能夠被設(shè)置，使得CS信號(hào)布線17被應(yīng)用被提供到CS穿通電極3d3的CS信號(hào)。
下一步，控制電路2a6使用存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)4的寄存器中的ID來(lái)選擇與此ID相對(duì)應(yīng)的存儲(chǔ)芯片?？刂齐娐?a6選擇與所選擇的存儲(chǔ)芯片的CS穿通電極3d4相對(duì)應(yīng)的存儲(chǔ)開關(guān)16d。具體地，控制電路2a6讀存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)4的寄存器中的ID，并經(jīng)由控制電路2a3傳遞讀ID到穿通電極3a。在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)4的寄存器中的ID具有相同ID的存儲(chǔ)芯片中，比較器12傳遞輸出為“H”，引起門電路15a-15d導(dǎo)通。在此實(shí)施例中，當(dāng)控制電路2a6已經(jīng)選擇了與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)4的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片時(shí)，此條件被建立。
接下來(lái)，CS電極指定器2c將用來(lái)指定CS電極3d4并開啟與CS穿通電極3d4相對(duì)應(yīng)的CS開關(guān)16d的信號(hào)應(yīng)用到CS電極指定信號(hào)3c4的穿通電極。用于指定CS電極3d4的此信號(hào)經(jīng)過包含在存儲(chǔ)芯片中的門電路15d并選擇CS開關(guān)16d，其中存儲(chǔ)芯片與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)4的寄存器中的ID相對(duì)應(yīng)。
這樣，包含在與存儲(chǔ)在ID寄存器2b的標(biāo)有寄存器號(hào)4的寄存器中的ID相對(duì)應(yīng)的存儲(chǔ)芯片中的CS信號(hào)布線17能夠被設(shè)置，使得CS信號(hào)布線17被應(yīng)用被提供到CS穿通電極3d4的CS信號(hào)(步驟4j-4l)。
下一步，存儲(chǔ)控制器2使所有存儲(chǔ)芯片1a-1d的CS開關(guān)16生效。例如，當(dāng)CS開關(guān)16通過電熔絲實(shí)現(xiàn)時(shí)，存儲(chǔ)控制器2激活在步驟4j-4l中選擇的電熔絲使CS穿通電極3d與CS信號(hào)布線17永久連接(步驟4m)。
前述處理中，存儲(chǔ)控制器2能訪問任意層疊存儲(chǔ)芯片1a-1d，存儲(chǔ)芯片1a-1d能用CS信號(hào)被彼此區(qū)分，CS信號(hào)被CS信號(hào)產(chǎn)生器2d傳遞到CS穿通電極3d1-3d4。
盡管前述實(shí)施例以與四個(gè)層疊的存儲(chǔ)器相聯(lián)系進(jìn)行說明的，但本發(fā)明并不局限層疊的芯片的數(shù)目和芯片的功能。
根據(jù)前述實(shí)施例，即使在設(shè)計(jì)上相同的多個(gè)半導(dǎo)體芯片經(jīng)由具有相同功能的其電極被彼此連接，如CoC結(jié)構(gòu)的層疊存儲(chǔ)器的情況，控制器(存儲(chǔ)控制器)能區(qū)分各個(gè)半導(dǎo)體芯片而訪問目的芯片。這是因?yàn)槊總€(gè)半導(dǎo)體芯片包括識(shí)別信息產(chǎn)生器(ID產(chǎn)生器電路)。
而且，各個(gè)識(shí)別信息產(chǎn)生器能夠分別產(chǎn)生與其相關(guān)的半導(dǎo)體芯片的不同的識(shí)別信息，即使它們?cè)谠O(shè)計(jì)上相同。因?yàn)楦鱾€(gè)識(shí)別信息產(chǎn)生器使用自運(yùn)行振蕩器產(chǎn)生識(shí)別信息，由于制造各個(gè)半導(dǎo)體芯片的工藝中的變化而使自運(yùn)行振蕩器具有不同振蕩周期，振蕩周期的差增加了。
圖6是表示如圖2和4所示的ID產(chǎn)生器電路11的第二實(shí)施例的框圖。在圖6中，與圖3中相同的那些元件用相同的標(biāo)號(hào)表示。
在圖6中，ID產(chǎn)生器電路11b包括環(huán)形振蕩器11a1、4位移位寄存器11b1、和n分頻器11b2。
移位寄存器11b1在n分頻器11b2的輸出定時(shí)處，即在分頻器11b2傳遞被n分頻的外部時(shí)鐘11b3的輸出定時(shí)處，順序地采樣環(huán)形振蕩器11a1的輸出。當(dāng)其累計(jì)環(huán)形振蕩器11a1的輸出的4位時(shí)，移位寄存器11b1停止采樣。ID產(chǎn)生器電路11b使用移位寄存器11b1的4位數(shù)據(jù)作為ID。
ID產(chǎn)生器電路11b取消了圖3所示的ID產(chǎn)生器電路11a所需要的選擇器。由于這個(gè)原因，ID產(chǎn)生器電路11b與ID產(chǎn)生器電路11a相比在結(jié)構(gòu)上能被簡(jiǎn)化。
圖7是表示如圖2和4所示的ID產(chǎn)生器電路11的第三實(shí)施例的框圖。在圖7中，與圖3中相同的那些元件用相同的標(biāo)號(hào)表示。
在圖7中，ID產(chǎn)生器電路11c包括環(huán)形振蕩器11a1、4移位位寄存器11c1、自運(yùn)行定時(shí)器11c2、以及選擇器11c3。
當(dāng)經(jīng)過1ms至1s的時(shí)間周期時(shí)，自運(yùn)行定時(shí)器11c2產(chǎn)生時(shí)間已到信號(hào)。移位寄存器11c1在從選擇器11c3傳遞的內(nèi)部時(shí)鐘11c4下順序采樣環(huán)形振蕩器11a1的輸出。
當(dāng)選擇器11c3在自運(yùn)行定時(shí)器11c2傳遞時(shí)間已到信號(hào)處的定時(shí)處停止內(nèi)部時(shí)鐘11c4時(shí)，移位寄存器11c1停止采樣。ID產(chǎn)生器電路11c使用4位移位寄存器11c1作為ID。
圖8是表示根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例的基本構(gòu)造的說明性圖。在圖8中，與圖1中相同的那些元件用相同的標(biāo)號(hào)表示。
在圖8中，半導(dǎo)體存儲(chǔ)器件包括存儲(chǔ)芯片101a-101d，以及存儲(chǔ)控制器20。存儲(chǔ)芯片101a-101d是存儲(chǔ)芯片的實(shí)例。半導(dǎo)體芯片并不局限于存儲(chǔ)芯片而是可以適當(dāng)?shù)馗淖儭４鎯?chǔ)控制器20是控制器的實(shí)例。
存儲(chǔ)芯片101a-101d一個(gè)層疊在另一個(gè)上。存儲(chǔ)芯片的數(shù)目并不局限于4個(gè)而是可以適當(dāng)?shù)馗淖?。而且存?chǔ)芯片101a-101d可以或可以不層疊在存儲(chǔ)控制器20上。
每個(gè)存儲(chǔ)芯片101a-101d共同設(shè)計(jì)而成。因此，形成在各個(gè)存儲(chǔ)芯片101a-101d上的電路在設(shè)計(jì)上相同。而且，形成在各個(gè)存儲(chǔ)芯片101a-101d上的電路在布局上相同。再者，在各個(gè)存儲(chǔ)芯片101a-101d上的布線在設(shè)計(jì)上相同。換句話說，在此實(shí)施例中，設(shè)計(jì)構(gòu)思是存儲(chǔ)芯片的樣式的變化不依賴于存儲(chǔ)芯片層疊的順序而變化。
每個(gè)存儲(chǔ)芯片101a-101d形成為在存儲(chǔ)芯片上相同位置處有穿通電極3。在此實(shí)施例中，每個(gè)存儲(chǔ)芯片101a-101d形成為具有多個(gè)穿通電極3。
穿通電極3電氣連接到層疊在相關(guān)的存儲(chǔ)芯片之上或之下的存儲(chǔ)芯片上的穿通電極3。多個(gè)被電氣連接的穿通電極3形成穿通電極總線。穿通電極總線被電氣連接到存儲(chǔ)控制器20。
在此實(shí)施例中，穿通電極3a和穿通電極3f被用作穿通電極3。穿通電極3a接收從存儲(chǔ)控制器20傳遞的ID信號(hào)。穿通電極3f接收從每個(gè)存儲(chǔ)芯片101a-101d傳遞的ID通知信號(hào)(ID)。
相同數(shù)目的穿通電極3f被作為構(gòu)成每個(gè)ID通知信號(hào)(ID)的位的數(shù)目。穿通電極3f被提供具有與每個(gè)ID通知信號(hào)(ID)相同數(shù)字的位數(shù)據(jù)。
每個(gè)存儲(chǔ)芯片101a-101d包括ID產(chǎn)生器電路111、比較器12以及ID信號(hào)產(chǎn)生器電路113。
ID產(chǎn)生器電路111產(chǎn)生ID產(chǎn)生器111布置于其上的存儲(chǔ)芯片的ID(表示其自身的識(shí)別信息)。具體地，ID產(chǎn)生器電路111根據(jù)其制造工藝產(chǎn)生ID 114。
這允許各個(gè)ID產(chǎn)生器電路111依靠各個(gè)ID產(chǎn)生器電路121在工藝中的變化，并還依靠各個(gè)半導(dǎo)體芯片101a-101d在工藝中的變化，產(chǎn)生彼此不同的ID 114，即使ID產(chǎn)生器電路121在設(shè)計(jì)上相同。ID 114是n位數(shù)據(jù)(其中n≥層疊的存儲(chǔ)器數(shù)目)。ID 114為這樣的格式，即n位中只有一位是“H”并且其它的位是“L”(“H”和“L”可以反過來(lái))。
每個(gè)存儲(chǔ)芯片101a-101d具有n個(gè)ID信號(hào)輸出穿通電極作為穿通電極3f。每個(gè)存儲(chǔ)芯片101a-101d傳遞ID 114的一個(gè)位到一個(gè)ID信號(hào)輸出穿通電極3f。這樣，每個(gè)存儲(chǔ)芯片101a-101d通過使用n個(gè)ID信號(hào)輸出穿通電極3f并行傳遞n位ID 114。應(yīng)該注意，n個(gè)ID信號(hào)輸出穿通電極3f逐位對(duì)應(yīng)到n位ID 114。
當(dāng)ID產(chǎn)生啟動(dòng)信號(hào)被從存儲(chǔ)控制器20提供到每個(gè)存儲(chǔ)芯片101a-101d時(shí)，每個(gè)存儲(chǔ)芯片101a-101d產(chǎn)生ID 114。然后，每個(gè)存儲(chǔ)芯片101a-101d同時(shí)傳遞“L”信號(hào)到與由此產(chǎn)生的ID的“H”位相對(duì)應(yīng)的ID信號(hào)輸出穿通電極3f。
存儲(chǔ)控制器20包括ID檢測(cè)器電路20a。ID檢測(cè)器電路20a經(jīng)由ID信號(hào)輸出穿通電極總線3f接收n位數(shù)據(jù)。ID檢測(cè)器電路20a計(jì)數(shù)n位數(shù)據(jù)之中在“L”的位的數(shù)目。當(dāng)在“L”的位的數(shù)目匹配層疊的存儲(chǔ)器的數(shù)目時(shí)ID檢測(cè)器電路20a確定ID被唯一識(shí)別。
另一方面，當(dāng)在“L”的位的數(shù)目不匹配層疊的存儲(chǔ)器的數(shù)目時(shí)，存儲(chǔ)控制器20(ID檢測(cè)器電路20a)提供ID產(chǎn)生啟動(dòng)信號(hào)到每個(gè)ID產(chǎn)生器電路111以重復(fù)產(chǎn)生ID 114。
在此實(shí)施例中，當(dāng)存儲(chǔ)控制器20檢測(cè)ID 114時(shí)，存儲(chǔ)控制器20不需要如在圖4所示的第一實(shí)施例中那樣，嘗試ID產(chǎn)生器電路111產(chǎn)生的ID的所有可能組合。因此，存儲(chǔ)控制器20能夠在較短的時(shí)間內(nèi)檢測(cè)ID。
圖9是表示圖8所示的ID產(chǎn)生器電路111的一個(gè)實(shí)施例的框圖。在圖9中，與圖8和3中相同的那些元件用相同的標(biāo)號(hào)表示。
在圖9中，ID產(chǎn)生器電路111包括環(huán)形振蕩器11a1、選擇器111a以及n位移位寄存器111b。
環(huán)形振蕩器11a1的輸出經(jīng)由選擇111a被應(yīng)用到移位寄存器111b的時(shí)鐘輸入引腳。移位寄存器111b的初始值是只在一個(gè)位具有“H”的值，例如，“LLL...H”。移位寄存器111b的后端輸出被連接到移位寄存器111a的前端輸出。環(huán)形振蕩器11a1產(chǎn)生的脈沖變換移位寄存器111b的位格式。這樣，移位寄存器111b的位格式改變，使得“H”的位置從位格式的前端移動(dòng)到位格式的后端。移位寄存器111b的后端輸出返回到移位寄存器111b的前端輸入。因此，到達(dá)移位寄存器111b的位格式的后端的“H”被返回到位格式的前端。
選擇器111a選擇并傳遞環(huán)形振蕩器11a1的輸出和“L”信號(hào)之一。當(dāng)移位寄存器111b停止時(shí)，選擇器111a選擇“L”信號(hào)，并傳遞選擇的“L”信號(hào)。
移位寄存器111b停止時(shí)，ID產(chǎn)生器電路111產(chǎn)生ID 114，其是移位寄存器111b的位格式。
圖10是表示圖8所示的半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例的電路圖。在圖10中，與圖4和8中相同的那些元件用相同的標(biāo)號(hào)表示。
在圖10中，每個(gè)存儲(chǔ)芯片101a-101d包括ID產(chǎn)生器電路111、比較器12、n個(gè)ID信號(hào)提供電路113、門電路15a-15d、CS開關(guān)16a-16d、CS信號(hào)布線17、穿通電極(穿通電極總線)3a、用于CS電極指定信號(hào)的穿通電極3c1-3c4、用于ID產(chǎn)生啟動(dòng)信號(hào)的穿通電極3e以及n個(gè)穿通電極(穿通電極總線)3f。
每個(gè)存儲(chǔ)芯片101a-101d還包括用于使CS開關(guān)16a-16d生效的CS電極生效單元118。CS開關(guān)16a-16d可以由例如電熔絲等實(shí)現(xiàn)。由于存儲(chǔ)芯片101a-101d在設(shè)計(jì)上相同，下面的說明將集中在存儲(chǔ)芯片101a上而省略存儲(chǔ)芯片101b-101d的說明。
比較器12比較ID信號(hào)，該信號(hào)是來(lái)自是穿通電極3a的由ID產(chǎn)生器電路111產(chǎn)生的ID 114。
n個(gè)ID信號(hào)提供電路113的每一個(gè)包含漏極開路型晶體管。每個(gè)ID信號(hào)提供電路113經(jīng)由ID信號(hào)輸出穿通電極3f連接到n個(gè)上拉電阻20a1。每個(gè)ID信號(hào)提供電路113的輸出連接到每個(gè)ID信號(hào)輸出穿通電極3f。每個(gè)ID信號(hào)輸出穿通電極3f進(jìn)而連接到每個(gè)ID信號(hào)提供電路113。這樣，布線OR邏輯由ID信號(hào)提供電路113的輸出和其它存儲(chǔ)芯片的ID信號(hào)提供電路113的輸出構(gòu)成。
當(dāng)CS信號(hào)經(jīng)由CS穿通電極3d和CS開關(guān)16被從存儲(chǔ)控制器20應(yīng)用到CS信號(hào)布線17時(shí)，這引起了包含已被應(yīng)用了CS信號(hào)的CS信號(hào)布線17的存儲(chǔ)芯片的激活。
存儲(chǔ)控制器20包括ID檢測(cè)器電路20a、ID寄存器2b、CS電極指定器2c、以及CS信號(hào)產(chǎn)生器2d。ID檢測(cè)器電路20a包括n個(gè)上拉電阻201a、控制電路20a2、n個(gè)比較器20a3、以及參考電壓產(chǎn)生器20a4。
控制電路20a2提供ID產(chǎn)生啟動(dòng)信號(hào)到每個(gè)存儲(chǔ)芯片101a-101d，具體地，經(jīng)由穿通電極3e到每個(gè)ID產(chǎn)生器電路111。每個(gè)ID產(chǎn)生器電路111一旦收到ID產(chǎn)生啟動(dòng)信號(hào)就產(chǎn)生n位ID。
ID產(chǎn)生器電路111產(chǎn)生的n位ID經(jīng)由ID信號(hào)提供電路113被逐位并行輸出到n個(gè)穿通電極3f。n個(gè)穿通電極(穿通電極總線)3f中，“L”只被從與每個(gè)存儲(chǔ)芯片101a-101d的ID中的“H”位相對(duì)應(yīng)的穿通電極(穿通電極總線)3f傳遞。
應(yīng)該注意，在此實(shí)施例中，ID信號(hào)提供電路113和上拉電阻201a被設(shè)置為在R＜Rc的關(guān)系中，其中R是ID信號(hào)提供電路113的輸出阻值，Rc是上拉電阻的阻值。
經(jīng)由n個(gè)穿通電極3f被應(yīng)用到存儲(chǔ)控制器20的n位信號(hào)(ID通知信號(hào))被與其相關(guān)的比較器20a3逐位判斷。每個(gè)比較器20a3被應(yīng)用來(lái)自參考信號(hào)產(chǎn)生器20a4的電壓Vref作為邏輯閾值電壓，其是上拉電壓的一半。當(dāng)經(jīng)由穿通電極3f應(yīng)用的ID通知信號(hào)的一個(gè)位的電壓低于電壓Vref時(shí)，每個(gè)比較器20a3確定在任何存儲(chǔ)芯片的ID中的“H”位位于與那個(gè)穿通電極3f相對(duì)應(yīng)的位。
控制電路20a2確認(rèn)比較器20a3確認(rèn)為“H”位的總數(shù)是否等于層疊的存儲(chǔ)芯片的數(shù)目(這里是“4”)。如果位的總數(shù)等于層疊存儲(chǔ)芯片的數(shù)目，那么所有存儲(chǔ)芯片101a-101d得到了彼此不同的ID。這樣，控制電路20a2完成了每個(gè)存儲(chǔ)芯片101a-101d的ID的檢測(cè)。
圖11表示典型的ID檢測(cè)完成確定電路，其確定“H”位的總數(shù)是否等于層疊的存儲(chǔ)芯片的數(shù)目。下面實(shí)施例將說明n＝8時(shí)的情況。在圖11中，ID檢測(cè)完成確定電路包括在控制電路20a2中。
ID檢測(cè)完成確定電路包括n×1位(＝1位×n)加法器20a21、以及n位比較器20a22。N×1位加法器20a21包括1位加法器20a21a、2位加法器20a21b、以及3位加法器20a21c。N×1位加法器20a21將ID通知信號(hào)(ID)的各個(gè)位相加而產(chǎn)生“H”位的總數(shù)。
比較器20a22比較N×1位加法器20a21的輸出和已經(jīng)被事先設(shè)置在寄存器20a23中的層疊的芯片的數(shù)目。當(dāng)N×1位加法器20a21的輸出與層疊的存儲(chǔ)芯片的數(shù)目匹配時(shí)，比較器20a22傳遞“H”。
以這種方法，ID檢測(cè)完成確定電路確定“H”位的總數(shù)是否等于在此實(shí)施例中層疊的存儲(chǔ)芯片的數(shù)目。
返回到圖10，一旦完成所有存儲(chǔ)芯片101a-101d的ID檢測(cè)，存儲(chǔ)控制器20就為各個(gè)存儲(chǔ)芯片101a-101d選擇CS開關(guān)16，從而相同的CS開關(guān)16不會(huì)選擇給兩或多個(gè)存儲(chǔ)芯片101a-101d，并使所選擇的CS開關(guān)生效。電熔絲或鎖存電路能實(shí)現(xiàn)CS開關(guān)16。
當(dāng)在層疊前單獨(dú)測(cè)試存儲(chǔ)芯片時(shí)，前述實(shí)施例優(yōu)選地以下述方式修改。
默認(rèn)電極(例如，CS穿通電極3d1)被設(shè)為信號(hào)存儲(chǔ)芯片的CS電極(CS穿通電極)從而存儲(chǔ)芯片能被單獨(dú)使用。存儲(chǔ)芯片被設(shè)計(jì)為當(dāng)CS信號(hào)被應(yīng)用到默認(rèn)電極時(shí)其被激活(見圖17)。
每個(gè)ID產(chǎn)生器電路111具有例如“LLL...HL”或“LLL...LLH”等的預(yù)定的初始值作為ID。因此應(yīng)該理解當(dāng)ID被直接用作訪問單個(gè)存儲(chǔ)芯片時(shí)，初始值可以被用作ID。
圖12是說明圖10所示的半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例的操作。在下面，將參考圖12說明半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例的操作。
首先，存儲(chǔ)器20，具體地是控制電路20a2，執(zhí)行初始化，用于在包含在控制電路202a中的存儲(chǔ)器(未畫出)中，設(shè)置層疊的存儲(chǔ)芯片的數(shù)目為“4”(步驟11a)。
當(dāng)在ID通知信號(hào)中的“H”位的數(shù)目少于是層疊的存儲(chǔ)芯片的數(shù)目“4”時(shí)，那么存儲(chǔ)控制器20，具體地是控制電路20a2重復(fù)下面所示的ID檢測(cè)處理(步驟11b)。
控制電路20a2指示所有的存儲(chǔ)芯片101a-101d產(chǎn)生ID(步驟11c)。具體地，控制電路20a2提供ID產(chǎn)生啟動(dòng)信號(hào)到每個(gè)ID產(chǎn)生器電路111。ID產(chǎn)生啟動(dòng)信號(hào)經(jīng)由穿通電極3e被提供給每個(gè)ID產(chǎn)生器電路111。ID產(chǎn)生器電路111響應(yīng)應(yīng)用到其上的ID產(chǎn)生啟動(dòng)信號(hào)產(chǎn)生ID。應(yīng)該注意的是每個(gè)ID產(chǎn)生器電路111產(chǎn)生的ID是n位數(shù)據(jù)，其只有一位是“H”。
每個(gè)ID產(chǎn)生器電路111產(chǎn)生的每個(gè)ID在穿通電極3f中被逐位相加(邏輯OR操作)。已經(jīng)被逐位加了每個(gè)ID的穿通電極3f，提供結(jié)果數(shù)據(jù)到存儲(chǔ)控制器20中，逐位作為ID通知信號(hào)(步驟11d)。
控制電路20a2計(jì)數(shù)在ID通知信號(hào)中的“H”位數(shù)目，并且確定計(jì)數(shù)的值是否匹配層疊存儲(chǔ)芯片的數(shù)目(步驟11e)。
在步驟11e，當(dāng)計(jì)數(shù)的值匹配層疊的存儲(chǔ)芯片的數(shù)目時(shí)，存儲(chǔ)控制器20，具體地是控制電路20a2，在ID寄存器2b的標(biāo)有寄存器號(hào)1-4的寄存器中逐個(gè)寄存四種ID(例如，“HLLH”、“LHLL”、“LLHL”以及“LLLH”)(步驟11f、11g、11h)。
在步驟11e，當(dāng)計(jì)數(shù)的值不匹配層疊的存儲(chǔ)芯片的數(shù)目時(shí)，控制電路20a2返回到步驟11c的操作，并指示所有的存儲(chǔ)芯片101a-101d再次產(chǎn)生ID直到在ID通知信號(hào)中的“H”位的數(shù)目與層疊的存儲(chǔ)芯片的數(shù)目匹配。
在其已檢測(cè)到各個(gè)存儲(chǔ)芯片101a-101d的ID之后，控制電路20a2繼續(xù)下一個(gè)CS生效處理。CS生效處理與圖5所示的CS生效處理(具體地，步驟4j-4m)相似。
前述處理使存儲(chǔ)控制器20用CS信號(hào)彼此區(qū)分層疊的存儲(chǔ)芯片101a-101d，為訪問任意存儲(chǔ)芯片101a-101d，CS信號(hào)被CS信號(hào)提供單元2d應(yīng)用到CS穿通電極3d1-3d4。
雖然前述實(shí)施例已經(jīng)說明了關(guān)于4個(gè)層疊的存儲(chǔ)芯片構(gòu)成的半導(dǎo)體存儲(chǔ)器件，但是本發(fā)明并不局限層疊的存儲(chǔ)芯片的數(shù)目或芯片的功能。
根據(jù)前述的實(shí)施例，即使在設(shè)計(jì)上相同的多個(gè)半導(dǎo)體芯片經(jīng)由具有相同功能的其電極被彼此連接，如CoC結(jié)構(gòu)的層疊存儲(chǔ)器的情況，控制器(存儲(chǔ)控制器)能區(qū)分各個(gè)半導(dǎo)體芯片，用于訪問目的芯片。這是因?yàn)槊總€(gè)半導(dǎo)體芯片包括識(shí)別信息產(chǎn)生器(ID產(chǎn)生器電路)。
而且，各個(gè)識(shí)別信息產(chǎn)生器能夠分別產(chǎn)生與其相關(guān)的半導(dǎo)體芯片的不同的識(shí)別信息，即使它們?cè)谠O(shè)計(jì)上相同。因?yàn)楦鱾€(gè)識(shí)別信息產(chǎn)生器使用由于制造各個(gè)半導(dǎo)體芯片的工藝中的變化而具有不同振蕩周期的自運(yùn)行振蕩器來(lái)產(chǎn)生識(shí)別信息，振蕩周期的差按比例增加了。
而且，在前述實(shí)施例中，當(dāng)其企圖檢測(cè)存儲(chǔ)芯片的ID時(shí)，控制電路20a2不需要產(chǎn)生存儲(chǔ)芯片產(chǎn)生的所有可能的ID。
圖13是表示根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第三實(shí)施例的基本結(jié)構(gòu)的說明性圖。在圖13中，與圖2或4中相同的那些元件用相同的標(biāo)號(hào)表示。
在圖13中，半導(dǎo)體存儲(chǔ)器件包括具體體現(xiàn)半導(dǎo)體芯片的存儲(chǔ)芯片201a-201d，以及具體體現(xiàn)控制器的存儲(chǔ)控制器21。應(yīng)該注意的是半導(dǎo)體芯片并不局限于存儲(chǔ)芯片而是能夠根據(jù)需要改變。
在圖13所示的第三實(shí)施例和圖2和4所示的實(shí)施例之間大的區(qū)別在于圖13所示的實(shí)施例采用圖2和4所示的實(shí)施例中使用的ID作為芯片地址。
因此，圖13所示的實(shí)施例通過用“芯片地址”代替圖2和4所示的實(shí)施例中使用的“ID”能夠易于被理解。
雖然圖13說明了圖2和4所示的實(shí)施例中的“ID”被“芯片地址”所替代的實(shí)例，但第三實(shí)施例可以基于圖8和10所示的實(shí)施例，其中“ID”被“芯片地址”代替。
存儲(chǔ)芯片201a-201d一個(gè)層疊在另一個(gè)上。應(yīng)該理解的是存儲(chǔ)器的數(shù)量并不局限于4個(gè)而是能適當(dāng)?shù)馗淖?。而且，存?chǔ)芯片201a-201d可以或可以不層疊在存儲(chǔ)控制器21上。
每個(gè)存儲(chǔ)芯片201a-201d具有共同設(shè)計(jì)。因此，形成在各個(gè)存儲(chǔ)芯片201a-201d上的電路在設(shè)計(jì)上相同。而且，形成在各個(gè)存儲(chǔ)芯片201a-201d上的電路在布局上相同。再者，在各個(gè)存儲(chǔ)芯片201a-201d上的布線在設(shè)計(jì)上相同。換句話說，在此實(shí)施例中，設(shè)計(jì)構(gòu)思是存儲(chǔ)芯片的樣式的變化不依賴于存儲(chǔ)芯片層疊的順序。
每個(gè)存儲(chǔ)芯片201a-201d形成為在存儲(chǔ)芯片上相同位置處有穿通電極3。在此實(shí)施例中，每個(gè)存儲(chǔ)芯片201a-201d形成為具有多個(gè)穿通電極3。
穿通電極3電氣連接到層疊在相關(guān)的存儲(chǔ)芯片之上或之下的存儲(chǔ)芯片上的通孔電極3。多個(gè)被電氣連接的穿通電極3形成穿通電極總線。穿通電極總線被電氣連接到存儲(chǔ)控制器21。
在此實(shí)施例中，穿通電極(穿通電極總線)3g和穿通電極(穿通電極總線)3h被用作穿通電極3。穿通電極3g接收從存儲(chǔ)控制器21傳遞的芯片地址信號(hào)。穿通電極3h接收從每個(gè)存儲(chǔ)芯片201a-201d傳遞的地址匹配信號(hào)。
每個(gè)存儲(chǔ)芯片201a-201d包括芯片地址產(chǎn)生器電路211、比較器12以及地址匹配信號(hào)輸出電路213。
芯片地址產(chǎn)生器電路211與圖2所示的ID產(chǎn)生器電路11在構(gòu)造上相同。芯片地址產(chǎn)生器電路211用產(chǎn)生的ID作為芯片地址。
存儲(chǔ)控制器21包括地址檢測(cè)器電路21a。地址檢測(cè)器電路21a檢測(cè)每個(gè)存儲(chǔ)芯片201a-201d的芯片地址。
在此實(shí)施例中，圖2所示的ID產(chǎn)生器電路11被芯片地址產(chǎn)生器電路211代替；ID匹配信號(hào)提供電路13被地址匹配信號(hào)提供電路213代替；穿通電極總線3a被芯片地址信號(hào)輸入穿通電極總線3g代替；穿通電極總線3b被應(yīng)用了地址匹配信號(hào)的穿通電極(穿通電極總線)3h代替；以及ID檢測(cè)器電路2a被地址檢測(cè)器電路21a代替。
圖14是表示圖13所示的半導(dǎo)體存儲(chǔ)器件的第三實(shí)施例的電路圖。在圖14中，與圖13所示的相同的那些元件用相同的標(biāo)號(hào)表示。
象圖4一樣，在圖14中，4個(gè)存儲(chǔ)芯片201a-201d被一個(gè)層疊在另一個(gè)上。芯片地址產(chǎn)生器電路211產(chǎn)生的ID被用作芯片地址。
圖4所示的CS電極生效單元18(CS開關(guān)16)被地址解碼器219中的芯片地址電極生效單元219a代替。
在CS電極生效單元18(CS開關(guān)16)中，4位CS穿通電極3d中的一位(一個(gè)CS穿通電極3d)使用每個(gè)存儲(chǔ)芯片中的電熔絲等連接到CS信號(hào)布線17。
但是，芯片地址電極生效單元219a包含設(shè)置在地址解碼器219中的電熔絲從而當(dāng)芯片地址信號(hào)從芯片地址信號(hào)提供單元21d被傳遞時(shí)地址解碼器219動(dòng)作(例如，產(chǎn)生選擇輸出)，芯片地址信號(hào)與芯片地址產(chǎn)生器電路211產(chǎn)生的芯片地址相對(duì)應(yīng)。
在圖14中，每個(gè)存儲(chǔ)器201a-201d包括芯片地址產(chǎn)生器電路211、地址匹配通知單元212、門電路15a-15d、地址解碼器219、穿通電極3g、穿通電極3h、用于芯片地址產(chǎn)生信號(hào)的穿通電極3i，用于指定芯片地址連接的穿通電極3j1-3j4、以及芯片地址穿通電極3k1、3k2。
地址匹配通知單元212包括比較器12，以及匹配信號(hào)提供電路213。地址解碼器219包括芯片地址開關(guān)216a-216d。
存儲(chǔ)控制器21包括地址解碼器電路21a、芯片地址寄存器21b、作為設(shè)置單元的芯片地址連接設(shè)置單元21c、以及芯片地址信號(hào)提供單元21d。
地址解碼器電路21a檢測(cè)給存儲(chǔ)芯片201a-201d的芯片地址，并將發(fā)現(xiàn)的芯片地址存儲(chǔ)在芯片地址寄存器21b中。
地址解碼器電路21a包括上拉電阻21a1、控制電路21a2、比較器21a3、以及參考電壓產(chǎn)生器21a4。
控制電路21a2提供芯片地址產(chǎn)生信號(hào)到每個(gè)存儲(chǔ)芯片201a-201d，具體地，經(jīng)由穿通電極3i到每個(gè)芯片地址產(chǎn)生器電路211。
每個(gè)芯片地址產(chǎn)生器211產(chǎn)生芯片地址以由此響應(yīng)接收的芯片地址產(chǎn)生信號(hào)。在此實(shí)施例中，芯片地址假定具有四位。
控制電路21a2也從穿通電極3g逐個(gè)依次提供從“LLLL”到“HHHH”的四位信號(hào)到每個(gè)存儲(chǔ)芯片201a-201d作為芯片地址信號(hào)。
每個(gè)存儲(chǔ)芯片201a-201d，具體地每個(gè)比較器12，當(dāng)其自身芯片地址匹配從穿通電極3g提供的芯片地址信號(hào)時(shí)產(chǎn)生匹配信號(hào)。
當(dāng)比較器12傳遞匹配信號(hào)時(shí)，每個(gè)匹配信號(hào)提供電路213傳遞地址匹配信號(hào)到穿通電極3h。
在此實(shí)施例中，匹配信號(hào)產(chǎn)生器電路213和上拉電阻21a1被設(shè)置為滿足R＜Rc所表示的關(guān)系，其中R是匹配信號(hào)產(chǎn)生器電路213的輸出電阻，Rc是上拉電阻21a1的電阻。
比較器21a3比較在穿通電極3h上的電壓和參考電壓產(chǎn)生器21a4產(chǎn)生的電壓參考(上拉電壓的一半)以檢測(cè)地址匹配信號(hào)是否被提供給穿通電極3h。具體地，比較器21a3確定當(dāng)穿通電極3h上的電壓低于參考電壓時(shí)，地址信號(hào)被提供到穿通電極3h。換句話說，比較器21a3確定當(dāng)穿通電極3h上的電壓低于參考電壓時(shí)，芯片地址信號(hào)“匹配”任何存儲(chǔ)芯片的芯片地址。
當(dāng)比較器21a3檢測(cè)地址匹配信號(hào)被提供給穿通電極3h時(shí)，控制電路21a2將那時(shí)的芯片地址信號(hào)存儲(chǔ)在芯片地址寄存器21b中。因此，芯片地址寄存器21b存儲(chǔ)存儲(chǔ)芯片201a-201d的芯片地址。
芯片地址連接指定器21c連接到用來(lái)指定芯片地址連接的穿通電極3j1-3j4。芯片地址連接指定器21c提供芯片地址連接指定信號(hào)到用來(lái)指定芯片地址連接的穿通電極3j1-3j4，以從芯片地址開關(guān)216a-216d中指定任意芯片地址開關(guān)216。
具體地，存儲(chǔ)控制器21將存儲(chǔ)在芯片地址寄存器21b中的芯片地址順序提供到穿通電極3g。此外，與提供芯片地址相呼應(yīng)，存儲(chǔ)控制器21順序地提供來(lái)自芯片地址連接指定器21c的芯片地址連接指定信號(hào)到指定芯片地址連接的穿通電極3j1-3j4。在此操作中，存儲(chǔ)控制器21從芯片地址開關(guān)216a-216d中指定任意芯片地址開關(guān)216。
電熔絲或鎖存電路能實(shí)現(xiàn)芯片地址開關(guān)216。
當(dāng)存儲(chǔ)芯片在層疊前單獨(dú)測(cè)試存儲(chǔ)芯片時(shí)，前述實(shí)施例優(yōu)選地以下述方式修改。
默認(rèn)值(例如，“LL”)被設(shè)為單個(gè)存儲(chǔ)芯片的芯片地址從而存儲(chǔ)芯片能被單獨(dú)使用。存儲(chǔ)芯片被設(shè)計(jì)為默認(rèn)芯片地址被應(yīng)用到其上時(shí)存儲(chǔ)芯片被激活。
根據(jù)此實(shí)施例，用目的半導(dǎo)體芯片產(chǎn)生的芯片地址能使層疊的半導(dǎo)體芯片彼此區(qū)分，以訪問該半導(dǎo)體芯片。
雖然各個(gè)實(shí)施例結(jié)合本發(fā)明被應(yīng)用到實(shí)現(xiàn)具有穿通電極的CoC結(jié)構(gòu)的實(shí)現(xiàn)的實(shí)例來(lái)說明，但是，也不局限于具有穿通電極的此CoC結(jié)構(gòu)。例如，本發(fā)明也能被應(yīng)用到層疊封裝等，如下所述。
圖15a所示的層疊封裝具有層疊在具有球形引腳301的PCB板302上的存儲(chǔ)芯片100。每個(gè)存儲(chǔ)芯片100具有芯片焊盤100a。球形引腳301每個(gè)都經(jīng)由PCB布線302a和通孔302b連接到PCB板302的表面上的布線和電極302c上。結(jié)合線303連接電極302c到每個(gè)芯片焊盤100a。芯片焊盤100a具有相同的功能。
圖15所示的層疊封裝具有一個(gè)層疊在另一個(gè)上的封裝304。每個(gè)封裝304包含具有球形引腳201的PCB板302，以及貼裝在PCB板302上的存儲(chǔ)芯片100。每個(gè)存儲(chǔ)芯片100具有功能上相同的芯片焊盤100a。每個(gè)PCB板302具有通孔302b。在此結(jié)構(gòu)中，每個(gè)焊盤100a也連接到公共布線305。
在圖15A和圖15B中，信號(hào)布線一般連接到層疊存儲(chǔ)芯片100。它們的電氣連接與前述實(shí)施例所述的CoC結(jié)構(gòu)中的穿通電極相似。
因此，本發(fā)明也能生效地應(yīng)用到圖15A和15B所示的層疊封裝中。
圖16是表示電熔絲構(gòu)成的典型開關(guān)的電路圖。如可被理解的，圖16中所示的電路是CS電極生效單元18、CS電極生效單元118、以及芯片地址連接生效單元219a的實(shí)例。
應(yīng)用到電熔絲開關(guān)的控制引腳(具體地，PASS引腳和ACTIVE引腳)的信號(hào)是從存儲(chǔ)控制器產(chǎn)生的。因此，是存儲(chǔ)控制器確定開關(guān)電熔絲的設(shè)置。
在圖16中，夾著絕緣膜的電容306被用作節(jié)點(diǎn)A、B之間的電熔絲。在節(jié)點(diǎn)A、B之間，電熔絲306被連接為其被夾在轉(zhuǎn)移柵型(transfer gate type)開關(guān)SW1和SW2之間。開關(guān)SW1、SW2通常用在ON狀態(tài)(PASS＝“H”)。電熔絲306的一個(gè)引腳，即節(jié)點(diǎn)n1，經(jīng)由pMOSMP1被連接到高電壓源Vfuse，而節(jié)點(diǎn)n2經(jīng)由nMOSMN1被連接到低電壓源VSS。
電熔絲306包含電容。這樣，在節(jié)點(diǎn)n1和n2之間的路徑通常是非導(dǎo)電性的。因此，即使令開關(guān)SW1、SW2導(dǎo)電，節(jié)點(diǎn)n1和n2之間的路徑也是不導(dǎo)電的。
為用電熔絲306使節(jié)點(diǎn)n1和n2之間電氣連接，開關(guān)SW1、SW2都不通(PASS＝“L”)，而pMOSMP1和nMOSMN1被導(dǎo)通(ACTIVE＝“H”)。在此操作下，在高壓電源Vfuse的電壓被應(yīng)用到節(jié)點(diǎn)n1，而在低電壓源VSS的電壓被應(yīng)用到節(jié)點(diǎn)n2。結(jié)果，高電壓被應(yīng)用跨在電容306上。這引起電容306的絕緣膜擊穿，其結(jié)果是電容306導(dǎo)電。
接下來(lái)，當(dāng)應(yīng)用到Vfuse的電壓停止時(shí)，pMOSMP1和nMOSMN1返回到OFF狀態(tài)(ACTIVE＝“L”)，并且開關(guān)SW1、SW2再次返回到ON狀態(tài)(PASS＝“H”)，在節(jié)點(diǎn)A、B之間的路徑導(dǎo)電。
在前述操作下，電熔絲使開關(guān)生效。
圖17是表示單個(gè)存儲(chǔ)芯片的主要部分的電路圖，該存儲(chǔ)芯片具有多個(gè)備用的預(yù)定CS電極(CS穿通電極)，其之一作為可用的默認(rèn)CS電極，從而有助于在存儲(chǔ)芯片層疊前單獨(dú)對(duì)每個(gè)存儲(chǔ)芯片測(cè)試。
在圖17所示的實(shí)例中，當(dāng)電熔絲未激活時(shí)，CS電極CS1電氣連接到CS信號(hào)布線17上。應(yīng)該注意的是，為簡(jiǎn)化說明，這里有兩個(gè)備用CS電極CS1、CS2(CS穿通電極)。
電極CS1和電極CS2經(jīng)由轉(zhuǎn)移柵型開關(guān)SW1、SW2分別都連接到CS信號(hào)布線17。開關(guān)SW1的控制輸入經(jīng)由電熔絲開關(guān)307、308分別連接到VDD(“H”電平)和VSS(“L”電平)。開關(guān)SW1的控制輸入還通過具有比導(dǎo)電電熔絲顯著高電阻的上拉電阻309連接到VDD(“H”電平)。
以此方式，即使電熔絲是不導(dǎo)電的，開關(guān)SW1的控制輸入通過上拉電阻309被上拉到“H”，引起開關(guān)SW1接通。結(jié)果，電極CS1被電氣連接到CS信號(hào)布線17。
相反地，開關(guān)SW2的控制輸入通過比導(dǎo)電的電熔絲310、311顯著高電阻的下拉電阻312下拉到VSS(“L”電平)，引起開關(guān)SW2斷開，以使電極CS2和CS信號(hào)布線17電氣不導(dǎo)電。
導(dǎo)電電熔絲的電阻被設(shè)置為比上拉電阻309和下拉電阻312的電阻低。這樣，當(dāng)在“H”或“L”側(cè)上的任何電熔絲的開關(guān)變成導(dǎo)電的，任何開關(guān)SW1、SW2的控制輸入通過導(dǎo)電的電熔絲被帶到“H”或“L”電平電壓。這樣，開關(guān)SW1、SW2被確定為接通/斷開。
當(dāng)電熔絲實(shí)現(xiàn)CS開關(guān)時(shí)，具有如下優(yōu)點(diǎn)。
一旦CS開關(guān)生效(電熔絲短路)，在存儲(chǔ)控制器和層疊存儲(chǔ)芯片之間與CS信號(hào)相關(guān)的連接變成永久的。因此，例如，一旦檢測(cè)每個(gè)存儲(chǔ)芯片1a-1d的ID的處理(此后稱作“ID檢測(cè)處理”)被在層疊存儲(chǔ)器組合步驟中或接下來(lái)的測(cè)試步驟中等被執(zhí)行，ID檢測(cè)處理在后面不需要再次進(jìn)行。
在此實(shí)施例中，開關(guān)SW1的控制輸入被具有比導(dǎo)電的電熔絲顯著高的阻值的電阻上拉到“H”電平，而開關(guān)SW2的控制輸入具有比導(dǎo)電的電熔絲顯著高的阻值的電阻下拉到“L”電平。因此，當(dāng)電熔絲不激活時(shí)，CS1能被電氣連接到信號(hào)布線17。這允許電極CS1被用作默認(rèn)CS電極。
盡管前述實(shí)施例結(jié)合具有兩個(gè)備用CS電極的實(shí)例進(jìn)行描述的，當(dāng)有三個(gè)或更多備用CS電極時(shí)，默認(rèn)CS電極也能用相似的方法被設(shè)置。
而且，應(yīng)該理解，當(dāng)用地址信號(hào)代替CS信號(hào)選擇存儲(chǔ)芯片時(shí)，也能夠用相似的方法設(shè)置默認(rèn)地址。
每個(gè)前述實(shí)施例不需要使穿通電極傾斜穿過層疊半導(dǎo)體芯片或在層疊半導(dǎo)體芯片中形成封閉通孔結(jié)構(gòu)。這避免了工藝的復(fù)雜。
本發(fā)明可以被應(yīng)用在當(dāng)存儲(chǔ)芯片被層疊以實(shí)現(xiàn)半導(dǎo)體器件時(shí)的大容量存儲(chǔ)器、存儲(chǔ)器結(jié)合芯片、混合存儲(chǔ)器封裝等應(yīng)用中。而且，此半導(dǎo)體存儲(chǔ)器件能被應(yīng)用在如個(gè)人計(jì)算機(jī)(PC)、移動(dòng)電話、以及小型數(shù)字家用電器的應(yīng)用中。
盡管本發(fā)明的優(yōu)選的實(shí)施例是用特定形式說明的，但是此說明只是說明性目的，并且理解為所作改變和變化并不偏離權(quán)利要求的精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包含多個(gè)半導(dǎo)體芯片；與所述多個(gè)半導(dǎo)體芯片的每個(gè)相關(guān)的識(shí)別信息產(chǎn)生器，用來(lái)根據(jù)所述相關(guān)半導(dǎo)體芯片的制造工藝產(chǎn)生識(shí)別信息；以及控制器，用來(lái)檢測(cè)所述識(shí)別信息產(chǎn)生器產(chǎn)生的識(shí)別信息以基于檢測(cè)的識(shí)別信息控制所述多個(gè)半導(dǎo)體芯片的每個(gè)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述控制器產(chǎn)生多個(gè)芯片選擇信號(hào)，用以交替選擇所述多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片的每個(gè)包括芯片選擇信號(hào)接收器，其能被設(shè)置為接受任何所述多個(gè)芯片選擇信號(hào)，以及所述控制器包括設(shè)置單元，用來(lái)基于所述識(shí)別信息設(shè)置所述選擇信號(hào)接收器，從而所述選擇信號(hào)接收器接受芯片選擇信號(hào)，以選擇包括所述芯片選擇信號(hào)接收器的半導(dǎo)體芯片；以及半導(dǎo)體芯片控制器，用來(lái)基于所述芯片選擇信號(hào)控制所述多個(gè)半導(dǎo)體芯片的每個(gè)。
3.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中所述芯片選擇信號(hào)接收器事先被設(shè)置為接受特定芯片選擇信號(hào)。
4.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中所述芯片選擇信號(hào)接收器包括開關(guān)，以及所述設(shè)置單元基于所述識(shí)別信息設(shè)置所述開關(guān)，從而所述芯片選擇信號(hào)接收器接受用來(lái)選擇包括所述芯片選擇信號(hào)接收器的半導(dǎo)體芯片的芯片選擇信號(hào)。
5.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中所述芯片選擇信號(hào)接收器包括熔絲，以及所述設(shè)置單元基于所述識(shí)別信息設(shè)置所述熔絲，從而所述芯片選擇信號(hào)接收器接受用來(lái)選擇包括所述芯片選擇信號(hào)接收器的半導(dǎo)體芯片的芯片選擇信號(hào)。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述多個(gè)半導(dǎo)體芯片的每個(gè)使用其識(shí)別信息作為其芯片地址，以及所述控制器檢測(cè)所述多個(gè)半導(dǎo)體芯片中的每個(gè)的芯片地址，并基于檢測(cè)到的芯片地址控制所述多個(gè)半導(dǎo)體芯片中的每個(gè)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中所述控制器產(chǎn)生用來(lái)交替選擇所述多個(gè)半導(dǎo)體芯片的多個(gè)芯片地址信號(hào)，所述多個(gè)半導(dǎo)體芯片的每個(gè)包括芯片地址信號(hào)接收器，其能被設(shè)置為接受任何所述多個(gè)芯片地址信號(hào)，以及所述控制器包括設(shè)置單元，用來(lái)基于所述識(shí)別信息設(shè)置所述芯片地址信號(hào)接收器，從而所述芯片地址信號(hào)接收器接受用來(lái)選擇包括所述地址選擇信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)；以及半導(dǎo)體芯片控制器，用來(lái)基于所述芯片地址信號(hào)控制所述多個(gè)半導(dǎo)體芯片中的每個(gè)。
8.根據(jù)權(quán)利要求7的半導(dǎo)體器件，其中所述芯片地址信號(hào)接收器事先被設(shè)置為接受特定的芯片地址信號(hào)。
9.根據(jù)權(quán)利要求7的半導(dǎo)體器件，其中所述芯片地址信號(hào)接收器包括開關(guān)，以及所述設(shè)置單元基于用來(lái)設(shè)置所述開關(guān)的所述識(shí)別信息控制所述開關(guān)，從而所述芯片地址信號(hào)接收器接受用來(lái)選擇包括所述芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)。
10.根據(jù)權(quán)利要求7的半導(dǎo)體器件，其中所述芯片地址信號(hào)接收器包括熔絲，以及所述設(shè)置單元基于所述識(shí)別信息設(shè)置所述熔絲，從而所述芯片地址信號(hào)接收器接受用來(lái)選擇包括所述芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)。
11.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述多個(gè)半導(dǎo)體芯片由延伸穿過所述多個(gè)半導(dǎo)體芯片的穿通電極互連；以及所述控制器經(jīng)由所述穿通電極提供公共信號(hào)到所述多個(gè)半導(dǎo)體芯片。
12.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述多個(gè)半導(dǎo)體芯片通過結(jié)合線互連，以及所述控制器經(jīng)由多個(gè)結(jié)合線提供公共信號(hào)到所述多個(gè)半導(dǎo)體芯片。
13.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述多個(gè)半導(dǎo)體芯片和所述多個(gè)半導(dǎo)體芯片分離地布置于其上的板一起構(gòu)成封裝，并且所述封裝一個(gè)層疊于另一個(gè)上。
14.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述識(shí)別信息產(chǎn)生器包括自運(yùn)行振蕩器；以及識(shí)別信息產(chǎn)生器電路，用來(lái)基于所述自運(yùn)行振蕩器的輸出產(chǎn)生所述識(shí)別信息。
15.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中所述識(shí)別信息產(chǎn)生器電路包含計(jì)數(shù)器，用來(lái)以預(yù)定的時(shí)間周期計(jì)數(shù)所述自運(yùn)行振蕩器產(chǎn)生的脈沖，并傳遞作為所述識(shí)別信息的計(jì)數(shù)值。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中所述識(shí)別信息產(chǎn)生器電路還包括用來(lái)測(cè)量預(yù)定的時(shí)間周期的定時(shí)器，以及所述計(jì)數(shù)器基于所述定時(shí)器的測(cè)量結(jié)果計(jì)數(shù)預(yù)定時(shí)間周期的所述脈沖。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中所述定時(shí)器將外部時(shí)鐘分頻以測(cè)量預(yù)定的時(shí)間周期。
18.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中所述定時(shí)器是自運(yùn)行定時(shí)器。
19.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中所述識(shí)別信息產(chǎn)生器電路包含位移寄存器，用來(lái)基于外部時(shí)鐘的分頻模式采樣所述自運(yùn)行振蕩器產(chǎn)生的脈沖，并傳遞作為所述識(shí)別信息的采樣結(jié)果。
20.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中所述識(shí)別信息產(chǎn)生器電路包含移位寄存器，用來(lái)基于所述自運(yùn)行振蕩器產(chǎn)生的脈沖以預(yù)定時(shí)間周期循環(huán)n位數(shù)據(jù)，并傳遞作為所述識(shí)別信息的循環(huán)結(jié)果，n位數(shù)據(jù)包括具有與其余位不同值的一位。
21.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中所述識(shí)別信息產(chǎn)生器具有預(yù)定的初始值。
22.據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述多個(gè)半導(dǎo)體芯片的每個(gè)是存儲(chǔ)芯片。
23.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述多個(gè)半導(dǎo)體芯片一個(gè)層疊在另一個(gè)上。
24.一種控制器執(zhí)行的半導(dǎo)體芯片控制方法，用來(lái)控制多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片的每個(gè)包括識(shí)別信息產(chǎn)生器，用來(lái)根據(jù)每個(gè)所述半導(dǎo)體芯片的制造工藝產(chǎn)生識(shí)別信息，所述方法包含步驟檢測(cè)所述多個(gè)半導(dǎo)體芯片的每個(gè)的識(shí)別信息；以及基于檢測(cè)的識(shí)別信息控制所述多個(gè)半導(dǎo)體芯片的每個(gè)。
25.根據(jù)權(quán)利要求24的半導(dǎo)體芯片控制方法，其中所述多個(gè)半導(dǎo)體芯片的每個(gè)包括芯片選擇信號(hào)接收器，其能被設(shè)置為接受所述控制器產(chǎn)生的多個(gè)芯片選擇信號(hào)的任何一個(gè)，所述方法還包括步驟基于所述識(shí)別信息設(shè)置所述芯片選擇信號(hào)接收器，從而所述芯片選擇信號(hào)接收器接受用來(lái)選擇包括所述芯片選擇信號(hào)接收器的半導(dǎo)體芯片的芯片選擇信號(hào)；以及基于所述選擇信號(hào)控制所述多個(gè)半導(dǎo)體芯片的每個(gè)。
26.根據(jù)權(quán)利要求24的半導(dǎo)體芯片控制方法，其中所述多個(gè)半導(dǎo)體芯片的每個(gè)使用其識(shí)別信息作為其芯片地址，所述檢測(cè)步驟包括檢測(cè)所述多個(gè)半導(dǎo)體芯片的每個(gè)的芯片地址，以及所述控制步驟包括基于檢測(cè)的芯片地址控制所述多個(gè)半導(dǎo)體芯片的每個(gè)。
27.根據(jù)權(quán)利要求26的半導(dǎo)體芯片控制方法，其中多個(gè)所述半導(dǎo)體芯片的每個(gè)包括芯片地址信號(hào)接收器，其能被設(shè)置為接受所述控制器產(chǎn)生的多個(gè)芯片地址信號(hào)的任何一個(gè)，所述方法還包括步驟基于所述識(shí)別信息設(shè)置所述芯片地址信號(hào)接收器，從而所述芯片地址信號(hào)接收器接受用來(lái)選擇包括所述芯片地址信號(hào)接收器的半導(dǎo)體芯片的芯片地址信號(hào)；以及基于所述芯片地址信號(hào)控制所述多個(gè)半導(dǎo)體芯片的每個(gè)。
全文摘要
每個(gè)層疊的存儲(chǔ)芯片具有ID產(chǎn)生器電路，用來(lái)根據(jù)其制造工藝產(chǎn)生識(shí)別信息。由于存儲(chǔ)芯片的制造工藝意味著工藝變化，即使ID產(chǎn)生器電路在設(shè)計(jì)上相同，各個(gè)ID產(chǎn)生器電路產(chǎn)生的ID彼此不同。存儲(chǔ)控制器指示ID檢測(cè)電路檢測(cè)各個(gè)存儲(chǔ)芯片的ID，并基于檢測(cè)的ID單個(gè)地控制各個(gè)存儲(chǔ)芯片。
文檔編號(hào)H01L23/544GK1610109SQ20041008810
公開日2005年4月27日 申請(qǐng)日期2004年10月15日 優(yōu)先權(quán)日2003年10月16日
發(fā)明者船場(chǎng)誠(chéng)司, 西尾洋二 申請(qǐng)人:爾必達(dá)存儲(chǔ)器株式會(huì)社