專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件，特別是涉及為了保護(hù)內(nèi)部電路免受加到外部端子的靜電放電(Electro-Static Discharge)浪涌輸入影響而內(nèi)裝的ESD保護(hù)電路，因而例如作為ESD保護(hù)用電壓箝位器件，應(yīng)用于采用可控硅(Siliconcontrolled rectifierSCR)的低電源電壓型的CMOS LSI。
背景技術(shù)：
為了保護(hù)例如CMOS LSI的輸入電路和輸出電路不受ESD破壞，連接到外部端子與內(nèi)部電路之間的ESD保護(hù)電路是使用二極管、晶體管或者SCR作為保護(hù)器件的電路。
用SCR的ESD保護(hù)電路，一般地說SCR的工作電壓高，因而應(yīng)用于使工作電源降低電壓的微細(xì)化了的CMOS LSI場合，為了保護(hù)柵極耐壓低的MOS晶體管，就需要降低觸發(fā)電壓。
根據(jù)這樣的背景，“A Gete-Coupled PTLSCR/NTLSCR ESD ProtectionCircuit for Deep-Submicron Low-Voltage CMOS IC′s1”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.32，NO.1，JANUARY 1997公開了應(yīng)用把SCR用于低電源電壓型CMOS LSI的ESD保護(hù)電路的例子。該ESD保護(hù)電路利用連接SCR的輸入焊盤的浪涌電壓輸入時(shí)的過度性電位變化驅(qū)動(dòng)觸發(fā)，但是，不一定得到良好的保護(hù)特性。
為了解決這一點(diǎn)，本申請人提出，進(jìn)行在特開2003-318265號說明書中公開的低電源電壓化的LSI里，關(guān)于應(yīng)用采用SCR的ESD保護(hù)電路，以外加低電壓觸發(fā)實(shí)現(xiàn)良好的保護(hù)特性，提高可靠性的技術(shù)。
提出的上述結(jié)構(gòu)中，在浪涌電壓的輸入成為問題時(shí)，電源電位的焊盤未施加額定電源電位，觸發(fā)輸入用PMOS晶體管的柵極成了接地電位。
所以，在該狀態(tài)給輸入電路的輸入焊盤輸入正極性浪涌電壓時(shí)，給上述觸發(fā)輸入用PMOS晶體管的柵極-源極間施加大于其柵閾值電壓Vthp絕對值的正向偏壓的話就變成接通。
因此，給SCR加上觸發(fā)，SCR成了接通，浪涌電流向接地電位放電，保護(hù)輸入電路的輸入柵極。這時(shí)，因?yàn)樯鲜鲇|發(fā)輸入用PMOS晶體管的柵閾值電壓Vthp絕對值小，所以可用低電壓觸發(fā)啟動(dòng)SCR。
盡管，對于一般用薄膜器件的模擬·數(shù)字混合型的LSI，在多個(gè)電源系統(tǒng)的電路相互間接收低電壓信號。作為多個(gè)電源系統(tǒng)的電路，關(guān)于搭載噪聲信號干涉弱的模擬電路、可高速工作的低電壓差分信號電路(LVDS)、動(dòng)態(tài)型半導(dǎo)體存儲器(ェンペデッドタィプ的DRAM)等，在多個(gè)電源系統(tǒng)電路相互間隔離接地線的接地線隔離技術(shù)，得到或降低多個(gè)電源系統(tǒng)電路相互間的噪聲信號干涉，或選擇性地把非使用狀態(tài)電源系統(tǒng)電路設(shè)定為待機(jī)狀態(tài)等方面是有效的。
關(guān)于由采用接地線隔離技術(shù)和多個(gè)電源的現(xiàn)有LSI里的各電源系統(tǒng)電路和ESD保護(hù)電路構(gòu)成的結(jié)構(gòu)，例如和3個(gè)第1到第3電源系統(tǒng)對應(yīng)而設(shè)置第3電源系統(tǒng)電路，各自的電源端子互相隔離，并且，各自的接地端子也互相隔離起來。共用接地線和第2電源系統(tǒng)電路的接地端子直接連接起來。并且，上述共用接地線，經(jīng)過并聯(lián)連接正向方向的二極管器件和反向方向的二極管器件的背靠背連接二極管電路，和第1電源系統(tǒng)電路的接地端子連接起來。并且，上述共用接地線經(jīng)過與上述同樣構(gòu)成的背看背連接二極管電路，和第3電源系統(tǒng)電路的接地端子連接起來。
在各電源系統(tǒng)電路里，各自對應(yīng)地在電源端子·接地端子間連接ESD(Electrostatic Discharge)保護(hù)電路，并且，各自對應(yīng)地設(shè)置內(nèi)部電路。而且，從某內(nèi)部電路到與其所屬的電源系統(tǒng)電路另外的電源系統(tǒng)電路的內(nèi)部電路輸入柵極，連接傳輸信號的內(nèi)部信號傳輸布線。
因?yàn)樯鲜龅母鹘拥囟俗酉嗷ラg的接地線存在電阻成分，所以浪涌輸入時(shí)浪涌電流流過接地線之時(shí)隨其電阻成分發(fā)生電壓降，使各接地端子相互間的電位差擴(kuò)大。假如，在將輸入結(jié)點(diǎn)連接到上述內(nèi)部信號傳輸布線的內(nèi)部電路的輸入柵極上外加標(biāo)準(zhǔn)以上的電壓，就有輸入柵極絕緣破壞的危險(xiǎn)。
作為其防止對策，采用加大ESD保護(hù)器件尺寸的辦法，確保很大接地線電阻成分R的允許值。但是，隨著加大ESD保護(hù)器件尺寸而給LSI接地線以外的布線繞行及其電阻成分帶來影響，對外部連接端子(管腳)的配置設(shè)計(jì)等產(chǎn)生顯著的制約，這樣的問題即使使用厚膜器件的LSI也同樣發(fā)生。
如上述那樣在采用接地線隔離技術(shù)和多個(gè)電源的現(xiàn)有LSI方面，起因于由浪涌電流流過接地線時(shí)的電阻成分而引起的電壓降，擴(kuò)大各電源系統(tǒng)電路間內(nèi)部信號傳輸部分的電位差，存在破壞內(nèi)部電路的輸入柵極絕緣的危險(xiǎn)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)注視點(diǎn)，提供一種半導(dǎo)體集成電路器件，具備和多個(gè)電源系統(tǒng)對應(yīng)設(shè)置，相互間電源端子或接地端子的一方互相隔離的，或者，相互間電源端子和接地端子互相隔離的多個(gè)電源系統(tǒng)電路；設(shè)于上述各電源系統(tǒng)電路，連接到電源端子·接地端子間的靜電放電保護(hù)電路；設(shè)于上述各電源系統(tǒng)電路的內(nèi)部電路；從上述多個(gè)電源系統(tǒng)電路之中的第1電源系統(tǒng)電路的內(nèi)部電路向第2電源系統(tǒng)電路的內(nèi)部電路傳輸信號的內(nèi)部信號傳輸布線；檢測向上述多個(gè)電源端子的任一個(gè)輸入浪涌電壓的浪涌輸入檢測電路；以及各自插入上述各內(nèi)部電路的輸入側(cè)，限制從上述內(nèi)部信號傳輸布線傳輸來的信號電壓的輸入保護(hù)電路和/或各自插入上述各內(nèi)部電路輸出側(cè)，在上述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向上述內(nèi)部信號傳輸布線輸出的信號邏輯電平為“L”的輸出邏輯設(shè)定電路。(下面在這里，雖同樣包括在獨(dú)立權(quán)利要求里，但為了避免與權(quán)利要求書重復(fù)校閱而加以省略。包括在英文原稿內(nèi))。


圖1概略地表示CMOS LSI的一部分的框圖。
圖2表示圖1的CMOS LSI內(nèi)輸入保護(hù)電路具體例1的電路圖。
圖3表示圖1的CMOS LSI內(nèi)浪涌輸入檢測電路具體例1(電平測定型電路)的電路圖。
圖4表示圖1的CMOS LSI內(nèi)浪涌輸入檢測電路具體例2(延遲型電路)的電路圖。
圖5表示圖1的CMOS LSI內(nèi)浪涌輸入檢測電路具體例3(高電壓測定型電路)的電路圖。
圖6表示圖1的CMOS LSI內(nèi)輸入保護(hù)電路具體例2的電路圖。
圖7表示圖1的CMOS LSI內(nèi)輸入保護(hù)電路具體例3的電路圖。
圖8表示圖1的CMOS LSI內(nèi)輸入保護(hù)電路具體例4的電路圖。
圖9表示圖1的CMOS LSI內(nèi)浪涌輸入檢測電路具體例4(相互參照電源端子電位的檢測電路)的電路圖。
圖10表示圖1的CMOS LSI內(nèi)輸出邏輯設(shè)定電路具體例的電路圖。
圖11是本發(fā)明第1實(shí)施例的半導(dǎo)體集成電路器件框圖，用于說明浪涌電流流動(dòng)時(shí)防止MOS器件柵極破壞的工作框圖。
圖12是本發(fā)明第2實(shí)施例的半導(dǎo)體集成電路器件框圖，用于說明浪涌電流流動(dòng)時(shí)防止MOS器件柵極破壞的工作框圖。
圖13是本發(fā)明第3實(shí)施例的半導(dǎo)體集成電路器件框圖，用于說明浪涌電流流動(dòng)時(shí)防止MOS器件柵極破壞的工作框圖。
圖14是本發(fā)明第4實(shí)施例的半導(dǎo)體集成電路器件框圖，用于說明浪涌電流流動(dòng)時(shí)防止MOS器件柵極破壞的工作框圖。
圖15是本發(fā)明第5實(shí)施例的半導(dǎo)體集成電路器件框圖，用于說明浪涌電流流動(dòng)時(shí)防止MOS器件柵極破壞的工作框圖。
圖16表示對電源系統(tǒng)設(shè)置n系統(tǒng)的LSI，將各信號反饋電路組視為電源系統(tǒng)是雙系統(tǒng)電路，應(yīng)用于第1到第4實(shí)施例的任一例框圖。
圖17表示對電源系統(tǒng)設(shè)置n系統(tǒng)的LSI，將各信號反饋電路組視為電源系統(tǒng)是雙系統(tǒng)電路，應(yīng)用于第5實(shí)施例的例子框圖。
圖18是本發(fā)明第6實(shí)施例的半導(dǎo)體集成電路器件框圖，用于說明浪涌電流流動(dòng)時(shí)防止MOS器件柵極破壞的工作框圖。
圖19表示對電源系統(tǒng)設(shè)置n系統(tǒng)的LSI，將各信號反饋電路組視為電源系統(tǒng)是雙系統(tǒng)電路，應(yīng)用于第2實(shí)施例的例子(第2應(yīng)用例)的具體例框圖。
具體實(shí)施例方式
本發(fā)明是有關(guān)采用多個(gè)電源的LSI方面，應(yīng)用于各電源系統(tǒng)相互隔離電源端子或接地端子一方的情況，或者，應(yīng)用于電源端子和接地端子隔離的情況。
以下，參照附圖詳細(xì)地說明本發(fā)明的實(shí)施例。
在以下的各實(shí)施例中，多個(gè)焊盤形成在同一半導(dǎo)體芯片(LSI芯片)上邊，封裝了這個(gè)芯片的情況下，就是連接到半導(dǎo)體器件的多個(gè)外部連接端子(管腳、塊狀電極等)。
圖1是表示CMOS LSI的一部分的框圖，概略地表示一個(gè)電源系統(tǒng)內(nèi)部電路，和各自對應(yīng)于其輸入側(cè)及輸出側(cè)設(shè)置的輸入保護(hù)電路以及輸出邏輯設(shè)定電路的連接關(guān)系。
圖1中，10是正常工作時(shí)施加電源電位VDD的VDD焊盤，11是給予接地電位GND的GND焊盤，在連到VDD焊盤10的電源線和連到GND焊盤11的接地線之間連接著該電源系統(tǒng)電路12。電源系統(tǒng)電路12包括多個(gè)內(nèi)部電路(圖1里是2個(gè))13、連到各內(nèi)部電路13的輸入側(cè)的輸入保護(hù)電路14、和連到各內(nèi)部電路13輸出側(cè)的輸出邏輯設(shè)定電路15。
各內(nèi)部電路13包括從其它電源系統(tǒng)的電源系統(tǒng)電路的內(nèi)部電路經(jīng)過內(nèi)部信號傳輸布線(邊界信號傳輸線)16輸入信號的輸入電路，和向其它電源系統(tǒng)的電源系統(tǒng)電路的內(nèi)部電路經(jīng)過內(nèi)部信號傳輸布線16輸出信號的輸出電路。輸入保護(hù)電路14，例如，利用限制輸入電壓電平的施加電壓限制電路。給輸出邏輯設(shè)定電路15施加用浪涌輸入檢測電路(圖未示出)測定浪涌輸入時(shí)發(fā)生的復(fù)位信號ESD-RESET。
各輸入保護(hù)電路14設(shè)有輸入保護(hù)電路14所屬的輸入電路的電源系統(tǒng)，用于在變成電位高于信號傳輸起源的輸出電路所屬電源系統(tǒng)的情況(接收接地電平以下信號的情況)下防止破壞上述輸入電路的MOS器件。輸入保護(hù)電路14有時(shí)不加復(fù)位信號ESD-RESET，對這些具體例以后再說。
各輸出邏輯設(shè)定電路15設(shè)有輸出邏輯設(shè)定電路15所屬的輸出電路的電源系統(tǒng)，采用變成電位高于信號傳輸起源的輸入電路所屬電源系統(tǒng)的情況下極力降低輸出信號電位的辦法，用于防止破壞信號傳輸起源的輸入電路MOS器件，對其幾個(gè)具體例以后再說。并且，即使關(guān)于測定浪涌輸入時(shí)用于生成復(fù)位信號ESD-RESET的浪涌輸入檢測電路，對其幾個(gè)具體例也以后再說。
還有，以下的說明中，總稱浪涌輸入測定時(shí)用于復(fù)位輸入保護(hù)電路14和輸出邏輯設(shè)定電路15的信號記為復(fù)位信號ESD-RESET，把ESD-RESET在活動(dòng)(復(fù)位狀態(tài))時(shí)為“H”電平的信號記為ERESETB，把成為“L”電平的信號記為ERESET。
<輸入保護(hù)電路的具體例1>
圖2表示圖1中輸入保護(hù)電路14的具體例1。該輸入保護(hù)電路在電源線VDD與接地線GND之間，串聯(lián)連接著襯底·源極相互連接的第1PMOS晶體管QP1和襯底·源極連到接地線的第1NMOS晶體管QN1，各柵極相互連接起來。而且，在第1PMOS晶體管QP1的漏極與接地線之間，串聯(lián)連接著襯底·源極相互連接的第2PMOS晶體管QP2和襯底·源極連到接地線的第2NMOS晶體管QN2，且各柵極相互連接起來。
第1PMOS晶體管QP1與第1NMOS晶體管QN1的柵極相互連接點(diǎn)和傳輸復(fù)位信號ERESETB的復(fù)位信號線連接起來。而且，第2PMOS晶體管QP2與第2NMOS晶體管QN2的柵極相互連接點(diǎn)(輸入結(jié)點(diǎn))和內(nèi)部信號傳輸布線16連接，漏極相互連接點(diǎn)(輸出結(jié)點(diǎn))和內(nèi)部電路的輸入結(jié)點(diǎn)連接起來。
上述結(jié)構(gòu)中，正常動(dòng)作時(shí)，隨ERESETB＝“L”而第1PMOS晶體管QP1接通，第1NMOS晶體管QN1斷開，因此，第2PMOS晶體管QP2和第2NMOS晶體管QN2起倒相電路作用。
浪涌輸入時(shí)，設(shè)電源線VDD的電壓為例如12V、接地線GND的電壓為例如6V、來自內(nèi)部信號傳輸布線16的輸入信號為0V的話，隨ERESETB＝“H”而第1PMOS晶體管QP1轉(zhuǎn)換為斷開、第1NMOS晶體管QN1轉(zhuǎn)換為接通，因此，第2PMOS晶體管QP2的源極和襯底區(qū)域與GND變成同電位。該狀態(tài)下，輸入保護(hù)電路的哪個(gè)器件也都給柵氧化膜施加的電壓為6V。
即，圖2所示的輸入保護(hù)電路是兼?zhèn)渥鳛榈瓜嗥鞴δ芎陀肊RESETB保護(hù)器件的功能的電路。浪涌輸入檢測電路檢測浪涌輸入時(shí)，將PMOS晶體管QP2的源極和襯底的電位設(shè)定為PMOS晶體管QP2自身所屬的電源系統(tǒng)電路的GND電位，輸入保護(hù)電路的全部器件都限制對柵氧化膜施加的電壓(柵極·源極間電壓、柵極·漏極間、柵極·襯底間)，防止破壞。柵極耐壓為6V時(shí)，對現(xiàn)有例而言，由于柵氧化膜加上12V而破壞器件，然而本例中只加上6V，所以不會破壞器件。
<浪涌輸入檢測電路的具體例1>
圖3中示出的電平測定型浪涌輸入檢測電路是，在外加ESD的ESD施加點(diǎn)(端子或布線)SIN與接地線之間，串聯(lián)連接正向方向任意數(shù)(本具體例中為3個(gè))二極管D和電阻器R。而且，將倒相電路IV的輸入點(diǎn)連到上述二極管D組與電阻器R的結(jié)點(diǎn)，供給該倒相電路IV的輸出信號作為復(fù)位信號ERESET。
上述結(jié)構(gòu)中，正常時(shí)，設(shè)ESD施加結(jié)點(diǎn)SIN的電壓為例如1.5V的話，各二極管D正向電壓不夠并且各自斷開，倒相電路IV的輸入結(jié)點(diǎn)為接地電位“L”，輸出信號ERESET為“H”。加上ESD時(shí)ESD施加結(jié)點(diǎn)的電壓升高的話，各二極管各自變?yōu)榻油?，倒相電路IV的輸入結(jié)點(diǎn)為“H”，輸出信號ERESET為“L”。
還有，上述浪涌輸入檢測電路的閾值電壓Vth只要在LSI的電源電壓以上且在保護(hù)對象器件的柵極耐壓以下就行。
<浪涌輸入檢測電路的具體例2>
圖4中示出的延遲型浪涌輸入檢測電路是，在外加浪涌輸入的結(jié)點(diǎn)(端子或布線)SIN與接地線之間，串聯(lián)連接電阻器R和電容器C。而且，第1倒相電路IV1的輸入結(jié)點(diǎn)連到上述電阻器R和電容器C的連接點(diǎn)NS，第2倒相電路IV2的輸入結(jié)點(diǎn)和該第1倒相電路IV1的后級連接起來。上述二級的倒相電路的各輸出信號ERESETB、ERESET用作互補(bǔ)復(fù)位信號。前級的倒相電路的輸出信號ERESETB是浪涌輸入檢測時(shí)為“H”/正常時(shí)為“L”，后級的倒相電路的輸出信號ERESET是浪涌輸入檢測時(shí)為“L”/正常時(shí)為“H”。
上述結(jié)構(gòu)中，假如初始狀態(tài)為RC連接點(diǎn)NS是與GND同電位。如外加浪涌輸入，結(jié)點(diǎn)NS的電位上升的話，倒相電路IV1的輸入電位就從GND電位跟隨結(jié)點(diǎn)NS的電位變化而變化。其變化的速度依賴于RC時(shí)間常數(shù)。正常時(shí)，穩(wěn)定狀態(tài)下，倒相電路IV1的輸入電位和結(jié)點(diǎn)NS的電位等同，所以倒相電路IV1的輸出信號ERESETB為“L”，倒相電路IV2的輸出信號ERESET變成“H”。在浪涌輸入時(shí)，結(jié)點(diǎn)NS的電位和RC時(shí)間常數(shù)相比不但縮短時(shí)間，而且倒相電路IV1的輸出信號ERESETB為“H”，倒相電路IV2的輸出信號ERESET變成“L”。在這里，考慮到輸入浪涌的時(shí)間(浪涌輸入時(shí)間間隔)，該時(shí)間中間要設(shè)定RC時(shí)間常數(shù)，使得倒相電路IV1的輸出信號ERESETB為“H”，倒相電路IV2的輸出信號ERESET變成“L”。
<浪涌輸入檢測電路的具體例3>
圖5中示出的高電壓檢測電路公開在特公平6-95545號公報(bào)上，對外部端子51輸入正常工作電平的輸入信號時(shí)以輸入電路50進(jìn)行檢測，另一方面，例如測試模式設(shè)定時(shí)輸入大于正常工作電平的高電壓時(shí)以高電壓檢測電路52測定。施加ESD時(shí)也可以用高電壓檢測電路來檢測，可用高電壓檢測電路52的檢測輸出作為復(fù)位信號ERESETB。
還有，圖1中的輸入保護(hù)電路14不限于需要復(fù)位信號ESD-RESET，也可以用例如如圖6或圖7所示那樣的不用復(fù)位信號型的外加電壓限制電路。
<輸入保護(hù)電路的具體例2>
圖6中示出不用復(fù)位信號型的輸入保護(hù)電路是，在電源線與接地線之間，串聯(lián)連接襯底·源極相互連接的第1PMOS晶體管QP1和襯底·源極連到接地線的第1NMOS晶體管QN1，第1NMOS晶體管QN1的柵極和從內(nèi)部信號傳輸布線16輸入信號的輸入結(jié)點(diǎn)連接起來。
而且，在輸入結(jié)點(diǎn)與第1PMOS晶體管QP1的柵極之間，連接襯底·源極相互連接后的第2PMOS晶體管QP2的源極·漏極間，其柵極和接地線連接起來。并且，在第1PMOS晶體管QP1的柵極與接地線之間，連接襯底·源極相互連接后的第2NMOS晶體管QN2的漏極·源極間，其柵極連到第1PMOS晶體管QP1和第1NMOS晶體管QN1的漏極相互連接結(jié)點(diǎn)(輸出結(jié)點(diǎn))。
上述結(jié)構(gòu)中，假如初始狀態(tài)，來自內(nèi)部信號傳輸布線16的輸入信號是“H”，PMOS晶體管QP2就接通、PMOS晶體管QP1的柵極為“H”，PMOS晶體管QP1斷開，NMOS晶體管QN1接通，輸出結(jié)點(diǎn)變成“L”。
正常時(shí)，PMOS晶體管QP1和NMOS晶體管QN1起倒相電路作用。來自內(nèi)部信號傳輸布線16的輸入信號向“L”變化的場合，NMOS晶體管QN1為斷開，PMOS晶體管QP1的柵極電位下降，輸出結(jié)點(diǎn)電位上升。隨之，NMOS晶體管QN2接通，PMOS晶體管QP1的柵極電位向“L”變化，輸出結(jié)點(diǎn)向“H”變化。
相反，來自內(nèi)部信號傳輸布線16的輸入信號向“H”變化的場合，NMOS晶體管QN1為接通，PMOS晶體管QP1的柵極電位上升，輸出結(jié)點(diǎn)電位下降。隨之，NMOS晶體管QN2斷開，NMOS晶體管QP1斷開，輸出結(jié)點(diǎn)向“L”變化。
浪涌輸入時(shí)，電源線VDD的電壓設(shè)為例如12V，接地線GND的電壓為例如6V，來自內(nèi)部信號傳輸布線16的輸入信號為0V。NMOS晶體管QN1變成斷開，PMOS晶體管QP2使PMOS晶體管QP1的柵極電位降低，借助由PMOS晶體管QP1和NMOS晶體管QP2構(gòu)成的正反饋電路，PMOS晶體管QP1的柵極電位變成與GND同電位，輸出結(jié)點(diǎn)變成與VDD同電位。在該狀態(tài)，輸入保護(hù)電路的哪個(gè)器件也都給柵氧化膜施加的電壓為6V。
即，圖6中示出的不用復(fù)位信號型的輸入保護(hù)電路是兼具作為倒相器功能和保護(hù)器件功能的電路。在輸入GND電位以下的電位情況下，將PMOS晶體管QP2的源極與襯底的電位設(shè)定為PMOS晶體管QP2本身所屬的電源系統(tǒng)電路的GND電位，輸入保護(hù)電路的全部器件限制加到柵氧化膜上的電壓(柵極·源極間電壓、柵極·漏極間電壓、柵極·襯底間電壓)，防止破壞。柵極耐壓為6V的情況下，如現(xiàn)有例就由于給柵氧化膜施加12V而破壞器件，然而本例中只施加6V，所以不會受到破壞。
<輸入保護(hù)電路的具體例3>
圖7中示出不用復(fù)位信號型的輸入保護(hù)電路是，在從內(nèi)部信號傳輸布線16輸入信號的輸入結(jié)點(diǎn)與對內(nèi)部電路施加輸入信號的輸出結(jié)點(diǎn)之間連接限制電流用的電阻器R。而且，在接地線GND與輸出結(jié)點(diǎn)之間以正向方向連接二極管D。
上述結(jié)構(gòu)中，正常時(shí)，將二極管D反向偏置所以是斷開狀態(tài)。浪涌輸入時(shí)，假定接地線GND的電壓為例如6V，來自內(nèi)部信號傳輸布線16的輸入信號為0V。將二極管D正向偏置，電阻器R和二極管D的連接點(diǎn)(輸出結(jié)點(diǎn))的電位為由6V只下降二極管D的正向電壓VF(約1V)的5V，并且輸出結(jié)點(diǎn)對GND的電位限定為-1V。
還有，上述的輸入保護(hù)電路的具體例3是依靠電阻器R和二極管D的寄生電容降低信號傳輸速度的電路，比上述的輸入保護(hù)電路的具體例1和2適合低速信號。
<輸入保護(hù)電路的具體例4>
圖8表示圖1中的輸入保護(hù)電路的具體例4。圖8中示出的不用復(fù)位信號型的輸入保護(hù)電路是，在從內(nèi)部信號傳輸布線16輸入信號的輸入結(jié)點(diǎn)與對內(nèi)部電路施加輸入信號的輸出結(jié)點(diǎn)之間連接限制電流用的電阻器R。而且，在接地線GND與輸出結(jié)點(diǎn)之間以正向方向連接第1二極管D，而且，輸出結(jié)點(diǎn)與電源線VDD之間以正向方向連接第2二極管D。
上述結(jié)構(gòu)中，正常時(shí)，任一二極管D都反向偏置所以是斷開狀態(tài)。浪涌輸入時(shí)，接地線GND的電壓為例如6V，來自內(nèi)部信號傳輸布線16的輸入信號為0V的情況下。接地線GND·輸出結(jié)點(diǎn)間的上述第1二極管D被正向偏置。因此，電阻器R和第1二極管D的連接點(diǎn)(輸出結(jié)點(diǎn))的電位為由6V只下降第1二極管D的正向電壓VF(約1V)的5V，并且輸出結(jié)點(diǎn)對GND的電位限定為-1V。并且，浪涌輸入時(shí)，電源線VDD的電壓為例如0V，來自內(nèi)部信號傳輸布線16的輸入信號成了6V的情況下，輸出結(jié)點(diǎn)·電源線間的上述第2二極管D被正向偏置。因此，輸出結(jié)點(diǎn)的電位為由0V只上升第2二極管D的正向電壓VF(約1V)的1V，輸出結(jié)點(diǎn)對GND的電位限定為1V。
<浪涌輸入檢測電路的具體例4>
圖9中示出的浪涌輸入檢測電路是，在輸入浪涌信號的輸入結(jié)點(diǎn)與GND之間串聯(lián)連接限制電流用的電阻器R和反向方向的第1二極管D。并且，在浪涌輸入檢測電路本身所屬的電源系統(tǒng)電路的VDD結(jié)點(diǎn)和上述電阻器R與上述第1二極管D的串聯(lián)連接點(diǎn)之間，串聯(lián)連接反向方向第2二極管D。而且，由二級倒相電路IV1、IV2整形電阻器R與上述第1二極管D的串聯(lián)連接點(diǎn)電位波形，生成互補(bǔ)的復(fù)位信號ERESET、ERESETB。
<輸出邏輯設(shè)定電路的具體例>
圖1中的各輸出邏輯設(shè)定電路15是，采用浪涌輸入檢測時(shí)強(qiáng)制性地把各對應(yīng)的內(nèi)部電路來的輸出信號設(shè)定為“L”電平的辦法，限制向供給該輸出信號的后級電源系統(tǒng)內(nèi)部電路的輸入電壓電平的電路。
即，各輸出邏輯設(shè)定電路15，在復(fù)位信號ESD-RESET不活動(dòng)時(shí)執(zhí)行正常工作。在復(fù)位信號ESD-RESET是活動(dòng)時(shí)(浪涌輸入時(shí))輸出信號固定為“L”電平。
圖10表示圖1中輸出邏輯設(shè)定電路15的一個(gè)部分具體例。
該輸出邏輯設(shè)定電路是由來自對應(yīng)的內(nèi)部電路的信號和輸入復(fù)位信號RESET的雙輸入“與非”門電路101和使“與非”門電路101的輸出信號倒相輸出的倒相電路102構(gòu)成的“與”門電路。
該輸出邏輯設(shè)定電路在復(fù)位信號ERESET為“H”電平時(shí)執(zhí)行正常工作，內(nèi)部電路的信號經(jīng)由“與非”門電路101和倒相電路102輸出。復(fù)位信號ERESET為“L”電平時(shí)，“與非”門電路101的信號變成“H”，而倒相電路102的輸出信號固定在“L”電平。
倘若采用上述結(jié)構(gòu)的LSI，因?yàn)榘演斎氡Ｗo(hù)電路14和輸出邏輯設(shè)定電路15連接到各電源系統(tǒng)內(nèi)部電路，所以如后述那樣，就容易避免浪涌輸入保護(hù)各電源系統(tǒng)內(nèi)部電路。并且，借助于背靠背二極管等隔離各電源系統(tǒng)的接地布線的情況下，不需要象現(xiàn)有例對策一樣采用增大ESD保護(hù)器件尺寸的辦法增加確保接地線的電阻成分允許值，緩和了對接地線電阻成分允許值的限制。并且，緩和不同電源間電位差的臨界值，就能夠縮小連到各電源系統(tǒng)的電壓箝位器件尺寸。
<第1實(shí)施例>
圖11是有關(guān)本發(fā)明的第1實(shí)施例的，采用了接地線隔離技術(shù)和雙電源的LSI框圖，兩個(gè)電源系統(tǒng)電路具有各自檢測本身電源端子浪涌輸入的浪涌輸入檢測電路。以下，通過本實(shí)施例作為防止對器件柵極破壞的一例，說明有關(guān)防止對一方電源系統(tǒng)電路的電源端子輸入浪涌而向另一方電源系統(tǒng)電路的電源端子流動(dòng)浪涌電流時(shí)的MOS器件柵極的破壞。
就圖11中示出的LSI電路來說，外加浪涌，浪涌電流IESDMAX從第1電源系統(tǒng)電路PS1的電源端子VDD1經(jīng)由第1電源系統(tǒng)電路PS1的保護(hù)器件ESD1、隔離GND端子耦合電路17、第2電源系統(tǒng)電路PS2的保護(hù)器件ESD2，流到第2電源系統(tǒng)電路PS2的電源端子VDD2(＝0V)時(shí)，第1電源系統(tǒng)電路PS1的電源端子VDD1為12V、第1電源系統(tǒng)電路PS1的接地端子GND1為6V、第2電源系統(tǒng)電路PS2的接地端子GND2變成1.5V。這時(shí)，第1電源系統(tǒng)電路PS1的VDD1·GND1間電壓是6V，第2電源系統(tǒng)電路PS2的VDD2·GND2間電壓是-1.5V，第1電源系統(tǒng)電路PS1的浪涌輸入檢測電路18輸出有效的ESD-RESET信號。即，輸出第1電源系統(tǒng)電路PS1的接地端子GND1(6V)作為“L”電平信號ERESET，輸出第1電源系統(tǒng)電路PS1的電源端子VDD1(12V)作為“H”電平信號ERESETB。將該復(fù)位信號ESD-RESET分別供給第1電源系統(tǒng)電路PS1的輸入電路組131a里各自包含的輸入保護(hù)電路和第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路。
因此，第1電源系統(tǒng)電路PS1的輸出電路組132a里包含的輸出邏輯設(shè)定電路輸出電位固定在6V，第2電源系統(tǒng)電路PS2的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位為0V～1.5V之間。
加到第1電源系統(tǒng)電路PS1的輸入電路組131a上的最大電壓是12V，然而因?yàn)橛筛髯园妮斎氡Ｗo(hù)電路進(jìn)行保護(hù)工作，所以不會破壞第1電源系統(tǒng)電路PS1的輸入電路組131a的MOS器件柵極。并且，因?yàn)榧拥降?電源系統(tǒng)電路PS2的輸入電路組131a上的最大電壓限定于6V，加上小于第2電源系統(tǒng)電路PS2的輸入電路組131a的MOS器件柵極耐壓6V的電壓，所以不會破壞這些MOS器件的柵極。
還有，就圖11中的輸入電路組131a里所包含的輸入保護(hù)電路來說，也可以用上述各具體例的任一例，不限于需要復(fù)位信號ESD-RESET，不用復(fù)位信號ESD-RESET也行。并且，就圖11中的浪涌輸入檢測電路18來說，適合多級重疊如圖3所示那樣的二極管D而成的電路，或者由如圖4所示那樣的電阻R和電容C組成的電路。
<第2實(shí)施例>
圖12是有關(guān)本發(fā)明的第2實(shí)施例的，采用了接地線隔離技術(shù)和雙電源的LSI框圖，兩個(gè)電源系統(tǒng)電路具有相互檢測電源端子浪涌輸入的浪涌輸入檢測電路。以下，通過本實(shí)施例作為防止對器件柵極破壞的一例，說明有關(guān)防止對一方電源系統(tǒng)電路的電源端子輸入浪涌而向另一方電源系統(tǒng)電路的電源端子流動(dòng)浪涌電流時(shí)的MOS器件柵極的破壞。
就圖12中示出的LSI電路來說，外加浪涌，浪涌電流IESDMAX從第1電源系統(tǒng)電路PS1的電源端子VDD1經(jīng)由第1電源系統(tǒng)電路PS1的保護(hù)器件ESD1、隔離GND端子耦合電路17、第2電源系統(tǒng)電路PS2的保護(hù)器件ESD2，流到第2電源系統(tǒng)電路PS2的電源端子VDD2(＝0V)時(shí)，第1電源系統(tǒng)電路PS1的電源端子VDD1為12V、第1電源系統(tǒng)電路PS1的接地端子GND1為6V、第2電源系統(tǒng)電路PS2的接地端子GND1變成1.5V。這時(shí)，第1電源系統(tǒng)電路PS1的VDD1·GND1間電壓是6V，第2電源系統(tǒng)電路PS2的VDD2·GND2間電壓是-1.5V。而且，第1電源系統(tǒng)電路PS1的浪涌輸入檢測電路18檢測由第2電源系統(tǒng)電路PS2的電源端子VDD2＝0V(第1電源系統(tǒng)電路PS1的接地端子GND1＝6V以下)施加浪涌的電位，輸出有效的ESD-RESET信號。
即，輸出第1電源系統(tǒng)電路PS1的接地端子GND1(6V)作為“L”電平信號ERESET。輸出第1電源系統(tǒng)電路PS1的電源端子VDD1(12V)作為“H”電平信號ERESETB。將該復(fù)位信號ESD-RESET分別供給第1電源系統(tǒng)電路PS1的輸入電路組131a里各自包含的保護(hù)電路和第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路。
因此，第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位固定在6V，加到第2電源系統(tǒng)電路PS2的輸入電路組131a上的最大電壓是6V。并且，第2電源系統(tǒng)電路PS2的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位在0V～1.5V之間遷移。
這時(shí)，第1電源系統(tǒng)電路PS1的輸入電路組131a由各自包含的輸入保護(hù)電路進(jìn)行保護(hù)工作，所以不會破壞第1電源系統(tǒng)電路PS1的輸入電路組131a的MOS器件柵極。并且，因?yàn)榧拥降?電源系統(tǒng)電路PS2的輸入電路組131a上的最大電壓限定于6V，所以不會破壞第2電源系統(tǒng)電路PS2的輸入電路組131a的MOS器件的柵極。
還有，就圖12中的輸入電路組131a里所包含的輸入保護(hù)電路來說，也可以用上述各具體例的任一例，不限于需要復(fù)位信號ESD-RESET，不用復(fù)位信號ESD-RESET也行。并且，就圖12中的浪涌輸入檢測電路18來說，適合例如圖9所示那樣的電阻R和電容C組成的只一個(gè)保護(hù)電路。
<第3實(shí)施例>
圖13是有關(guān)本發(fā)明的第3實(shí)施例的，采用了接地線隔離技術(shù)和雙電源的LSI框圖，具有只對兩個(gè)電源系統(tǒng)電路之中的一方檢測其本身電源端子浪涌輸入的浪涌輸入檢測電路。以下，通過本實(shí)施例作為防止對器件柵極破壞的一例，說明有關(guān)防止對一方電源系統(tǒng)電路的電源端子輸入浪涌而向另一方電源系統(tǒng)電路的電源端子流動(dòng)浪涌電流時(shí)的MOS器件柵極的破壞。
就圖13中示出的LSI電路來說，外加浪涌，浪涌電流IESDMAX從第1電源系統(tǒng)電路PS1的電源端子VDD1經(jīng)由第1電源系統(tǒng)電路PS1的保護(hù)器件ESD1、隔離GND端子耦合電路17、第2電源系統(tǒng)電路PS2的保護(hù)器件ESD2，流到第2電源系統(tǒng)電路PS2的電源端子VDD2(＝0V)時(shí)，第1電源系統(tǒng)電路PS1的電源端子VDD1為12V、第1電源系統(tǒng)電路PS1的接地端子GND1為6V、第2電源系統(tǒng)電路PS2的接地端子GND2變成1.5V。這時(shí)，第1電源系統(tǒng)電路PS1的VDD1·GND1間電壓是6V，第2電源系統(tǒng)電路PS2的VDD2·GND2間電壓是-1.5V，第1電源系統(tǒng)電路PS1的浪涌輸入檢測電路18輸出有效的ESD-RESET信號。即，輸出第1電源系統(tǒng)電路PS1的接地端子GND1(6V)作為“L”電平信號ERESET，輸出第1電源系統(tǒng)電路PS1的電源端子VDD1(12V)作為“H”電平信號ERESETB。將該復(fù)位信號ESD-RESET分別供給第1電源系統(tǒng)電路PS1的輸入電路組131a里各自包含的保護(hù)電路和第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路。
并且，復(fù)位信號ESD-RESET雖然也分別供給第2電源系統(tǒng)電路PS2的輸入電路組131a里各自包含的輸入保護(hù)電路和第2電源系統(tǒng)電路PS2的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路，但是這時(shí)第2電源系統(tǒng)電路PS2的輸入電路組131a和輸出電路組132a的電源電壓為負(fù)電壓，電路處于非工作狀態(tài)，輸入復(fù)位信號ESD-RESET變?yōu)闊o效。
因此，第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位固定在6V，第2電源系統(tǒng)電路PS2的輸入電路組131a里各自包含的輸出邏輯設(shè)定電路輸出電位在0V～1.5V之間。
這時(shí)，雖然加到第1電源系統(tǒng)電路PS1的輸入電路組131a上的最大電壓是12V，但是因?yàn)橄鄬τ贕ND1基準(zhǔn)輸入負(fù)電壓，并由各自包含的輸入保護(hù)電路進(jìn)行保護(hù)工作，所以不會破壞第1電源系統(tǒng)電路PS1的輸入電路組131a的MOS器件柵極。并且，因?yàn)榧拥降?電源系統(tǒng)電路PS2的輸入電路組131a上的最大電壓限定于6V，所以不會破壞第2電源系統(tǒng)電路PS2的輸入電路組131a的MOS器件的柵極。
還有，就圖13中的輸入電路組131a里所包含的輸入保護(hù)電路來說，也可以用上述各具體例的任一例，并不限于需要復(fù)位信號ESD-RESET，不用復(fù)位信號ESD-RESET也行。并且，就圖13中的浪涌輸入檢測電路18來說，例如適合多級重疊如圖3所示那樣的二極管D而成的電路和由如圖4所示那樣的電阻R和電容C組成的電路。
<第4實(shí)施例>
圖14是有關(guān)本發(fā)明的第4實(shí)施例的，采用了接地線隔離技術(shù)和雙電源的LSI框圖，具有只對兩個(gè)電源系統(tǒng)電路之中的一方檢測其本身電源端子浪涌輸入的浪涌輸入檢測電路。以下，通過本實(shí)施例作為防止對器件柵極破壞的一例，說明有關(guān)防止對一方電源系統(tǒng)電路的電源端子輸入浪涌而向另一方電源系統(tǒng)電路的電源端子流動(dòng)浪涌電流時(shí)的MOS器件柵極的破壞。
就圖14中示出的LSI電路來說，外加浪涌，浪涌電流IESDMAX從第1電源系統(tǒng)電路PS1的電源端子VDD1經(jīng)由第1電源系統(tǒng)電路PS1的保護(hù)器件ESD1、隔離GND端子耦合電路17、第2電源系統(tǒng)電路PS2的保護(hù)器件ESD2，流到第2電源系統(tǒng)電路PS2的電源端子VDD2(＝0V)時(shí)，第1電源系統(tǒng)電路PS1的電源端子VDD1為12V、第1電源系統(tǒng)電路PS1的接地端子GND1為6V、第2電源系統(tǒng)電路PS2的接地端子GND1變成1.5V。這時(shí)，第1電源系統(tǒng)電路PS1的VDD1·GND1間電壓是6V，第2電源系統(tǒng)電路PS2的VDD2·GND2間電壓是-1.5V，第2電源系統(tǒng)電路PS2的浪涌輸入檢測電路18輸出有效的ESD-RESET信號(1.5V)。
該復(fù)位信號ESD-RESET雖然也分別供給第2電源系統(tǒng)電路PS2的輸入電路組131a里各自包含的輸入保護(hù)電路和第2電源系統(tǒng)電路PS2的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路，但是這時(shí)，第2電源系統(tǒng)電路PS2的輸入電路組131a和輸出電路組132a的電源電壓為負(fù)電壓，電路處于非工作狀態(tài)，輸入復(fù)位信號ESD-RESET變?yōu)闊o效。
并且，1.5V的復(fù)位信號ESD-RESET也分別供給第1電源系統(tǒng)電路PS1的輸入電路組131a里各自包含的輸入保護(hù)電路和第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路。這種情況下，因?yàn)?.5V的復(fù)位信號ESD-RESET低于第1電源系統(tǒng)電路PS1接地端子GND1的6V，對第1電源系統(tǒng)電路PS1而言判定為“L”電平。
因此，第1電源系統(tǒng)電路PS1的輸出電路組132a里各臟包含的輸出邏輯設(shè)定電路輸出電位固定在6V，第2電源系統(tǒng)電路PS2的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位在0V～1.5V之間。
這時(shí)，雖然加到第1電源系統(tǒng)電路PS1的輸入電路組131a上的最大電壓是12V，但是因?yàn)橛筛髯园妮斎氡Ｗo(hù)電路進(jìn)行保護(hù)工作，所以不會破壞第1電源系統(tǒng)電路PS1的輸入電路組131a的MOS器件的柵極。并且，因?yàn)榧拥降?電源系統(tǒng)電路PS2的輸入電路組131a上的最大電壓限定于6V，所以不會破壞第2電源系統(tǒng)電路PS2的輸入電路組131a的MOS器件柵極。
還有，就圖14中的輸入電路組131a里所包含的輸入保護(hù)電路來說，也可以用上述各具體例的任一例，并不限于需要復(fù)位信號ESD-RESET，不用復(fù)位信號ESD-RESET也行。并且，就圖14中的浪涌輸入檢測電路來說，例如適合多級重疊如圖3所示那樣的二極管D而成的電路和由如圖4所示那樣的電阻R和電容C組成的電路。用圖4所示電路的情況下，具體點(diǎn)說，假如ESD-RESET作為給予第1電源系統(tǒng)電路PS1的信號，就需要由圖4中的RC連接結(jié)點(diǎn)NS的信號生成ERESET和ERESETB。其理由是，因?yàn)閷Φ?電源系統(tǒng)電路PS2施加負(fù)的電源電壓，倒相器IV1和IV2不能正常工作，所以不能得到正常的ERESET和ERESETB。為了向第1電源系統(tǒng)電路PS1的輸入電路組131a和輸出電路組132a提供上述ESD-RESET，在第1電源系統(tǒng)電路PS1內(nèi)部設(shè)置和圖4中示出那樣的倒相器IV1和IV2同樣的電路，借助于該倒相器IV1和IV2的工作由RC連接結(jié)點(diǎn)NS的信號生成ERESET和ERESETB。
<第5實(shí)施例>
在上述的第1實(shí)施例到第4實(shí)施例中，表示使用從設(shè)于浪涌電流流動(dòng)的兩個(gè)電源系統(tǒng)電路之中的雙方或一方的浪涌輸入檢測電路輸出的復(fù)位信號ESD-RESET的例子，然而第5實(shí)施例中，說明有關(guān)把從設(shè)于沒有浪涌電流流動(dòng)的電源系統(tǒng)電路的浪涌輸入檢測電路輸出的復(fù)位信號ESD-RESET供給浪涌電流流動(dòng)的另外電源系統(tǒng)電路的例子。
圖15是有關(guān)本發(fā)明的第5實(shí)施例的，采用了接地線隔離技術(shù)和三電源的LSI框圖，具有只對一個(gè)電源系統(tǒng)電路檢測其本身電源端子的浪涌輸入的浪涌輸入檢測電路。以下，通過本實(shí)施例作為防止對器件柵極破壞的一例，說明有關(guān)防止對不具有浪涌輸入檢測電路的兩個(gè)電源系統(tǒng)電路一方的電源系統(tǒng)電路的電源端子輸入浪涌而向不具有浪涌輸入檢測電路的兩個(gè)電源系統(tǒng)電路的另一方電源系統(tǒng)電路的電源端子流動(dòng)浪涌電流時(shí)的MOS器件柵極的破壞。即使本實(shí)施例中，對另外的兩個(gè)電源系統(tǒng)電路之中的一方電源系統(tǒng)電路的電源端子輸入浪涌并向另一方電源系統(tǒng)電路的電源端子流動(dòng)浪涌電流時(shí)防止破壞MOS器件柵極。
就圖15中示出的LSI電路來說，外加浪涌，浪涌電流IESDMAX從第1電源系統(tǒng)電路PS1的電源端子VDD1經(jīng)由第1電源系統(tǒng)電路PS1的保護(hù)器件ESD1、隔離GND耦合電路17、第2電源系統(tǒng)電路PS2的保護(hù)器件ESD2，流到第2電源系統(tǒng)電路PS2的電源端子VDD2(＝0V)時(shí)，第1電源系統(tǒng)電路PS1的電源端子VDD1為12V、第1電源系統(tǒng)電路PS1的接地端子GND1為6V、第2電源系統(tǒng)電路PS2的接地端子GND1變成1.SV。這時(shí)，第1電源系統(tǒng)電路PS1的VDD1·GND1間電壓是6V，第2電源系統(tǒng)電路PS2的VDD2·GND2間電壓是-1.5V。
另一方面，第3電源系統(tǒng)電路PS3是浪涌電流路徑外的電路，其電源端子VDD3和接地端子GND3各自是0V。第3電源系統(tǒng)電路PS3的浪涌輸入檢測電路18輸出有效的ESD-RESET信號(1.5V)。
該復(fù)位信號ESD-RESET分別供給第1電源系統(tǒng)電路PS1的輸入電路組131a里各自包含的輸入保護(hù)電路和第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路，這種情況下，0V的復(fù)位信號ESD-RESET低于第1電源系統(tǒng)電路PS1的接地端子GND1的6V，因而對第1電源系統(tǒng)電路PS1而言判定為“L”電平。
并且，復(fù)位信號ESD-RESET雖然也分別供給第2電源系統(tǒng)電路PS2的輸入電路組131a各自包含的輸入保護(hù)電路和第2電源系統(tǒng)電路PS2的輸出電路組132a各自包含的輸出邏輯設(shè)定電路，但是這時(shí)，第2電源系統(tǒng)電路PS2的輸入電路組131a和輸出電路組132a是電源電壓為負(fù)電壓，電路處于非工作狀態(tài)，輸入復(fù)位信號ESD-RESET變?yōu)闊o效。
因此，第1電源系統(tǒng)電路PS1的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位固定在6V，第2電源系統(tǒng)電路PS2的輸出電路組132a里各自包含的輸出邏輯設(shè)定電路輸出電位是在0V～1.5V之間。
這時(shí)，雖然加到第1電源系統(tǒng)電路PS1的輸入電路組131a上的最大電壓是12V，但是因?yàn)橛筛髯园妮斎氡Ｗo(hù)電路進(jìn)行保護(hù)工作，所以不會破壞第1電源系統(tǒng)電路PS1的輸入電路組131a的MOS器件柵極。并且，因?yàn)榧拥降?電源系統(tǒng)電路PS2的輸入電路組131a上的最大電壓限制于6V，所以不會破壞第2電源系統(tǒng)電路PS2的輸入電路組131a的MOS器件柵極。
在圖15中的第3電源系統(tǒng)電路PS3中，雖然除電源端子VDD3、接地端子GND3和浪涌輸入檢測電路18以外都沒有表示出來，但是這意味著不管內(nèi)部電路組、輸入電路組、輸出電路組的有無。
還有，就圖15中的輸入電路組131a里所包含的輸入保護(hù)電路來說，也可以用上述各具體例的任一例，并不限于需要復(fù)位信號ESD-RESET，不用復(fù)位信號ESD-RESET也行。就浪涌輸入檢測電路18來說，例如適合由如圖4所示那樣的電阻R和電容C組成的電路。用圖4所示電路的情況下，具體點(diǎn)說，假如ESD-RESET作為給予第1電源系統(tǒng)電路PS1和第2電源系統(tǒng)電路PS2的信號，就需要由圖4中的RC連接結(jié)點(diǎn)NS的信號生成ERESET和ERESETB。其理由是，因?yàn)閷Φ?電源系統(tǒng)電路PS3沒有施加電源電壓，倒相器IV1和IV2不能正常工作，所以不能得到正常的ERESET和ERESETB。為了向第1電源系統(tǒng)電路PS1和第2電源系統(tǒng)電路PS2的輸入電路組131a和輸出電路組132a提供上述ESD-RESET，在第1電源系統(tǒng)電路PS1和第2電源系統(tǒng)電路PS2的內(nèi)部設(shè)置和圖4中示出那樣的倒相器IV1和IV2同樣的電路，借助于該倒相器IV1和IV2的工作由RC連接結(jié)點(diǎn)NS的信號生成ERESET和ERESETB。
<電源系統(tǒng)是n系統(tǒng)的情況>
若把各電源系統(tǒng)電路的輸入電路組和輸出電路組總稱為輸入輸出電路組的話，上述的第1實(shí)施例到第4實(shí)施例中，雖然示出了在某電源系統(tǒng)電路的輸入輸出電路組與另外一個(gè)電源系統(tǒng)電路的輸入輸出電路組之間收發(fā)信號的例子，但是下面，在采用接地線隔離技術(shù)和n系統(tǒng)電源的LSI方面，說明有關(guān)某電源系統(tǒng)電路的輸入輸出電路組與另外(n-1)個(gè)電源系統(tǒng)電路的輸入輸出電路組之間收發(fā)信號的幾個(gè)例子。
還有，在圖16和圖17示出的LSI中，假設(shè)把任意2個(gè)電源系統(tǒng)電路間相互收發(fā)信號的輸入輸出電路組1-2、2-1匯集總稱為信號收發(fā)電路組161，同樣，把輸入輸出電路組1-n、n-1匯集總稱為信號收發(fā)電路組162，同樣，把輸入輸出電路組2-n、n-2匯集總稱為另外的信號收發(fā)電路組。在各電源系統(tǒng)電路PS1、PS2中，除去輸入輸出電路組1-2～1-n、2-1～2-n以外的電路要件(內(nèi)部電路組、電源端子、接地端子、隔離GND端子耦合電路、VDD、GND間保護(hù)器件等)圖上都省略表示出來。
<第1適用例(就電源系統(tǒng)設(shè)有n系統(tǒng)的LSI，對各信號收發(fā)電路組視為電源系統(tǒng)為雙系統(tǒng)電路，并適用第1實(shí)施例>
在圖16示出的LSI中，在每個(gè)電源系統(tǒng)電路PS1、PS2、…PSn都設(shè)置浪涌輸入檢測電路(例如圖3中示出的電路)。
<第2適用例(就電源系統(tǒng)設(shè)有n系統(tǒng)的LSI，對各信號收發(fā)電路組視電源系統(tǒng)為雙系統(tǒng)電路，并適用第2實(shí)施例>
在圖16示出的LSI中，在第1電源系統(tǒng)電路PS1與第2電源系統(tǒng)電路PS2之間的信號收發(fā)電路組161和第1電源系統(tǒng)電路PS1與第n電源系統(tǒng)電路PSn之間的信號收發(fā)電路組162，參照電源電路的電源端子電位設(shè)置各自相互獨(dú)立浪涌輸入檢測電路(例如圖10中示出的)。
而且，在第1電源系統(tǒng)電路PS1方面，給信號收發(fā)電路組161的輸入輸出電路組1-2輸入由參照第2電源系統(tǒng)電路PS2的電源端子VDD2電位的浪涌輸入檢測電路生成的復(fù)位信號ESD-RESET。在第2電源系統(tǒng)電路PS2方面，給信號收發(fā)電路組161的輸入輸出電路組2-1輸入由參照第1電源系統(tǒng)電路PS1的電源端子VDD1電位的浪涌輸入檢測電路生成的復(fù)位信號ESD-RESET。
另一方面，在第1電源系統(tǒng)電路PS1方面，給信號收發(fā)電路組162的輸入輸出電路組1-n輸入由參照第n電源系統(tǒng)電路PSn的電源端子VDDn電位的浪涌輸入檢測電路生成的復(fù)位信號ESD-RESET。在第n電源系統(tǒng)電路PSn方面，給信號收發(fā)電路組162的輸入輸出電路組n-1輸入由參照第1電源系統(tǒng)電路PS1的電源端子VDD1電位的浪涌輸入檢測電路生成的復(fù)位信號ESD-RESET。
<第3適用例(就電源系統(tǒng)設(shè)有n系統(tǒng)的LSI，對各信號收發(fā)電路組視電源系統(tǒng)為雙系統(tǒng)電路，并適用第3實(shí)施例或第4實(shí)施例的例子>
在圖16示出的LSI中，生成在第1電源系統(tǒng)電路PS1與第2電源系統(tǒng)電路PS2之間的信號收發(fā)電路組161使用的復(fù)位信號ESD-RESET的浪涌輸入檢測電路，由例如圖4中所示那樣的電阻R和電容C構(gòu)成，并設(shè)置在第1電源系統(tǒng)電路PS1或第2電源系統(tǒng)電路PS2的任一方。生成在第1電源系統(tǒng)電路PS1與第n電源系統(tǒng)電路PSn之間的信號收發(fā)電路組162使用的復(fù)位信號ESD-RESET的浪涌輸入檢測電路也，由例如圖4中所示那樣的電阻R和電容C構(gòu)成，并設(shè)置在第1電源系統(tǒng)電路PS1或第2電源系統(tǒng)電路PS2的任一方。
在同樣電源系統(tǒng)電路設(shè)置生成上述信號收發(fā)電路組161用的復(fù)位信號ESD-RESET的浪涌輸入檢測電路和生成上述信號收發(fā)電路組162用的復(fù)位信號ESD-RESET的浪涌輸入檢測電路的情況下，不一定需要各自分開設(shè)置，由于共用，能夠減少電路規(guī)模。
還有，關(guān)于除信號收發(fā)電路組161、162以外的信號收發(fā)電路組，也按照上述結(jié)構(gòu)設(shè)置浪涌輸入檢測電路，也可以如上述一樣共用。
<第4適用例(就電源系統(tǒng)設(shè)有n系統(tǒng)的LSI，對各信號收發(fā)組視電源系統(tǒng)為雙系統(tǒng)電路，并適用第5實(shí)施例>
在圖17示出的LSI中，生成在第1電源系統(tǒng)電路PS1與第2電源系統(tǒng)電路PS2之間的信號收發(fā)電路組161使用的復(fù)位信號ESD-RESET的浪涌輸入檢測電路18，設(shè)置在另外的電源系統(tǒng)電路(本例中，第3電源系統(tǒng)電路PS3)。
作為這種情況的條件，需要同時(shí)關(guān)閉浪涌輸入檢測電路18所屬的電源系統(tǒng)電路(本例中第3電源系統(tǒng)電路PS3)和包括信號收發(fā)電路組161的2個(gè)電源系統(tǒng)電路(本例中第1電源系統(tǒng)電路PS1和第2電源系統(tǒng)電路PS2)之中的至少一方電源系統(tǒng)電路。本例中，需要同時(shí)關(guān)閉第1電源系統(tǒng)電路PS1和第3電源系統(tǒng)電路PS3，或者第2電源系統(tǒng)電路PS2和第3電源系統(tǒng)電路PS3的至少任一方。
還有，即使信號收發(fā)電路組161以外的信號收發(fā)電路組(第1電源系統(tǒng)電路PS1與第n電源系統(tǒng)電路PSn之間的信號收發(fā)電路組162等)，也能按照上述結(jié)構(gòu)設(shè)置浪涌輸入檢測電路，也可以如上述那樣共用。
<第6實(shí)施例>
圖18表示第6實(shí)施例。在圖18示出的LSI電路中，例如3個(gè)電源系統(tǒng)電路PS1、PS2、PS3是各自電源電壓為1.5V，各接地端子GND1、GND2、GND3之中，連到第2電源系統(tǒng)電路PS2的接在端子GND2的第2接地線32和連到第1電源系統(tǒng)電路PS1的接地端子GND1的第1接地線31，經(jīng)過由背靠背連接二極管DF、DR構(gòu)成的二極管電路連接起來。并且，第2接地線32和連到第3電源系統(tǒng)電路PS3的接地端子GND3的第3接地線33，經(jīng)過由背靠背連接二極管DF、DR構(gòu)成的二極管電路連接起來。為此，各接地線31、32、33互相隔離起來。還有，以R表示第2接地線32的電阻成分。
在電源系統(tǒng)電路PS1、PS2、PS3方面，在電源線與接地線之間，例如將1.5V系統(tǒng)的ESD保護(hù)電路ESD1、ESD2、ESD3對應(yīng)地連接起來。并且，在各電源系統(tǒng)電路PS1、PS2、PS3方面，例如將不用復(fù)位信號型的輸入保護(hù)電路14連到內(nèi)部電路的輸入側(cè)，將輸出邏輯設(shè)定電路15連到內(nèi)部電路的輸出側(cè)。
其次，說明圖18的電路動(dòng)作例。現(xiàn)在，外加浪涌，假設(shè)浪涌電流IESDMAX從第2電源系統(tǒng)電路PS2的電源端子VDD2開始按ESD保護(hù)電路ESD2→第2接地線32→第3接地線33→ESD保護(hù)電路ESD3→第3電源系統(tǒng)電路PS3的電源端子VDD3的路徑流動(dòng)。這時(shí)，如果第2電源系統(tǒng)電路PS2的電源端子VDD2為例如12V，第3電源系統(tǒng)電路PS3的電源端子VDD3為0V的話，則連到第2接地線32的接地端子GND2為6V、第2接地線32的電阻成分R的電壓降為3V、第3接地線33和與其連接的接地端子GND3變成1.5V。第1接地線31、與其連接的接地端子GND1和第1電源系統(tǒng)電路PS1的電源端子VDD1，因?yàn)榈?電源系統(tǒng)電路PS1不包括在浪涌電流路徑里，所以照樣是0V。在這里，要是器件的耐壓為7V，各柵極輸入與VDD/GND之間的電壓都是7V以下的話，就不會破壞器件。
關(guān)于第2電源系統(tǒng)電路PS2，從第1電源系統(tǒng)電路PS1輸入的信號電平為0V時(shí)，輸入保護(hù)電路14的次級倒相電路IV的輸入結(jié)點(diǎn)為5V，該倒相電路IV的輸入結(jié)點(diǎn)與外加ESD電壓時(shí)的電源電壓12V的電壓差是7V，沒有耐壓方面的問題。
并且，關(guān)于第1電源系統(tǒng)電路PS1，接地端子GND1和從第2電源系統(tǒng)電路PS2的輸出邏輯設(shè)定電路15輸出的信號(“L”電平的6V)輸入的倒相電路IV的輸入結(jié)點(diǎn)的電壓差為6V，該倒相電路IV的輸入結(jié)點(diǎn)與外加ESD電壓時(shí)的電源電壓0V的電壓差是6V，各自沒有耐壓方面的問題。
并且，關(guān)于第3電源系統(tǒng)電路PS3，從接地端子GND3和第2電源系統(tǒng)電路PS2的輸出邏輯設(shè)定電路15輸出的信號(“L”電平的6V)，與輸入的輸入保護(hù)電路14的次級倒相電路IV的輸入結(jié)點(diǎn)的電壓差為4.5V，該輸入結(jié)點(diǎn)與外加ESD電壓時(shí)的電源電壓0V的電壓差是6V，各自沒有耐壓方面的問題。
<第2適用例的具體例>
圖19作為上述的第2適用例的具體例，概略地表示具有動(dòng)作中通電的3個(gè)電源端子的一部分CMOS LSI。這里，表示接地線隔離后的3個(gè)電源系統(tǒng)電路PS1～PS3中的內(nèi)部電路組和其輸入側(cè)和輸出側(cè)附有的輸入保護(hù)電路和輸出邏輯設(shè)定電路的連接關(guān)系。
圖19中，911是正常工作時(shí)加上第1電源電位VDD1的電源端子(VDD1焊盤)，921是給予第1接地電位GND1的接地端子(GND1焊盤)。912是正常工作時(shí)加上第2電源電位VDD2的電源端子(VDD2焊盤)，922是給予第2接地電位GND2的接地端子(GND2焊盤)。913是正常工作時(shí)加上第3電源電位VDD3的電源端子(VDD3焊盤)，923是給予第3接地電位GND3的接地端子(GND3焊盤)。
在第1電源系統(tǒng)電路PS1～第3電源系統(tǒng)電路PS3中，在電源端子·接地端子間，雖圖上未示出，但連接著各自如圖18中所示那樣的ESD保護(hù)電路ESD1、ESD2、ESD3，并在GND1焊盤和GND2焊盤與GND3焊盤之間，雖圖上未示出，但各自連接著由如圖18中示出那樣的背靠背連接二極管DF、DR構(gòu)成的二極管電路。并且，對各電源系統(tǒng)電路PS1～PS3的接地線進(jìn)行隔離。
本例中，第1電源系統(tǒng)電路PS1的內(nèi)部電路組二等分為內(nèi)部電路組(A)、(B)。與一方的內(nèi)部電路組(A)對應(yīng)設(shè)置象上述那樣的輸入保護(hù)電路組(A)14A和輸出邏輯設(shè)定電路組(A)15A，并且，設(shè)置浪涌輸入檢測電路1a檢測加到第2電源系統(tǒng)電路PS2的電源線上的外加ESD輸入。該浪涌輸入檢測電路1a的檢測輸出作為復(fù)位信號ESD-RESET供給輸入保護(hù)電路組(A)14A和輸出邏輯設(shè)定電路組(A)15A。
與上述同樣，與第1電源系統(tǒng)電路PS1的另一方內(nèi)部電路組(B)對應(yīng)設(shè)置輸入保護(hù)電路組(B)14B和輸出邏輯設(shè)定電路組(B)15B，并且，設(shè)置浪涌輸入檢測電路1b檢測加到第3電源系統(tǒng)電路PS3的電源線上的外加ESD輸入。該浪涌輸入檢測電路1b的檢測輸出作為復(fù)位信號ESD-RESET供給輸入保護(hù)電路組(B)14B和輸出邏輯設(shè)定電路組(B)15B。
而且，與第2電源系統(tǒng)電路PS2的內(nèi)部電路組(C)對應(yīng)連接輸入保護(hù)電路組(C)14C和輸出邏輯設(shè)定電路組(C)15C，設(shè)置浪涌輸入檢測電路2檢測加到第1電源系統(tǒng)電路PS1的電源線上的外加ESD輸入。該浪涌輸入檢測電路2的檢測輸出作為復(fù)位信號ESD-RESET供給輸入保護(hù)電路組(C)14C和輸出邏輯設(shè)定電路組(C)15C。
與上述同樣，與第3電源系統(tǒng)電路PS3的內(nèi)部電路組(D)對應(yīng)連接輸入保護(hù)電路組(D)14D和輸出邏輯設(shè)定電路組(D)15D，并設(shè)置浪涌輸入檢測電路3檢測加到第1電源系統(tǒng)電路PS1的電源線上的浪涌輸入。該浪涌輸入檢測電路3的檢測輸出作為復(fù)位信號ESD-RESET供給輸入保護(hù)電路組(D)14D和輸出邏輯設(shè)定電路組(D)15D。
就是，第1電源系統(tǒng)電路PS1中的一方內(nèi)部電路組(A)和第2電源系統(tǒng)電路PS2中的一方內(nèi)部電路組(C)相互參照電源電位，檢測向?qū)Ψ诫娫淳€的外加ESD輸入，使自身的輸入保護(hù)電路組和輸出邏輯設(shè)定電路組工作而進(jìn)行ESD保護(hù)動(dòng)作。還有，在正常工作中禁止由輸入保護(hù)電路組和輸出邏輯設(shè)定電路組產(chǎn)生的保護(hù)動(dòng)作。
與上述同樣，第1電源系統(tǒng)電路PS1中的另一方內(nèi)部電路組(B)和第3電源系統(tǒng)電路PS3中的內(nèi)部電路組(D)相互參照電源電位，檢測向?qū)Ψ诫娫淳€的外加ESD輸入，使自身的輸入保護(hù)電路組和輸出邏輯設(shè)定電路組工作而進(jìn)行ESD保護(hù)動(dòng)作。還有，在正常工作中禁止由輸入保護(hù)電路組和輸出邏輯設(shè)定電路組產(chǎn)生的保護(hù)動(dòng)作。
還有，就上述各浪涌輸入檢測電路1a、1b、2、3來說，依靠使用例如由圖9所示那樣的電阻R和二極管D組成的結(jié)構(gòu)，而不必設(shè)置象圖3中所示的那樣的電平檢測型ESD-RESET信號發(fā)生電路和象圖4中所示那樣的延遲型ESD-RESET信號發(fā)生電路，將容易LSI化。
接著，說明圖19中示出的CMOS LSI工作例。
基本的工作是，給某電源系統(tǒng)電路外加浪涌輸入時(shí)，用另外的電源系統(tǒng)電路的浪涌輸入檢測電路來檢測它，利用其檢測輸出，保護(hù)來自上述某電源系統(tǒng)電路的信號輸入的輸入電路，使向上述某電源系統(tǒng)電路輸出信號的輸出電路的輸出邏輯電平變成“L”的這一工作。
圖19中所示CMOS LSI的特征是，在連接各輸入電路/輸出電路之前，對應(yīng)各自獨(dú)立地設(shè)置檢測電路。所以，例如在僅關(guān)閉了第2電源系統(tǒng)電路PS2時(shí)，在第1電源系統(tǒng)電路PS1中，就借助浪涌輸入檢測電路1a檢測其關(guān)閉。而且，根據(jù)其檢測輸出，在與第2電源系統(tǒng)電路PS2的內(nèi)部電路組(C)對應(yīng)的輸出邏輯設(shè)定電路組(C)15C和輸入保護(hù)電路組(C)14C之間交換信號的輸入保護(hù)電路組(A)14A和輸出邏輯設(shè)定電路組(A)15A成為進(jìn)行了保護(hù)動(dòng)作的狀態(tài)。這時(shí)，因?yàn)榈?電源系統(tǒng)電路PS2正在關(guān)閉，所以不會發(fā)生什么故障。并且，在第1電源系統(tǒng)電路PS1中，在與第3電源系統(tǒng)電路PS3的內(nèi)部電路組(D)對應(yīng)的輸出邏輯設(shè)定電路組(D)15D和輸入保護(hù)電路組(D)14D之間交換信號的輸入保護(hù)電路組(B)14B和輸出邏輯設(shè)定電路組(B)15B的工作，不受第2電源系統(tǒng)電路PS2的關(guān)閉或輸入保護(hù)電路組(A)14A和輸出邏輯設(shè)定電路組(A)15A的保護(hù)動(dòng)作影響。
并且，在只關(guān)閉了第3電源系統(tǒng)電路PS3時(shí)，在第1電源系統(tǒng)電路PS1中，就借助浪涌輸入檢測電路1b檢測關(guān)閉。而且，根據(jù)其檢測輸出，在內(nèi)部電路組(B)15B的輸入側(cè)的輸入保護(hù)電路組(B)14B和輸出邏輯設(shè)定電路組(B)15B變成進(jìn)行了保護(hù)動(dòng)作的狀態(tài)。這時(shí)，因?yàn)榈?電源系統(tǒng)電路PS3正在關(guān)閉，所以不會發(fā)生什么故障。并且，在第1電源系統(tǒng)電路PS1中，在與第2電源系統(tǒng)電路PS2的內(nèi)部電路組(C)對應(yīng)的輸出邏輯設(shè)定電路組(C)15C或輸入保護(hù)電路組(C)14C之間交換信號的輸入保護(hù)電路組(A)14A和輸出邏輯設(shè)定電路組(A)15A的工作，不受第3電源系統(tǒng)電路PS3的關(guān)閉或輸入保護(hù)電路組(B)14B和輸出邏輯設(shè)定電路組(B)15B的保護(hù)動(dòng)作影響。
并且，在只關(guān)閉了第1電源系統(tǒng)電路PS1時(shí)，在第2電源系統(tǒng)電路PS2中，就借助浪涌輸入檢測電路2檢測關(guān)閉。而且，根據(jù)其檢測輸出，內(nèi)部電路組(C)的輸入側(cè)的輸入保護(hù)電路組(C)14C和輸出邏輯設(shè)定電路組(C)15C變成進(jìn)行了保護(hù)動(dòng)作的狀態(tài)。同時(shí)，在第3電源系統(tǒng)電路PS3，也借助于浪涌輸入檢測電路3檢測關(guān)閉，根據(jù)其檢測輸出，內(nèi)部電路組(D)15D的輸入側(cè)的輸入保護(hù)電路組(D)14D和輸出邏輯設(shè)定電路組(D)15D變成進(jìn)行了保護(hù)動(dòng)作的狀態(tài)。這時(shí)，因?yàn)榈?電源系統(tǒng)電路PS1正在關(guān)閉著，所以不會發(fā)生什么故障。
<有關(guān)供給ESD-RESET信號的其它例子>
上述的實(shí)施例中，在內(nèi)部電路輸入側(cè)的輸入保護(hù)電路和輸出側(cè)的輸出邏輯設(shè)定電路需要復(fù)位信號的情況下，雖然利用通過測定浪涌輸入來生成的復(fù)位信號ESD-RESET，但是也可以設(shè)法從外部提供復(fù)位信號ESD-RESET。
并且，對LSI芯片投入電源中為了使電路工作停止以便抑制電流消耗，而為供給LSI芯片的電源斷開信號和用于對LSI芯片電源投入時(shí)生成的電源接通復(fù)位信號而準(zhǔn)備的已有布線即使作為ESD-RESET信號布線也能共用。為此，例如把電源斷開信號(活動(dòng)電平為“H”)和ERESETB(活動(dòng)電平為“H”)輸入到“或”門，其輸出連接到上述共用布線，因此，就該向上述共用布線提供電源斷開信號和ERESETB的信息。而且，不僅利用電源斷開信號和電源接通復(fù)位信號的已有電路，而且也把上述共用布線連接到上述輸入保護(hù)電路和輸出邏輯設(shè)定電路。
并且，不僅對內(nèi)部電路的一部分(例如，AD轉(zhuǎn)換器、DA轉(zhuǎn)換器、PLL等的模擬電路塊、數(shù)字電路塊等的微電路)的電源斷開信號端子和復(fù)位信號端子，與上述同樣，提供電源斷開信號和電源接通復(fù)位信號的信息，而且提供ESD-RESET信號的信息。為此，由能保護(hù)輸入的電路和能固定輸出邏輯的電路構(gòu)成上述一部分的內(nèi)部電路的輸入電路和輸出電路。而且，上述內(nèi)部電路的電源斷開信號端子和復(fù)位信號端子的布線，也連到上述內(nèi)部電路的能保護(hù)輸入的電路和能固定輸出邏輯的電路。
<適用于邏輯合成和自動(dòng)配置布線的自動(dòng)設(shè)計(jì)時(shí)的設(shè)計(jì)辦法>
將上述的各實(shí)施例應(yīng)用于邏輯合成和自動(dòng)配置布線的自動(dòng)設(shè)計(jì)時(shí)，采用分別登記象上述那樣的附有輸入保護(hù)電路的輸入電路、附有輸出邏輯控制電路的輸出電路、浪涌輸入檢測電路作為單元的辦法，RTL(Register Transfer Level寄存器傳輸級)設(shè)計(jì)者就能夠不怎么意識上述這些輸入保護(hù)電路、輸出邏輯控制電路、浪涌輸入檢測電路而如以往一樣進(jìn)行設(shè)計(jì)。
例如，在邏輯成時(shí)，或者邏輯合成后的布局設(shè)計(jì)前等，根據(jù)電源隔離電路(電源系統(tǒng)電路)的有無或者各電源系統(tǒng)電路的關(guān)閉組合信息，自動(dòng)地把各電源系統(tǒng)電路的輸入電路、輸出電路轉(zhuǎn)換為附有輸入保護(hù)電路的輸入電路、附有輸出邏輯控制電路的輸出電路，而且插入用于連接浪涌輸入檢測電路的信號線也行。
倘若采用本發(fā)明各實(shí)施例的半導(dǎo)體集成電路器件，在采用接地線隔離技術(shù)和多個(gè)電源的情況下，防止起因于由浪涌電流流過接地線時(shí)的電阻成分而引起的電壓降對內(nèi)部電路輸入柵極的破壞，能夠提高可靠性。
另外的優(yōu)點(diǎn)和改進(jìn)，對本領(lǐng)域普通技術(shù)人員將是顯而易見。因此，本發(fā)明概括起來說并不限于這里表示和描述的具體細(xì)節(jié)和表現(xiàn)的各實(shí)施例。所以，應(yīng)該能夠作各種各樣的修改而不脫離由附屬權(quán)利要求書及其等同物所限定的本發(fā)明總構(gòu)思的精神或范圍。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，其特征在于，具備和多個(gè)電源系統(tǒng)對應(yīng)設(shè)置，相互間電源端子或接地端子的一方互相隔離的，或者相互間電源端子和接地端子互相隔離的多個(gè)電源系統(tǒng)電路；設(shè)于所述各電源系統(tǒng)電路，并連接到電源端子·接地端子間的靜電放電保護(hù)電路；設(shè)于所述各電源系統(tǒng)電路的內(nèi)部電路；從所述多個(gè)電源系統(tǒng)電路之中的第1電源系統(tǒng)電路的內(nèi)部電路向第2電源系統(tǒng)電路的內(nèi)部電路傳輸信號的內(nèi)部信號傳輸布線；檢測向所述多個(gè)電源端子的任一個(gè)輸入浪涌電壓的浪涌輸入檢測電路；以及各自插入所述各內(nèi)部電路的輸入側(cè)、限制從所述內(nèi)部信號傳輸布線傳輸來的信號電壓的輸入保護(hù)電路，和/或各自插入所述各內(nèi)部電路輸出側(cè)、在所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)，設(shè)定向所述內(nèi)部信號傳輸布線輸出的信號邏輯電平為“L”的輸出邏輯設(shè)定電路。
2.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路是，正常工作時(shí)不檢測對所述電源端子施加正常電源電壓的狀態(tài)，具有檢測施加電壓高于所述正常電源電壓的浪涌電壓狀態(tài)的高閾值電壓電平的電平檢測電路。
3.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路，在施加到所述電源端子上的正常電源電壓投入時(shí)間不響應(yīng)，對施加到所述電源端子上的浪涌的電壓瞬時(shí)脈沖響應(yīng)。
4.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路具備對一端施加浪涌輸入的電流限制用的電阻器，和各自連接到所述電阻器的另一端與自身所屬的電源系統(tǒng)電路的接地電位和電源線之間的二極管。
5.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述輸入保護(hù)電路包括一端連接到所述內(nèi)部信號傳輸線的PMOS晶體管，所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)，將所述內(nèi)部信號傳輸布線來的信號輸入的所述PMOS晶體管襯底電位設(shè)為該輸入保護(hù)電路自身所屬的所述電源系統(tǒng)電路的接地端子電位。
6.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述輸入保護(hù)電路包括一端連接到所述內(nèi)部信號傳輸線的PMOS晶體管，在輸入正常電源電壓范圍以下電位的情況下，將所述PMOS晶體管襯底電位設(shè)為該輸入保護(hù)電路自身所屬的所述電源系統(tǒng)電路的接地端子電位。
7.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述輸入保護(hù)電路，是由連接到從所述內(nèi)部信號傳輸線輸入信號的輸入結(jié)點(diǎn)和向與該輸入保護(hù)電路對應(yīng)的內(nèi)部電路施加輸入信號的輸出結(jié)點(diǎn)之間的電流限制用電阻器和正向連接到接地線和所述輸出結(jié)點(diǎn)之間的二極管器件構(gòu)成的輸入保護(hù)電路。
8.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述輸入保護(hù)電路，是由連接到從所述內(nèi)部信號傳輸線輸入信號的輸入結(jié)點(diǎn)和向與該輸入保護(hù)電路對應(yīng)的內(nèi)部電路施加輸入信號的輸出結(jié)點(diǎn)之間的電流限制用電阻器、正向連接到接地線和所述輸出結(jié)點(diǎn)之間的第1二極管器件、和正向連接到所述輸出結(jié)點(diǎn)與電源線之間的第2二極管構(gòu)成的保護(hù)電路。
9.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述輸出邏輯設(shè)定電路由運(yùn)算與該輸出邏輯設(shè)定電路對應(yīng)的所述內(nèi)部電路的輸出和根據(jù)所述浪涌輸入檢測電路的浪涌電壓輸入的檢測輸出的邏輯積的邏輯積電路而構(gòu)成，所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)輸出該輸出邏輯設(shè)定電路自身所屬的所述電源系統(tǒng)電路的接地端子電位。
10.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路檢測對自身所屬的電源施加浪涌的電壓。
11.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路檢測對非自身所屬的電源施加浪涌的電壓。
12.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，在所述多個(gè)電源系統(tǒng)電路相互間隔離了的所述接地端子的相互間，插入雙向電流路徑。
13.按照權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，設(shè)置所述輸入電路配置附有單元登記的輸入保護(hù)電路的輸入電路，設(shè)置所述輸出電路配置附有單元登記的輸出邏輯設(shè)定電路的輸出電路，設(shè)置所述浪涌輸入檢測電路配置已單元登記的浪涌輸入檢測電路。
14.一種半導(dǎo)體集成電路器件，其特征在于，具備與2個(gè)電源系統(tǒng)對應(yīng)設(shè)置，相互間電源端子或接地端子的一方互相隔離的，或者相互間電源端子和接地端子互相隔離的第1電源系統(tǒng)電路和第2電源系統(tǒng)電路；直接連接到所述第1電源系統(tǒng)電路的接地端子，經(jīng)過雙向電流路徑連接到所述第2電源系統(tǒng)電路接地端子的共同接地線；設(shè)于所述各電源系統(tǒng)電路，連接到電源端子·接地端子間的靜電放電保護(hù)電路；設(shè)于所述各電源系統(tǒng)電路的內(nèi)部電路；從所述第1電源系統(tǒng)電路的內(nèi)部電路向第2電源系統(tǒng)電路的內(nèi)部電路傳輸信號的第1內(nèi)部信號傳輸布線；從所述第2電源系統(tǒng)電路的內(nèi)部電路向第1電源系統(tǒng)電路的內(nèi)部電路傳輸信號的第2內(nèi)部信號傳輸布線；設(shè)于所述第1或第2的電源系統(tǒng)電路至少一方，檢測向所述第1或第2的電源系統(tǒng)電路至少一方的電源端子的浪涌電壓輸入的浪涌輸入檢測電路；插入所述第1電源系統(tǒng)電路的內(nèi)部電路輸入側(cè)、限制從所述第2內(nèi)部信號傳輸布線傳輸來的信號電壓的第1輸入保護(hù)電路，和插入所述第1電源系統(tǒng)電路的內(nèi)部電路輸出側(cè)、在所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向所述第1內(nèi)部信號傳輸布線輸出的信號邏輯電平為“L”的第1輸出邏輯設(shè)定電路的至少一方；以及插入所述第2電源系統(tǒng)電路的內(nèi)部電路輸入側(cè)、限制從所述第1內(nèi)部信號傳輸布線傳輸來的信號電壓的第2輸入保護(hù)電路，和插入所述第2電源系統(tǒng)電路的內(nèi)部電路輸出側(cè)、在所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向所述第2內(nèi)部信號傳輸布線輸出的信號邏輯電平為“L”的第2輸出邏輯設(shè)定電路的至少一方。
15.按照權(quán)利要求14所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路由設(shè)于所述第1電源系統(tǒng)電路，并檢測浪涌電壓輸入所述第1電源系統(tǒng)電路的電源端子的浪涌輸入檢測電路構(gòu)成。
16.按照權(quán)利要求14所述的半導(dǎo)體集成電路器件，其特征在于，所述浪涌輸入檢測電路包括，設(shè)于所述第1電源系統(tǒng)電路，檢測浪涌電壓輸入所述第2電源系統(tǒng)電路的電源端子的第1浪涌輸入檢測電路，和設(shè)于所述第2電源系統(tǒng)電路，檢測浪涌電壓輸入所述第1電源系統(tǒng)電路的電源端子的第2浪涌輸入檢測電路；所述第1輸出邏輯設(shè)定電路，在所述第1浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向所述第1內(nèi)部信號傳輸布線輸出的信號的邏輯電平為“L”；所述第2輸出邏輯設(shè)定電路，在所述第2浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向所述第2內(nèi)部信號傳輸布線輸出的信號的邏輯電平為“L”。
17.一種半導(dǎo)體集成電路器件，其特征在于，具備與3個(gè)電源系統(tǒng)對應(yīng)設(shè)置，相互間電源端子或接地端子的一方互相隔離的，或者相互間電源端子和接地端子互相隔離的第1電源系統(tǒng)電路、第2電源系統(tǒng)電路和第3電源系統(tǒng)電路；與所述第1到第3的電源系統(tǒng)電路的接地端子，直接或經(jīng)過雙向電流路徑連接起來的共同接地線；設(shè)于所述各電源系統(tǒng)電路，連接到電源端子·接地端子間的靜電放電保護(hù)電路；設(shè)于所述各電源系統(tǒng)電路的內(nèi)部電路；從所述第1電源系統(tǒng)電路的內(nèi)部電路向第2電源系統(tǒng)電路的內(nèi)部電路傳輸信號的第1內(nèi)部信號傳輸布線；從所述第2電源系統(tǒng)電路的內(nèi)部電路向第1電源系統(tǒng)電路的內(nèi)部電路傳輸信號的第2內(nèi)部信號傳輸布線；設(shè)于所述第3電源系統(tǒng)電路，檢測浪涌電壓輸入所述第3電源系統(tǒng)電路的電源端子的浪涌輸入檢測電路；插入所述第1電源系統(tǒng)電路的內(nèi)部電路輸入側(cè)，限制從所述第2內(nèi)部信號傳輸布線傳輸來的信號電壓的第1輸入保護(hù)電路，和插入所述第1電源系統(tǒng)電路的內(nèi)部電路輸出側(cè)，在所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向所述第1內(nèi)部信號傳輸布線輸出的信號的邏輯電平為“L”的第1輸出邏輯設(shè)定電路的至少一方；以及插入所述第2電源系統(tǒng)電路的內(nèi)部電路輸入側(cè)，限制從所述第1內(nèi)部信號傳輸布線傳輸來的信號電壓的第2輸入保護(hù)電路，和插入所述第2電源系統(tǒng)電路的內(nèi)部電路輸出側(cè)，在所述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向所述第2內(nèi)部信號傳輸布線輸出的信號邏輯電平為“L”的第2輸出邏輯設(shè)定電路的至少一方。
全文摘要
本發(fā)明公開一種半導(dǎo)體集成電路器件，具備和多個(gè)電源系統(tǒng)對應(yīng)設(shè)置，相互間電源端子或接地端子的一方互相隔離的，或者相互間電源端子和接地端子互相隔離的多個(gè)電源系統(tǒng)電路；設(shè)于上述各電源系統(tǒng)電路，連接到電源端子·接地端子間的靜電放電保護(hù)電路；設(shè)于上述各電源系統(tǒng)電路的內(nèi)部電路；從上述多個(gè)電源系統(tǒng)電路中的第1電源系統(tǒng)電路的內(nèi)部電路向第2電源系統(tǒng)電路的內(nèi)部電路傳輸信號的內(nèi)部信號傳輸布線；檢測向上述多個(gè)電源端子任一個(gè)輸入浪涌電壓的浪涌輸入檢測電路；以及各自插入上述各內(nèi)部電路的輸入側(cè)，限制從上述內(nèi)部信號傳輸布線傳輸來的信號電壓的輸入保護(hù)電路和/或各自插入上述各內(nèi)部電路輸出側(cè)，在上述浪涌輸入檢測電路檢測浪涌電壓輸入時(shí)設(shè)定向上述內(nèi)部信號傳輸布線輸出的信號邏輯電平為“L”的輸出邏輯設(shè)定電路。
文檔編號H01L27/04GK1638113SQ20041008205
公開日2005年7月13日 申請日期2004年12月22日 優(yōu)先權(quán)日2003年12月22日
發(fā)明者北川信孝, 石井啟友 申請人:株式會社東芝