專利名稱:薄膜晶體管陣列面板及其制造方法
技術領域:
本發(fā)明涉及一種薄膜晶體管陣列面板及其制造方法。
背景技術:
液晶顯示器(LCD)是目前使用最廣泛的平板顯示裝置之一,是由形成產生電場電極的兩張顯示面板和介入其間的液晶層組成,向電極施加電壓,重新排列液晶層的液晶分子,從而調整通過液晶層的光透射比的顯示裝置。
目前,液晶顯示器中主要使用兩個在顯示面板分別具有產生電場電極的液晶顯示裝置。其中主流液晶顯示器具有在一個顯示面板上以行列的形態(tài)排列多個像素電極,另外顯示板上一個共同電極覆蓋顯示面板的全部表面的結構。該液晶顯示器中的圖像顯示通過向各像素電極施加單獨電壓形成。為此,控制施加于各像素的電壓的三端子組件的薄膜晶體管與各像素電極連接,在顯示面板設置傳輸控制該薄膜晶體管的信號的柵極線和傳輸施加于像素電極的電壓的數(shù)據(jù)線。
這種用于液晶顯示器的薄膜晶體管陣列面板通過幾次形成薄膜及光學蝕刻工序制作,通過多少次的光學蝕刻工序形成多么穩(wěn)定的組件是決定制造成本的主要因素。
發(fā)明內容
本發(fā)明旨在提供一種可最大限度降低制造成本的薄膜晶體管陣列面板及其制造方法。
為了實現(xiàn)上述目的,提供了一種薄膜晶體管陣列面板的制造方法。在基片上形成柵極線之后,在柵極線上連續(xù)沉積柵極絕緣層和半導體層,并沉積導電層。將導電層及半導體層進行光學蝕刻后,在其上部沉積鈍化層,然后對鈍化層進行光學蝕刻,露出導電層的第一部分和第二部分。接著,形成覆蓋導電層第一部分的像素電極,同時除去導電層的第二部分,完成由導電層組成的數(shù)據(jù)線及柵極。接著,露出第二部分下部半導體層的一部分。
這時,可以形成覆蓋半導體層露出部分的間隔柱,優(yōu)選地,間隔柱由玻璃或無機層形成。
在鈍化層的光學蝕刻工序中可以露出導電層的第三部分,優(yōu)選地,在像素電極形成工序中形成覆蓋第三部分的接觸輔助部件。
在鈍化層光學蝕刻工序中可以露出柵極線的一部分,優(yōu)選地,在像素電極形成工序中形成覆蓋柵極線一部分的接觸輔助部件。
柵極線包括下部層和上部層,在鈍化層光學蝕刻工序中一起蝕刻柵極絕緣層并露出柵極線上部層的一部分,同時除去露出的柵極線上部層,露出柵極線下部層的一部分。
導電層可以由鉻組成,優(yōu)選地,像素電極由IZO形成,并且導電層可以由鋁或鉬形成,優(yōu)先地,像素電極由ITO組成。
優(yōu)選地,半導體層包括本征半導體層和非本征半導體層,除去導電層后還包括除去非本征半導體層的露出部分的工序。
通過這種制造工序完成的根據(jù)本發(fā)明實施例的薄膜晶體管陣列面板,在基片上形成包括柵極的柵極線,在覆蓋柵極線的柵極絕緣層上部依次形成半導體層、歐姆接觸部件及具有源極的數(shù)據(jù)線及漏極。在數(shù)據(jù)線及漏極上形成露出漏極的第一接觸孔及具有露出源極及漏極間一部分半導體層的開口部的鈍化層,在鈍化層上形成通過第一接觸孔與漏極連接的像素電極。這時,在開口部上鈍化層的邊界線與源極及漏極的邊界線一致。
還可以包括形成于半導體層露出部分之上的間隔柱。
優(yōu)選地,開口部的一部分邊界與歐姆接觸部件的邊界一致。
優(yōu)選地,包括柵極線下部層和上部層,還包括覆蓋一部分下部層的接觸輔助部件。柵極線下部層由Cr組成,柵極線上部層由包括Al的導電層組成。
數(shù)據(jù)線和漏極可以包括鉻導電層,優(yōu)選地,像素電極由IZO組成;柵極線、數(shù)據(jù)線及漏極包括包含鋁的第一導電層和包含鉬的第二導電層,優(yōu)選地,像素電極由ITO組成。
本發(fā)明將通過參照附圖詳細地描述其實施例而變得更加明顯,其中圖1是根據(jù)本發(fā)明一實施例的用于液晶顯示器的薄膜晶體管陣列面板布局圖;圖2是沿著圖1所示的II-II′線的薄膜晶體管陣列面板截面圖;
圖3、圖5、圖7、及圖9是根據(jù)本發(fā)明的一實施例制造圖1及圖2示出的薄膜晶體管陣列面板方法中間工序中的薄膜晶體管陣列面板的布局圖,是按其順序排列的圖;圖4是沿著圖3所示的IV-IV′線的薄膜晶體管陣列面板截面圖;圖6是沿著圖5所示的VI-VI′線的薄膜晶體管陣列面板截面圖;圖8是沿著圖7所示的VIII-VIII′線的薄膜晶體管陣列面板截面圖;圖10是沿著圖9所示的X-X′線的薄膜晶體管陣列面板截面圖;圖11是沿著圖9所示的X-X′線的薄膜晶體管陣列面板截面圖,是圖10下一階段圖;圖12是根據(jù)本發(fā)明另一實施列的用于液晶顯示器的薄膜晶體管陣列面板的布局圖;圖13A及圖13B是沿著圖12所示的IIa-IIa′線及IIb-IIb′線的薄膜晶體管陣列面板截面圖;圖14、圖16、圖18、及圖20是根據(jù)本發(fā)明一實施例制造圖12、13A及圖13B示出的薄膜晶體管陣列面板方法的中間工序中的薄膜晶體管陣列面板布局圖,是按其順序示出的圖;圖15A及圖15B分別是沿著圖14所示的XVa-XVa′線及XVb-XVb′線的薄膜晶體管陣列面板截面圖;圖17A及圖17B分別是沿著圖16所示的XVIIa-XVIIa′線及XVIIb-XVIIb′線的薄膜晶體管陣列面板截面圖;
圖19B及圖19B分別是沿著圖18所示的XIXa-XIXa′線及XIXb-XIXb′線的薄膜晶體管陣列面板截面圖;圖21A及圖21B分別是沿著圖20所示的XXIa-XXIa′線及XXIb-XXIb′線的薄膜晶體管陣列面板截面圖;圖22A及圖22B分別是沿著圖20所示的XXIa-XXIa′線及XXIb-XXIb′線的薄膜晶體管陣列面板截面圖,是圖21A及圖21B下階段圖。
具體實施例方式
為了使本領域技術人員能夠實施本發(fā)明,現(xiàn)參照附圖詳細說明本發(fā)明的優(yōu)選實施例。但是,本發(fā)明可表現(xiàn)為不同形式,它不局限于在此說明的實施例。
在附圖中,為了清楚起見夸大了各層的厚度及區(qū)域。在全篇說明書中對相同元件附上相同的符號,應當理解的是當提到層、區(qū)域、基片、和基片等元件在別的部分“之上”時,指其直接位于別的元件之上,或者也可能有別的元件介于其間。相反,當某個元件被提到“直接”位于別的部分之上時,指并無別的元件介于其間。
現(xiàn)在,參照附圖詳細說明根據(jù)本發(fā)明實施例的薄膜晶體管陣列面板及其制造方法。
首先,參照圖1、圖2詳細說明根據(jù)本發(fā)明優(yōu)選實施例的薄膜晶體管陣列面板結構。
圖1是根據(jù)本發(fā)明一實施例的用于液晶顯示器的薄膜晶體管陣列面板布局圖,而圖2是沿著圖1所示的II-II′線的薄膜晶體管陣列面板截面圖。
在絕緣基片110上形成傳輸柵極信號的多個柵極線121。柵極線121基本上縱向延伸,各柵極線121的一部分向上凸出形成多個柵極124。
柵極線121包括兩個物理性質不同的層,即下部層和其上的上部層。上部層由低電阻率金屬組成,例如鋁或鋁合金等鋁系列金屬,使其減少柵極信號延遲或電壓下降。而下部層由其它材料組成,特別是與ITO或IZO有良好的物理、化學、電接觸特性的材料,例如鉬(Mo)、鉬合金(鉬-鎢(MoW)合金)、鉻等組成。組合下部層和上部層的優(yōu)選實例為Cr/Al,Cr/Al-Nd合金等兩個層。在圖2中柵極124的下部層和上部層分別用附圖標號124p、124q表示。
在柵極線121上形成由氮化硅(SiNx)組成的柵極絕緣層140。
在柵極絕緣層140上形成由氫化非晶硅(簡稱“a-Si”)組成的多個線型半導體151。線型半導體基本上沿縱向延伸,由此多個突出部154向柵極124延伸。
在半導體151的上部形成由硅化物或重摻雜n型雜質的n+氫化非晶硅等材料組成的多個線型及島狀歐姆接觸部件161、165。線型接觸部件161具有數(shù)個突出部163,該突出部163與島狀接觸部件165成對位于半導體151的突出部154上。
半導體151和歐姆接觸部件161、165的側面也成傾斜,其傾斜角為30-80°。
在歐姆接觸部件161、165上分別形成多個數(shù)據(jù)線171和多個漏極175。
數(shù)據(jù)線171基本上沿縱向延伸與柵極線121交叉,并傳輸數(shù)據(jù)電壓。在各數(shù)據(jù)線171中向漏極175兩側延伸的多個分支組成源極173。一對源極173和漏極175互相分離。柵極124、源極173及漏極175與半導體151的突出部154一起組成薄膜晶體管(thin filmtransistor,TFT),且薄膜晶體管的信道(channel)形成于源極173和漏極175之間突出部154。
數(shù)據(jù)線171及漏極175由鉻的單一層組成。當然,可以由下部層和位于其上的上部層組成,如同柵極線121,其實例為像Cr/Al,Cr/Al-Nd合金等一樣用互相不同的蝕刻條件蝕刻的兩個層。
數(shù)據(jù)線171及漏極175也和柵極線121一樣,其側面傾斜角約為30-80°。
歐姆接觸部件161、165只在其下部的半導體151和其上部的數(shù)據(jù)線171及漏極175之間存在,起減小它們之間接觸電阻的作用。若半導體151除了薄膜晶體管所在的突出部154,則基本上與數(shù)據(jù)線171、漏極175及其下部的歐姆接觸部件161、165具有相同的平面形態(tài)。
在數(shù)據(jù)線171及漏極175上形成有良好的平坦化特性并具有感光性(photosensitivity)的有機材料、通過等離子增強化學汽相沉積(plasma enhanced chemical vapor deposition,PECVD)形成的a-Si:C:O,a-Si:O:F等低介電常數(shù)的絕緣材料,由無機物-氮化硅等材料組成的鈍化層180。
鈍化層180具有分別露出數(shù)據(jù)線171末端及漏極175的多個接觸孔182、185。鈍化層180還具有露出半導體151突出部154一部分的開口部189,這時,鈍化層180開口部189的邊界與半導體151突出部154露出部分的邊界一致。另外,本發(fā)明的實施例另一實施例中,柵極線121與數(shù)據(jù)線末端171同樣地在其末端可以具有接觸部,這時,鈍化層180與柵極絕緣層140一起具有露出柵極線121末端的接觸孔,且在接觸孔中除去包括鋁的上部層,露出了下部層。然而如同本實施例,柵極線121不具有接觸部的實施例中,在基片110的上部直接形成柵極驅動電路,柵極線的末端連接于柵極驅動電路的輸出端。
在鈍化層180上形成多個像素電極190及多個接觸輔助部件82,它們由IZO、ITO等透明材料組成。優(yōu)選地,如同數(shù)據(jù)線當柵極線在其末端具有接觸部時,與像素電極同一層上形成與柵極線下部層連接的柵極接觸輔助部件。
像素電極190通過接觸孔185與漏極175物理、電連接,并從漏極175接收數(shù)據(jù)電壓。接收數(shù)據(jù)電壓的像素電極190與接收共同電壓的其它顯示面板(未示出)的共同電極(未示出)一起形成電場,從而重新排列兩個電極之間的液晶分子。
而且,像素電極190與共同電極組成電容器(以下稱為液晶電容器),薄膜晶體管被斷開之后也存儲施加的電壓。為了提高電壓存儲能力,安裝與液晶電容器并聯(lián)的其它電容器,并將它稱為“存儲電容器”。存儲電容器由像素電極190和與其鄰接的其它柵極線121(將它稱為“前端柵極線(previous gate line)”)或單獨形成的存儲電極等的重疊形成。存儲電極與柵極線121相同層形成,并與柵極線121分離接收共同電壓等的電壓。為了增加靜電容量,即為了增加存儲電容,擴大重疊部分的面積或將與像素電極190連接并與前端柵極或存儲電極重疊的導電體置于鈍化層180下部,用于減小兩者間的距離。
數(shù)據(jù)接觸部件82通過接觸孔182分別與數(shù)據(jù)線的末端179連接。數(shù)據(jù)接觸輔助部件82起補充數(shù)據(jù)線171的各末端179與外部裝置間的接觸性,并保護它們的作用,但其并不是必需的,而適用與否是有選擇性的。
優(yōu)選地,在鈍化層180及半導體151突出部154露出部分上形成間隔柱320。間隔柱320維持液晶顯示器兩個顯示面板之間的一定間距,并保護半導體151的露出部分,是由感光性有機層等材料制成。為了保護半導體151的露出部分,在有機層的下部包括由氮化硅或是氧化硅組成的無機層。
根據(jù)本發(fā)明的另一實施例,作為像素電極190的材料使用透明導電性聚合體等,但當反射型液晶顯示器時也可以使用不透明的反射性金屬。此時接觸輔助部件82與像素電極190不同的材料組成,特別由ITO或是IZO組成。
那么,參照圖3至圖11和圖1、圖2詳細說明根據(jù)本發(fā)明一實施例制造圖1、圖2示出的用于液晶顯示器的薄膜晶體管陣列面板的方法。
首先,如圖3、圖4所示,在透明的玻璃等絕緣基片110上用光學蝕刻工序形成包括多個柵極124的多個柵極線121。柵極線由下部層和上部層組成。下部層由約500厚的鉻組成、上部層由約1,000-3,000厚的鋁或鋁合金組成,優(yōu)選地,由約2,500厚的鋁或鋁合金組成,用附圖標號124p、124q表示。當在基片110上部直接形成柵極驅動電路時,同時形成與柵極線121同一層的柵極驅動電路的一部分。
如圖5、圖6所示,將柵極絕緣層140、本征非晶硅層(intrinsicamorphous silicon)、非本征非晶硅層(extrinsic amorphous silicon)用化學氣態(tài)沉積法(chemical vapor deposition,CVD)沉積,將鉻(Cr)導電層用濺射沉積后,對導電層、非本征非晶硅層、本征非晶硅層的四個層進行光學蝕刻,形成分別包括多個導電體174、多個線型非本征半導體164、多個突出部154的多個線型本征半導體151。
優(yōu)選地,作為柵極絕緣層的材料是氮化硅,優(yōu)選沉積溫度為約250-500℃、厚度為約2,000-5,000。優(yōu)選地,本征半導體151及非本征半導體164的厚度分別為約500-1,500、300-600。鉻的導電體174由約為1,000-3,000厚度組成,優(yōu)選地,由約2,500的厚度組成。
參照圖7和圖8,沉積3,000以上厚度的鈍化層180,在其上形成感光層40后,與柵極絕緣層140一起進行干蝕刻,形成多個接觸孔182、185及多個開口部189。接觸孔182、185和開口部189露出導電體174的一部分,即若參照圖1、圖2說明,分別露出數(shù)據(jù)線171末端179的一部分、漏極175的一部分、還有源極173與漏極175之間的區(qū)域。
這時柵極線121如同數(shù)據(jù)線171,在其末端具有接觸部的實施例中,在露出柵極線121末端的鈍化層及柵極絕緣層140一起形成接觸孔。當然,這種實施例中除去或不改變感光層40的狀態(tài)下,追加在柵極線121的末端除去上部層的工序。
然后,參照圖9及圖10,用濺射沉積400-500厚度的IZO并進行光學蝕刻,形成多個像素電極190和多個數(shù)據(jù)接觸輔助部件82。這時,接觸輔助部件82和像素電極190與通過接觸孔182、185露出的漏極175及數(shù)據(jù)線171末端179接觸,并覆蓋其周圍的柵極絕緣層140一部分。但是,未覆蓋通過開口部189露出的下部導電體174(參照圖7及圖8)部分,因為作為制作IZO層布線圖案的蝕刻液利用了制作鉻層布線圖案的蝕刻液,所以在蝕刻IZO層時一起除去導電體174的露出部分,同時完成數(shù)據(jù)線171及漏極175。優(yōu)選地,當像素電極190和數(shù)據(jù)接觸部件82的材料為IZO時,可以用商標為日本Idemitsu公司的IDIXO(indium x-metal oxide),并包括In2O3及ZnO,鋅在銦和鋅總量所占的含量約為15-20 atomic%(原子百分比)。而且,IZO的濺射溫度優(yōu)選在250℃時可以使接觸電阻變得最小。IZO可以用草酸等弱酸蝕刻。
參照如圖11,用全面蝕刻除去非本征半導體164的露出部分,完成歐姆接觸部件164、165,露出源極173與漏極175之間半導體的突出部154部分。優(yōu)選地,為了穩(wěn)定半導體151的露出部分的表面,進行氧等離子處理。
在這種根據(jù)本發(fā)明實施例的薄膜晶體管陣列面板的制造方法中,用利用4個掩膜的光蝕刻工序完成,所以簡化了其制造工序,通過這些將制造成本降到最低。特別是,當制作像素電極190的布線圖案時,用相同的蝕刻條件蝕刻信道部上部的導電體,完成數(shù)據(jù)線171和漏極175,實現(xiàn)制造工序簡化和制造成本最低化。
最后,如圖1、圖2所示,在半導體151露出部分上形成包括有機層或無機層的間隔柱(columnar spacers)320。當用感光層形成間隔柱320的有機層時,只用旋轉涂布裝置的旋轉速度能調整感光層的厚度,所以可以容易進行其工序。
在前面的實施例中用IZO層形成了像素電極,但也可以用ITO層形成,在這種實施例中,優(yōu)選地,數(shù)據(jù)線由鋁或鉬或其合金組成的導電層組成。對此,將參照附圖進行具體說明。
首先,參照圖12、圖13A及13B詳細說明根據(jù)本發(fā)明優(yōu)選實施例的薄膜晶體管陣列面板。
圖12是根據(jù)本發(fā)明另一實施列的用于液晶顯示器的薄膜晶體管陣列面板的布局圖,而圖13A及圖13B是沿著圖12所示的IIa-IIa′線及IIb-IIb′線的薄膜晶體管陣列面板截面圖。
如圖12至圖13B所示,根據(jù)本發(fā)明實施例的用于液晶顯示器的薄膜晶體管陣列面板的層上及布置結構基本上與圖1及圖2所示的用于液晶顯示器的薄膜晶體管陣列面板的層上結構相同。即,在基片110上形成包括多個柵極124的多個柵極線121,在其上依次形成柵極絕緣層、包括多個突出部154的多個線型半導體151、分別包括多個突出部163的數(shù)個線型歐姆接觸部件161及多個島狀歐姆接觸部件165。在歐姆接觸部件161、165及柵極絕緣層140上形成包括多個源極153的多個數(shù)據(jù)線171、多個漏極175,在其上形成鈍化層180。在鈍化層180的上部及/或柵極絕緣層140上形成多個接觸孔182、185、187,在鈍化層180上形成多個像素電極190和多個接觸輔助部件82。
然而,柵極線121包括兩個物理性質不同的層,即包括下部層和在其上的上部層,柵極線121為了與外部驅動電路接觸形成末端129,其末端的下部層和上部層分別用附圖標號129p、129q表示。這時,柵極線121的下部層124p、129p由鋁或鋁合金組成,上部層124q、129q由鉬或鉬合金組成。
數(shù)據(jù)線171及漏極175由下部層171p、175p和位于其上的上部層171r、175r及位于它們之間的中間層171q、171q組成。優(yōu)選地,下部層171p、175p和上部層171r、175r由像鉬或鉬合金或鉻等接觸性良好的導電材料組成,中間層171q、175q由低電阻導電材料組成。優(yōu)選例為像Mo或Mo合金/Al/Mo或Mo合金、Mo或Mo合金/Al合金/Mo或Mo合金等用同樣的蝕刻條件蝕刻的三層。在圖13B中源極173的下部層和上部層分別用附圖標號173p、173q、連接其它部分的數(shù)據(jù)線171的末端179下部層和上部層分別用附圖標號179p、179q表示。
數(shù)據(jù)線171及漏極175的下部層171p、175p和中間層171q、175q以及上部層171r、175r同柵極線121一樣,它們的側面均以約30-80°的角度傾斜。
在鈍化層180具有與柵極絕緣層140一起露出柵極線121末端129的多個接觸孔181。接觸孔180露出柵極線121末端129的邊界,接觸孔185、182也可以露出漏極175及數(shù)據(jù)線171末端179的邊界線。
柵極接觸輔助部件81通過接觸孔181與柵極線的末端129連接。
這時,像素電極190及接觸輔助部件81、82與前實施例不同,由ITO(indium tin oxide)層組成。
那么,參照圖14至圖22B和圖12、圖13A及圖13B詳細說明圖12、圖13A及圖1B所示的根據(jù)本發(fā)明一實施例制造液晶顯示器薄膜晶體管陣列面板的方法。
首先,如圖14、圖15A及圖15B所示,在透明的玻璃等絕緣基片110上依次沉積包括鋁的下部層和包括鉬的上部層,然后對它們進行制作布線圖案,形成包括多個柵極線124及末端129的多個柵極線121。這時,包括鋁的下部層和包括鉬的上部層利用蝕刻鋁的鋁蝕刻液,用同一個蝕刻液進行制作布線圖案,形成錐形結構。
如圖16、圖17A及圖17B所示,通過化學氣相沉積法(CVD)沉積柵極絕緣層140、本征非晶硅層、非本征非晶硅層,用濺射沉積下部金屬層、中間金屬層及上部金屬層等后,光學蝕刻上部、中間、下部金屬層、非本征非晶硅層及本征非晶硅層等四層,形成分別包括多個上部及下部導電體174r、174q、174p、多個線型雜質半導體164和多個突出部154的多個線型本征半導體151。
下部及上部導電體174p、174r由約500厚的鉬或鉬合金組成,中間導電體174q由約1,000-3,000組成,優(yōu)選2,500左右厚的鋁或鋁合金組成。中間導電體174q的表面標尺優(yōu)選使用鋁或包括2atomic%的釹的Al-Nd合金,且優(yōu)選濺射溫度為約150℃。
下面,如圖18、圖19A及19B所示,沉積3,000以上厚度的鈍化層180,在其上形成感光層40后,與柵極絕緣層140一起進行干蝕刻,形成多個接觸孔181、182、185及多個開口部189。接觸孔181露出柵極線121末端129的上部層129q,接觸孔182、185和開口部189露出上部導電體174r的一部分。
接著,如圖20、圖21A及圖21B所示,用濺射沉積400-500厚度的ITO層并進行光學蝕刻,形成多個像素電極190和多個接觸輔助部件81、82。這時,接觸輔助部件81、82和像素電極190覆蓋通過接觸孔181、182、185露出的柵極線121末端129上部層129q及導電體174,但通過開口部189露出的導電體174部分仍然未被覆蓋的狀態(tài)。還有,蝕刻ITO層的蝕刻液會蝕刻包括鋁或鉬的導電層,因此如圖21A及圖21B所示,用全面蝕刻除去導電體174露出的部分,露出非本征半導體164的同時還完成數(shù)據(jù)線171及漏極175的下部層171p、171q。
然后,如圖22A及圖22B所示,用全面蝕刻除去非本征半導體164的露出部分,完成歐姆接觸部件161、165,露出源極173和漏極175之間的半導體突出部154部分。為了穩(wěn)定半導體151露出部分的表面優(yōu)選進行氧等離子處理。
在該實施例中,形成像素電極190及接觸部件81、82時制作導電體布線圖案,完成數(shù)據(jù)線171及漏極175,從而制造工序變得簡單,并通過它將生產成本變得最小。而且,本實施例中,在接觸孔181、182、185未露出包括鋁的導電層,所以可以省略鋁的全面蝕刻,簡化了制造工序。
最后,如圖12、圖13A及圖13B所示,形成間隔柱320。
根據(jù)本發(fā)明的薄膜晶體管陣列面板的制造方法,利用鈍化層及像素電極、接觸輔助部件完成具有源極的數(shù)據(jù)線和漏極,從而減少了光學蝕刻工序的數(shù)量,使其工序簡化,降低了生產成本,從而提高了利潤。
以上所述僅為本發(fā)明的優(yōu)選實施例而已,并不用于限制本發(fā)明,對于本領域的技術人員來說,本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內,所作的任何修改、等同替換、改進等,均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種制造薄膜晶體管陣列面板的方法,包括以下工序在基片上形成柵極線;在所述柵極線上連續(xù)沉積柵極絕緣層和半導體層;在所述半導體層上沉積導電層;對所述導電層及所述半導體層進行光學蝕刻;沉積鈍化層;對所述鈍化層進行光學蝕刻,露出所述導電層的第一部分和第二部分;形成覆蓋所述導電層第一部分的像素電極,同時除去所述導電層的第二部分,完成由所述導電層組成的數(shù)據(jù)線及漏極;以及露出所述第二部分下部的所述半導體層一部分。
2.根據(jù)權利要求1所述的方法,其特征在于,還包括形成覆蓋所述半導體層露出部分的間隔柱的工序。
3.根據(jù)權利要求2所述的方法,其特征在于,所述間隔柱由有機層或無機層形成。
4.根據(jù)權利要求1所述的方法,其特征在于,光學蝕刻所述鈍化層的工序中露出所述導電層的第三部分。
5.根據(jù)權利要求4所述的方法,其特征在于,在形成所述像素電極的工序中形成覆蓋所述第三部分的接觸輔助部件。
6.根據(jù)權利要求1所述的方法,其特征在于,在光學蝕刻所述鈍化層的工序中露出所述柵極線的一部分。
7.根據(jù)權利要求1所述的方法,其特征在于,在形成所述像素電極工序中形成覆蓋所述柵極線一部分的接觸輔助部件。
8.根據(jù)權利要求1所述的方法,其特征在于,所述柵極線包括下部層和上部層。
9.根據(jù)權利要求8所述的方法,其特征在于,在對所述鈍化層進行光學蝕刻時一起蝕刻所述柵極絕緣層,露出所述柵極線的所述上部層的一部分。
10.根據(jù)權利要求9所述的方法,其特征在于,還包括一起除去露出的所述柵極線上部層,露出柵極線下部層一部分的工序。
11.根據(jù)權利要求1所述的方法,其特征在于,所述導電層由鉻組成。
12.根據(jù)權利要求11所述的方法,其特征在于,所述像素電極由IZO形成。
13.根據(jù)權利要求1所述的方法,其特征在于,所述柵極及所述導電層由鋁或鉬形成。
14.根據(jù)權利要求13所述的方法,其特征在于,所述柵極線及所述導電層由包括鋁的第一導電層或包括鉬的第二導電層組成的二重層或三重層形成。
15.根據(jù)權利要求13所述的方法,其特征在于,所述像素電極由ITO形成。
16.根據(jù)權利要求1所述的方法,其特征在于,所述半導體層包括本征半導體層和非本征半導體層;以及所述方法還包括除去所述導電層后除去所述非本征半導體層露出部分的工序。
17.一種薄膜晶體管陣列面板,包括基片;柵極線,在所述基片上形成且包括柵極;柵極絕緣層,在所述柵極線上形成;半導體層,在所述柵極絕緣層上形成;歐姆接觸部件,在所述半導體層上形成;數(shù)據(jù)線及漏極,形成于所述歐姆接觸部件上并具有源極;鈍化層,形成于所述數(shù)據(jù)線及所述漏極上,具有露出所述漏極的第一接觸孔及所述源極和露出所述漏極之間的所述半導體層一部分的開口部;像素電極,包括形成于所述鈍化層上并通過所述第一接觸孔與所述漏極連接,其中在所述開口部中,所述鈍化層的邊界線與所述源極及所述漏極的邊界線一致。
18.根據(jù)權利要求17所述的薄膜晶體管陣列面板,其特征在于,包括形成于所述半導體層露出部分之上的間隔柱。
19.根據(jù)權利要求18所述的薄膜晶體管陣列面板,其特征在于,所述開口部的一部分邊界與所述歐姆接觸部件的邊界相一致。
20.根據(jù)權利要求17所述的薄膜晶體管陣列面板,其特征在于,還包括包含所述柵極線下部層和上部層并覆蓋所述下部層一部分的接觸輔助部件。
21.根據(jù)權利要求20所述的薄膜晶體管陣列面板,其特征在于,所述柵極線的下部層由鉻組成,所述柵極線的上部層由包括鋁的導電層組成。
22.根據(jù)權利要求17所述的薄膜晶體管陣列面板,其特征在于,所述數(shù)據(jù)線及所述漏極包括鉻導電層。
23.根據(jù)權利要求22所述的薄膜晶體管陣列面板,其特征在于,所述像素電極由IZO組成。
24.根據(jù)權利要求17所述的薄膜晶體管陣列面板,其特征在于,所述柵極線、所述數(shù)據(jù)線、及所述漏極包括包含鋁的第一導電層和包含鉬的第二導電層。
25.根據(jù)權利要求24所述的薄膜晶體管陣列面板,其特征在于,所述像素電極由ITO組成。
全文摘要
本發(fā)明提供了一種制造薄膜晶體管陣列面板的方法。在基片上形成柵極線,在柵極線上連續(xù)沉積柵極絕緣層和半導體層,在半導體層上沉積鉻導電層。接著對導電層及半導體層進行光學蝕刻后,沉積鈍化層,對鈍化層進行光學蝕刻并露出導電層的第一部分和第二部分。接著形成覆蓋導電層第一部分的像素電極,同時除去導電層的第二部分,完成由導電層組成的數(shù)據(jù)線及與像素電極連接的漏極,露出源極及漏極之間的半導體層的一部分。接著在半導體層露出部分之上形成間隔柱。
文檔編號H01L21/3213GK1584720SQ200410058480
公開日2005年2月23日 申請日期2004年8月19日 優(yōu)先權日2003年8月19日
發(fā)明者樸旻昱, 白范基, 李正榮, 崔權永, 郭相基, 全相鎮(zhèn) 申請人:三星電子株式會社