專利名稱：半導體裝置及其制造方法、電路基板及電子機器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置及其制造方法、電路基板及電子機器。
背景技術(shù)：
三維安裝方式的半導體裝置正在開發(fā)中。此時，為謀求整體的薄型化，可對各個半導體基板進行磨削使其變薄。在過去的方法中，是把多個半導體芯片之間堆疊而成的，整個工序必須以半導體芯片為單位進行處理，因此生產(chǎn)效率差?；蛘撸硪环N想法是把多個半導體晶片之間進行堆疊，然后切斷成單片，但這不僅使半導體裝置的合格率變差，薄型加工后的半導體晶片的處理也變得困難。
專利文獻1特開2002-50738號公報。

發(fā)明內(nèi)容
本發(fā)明的目的在于，對于半導體裝置及其制造方法、電路基板及電子機器，謀求生產(chǎn)效率和可靠性的提高。
(1)有關(guān)本發(fā)明的半導體裝置的制造方法，包括(a)在第一面具有多個芯片搭載區(qū)域的基板的、起于所述第一面的凹部內(nèi)形成導電部的步驟；(b)在所述芯片搭載區(qū)域上堆疊半導體芯片的步驟；(c)在所述基板的所述第一面上設置密封材料的步驟；和(d)從第二面除去所述基板的一部分讓其減薄，讓所述導電部從所述第一面與所述第二面貫通的步驟。
根據(jù)本發(fā)明，可以用密封材料加固基板，可以穩(wěn)定進行基板的薄型化工序，以提高可靠性。另外，基板具有多個芯片搭載區(qū)域，可以成批制造多個堆疊結(jié)構(gòu)的半導體裝置，以提高生產(chǎn)效率。
(2)在該半導體裝置的制造方法中，在所述步驟(a)～(d)結(jié)束之后，進一步包括切斷相鄰所述芯片搭載區(qū)域之間，獲得多個單片的步驟。
(3)在該半導體裝置的制造方法中，采用第一切刀切削所述密封材料，采用所述第二切刀切削所述基板。這樣，可以對多個對象物的每一個適用最佳切削方式。另外，即使在第1切刀上附著密封材料的切削粉末的情況，由于采用與第1切刀不同的第2切刀切削基板，可以防止切削不良。
(4)在該半導體裝置的制造方法中，所述步驟(a)包括在所述基板上形成所述凹部的步驟；在所述凹部的內(nèi)面上形成絕緣層的步驟；和通過介入所述絕緣層在所述凹部內(nèi)形成所述導電部的步驟。
(5)在該半導體裝置的制造方法中，在所述步驟(b)中，在各個所述芯片搭載區(qū)域上至少搭載各一個芯片。
(6)在該半導體裝置的制造方法中，所述步驟(b)中，在任選一個所述芯片搭載區(qū)域上堆疊虛設芯片。由此，可以實現(xiàn)密封材料的流動均勻化。即可以防止密封材料產(chǎn)生流動偏移導致的氣泡卷入。因而可提高密封工序的可靠性。
(7)在該半導體裝置的制造方法中，所述步驟(b)中，通過在所述芯片搭載區(qū)域上堆疊所述半導體芯片或者所述虛設芯片，在各個所述芯片搭載區(qū)域上至少搭載各一個芯片。
(8)在該半導體裝置的制造方法中，所述半導體芯片，具有貫通兩面的貫通電極；所述步驟(b)中，通過所述貫通電極，將所述半導體芯片與所述基板的所述導電部電連接。
這樣，由貫通電極獲得兩面的電導通，對于2段以上的堆疊的情況特別有效。
(9)在該半導體裝置的制造方法中，所述步驟(b)中，通過導線，將所述半導體芯片與所述基板的所述導電部電連接。
(10)在該半導體裝置的制造方法中，所述步驟(c)中，在所述基板的所述第一面?zhèn)刃纬删哂虚_口部的掩模，將所述密封材料填充到所述開口部。
(11)在該半導體裝置的制造方法中，所述步驟(c)在比大氣壓減壓的處理室內(nèi)進行。由此可以防止氣泡殘留在密封材料。
(12)在該半導體裝置的制造方法中，在所述步驟(d)結(jié)束之后，進一步包括形成具有將所述導電部電連接的多個連接盤部的布線層的步驟。因此，雖然對基板實施薄型加工，由于在第1面上設置有半導體芯片及密封材料，加固了基板，可以穩(wěn)定形成布線層。
(13)在該半導體裝置的制造方法中，進一步包括在所述基板的所述第二面?zhèn)壬闲纬蓸渲瑢拥牟襟E；所述連接盤部在所述樹脂層上形成。
因此，施加在連接盤部的應力可通過樹脂層得到有效緩解。
(14)在該半導體裝置的制造方法中，進一步包括在所述連接盤部上設置外部端子的步驟。
(15)在該半導體裝置的制造方法中，所述基板是半導體基板。因此，能夠抑制信號的延遲，以實現(xiàn)信號處理的高速化。
(16)在該半導體裝置的制造方法中，在所述半導體基板上形成多個集成電路；所述集成電路在各個所述芯片搭載區(qū)域上形成，與所述導電部電連接。
(17)在該半導體裝置的制造方法中，所述基板是插接板。
(18)有關(guān)本發(fā)明的半導體裝置，包括基板，其在第一面上具有多個芯片搭載區(qū)域，具有從所述第一面與第二面貫通的貫通電極；半導體芯片，其被堆疊在所述基板的各個所述芯片搭載區(qū)域上；和密封材料，其被設置在所述基板的所述第一面上。
(19)在該半導體裝置中，所述基板是半導體基板。
(20)在該半導體裝置中，在所述半導體基板上形成多個集成電路；所述集成電路在各個所述芯片搭載區(qū)域上形成，與所述貫通電極電連接。
(21)在該半導體裝置中，將相鄰的所述芯片搭載區(qū)域之間切斷后構(gòu)成。
(22)有關(guān)本發(fā)明的電路基板，安裝有上述半導體裝置而構(gòu)成。
(23)有關(guān)本發(fā)明的電子機器，具有上述半導體裝置。
圖2A～圖2D表示有關(guān)本發(fā)明第1實施方式的半導體裝置的制造方法的圖。
圖3A～圖3B表示有關(guān)本發(fā)明第1實施方式的半導體裝置及其制造方法的圖。
圖4A～圖4B表示有關(guān)本發(fā)明第1實施方式的半導體裝置及其制造方法的圖。
圖5A～圖5D表示有關(guān)本發(fā)明第1實施方式的半導體裝置的制造方法的圖。
圖6A～圖6B表示有關(guān)本發(fā)明第1實施方式的半導體裝置的制造方法的圖。
圖7A～圖7B表示有關(guān)本發(fā)明第1實施方式的半導體裝置及其制造方法的圖。
圖8表示有關(guān)本發(fā)明第1實施方式的半導體裝置及其電路基板的圖。
圖9表示有關(guān)本發(fā)明實施方式的電子機器的圖。
圖9表示有關(guān)本發(fā)明實施方式的電子機器的圖。


圖11A～圖11C表示有關(guān)本發(fā)明第1實施方式的半導體裝置的制造方法的圖。
圖中10-半導體基板，12-集成電路，14-電極，22-凹部，28-絕緣層，30-導電部，38-芯片搭載區(qū)域，40-半導體芯片，42-貫通電極，46-密封材料，48-開口部，50-掩模，56-樹脂層，60-布線層，64-連接盤部，66-絕緣層，70-外部端子，74-第1切刀，78-第2切刀，90-半導體芯片，92-電線。
具體實施例方式
下面，關(guān)于本發(fā)明的實施方式參照附圖進行說明。
(第1實施方式)圖1A～圖8表示有關(guān)適用本發(fā)明的第1實施方式的半導體裝置及其制造方法的圖。首先，準備基板(半導體基板10)。在本實施方式中，作為基板，使用半導體基板(例如硅基板)10。半導體基板10也可以是半導體晶片。在本實施方式中，半導體基板10上形成有多個集成電路12(參照圖3A)。半導體基板10上可以形成與集成電路12電連接的電極(例如焊盤)14。一個集成電路12上可以形成1組多個電極14。1組多個電極14，可以沿集成電路12區(qū)域的端部(例如矩形區(qū)域相對面的2邊，或者4邊)排列。電極14多種情況采用鋁或者銅等金屬形成。
半導體基板10上形成1層或1層以上的鈍化膜16、18。鈍化膜16、18，可用例如SiO2、SiN、聚酰亞胺樹脂等形成。在圖1A所示例中，鈍化膜16上形成有電極14、連接集成電路12和電極14的的布線(圖上未畫出)。另外，另一鈍化膜18避開電極14的表面至少一部而形成。鈍化膜18，也可以在覆蓋電極14的表面形成后，蝕刻其一部分使電極14的一部分露出來。蝕刻可采用干式蝕刻及濕式蝕刻中任意一種。鈍化膜18的蝕刻時，電極14的表面也可以被蝕刻。
在本實施方式中，在半導體基板10，由第1面20形成凹部22(參照圖1C)。第1面20是形成電極14一側(cè)(形成集成電路12一側(cè))的面。凹部22避開集成電路12的元件以及布線形成。如圖1B所示，電極14上也可形成貫通孔24。貫通孔24的形成上可適用蝕刻(干式蝕刻或濕式蝕刻)。蝕刻也可在采用平板印刷工序形成圖案化后的保護層(圖中未畫出)之后進行。電極14的下面形成鈍化膜16時，這里也形成貫通孔26(參照圖1C)。電極14的蝕刻在鈍化膜16上終止時，為形成貫通孔26，也可將電極14的蝕刻中使用的蝕刻劑換成其他蝕刻劑。此時，也可以再一次采用平板印刷工序形成圖案化后的保護層。
如圖1C所示，為了與貫通孔24(及貫通孔26)連通，在半導體基板10上形成凹部22。貫通孔24(及貫通孔26)和凹部22也可合起來稱之為凹部。凹部22的形成可采用蝕刻(干式蝕刻和濕式蝕刻)。蝕刻也可在采用平板印刷工藝形成圖案化后的保護層(圖中未畫出)之后進行?；蛘甙疾?2的形成可使用激光(例如CO2激光、YAG激光等)。激光也可適用于貫通孔24、26的形成。也可以采用一種蝕刻劑或者激光，連續(xù)進行凹部22及貫通孔24，26的形成。凹部22的形成也可采用噴砂加工。
如圖1D所示，凹部22的內(nèi)側(cè)可形成絕緣層28。絕緣層28可以是氧化膜或氮化膜。例如，半導體基板10由Si形成時，絕緣層28可以是SiO2也可以是SiN。絕緣層28形成在凹部22的底面。絕緣層28形成在凹部22的內(nèi)壁面。但是，絕緣層28形成為不埋沒凹部22。即，由絕緣層28形成凹部。絕緣層28也可形成在鈍化膜16的貫通孔26的內(nèi)壁面。絕緣層28也可形成在鈍化膜18上。
絕緣層28也可形成在電極14的貫通孔24內(nèi)壁面。絕緣層28避開電極14的一部分(例如其上面)而形成。也可覆蓋電極14的整個表面形成絕緣層28，再將其一部分蝕刻(干式蝕刻或濕式蝕刻)，露出電極14的一部分。蝕刻可在采用平板印刷工藝形成圖案化后的保護層(圖中未畫出)之后進行。
然后，在凹部22(例如絕緣層28的內(nèi)側(cè))設置導電部30(參照圖2B)。導電部30也可用Cu或W等形成。如圖2A所示，也可在形成導電部30的外層部32后形成其中心部34。中心部34可用Cu、W、摻雜多晶硅(例如低溫多晶硅)的任意一個來形成。外層部32至少包含阻擋層。關(guān)于阻擋層，中心部34或者下面說明的晶種層的材料是在半導體基板10(例如Si)上防止擴散的材料。阻擋層可用與中心部34不同的材料(例如TiW、TiN)形成。中心部34采用電解電鍍形成時外層部32也可包含晶種層。晶種層在形成阻擋層之后形成。晶種層由和中心部34同樣的材料(例如Cu)等形成。另外，導電部30(至少其中心部34)也可以采用無電解電鍍或噴墨方式形成。
如圖2B所示，外層部32也在鈍化膜18上形成時，如圖2C所示，對外層部32的鈍化膜18(及絕緣層28)上的部分進行蝕刻。外層部32形成后，通過形成中心部34，可設置導電部30。導電部30的一部分位于半導體基板10的凹部22內(nèi)。凹部22的內(nèi)壁面和導電部30之間由于存在絕緣層28，因此兩者的電連接被切斷。導電部30，與電極14(集成電路12)電連接。例如，導電部30也可與電極14的絕緣層28的露出部接觸。導電部30的一部分可位于鈍化膜18上。導電部30也可只在電極14的區(qū)域內(nèi)設置。導電部30可從凹部22的上方凸出。例如，導電部30可從鈍化膜18(及絕緣層28)凸出。
另外，作為變形例，也可以在將外層部32留在鈍化膜18上的狀態(tài)下形成中心部34。此時，與中心部34連續(xù)的層在鈍化膜18上方形成，因此對此層蝕刻。
如圖2D所示，導電部30上可設置焊料36。詳細講，在導電部30中，在從第1面20凸出部分的前端面上設置焊料36。焊料36用焊錫等形成，也可用軟焊料(soft solder)及硬焊料(hard solder)的任意一個來形成。焊料36可把導電部30以外的區(qū)域用保護層覆蓋形成。
如圖3A所示，半導體基板10在第1面20有多個芯片搭載區(qū)域38。多個芯片搭載區(qū)域38分別配置在平面上不同的區(qū)域。各個芯片搭載區(qū)域38也可排列配置在多個行多個列中。各個芯片搭載區(qū)域38可對應任意一個集成電路12(或者任意一個組的多個電極14)配置。換句話說，各個集成電路12形成在任意一個芯片搭載區(qū)域38。另外，這個時候?qū)щ姴?0和第2面(與第1面20相反的面)21是未貫通的。即導電部30的第2面21側(cè)的前端部埋入在半導體基板10的內(nèi)部。
如圖3B所示，各個芯片搭載區(qū)域38上至少要堆疊一個半導體芯片40。一個芯片搭載區(qū)域38，可以堆疊一個半導體芯片40，也可堆疊多個(圖3B中是三個)半導體芯片40。半導體芯片40上形成有集成電路(圖中未畫出)。在本實施方式中，半導體芯片40有貫通其兩面的貫通電極42。半導體芯片40通過貫通電極42與半導體基板10的導電部30連接。貫通電極42和導電部30的電連接通過焊料36進行。多個半導體芯片40進行堆疊時，上下貫通電極42之間的電連接是通過焊料44進行的。因此，通過貫通電極42可實現(xiàn)兩面的電導通，在2段以上堆疊時適用時特別有效。
半導體基板10的芯片搭載區(qū)域38有不良(例如集成電路12或者導電部30缺陷引起的不良)時，其芯片搭載區(qū)域38也可不安裝半導體芯片40而作為空余空間。這樣不用浪費良品半導體芯片40?；蛘撸辉O置空余空間，而在不良芯片搭載區(qū)域38堆疊虛設芯片。虛設芯片最好是具有與良品時的半導體芯片40一樣或類似的外形的基材(例如半導體芯片或樹脂芯片)。虛設芯片最好堆疊成與周圍良品半導體芯片40幾乎同樣高度。虛設芯片進行堆疊能夠使下述的密封工序的可靠性提高。
如圖4A所示，半導體基板10的第1面20上設置密封材料46。密封材料46可以是樹脂(例如環(huán)氧樹脂)。密封材料46至少密封電連接部(例如貫通電極42之間的連接部、導電部30和貫通電極42之間的連接部)。密封材料46至少密封一個半導體芯片40。如圖4A所示，也可對第1面20上的全部半導體芯片40進行密封。密封工序通過讓液狀的密封材料46的材料在第1面20上流動進行。半導體基板10上均勻配置多個半導體芯片40(及虛設芯片)時，即芯片搭載區(qū)域38上不設置空余空間時，可實現(xiàn)密封材料46的流動的均勻化。即密封材料46難以產(chǎn)生流動偏移，可以防止氣泡的卷入。隨之可提高密封工序的可靠性。
密封材料46可以采用印刷方式形成(例如絲網(wǎng)印刷方式)。如圖4A所示，有開口部48的掩模(例如金屬掩模)50形成在第1面20側(cè)，密封材料46的材料填充至開口部48。此時利用擦漿板52讓密封材料46的上面變平坦，使其與掩模50的高度相同。作為變形例，也可以采用分配器涂敷密封材料46的材料(澆灌工序)。也可用模具等進行密封材料46的成型(模塑工序)?；蛘咭部梢圆捎迷趪娔蛴C中應用的噴墨方式，噴出密封材料料46。
密封工序在將大氣壓減壓過的處理室內(nèi)進行。處理室內(nèi)最好能夠減壓至真空(要求精度范圍內(nèi)的真空)狀態(tài)。以此可防止密封材料46中殘留氣泡。隨之半導體裝置的可靠性也將提高。
然后，除去掩模50，可在半導體基板10上形成由密封材料46形成的密封部。如圖4B所示，中，除去第2面21的一部分而半導體基板10減薄。例如，利用機械方法及化學方法中至少一種方法來磨削。對半導體基板10，也可用磨石等對表面進行磨削、研磨，也可實施蝕刻加工。在本實施方式中，因密封材料46加固了半導體基板10，使之半導體基板10的磨削、研磨及蝕刻等工序能夠穩(wěn)定進行。因此，沒必要在半導體基板10上另外設置加固部件，可以簡化制造工序及制造設備。半導體基板10的薄型化工序，可分成多次進行。例如，在第1次的薄型化工序中進行磨削、研磨直到在凹部22形成的絕緣層28快要露出為止，在第2次以后的薄型化工序中讓絕緣層28露出。為使導電部30(詳細講是其凹部22內(nèi)的部分)以覆蓋在絕緣層28的狀態(tài)凸出，可對半導體基板10的第2面21進行蝕刻。蝕刻，可以采用具有對半導體基板(例如Si)10的蝕刻量比對絕緣層(例如SiO2)28的蝕刻量多的性質(zhì)的蝕刻劑進行。蝕刻劑也可以是SF6或者CF4或者Cl2氣體。蝕刻可使用干式蝕刻裝置。或者，蝕刻劑也可以是氟酸及硝酸的混合液或者是氟酸、硝酸及醋酸的混合液。
這樣，導電部30能夠在半導體基板10中從第1面20貫通至第2面21。導電部30稱為貫通電極。在如圖4B所示例中，導電部30從第2面21突起。導電部30的突起部份也可由絕緣層28覆蓋。在這個堆疊結(jié)構(gòu)的半導體裝置(集合體)中，在第1面20上堆疊了多個半導體芯片40，第1面20上設置有密封材料46。有關(guān)本實施方式的半導體裝置與上述說明的制造方法的內(nèi)容相當。
接下來，如圖5A～圖6B所示，半導體基板10上設置有布線層(再配置布線層)60。另外，在圖5A～圖6B中省略了半導體芯片40及密封材料46。
如圖5A所示，導電部30露出在第2面21上。詳細講，除去絕緣層28，導電部30露出第2面21。也可以除去導電部30的一部分而露出新生面。關(guān)于導電部30的露出，可適用用磨石的磨削、研磨工序，也可適用蝕刻工序。
如圖5B所示，形成絕緣層(例如氧化膜或者氮化膜)54。絕緣層54用于切斷半導體基板10和后述的布線層60之間的電連接。絕緣層54是除去導電部30，在第2面21的整個面上形成。絕緣層54也可以形成為覆蓋至導電部30，然后除去(例如蝕刻)一部分，露出導電部30。或者，絕緣層54，也可避開導電部30形成。
作為變形例，如圖4B所示，導電部30也可以在由絕緣層28覆蓋的狀態(tài)，在第2面21形成絕緣層54，通過除去絕緣層54及絕緣層28，露出導電部30。
如圖5C所示，在第2面21側(cè)形成樹脂層56。樹脂層56由1層或多個層形成。樹脂層56避開導電部30形成。樹脂層56也可形成在第2面21上的多個區(qū)域。例如，把樹脂層56形成在由1組的多個電極14包圍的區(qū)域上重疊形成。樹脂層56也可讓其相反面(底面)比上面大，把側(cè)面傾斜至反對時。樹脂層56可用聚酰亞胺樹脂、硅變性聚酰亞胺樹脂、環(huán)氧樹脂、硅變性環(huán)氧樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)等樹脂形成。
如圖5D所示，半導體基板10的第2面21側(cè)形成布線層(例如銅(Cu)層)60。布線層60與導電部30電連接，在絕緣層54上及樹脂層56上形成。布線層60形成1層或多層。布線層60也可包含擴散防止用阻擋層(例如Ti、Cr、Ni、TiW)。布線層60可以采用濺射、電鍍、無電解電鍍、噴墨方式和印刷方式的任意一種或多個組合形成。另外，布線層60利用平板印刷技術(shù)進行圖案化。布線層60擁有線部62及與此連接的連接盤部64。線部62，其一部分與導電部30重疊，延伸至樹脂層56之上。連接盤部64是電連接部，其寬度比線部62的寬度要大。連接盤部64最好形成在樹脂層56上。這樣，施加在連接盤部64的應力通過樹脂層56能夠得到有效的緩解。鄰間的連接盤部64的間距，比相鄰的導電部30(或者相鄰的電極14)的間距要大。即就是說，多個連接盤部64進行間距變換。例如，多個連接盤部64以區(qū)域陣列狀擴散。這樣，多個連接盤部64(或者外部端子70)具有一定面，半導體裝置的安裝變得容易。
如圖6A所示，在半導體基板10的第2面21側(cè)形成絕緣層(例如焊錫保護層)66。絕緣層66形成為覆蓋布線層60的一部分(例如連接盤部64的端部及線部62)。換言之，絕緣層66具有露出布線層60的一部分(例如連接盤部64的中央部)的開口部68。根據(jù)絕緣層66，能夠防止布線層60的氧化、腐蝕、電接觸不良等現(xiàn)象。
如圖6B所示，也可以在布線層60上形成電連接的外部端子70。外部端子70設置在連接盤部64上。當絕緣層66的開口部68露出連接盤部64的中央部時，在連接盤部64的中央部上設置外部端子70。外部端子70和半導體基板10之間，介入樹脂層56。外部端子70也可以是焊料。焊料例如由焊錫形成、由軟焊料(soft solder)及硬焊料(hard solder)的任意一種形成。外部端子70可以做成球狀例如是焊錫球。
絕緣層66上設置有覆蓋層72。覆蓋層72具有絕緣性，例如由樹脂形成。覆蓋層72連外部端子70的根部(下端部)也覆蓋。覆蓋層72具有在絕緣層66上形成的部分、和從該部分立起而覆蓋外部端子70的根部的部分。覆蓋層72，至少對外部端子70的根部加固。半導體裝置安裝后，可以由覆蓋層72緩和施加在外部端子70上的應力。
這樣，能夠得到堆疊結(jié)構(gòu)的半導體裝置(集合體)。在該半導體裝置上再次實施布線。在有關(guān)本實施方式的半導體裝置中，與所述的有關(guān)制造方法的說明的內(nèi)容相當。
在本實施方式中，半導體基板10實施薄型加工，在第1面20設置有半導體芯片40及密封材料46，半導體基板10被加固，因此布線層60及外部端子70能夠穩(wěn)定形成。
如圖7A～圖7B所示，進行切斷工序(切割工序)。詳細講，切斷相鄰之間的芯片搭載區(qū)域38(或者相鄰半導體芯片40)之間，獲得多個單片(參照半導體裝置(參照圖8))。切斷中可以使用切刀、也可使用激光(例如CO2激光、YAG激光)。也可以在切削后進行切斷工序。本實施方式中，多次(例如兩次)進行切削工序?；蛘咄ㄟ^一次切削工序，一起將密封材料46及半導體基板10切斷。
如圖7A所示，首先，用第1切刀74切削密封材料46?？梢灾粚γ芊獠牧?6進行切削?？梢郧邢髅芊獠牧?6的厚度方向的全部、也可切削一部分。此時，也可以不切削半導體基板10?；蛘撸兔芊獠牧?6一起，對半導體基板10的一部分(例如表面部分)進行切削也無妨。根據(jù)第1切刀74的大小(厚度)，形成密封材料46的凹部76。
如圖7(B)所示，用第2切刀78切削半導體基板10?？蓮牡?面20側(cè)切削半導體基板10，也可從第2面21側(cè)切削。從第1面20開始切削時，第2切刀78進入到凹部76內(nèi)。第2切刀78的寬度(厚度)比第1切刀74的寬度(厚度)小。作為變形例，與上述順序相反，也可在半導體基板10的切削工序進行后，再進行密封材料46的切削工序。
這樣，可以對多個對象物(密封材料46及半導體基板10)的各個對象物適用最好的切削方式。另外，即使第1切刀74粘附了切削粉末(例如密封材料46的切削粉末)時，由于采用與第1切刀不同的的第2切刀切削半導體基板10，可防止切削不良。
這樣，如圖8所示，能夠得到堆疊結(jié)構(gòu)的半導體裝置(單體)。半導體裝置1安裝在電路基板(例如母板)1000上。電路基板1000上，形成布線圖案1100，布線圖案1100上電連接外部端子70。對于有關(guān)本實施方式的半導體裝置，與所述的有關(guān)制造方法的說明的內(nèi)容相當。另外，作為具有有關(guān)本發(fā)明實施方式的半導體裝置的電子機器，圖9表示筆記本型個人計算機2000，圖10表示移動電話機3000。
作為本實施方式的變形例，使用未形成集成電路的半導體基板(例如硅基板)，替代半導體基板10，也可以適用上述內(nèi)容。該半導體基板，成為半導體封裝的插接板。因此，由于在半導體芯片40和電路基板1000之間介入半導體部分，比介入絕緣部分(例如樹脂基板)，可以降低介電常數(shù)，抑制信號的延遲。
作為本實施方式的變形例，使用半導體基板以外的基板也可以適用上述內(nèi)容。基板可以使用有機類(例如樹脂基板)、無機類(例如玻璃基板)或者這些復合材料的任意一種?；蹇墒褂脛傂曰寤蛘呷嵝曰濉；宄蔀榘雽w組件的插接板?；迳喜恍纬杉呻娐贰Ｘ炌ɑ鍍擅娴膶щ姴糠Q之為通孔。其他可適用上述半導體基板10的內(nèi)容。
(第2實施方式)圖11A～圖11C表示有關(guān)本發(fā)明第2實施方式的半導體裝置及其制造方法的圖。在本實施方式中，半導體基板10的各個芯片搭載區(qū)域38中，至少堆疊一個半導體芯片90。如圖11A所示，半導體芯片90可以面朝上焊接。這時，可適用引線接合技術(shù)。即，通過引線92將半導體芯片90與半導體基板10的導電部30電連接。作為變形例，半導體芯片90可采用倒裝焊接法。然后，如圖11B所示，在第1面20上設置密封材料46，如圖11C所示，進行半導體基板10的薄型化工序。通過將半導體基板10減薄，讓導電部30從第2面21凸出。導電部30的突起部分也可以被絕緣層38覆蓋。然后，如圖11C的箭頭所示方向，切斷相鄰芯片搭載區(qū)域38(或者相鄰半導體芯片90)之間，獲得多個單片。在切斷工序前，也可以在半導體基板10上形成布線層(再配置布線層)。其他詳情可適用上述內(nèi)容，有關(guān)本實施方式的半導體裝置，與上述有關(guān)制造方法的說明的內(nèi)容相當。
本發(fā)明不只局限在于上述實施方式，可有多種變形。例如，本發(fā)明包含和在實施方式中說明的構(gòu)成實質(zhì)上相同的構(gòu)成(例如，功能、方法及結(jié)果相同的構(gòu)成、或者目的及結(jié)果相同的構(gòu)成)。另外，本發(fā)明包含將在實施方式中說明的非本質(zhì)部分進行置換后的構(gòu)成。本發(fā)明包含和在實施方式中說明的構(gòu)成具有相同作用效果的構(gòu)成，或者能夠達到相同目的的構(gòu)成。另外，本發(fā)明包含在實施方式中說明的構(gòu)成上附加了公知技術(shù)后的構(gòu)成。
權(quán)利要求
1.一種半導體裝置的制造方法，其特征在于，包括(a)在第一面具有多個芯片搭載區(qū)域的基板的、起于所述第一面的凹部內(nèi)形成導電部的步驟；(b)在所述芯片搭載區(qū)域上堆疊半導體芯片的步驟；(c)在所述基板的所述第一面上設置密封材料的步驟；和(d)從第二面除去所述基板的一部分讓其減薄，讓所述導電部從所述第一面與所述第二面貫通的步驟。
2.根據(jù)權(quán)利要求1所述的半導體裝置的制造方法，其特征在于，在所述步驟(a)～(d)結(jié)束之后，進一步包括切斷相鄰所述芯片搭載區(qū)域之間，獲得多個單片的步驟。
3.根據(jù)權(quán)利要求2所述的半導體裝置的制造方法，其特征在于，采用第一切刀切削所述密封材料，采用所述第二切刀切削所述基板。
4.根據(jù)權(quán)利要求1～3中任一項所述的半導體裝置的制造方法，其特征在于，所述步驟(a)包括在所述基板上形成所述凹部的步驟；在所述凹部的內(nèi)面上形成絕緣層的步驟；和通過介入所述絕緣層在所述凹部內(nèi)形成所述導電部的步驟。
5.根據(jù)權(quán)利要求1～4中任一項所述的半導體裝置的制造方法，其特征在于，在所述步驟(b)中，在各個所述芯片搭載區(qū)域上至少搭載各一個芯片。
6.根據(jù)權(quán)利要求1～5中任一項所述的半導體裝置的制造方法，其特征在于，所述步驟(b)中，在任選一個所述芯片搭載區(qū)域上堆疊虛設芯片。
7.根據(jù)權(quán)利要求6所述的半導體裝置的制造方法，其特征在于，所述步驟(b)中，通過在所述芯片搭載區(qū)域上堆疊所述半導體芯片或者所述虛設芯片，在各個所述芯片搭載區(qū)域上至少搭載各一個芯片。
8.根據(jù)權(quán)利要求1～7中任一項所述的半導體裝置的制造方法，其特征在于，所述半導體芯片，具有貫通兩面的貫通電極；所述步驟(b)中，通過所述貫通電極，將所述半導體芯片與所述基板的所述導電部電連接。
9.根據(jù)權(quán)利要求1～7中任一項所述的半導體裝置的制造方法，其特征在于，所述步驟(b)中，通過導線，將所述半導體芯片與所述基板的所述導電部電連接。
10.根據(jù)權(quán)利要求1～9中任一項所述的半導體裝置的制造方法，其特征在于，所述步驟(c)中，在所述基板的所述第一面?zhèn)刃纬删哂虚_口部的掩模，將所述密封材料填充到所述開口部。
11.根據(jù)權(quán)利要求1～10中任一項所述的半導體裝置的制造方法，其特征在于，所述步驟(c)在比大氣壓減壓的處理室內(nèi)進行。
12.根據(jù)權(quán)利要求1～11中任一項所述的半導體裝置的制造方法，其特征在于，在所述步驟(d)結(jié)束之后，進一步包括形成具有將所述導電部電連接的多個連接盤部的布線層的步驟。
13.根據(jù)權(quán)利要求12所述的半導體裝置的制造方法，其特征在于，進一步包括在所述基板的所述第二面?zhèn)壬闲纬蓸渲瑢拥牟襟E；所述連接盤部在所述樹脂層上形成。
14.根據(jù)權(quán)利要求12或13所述的半導體裝置的制造方法，其特征在于，進一步包括在所述連接盤部上設置外部端子的步驟。
15.根據(jù)權(quán)利要求1～14中任一項所述的半導體裝置的制造方法，其特征在于，所述基板是半導體基板。
16.根據(jù)權(quán)利要求15所述的半導體裝置的制造方法，其特征在于，在所述半導體基板上形成多個集成電路；所述集成電路在各個所述芯片搭載區(qū)域上形成，與所述導電部電連接。
17.根據(jù)權(quán)利要求1～14中任一項所述的半導體裝置的制造方法，其特征在于，所述基板是插接板。
18.一種半導體裝置，其特征在于，包括基板，其在第一面上具有多個芯片搭載區(qū)域，具有從所述第一面與第二面貫通的貫通電極；半導體芯片，其被堆疊在所述基板的各個所述芯片搭載區(qū)域上；和密封材料，其被設置在所述基板的所述第一面上。
19.根據(jù)權(quán)利要求18所述的半導體裝置，其特征在于，所述基板是半導體基板。
20.根據(jù)權(quán)利要求19所述的半導體裝置，其特征在于，在所述半導體基板上形成多個集成電路；所述集成電路在各個所述芯片搭載區(qū)域上形成，與所述貫通電極電連接。
21.根據(jù)權(quán)利要求18～20中任一項所述的半導體裝置，其特征在于，將相鄰的所述芯片搭載區(qū)域之間切斷后構(gòu)成。
22.一種電路基板，其特征在于，安裝有權(quán)利要求18～21中任一項所述的半導體裝置而構(gòu)成。
23.一種電子機器，其特征在于，具有權(quán)利要求18～21中任一項所述的半導體裝置。
全文摘要
提供一種半導體裝置及其制造方法，電路基板和電子機器。半導體裝置的制造方法包括在第一面(20)具有多個芯片搭載區(qū)域(38)的半導體基板(10)的、起于第一面(20)的凹部(22)內(nèi)形成導電部(20)的步驟；在各個芯片搭載區(qū)域(38)上至少各一個堆疊半導體芯片(40)的步驟；在半導體基板(10)的第一面(20)上設置密封材料(46)的步驟；和從第二面(20)除去半導體基板(10)的一部分讓其減薄，讓導電部(30)從第一面(20)與第二面(21)貫通的步驟。這樣，可以提高生成效率以及可靠性。
文檔編號H01L25/065GK1581483SQ200410055929
公開日2005年2月16日 申請日期2004年7月30日 優(yōu)先權(quán)日2003年7月31日
發(fā)明者山口浩司 申請人:精工愛普生株式會社