專利名稱：具有抬高的源極/漏極結(jié)構(gòu)的mos晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體元件及其制造方法，更具體地涉及使用選擇性外延生長(SEG)工藝的具有抬高的源極/漏極結(jié)構(gòu)的金屬氧化物半導(dǎo)體(MOS)晶體管及其制造方法。
背景技術(shù)：
如本領(lǐng)域技術(shù)人員所公知的，隨著近來電子裝置小型化、輕量化的趨勢，場效應(yīng)晶體管(FET)的尺寸逐漸減小。但是，由于FET尺寸的減小，相應(yīng)的有效溝道長度減小。反過來，這造成不希望有的影響，稱作“短溝道”效應(yīng)，其惡化了FET的源極電極和漏極電極之間的穿通特性。為了避免這個問題，已經(jīng)開發(fā)了淺結(jié)源/漏結(jié)構(gòu)(shallow junction source/drain structure)。根據(jù)這種結(jié)構(gòu)，源極和漏極被構(gòu)造成LDD(輕摻雜漏極)結(jié)構(gòu)的形式以抑制短溝道效應(yīng)。然而，由于它只能應(yīng)用于柵極線寬為0.35μm或更大的半導(dǎo)體元件來抑制短溝道效應(yīng)而無法應(yīng)用于具有0.35μm或更小的柵極線寬的半導(dǎo)體元件，這種LDD結(jié)構(gòu)在使用中受到限制。這是因為減小結(jié)的深度的程度存在限制，因此在LDD結(jié)構(gòu)中結(jié)的形成是無法實現(xiàn)的或者是不可能的。

發(fā)明內(nèi)容
為了避免LDD結(jié)構(gòu)的上述限制，本發(fā)明提供一種包括抬高的源極/漏極結(jié)的場效應(yīng)晶體管(FET)。
在使用選擇性外延生長(SEG)工藝的具有抬高的源極/漏極結(jié)構(gòu)的金屬氧化物半導(dǎo)體(MOS)晶體管中，以及在制造具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管的方法中，在形成外延層后形成源極/漏極擴展結(jié)(source/drainextension iunction)，由此防止源極/漏極結(jié)區(qū)的惡化。此外，由于采用SEG工藝形成兩個柵極隔離物和兩個抬高的源極/漏極層，所以源極/漏極擴展結(jié)被柵極層的下部部分地覆蓋。這緩解了短溝道效應(yīng)并減小了源極/漏極層中和柵極層中的表面電阻。
在第一方面，本發(fā)明涉及具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管，包括形成在半導(dǎo)體結(jié)構(gòu)的有源區(qū)上的柵極介電層，以及形成在柵極介電層上的柵極電極。該MOS晶體管還包括形成在柵極電極的側(cè)表面上的第一柵極隔離物以及形成在半導(dǎo)體襯底上的第一外延層。在這點上，第二柵極隔離物形成在第一柵極隔離物的側(cè)表面上，而第二外延層形成在第一外延層上。
在一實施例中，該MOS晶體管還包括位于柵極電極和第一柵極隔離物之間的第一柵極氧化物以及位于第一柵極隔離物和第二柵極隔離物之間的第二柵極氧化物。
此外，該MOS晶體管還可以包括位于柵極電極上的多晶層。優(yōu)選地，柵極電極上的多晶層比柵極電極的寬度寬。柵極電極上的多晶層例如包括硅或鍺。
此外，該MOS晶體管還可以包括通過雜質(zhì)離子注入工藝形成的源極/漏極擴展層、以及通過在位于第二外延層下的半導(dǎo)體襯底的一部分中深度離子注入雜質(zhì)而形成的深源極/漏極層。此時，源極/漏極擴展層位于第一外延層下并被柵極電極的下部部分地覆蓋。
在一實施例中，第一外延層的厚度為最終得到的抬高的源極/漏極層的厚度的大約20％至30％。此外，第二外延層的厚度為最終得到的抬高的源極/漏極層的厚度的大約70％至80％。
在一實施例中，第一外延層或第二外延層由硅或硅鍺組成。而且，第二柵極隔離物比第一柵極隔離物寬4到6倍。
本發(fā)明還涉及一種制造具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管的方法，包括在半導(dǎo)體襯底的有源區(qū)上形成柵極介電層以及在柵極介電層上形成柵極電極。第一外延層形成在半導(dǎo)體上。第二柵極隔離物形成在第一柵極隔離物的側(cè)表面上。第二外延層形成在第一外延層上。
該方法還可以包括在形成第一柵極隔離物之前形成第一柵極氧化物，并且在形成第二柵極隔離物之前形成第二柵極氧化物。
在一實施例中，該方法還包括在形成第一外延層時在柵極電極上形成第一多晶層，以及在形成第二外延層時在第一多晶層上形成第二多晶層。
在一實施例中，該方法還包括在形成第一外延層后在半導(dǎo)體襯底中離子注入雜質(zhì)以形成源極/漏極擴展層，以及在形成第二外延層后在半導(dǎo)體襯底中離子注入雜質(zhì)以形成深源極/漏極層。
第一外延層的厚度為最終得到的抬高的源極/漏極層的厚度的大約20％至30％。此外，第二外延層的厚度為最終得到的抬高的源極/漏極層的厚度的大約70％至80％。
在一實施例中，第二柵極隔離物比第一柵極隔離物寬4到6倍。
在一實施例中，第一外延層或第二外延層由硅組成。采用低壓化學(xué)汽相沉積工藝生長第一外延層或第二外延層。具體地，低壓化學(xué)汽相沉積工藝在10至30乇下進行。此外，使用包括二氯硅烷和HCl的原料氣體(sourcegas)形成第一外延層或第二外延層。此外，采用超高真空化學(xué)汽相沉積工藝生長第一外延層或第二外延層。具體地，超高真空化學(xué)汽相沉積工藝在10-4至10-5乇下進行。此外，使用包括Si2H6的原料氣體形成第一外延層或第二外延層。
在另一實施例中，第一外延層或第二外延層由硅鍺組成。在這點上，采用低壓化學(xué)汽相沉積工藝生長第一外延層或第二外延層。具體地，低壓化學(xué)汽相沉積工藝在10至30乇下進行。此外，可以采用超高真空化學(xué)汽相沉積工藝生長第一外延層或第二外延層。具體地，超高真空化學(xué)汽相沉積工藝在10-4至10-5乇下進行。此外，使用包括二氯硅烷(DSC)、HCl和GeH4的原料氣體形成第一外延層或第二外延層。
該方法還可以包括在形成第一外延層或第二外延層之前在氫氣氛下在800至900℃烘烤半導(dǎo)體襯底或者第一外延層1到5分鐘的步驟。
此外，源極/漏極層可以通過在形成第一外延層或第二外延層期間在第一外延層或第二外延層中原位摻雜雜質(zhì)來形成，或者可以通過在形成第一外延層或第二外延層期間在第一外延層或第二外延層中離子注入雜質(zhì)來形成。


從附圖中示出的本發(fā)明的優(yōu)選實施例的更加具體的描述，本發(fā)明的前述和其它目的、特征和優(yōu)點將是明顯的，在附圖中相似的附圖標記在不同的視圖中表示相同的部件。附圖不是必須呈比例繪制，而是強調(diào)闡述本發(fā)明的原理。
圖1至圖6為示出根據(jù)本發(fā)明的具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管的制造的剖視圖。
具體實施例方式
圖1至圖6為示出根據(jù)本發(fā)明的具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管的制造的剖視圖。
請參照圖1，裝置分隔件104，或隔離結(jié)構(gòu)，被形成在半導(dǎo)體襯底101上以便在分隔件104之間定義一有源區(qū)。優(yōu)選地，半導(dǎo)體襯底101由硅組成。裝置分隔件例如可以通過任何公知的技術(shù)來形成，包括采用硅的定位氧化(LOCOS)工藝和淺溝槽隔離(STI)方法來形成場氧化物結(jié)構(gòu)(field oxidestructure)104。
柵極介電層106例如通過沉積選自于由SiO2、SiON、SiN、Al2O3和它們的混合物組成的組中的材料形成在半導(dǎo)體襯底的有源區(qū)上。在一實施例中，由此形成的最終的柵極介電層106的厚度為20至100。
隨后在其上形成有柵極介電層106的半導(dǎo)體襯底101的有源區(qū)上沉積用于導(dǎo)電膜，并且所得到的半導(dǎo)體襯底101被圖形化以便在半導(dǎo)體襯底101上形成柵極電極108。在這點上，在一實施例中，導(dǎo)電膜的材料選自于由多晶硅、硅鍺(SiGe)、鍺(Ge)以及其它可采用的導(dǎo)電材料組成的組中。對柵極電極108進行氧化工藝或化學(xué)汽相沉積(CVD)工藝以便在柵極電極108的側(cè)面或側(cè)壁上形成第一柵極氧化物110。
隨后采用CVD工藝在半導(dǎo)體襯底101上形成諸如氮化物(例如SiN)層的介電層，并且蝕刻所得到的半導(dǎo)體襯底101以便在第一柵極氧化物110上形成第一柵極隔離物114。此時，當半導(dǎo)體襯底101被蝕刻以形成第一柵極隔離物114時，除了被柵極電極108周圍的第一柵極氧化物110的下部覆蓋的部分以及除了位于第一柵極電極108下的部分，柵極介電層在一各向異性蝕刻工序中被蝕刻。
在第一柵極隔離物114形成后，進行使用氫氣的高溫氫氣烘烤工藝，以便采用選擇性外延生長(SEG)工藝在半導(dǎo)體襯底101上順利地沉積第一外延層118。此時，優(yōu)選在氫氣氛下在800至900℃進行氫氣烘烤1到5分鐘。
請參照圖2，該SEG工藝在低壓化學(xué)汽相沉積(LPCVD)或超高真空化學(xué)汽相沉積(UHV-CVD)工序中進行，以便在柵極電極108上形成柵極硅116并且在場氧化物104和第一柵極隔離物114之間形成第一外延層118。在這點上，第一外延層118的厚度為最終得到的抬高的源極/漏極層的厚度的大約20％至30％。利用SEG工藝延伸柵極硅116以形成多晶層。
參照圖3，濃度為大約1014離子/cm2的雜質(zhì)被注入到第一外延層118下的半導(dǎo)體襯底101部分中，例如在半導(dǎo)體襯底101中，對于PMOS(P型溝道金屬氧化物半導(dǎo)體)在3keV下離子注入BF2以及對于NMOS(N型溝道金屬氧化物半導(dǎo)體)在10keV下離子注入As，以便在半導(dǎo)體襯底101中形成源極/漏極擴展層112。
如圖4所示，采用CVD工藝，在第一柵極隔離物114上形成第二柵極氧化物130。隨后通過CVD工藝在第二柵極氧化物130上沉積諸如氮化物(例如SiN)的介電層，以便構(gòu)造第二柵極隔離物134。隨后，蝕刻所得到的半導(dǎo)體襯底101以形成第二柵極隔離物134。此時，優(yōu)選的是第一柵極隔離物114與第二柵極隔離物134的側(cè)向厚度比為大約1∶5。
請參照圖5，例如使用LPCVD或UHV-CVD進行SEG工藝，以便在柵極硅116和第一外延層118上形成第二外延層140。在這點上，第二外延層的厚度為最終得到的抬高的源極/漏極層的厚度的大約70％至80％。因此，優(yōu)選的是第一外延層118與第二外延層140的厚度比為大約2∶5。在本發(fā)明中，第一外延層118的厚度為大約100，而第二外延層140的厚度為大約250。
通過圖5中的SEG工藝再一次延伸擴展的柵極硅116。結(jié)果，位于柵極電極上的多晶層的寬度大于柵極的寬度。優(yōu)選地，位于柵極電極108上的多晶層116包括硅或鍺。因此，當柵極硅以這種方式延伸時，柵極電阻降低，而且因為由于擴展使得柵極硅更加遠離結(jié)，所以裝置的結(jié)漏(junctionleakage)性質(zhì)得以改善。
參照圖6，雜質(zhì)被深度地離子注入到位于第二外延層140下的半導(dǎo)體襯底101部分中，以便在源極/漏極電極下形成深的源區(qū)/漏區(qū)120，并且所得到的半導(dǎo)體襯底101被退火以將離子注入在半導(dǎo)體襯底101中的雜質(zhì)激活。
此外，當?shù)谝换虻诙庋訉?18或140包含硅時，硅外延層可以在壓力為大約10至30乇以及溫度為大約850℃的沉積條件下使用由二氯硅烷(DCS)和HCl組成的原料氣體利用LPCVD工藝來生長。優(yōu)選地，在大約20乇的沉積壓力下生長硅外延層。
或者，當?shù)谝换虻诙庋訉?18或140包含硅時，硅外延層可以在壓力為大約10-4至10-5乇以及溫度為大約600至700℃的沉積條件下使用由Si2H6組成的原料氣體利用UHV-CVD工藝來生長。
另一方面，當?shù)谝换虻诙庋訉?18或140包含硅鍺時，硅鍺外延層可以在壓力為大約20乇以及溫度為大約650至750℃的沉積條件下使用由二氯硅烷(DCS)、HCl和GeH4組成的原料氣體利用LPCVD工藝來生長。
此外，當?shù)谝换虻诙庋訉?18或140包含硅鍺時，硅鍺外延層可以在壓力為大約10-4至10-5乇以及溫度為大約550至600℃的沉積條件下使用由二氯硅烷(DCS)、HCl和GeH4組成的原料氣體利用UHV-CVD工藝來生長。
同時，在采用SEG工藝生長第一或第二外延層118或140時，通過原位摻雜雜質(zhì)，例如硼、磷、砷、銦或銻，可以將第一或第二外延層118或140的摻雜濃度控制為1020離子/cm2或更高。此外，通過公知的技術(shù)雜質(zhì)可以被注入到第一或第二外延層中。對于NMOS裝置，As或P在40keV下被注入到第一或第二外延層中，而對于PMOS裝置，B在3keV下被注入到第一或第二外延層中。
如上所述，本發(fā)明提供一種采用選擇性外延生長(SEG)工藝制造具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管的方法，其中在形成外延層后形成源極/漏極擴展結(jié)，由此防止短溝道效應(yīng)，否則源極/漏極結(jié)的擴散將造成短溝道效應(yīng)；因此泄漏電流減小。此外，本發(fā)明的結(jié)構(gòu)和工藝具有以下優(yōu)點由于采用選擇性外延生長工藝形成兩個側(cè)向柵極隔離物以及形成兩個抬高的源極/漏極層，源極/漏極擴展結(jié)被柵極結(jié)構(gòu)的下部部分地覆蓋，因此防止了短溝道效應(yīng)，同時，減小了源極/漏極層和柵極層的表面電阻。
雖然已參考本發(fā)明的優(yōu)選實施例具體顯示和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)理解，在不脫離所附權(quán)利要求書限定的本發(fā)明的精神和范圍的情況下，可以做出各種形式和細節(jié)上的變化。
權(quán)利要求
1.一種制造具有抬高的源極/漏極結(jié)構(gòu)的金屬氧化物半導(dǎo)體(MOS)晶體管的方法，包括在半導(dǎo)體襯底的有源區(qū)上形成柵極介電層并在柵極介電層上形成柵極電極；在柵極電極的側(cè)表面上形成第一柵極隔離物；在半導(dǎo)體襯底上形成第一外延層；在第一柵極隔離物的側(cè)表面上形成第二柵極隔離物；以及在第一外延層上形成第二外延層。
2.如權(quán)利要求1所述的方法，還包括在形成第一柵極隔離物之前在柵極電極的側(cè)表面上形成第一柵極氧化物；以及在形成第二柵極隔離物之前在第一柵極隔離物的側(cè)表面上形成第二柵極氧化物。
3.如權(quán)利要求1所述的方法，還包括在形成第一外延層時在柵極電極上形成第一多晶層；以及在形成第二外延層時在第一多晶層上形成第二多晶層。
4.如權(quán)利要求1所述的方法，還包括在形成第一外延層后，在半導(dǎo)體襯底中離子注入雜質(zhì)以形成源極/漏極擴展層；以及在形成第二外延層后，在半導(dǎo)體襯底中離子注入雜質(zhì)以形成深源極/漏極層。
5.如權(quán)利要求1所述的方法，其中第一外延層的厚度大約為由第一外延層和第二外延層形成的抬高的源極/漏極層的總厚度的20％到30％。
6.如權(quán)利要求1所述的方法，其中第二外延層的厚度大約為由第一外延層和第二外延層形成的抬高的源極/漏極層的總厚度的70％到80％。
7.如權(quán)利要求1所述的方法，其中第二柵極隔離物比第一柵極隔離物寬4到6倍。
8.如權(quán)利要求1所述的方法，其中第一外延層和第二外延層中的至少一個包括硅。
9.如權(quán)利要求8所述的方法，其中第一外延層和第二外延層中的至少一個采用低壓化學(xué)汽相沉積工藝來生長。
10.如權(quán)利要求9所述的方法，其中第一外延層和第二外延層中的至少一個采用包括二氯硅烷和HCl的原料氣體來形成。
11.如權(quán)利要求9所述的方法，其中低壓化學(xué)汽相沉積在10至30乇下進行。
12.如權(quán)利要求8所述的方法，其中第一外延層和第二外延層中的至少一個采用超高真空化學(xué)汽相沉積工藝來生長。
13.如權(quán)利要求12所述的方法，其中第一外延層和第二外延層中的至少一個采用包括Si2H6的原料氣體來形成。
14.如權(quán)利要求12所述的方法，其中超高真空化學(xué)汽相沉積在10-4至10-5乇下進行。
15.如權(quán)利要求8所述的方法，還包括在形成第一外延層和第二外延層中的至少一個前，在氫氣氣氛下在800至900℃烘烤半導(dǎo)體襯底或第一外延層1到5分鐘。
16.如權(quán)利要求1所述的方法，其中第一外延層和第二外延層中的至少一個包括硅鍺。
17.如權(quán)利要求16所述的方法，其中第一外延層和第二外延層中的至少一個采用低壓化學(xué)汽相沉積工藝來生長。
18.如權(quán)利要求17所述的方法，其中第一外延層和第二外延層中的至少一個采用包括二氯硅烷、HCl和GeH4的原料氣體來形成。
19.如權(quán)利要求17所述的方法，其中低壓化學(xué)汽相沉積在10至30乇下進行。
20.如權(quán)利要求16所述的方法，其中第一外延層和第二外延層中的至少一個采用超高真空化學(xué)汽相沉積工藝來生長。
21.如權(quán)利要求20所述的方法，其中第一外延層和第二外延層中的至少一個采用包括二氯硅烷、HCl和GeH4的原料氣體來形成。
22.如權(quán)利要求12所述的方法，其中超高真空化學(xué)汽相沉積在10-4至10-5乇下進行。
23.如權(quán)利要求16所述的方法，還包括在形成第一外延層或第二外延層之前，在氫氣氣氛下在800至900℃烘烤半導(dǎo)體襯底或第一外延層1到5分鐘。
24.如權(quán)利要求1所述的方法，還包括在形成第一外延層或第二外延層期間通過在第一外延層和第二外延層中的至少一個中原位摻雜雜質(zhì)來形成源極/漏極層。
25.如權(quán)利要求1所述的方法，還包括在形成第一外延層或第二外延層期間通過在第一外延層和第二外延層中的至少一個中離子注入雜質(zhì)來形成源極/漏極層。
26.一種具有抬高的源極/漏極結(jié)構(gòu)的金屬氧化物半導(dǎo)體(MOS)晶體管，包括在半導(dǎo)體襯底的有源區(qū)上形成的柵極介電層；在柵極介電層上形成的柵極電極；在柵極電極的側(cè)表面上形成的第一柵極隔離物；在半導(dǎo)體襯底上形成的第一外延層；在第一柵極隔離物的側(cè)表面上形成的第二柵極隔離物；以及在第一外延層上形成的第二外延層。
27.如權(quán)利要求26所述的MOS晶體管，還包括位于柵極電極和第一柵極隔離物之間的第一柵極氧化物；以及位于第一柵極隔離物與第二柵極隔離物之間的第二柵極氧化物。
28.如權(quán)利要求26所述的MOS晶體管，還包括位于柵極電極上的多晶層。
29.如權(quán)利要求28所述的MOS晶體管，其中柵極電極上的多晶層的寬度比柵極電極的寬度寬。
30.如權(quán)利要求28所述的MOS晶體管，其中柵極電極上的多晶層包括硅。
31.如權(quán)利要求28所述的MOS晶體管，其中柵極電極上的多晶層包括鍺。
32.如權(quán)利要求26所述的MOS晶體管，還包括通過雜質(zhì)離子注入工藝形成的源極/漏極擴展層，所述源極/漏極擴展層位于第一外延層下并被柵極電極的下部部分地覆蓋；以及通過在位于第二外延層下的半導(dǎo)體襯底部分中深度離子注入雜質(zhì)形成的深源極/漏極層。
33.如權(quán)利要求26所述的MOS晶體管，其中第一外延層的厚度大約為由第一外延層和第二外延層形成的抬高的源極/漏極層的總厚度的20％到30％。
34.如權(quán)利要求26所述的MOS晶體管，其中第二外延層的厚度大約為由第一外延層和第二外延層形成的抬高的源極/漏極層的總厚度的70％到80％。
35.如權(quán)利要求26所述的MOS晶體管，其中第一外延層和第二外延層中的至少一個包括硅。
36.如權(quán)利要求26所述的MOS晶體管，其中第二柵極隔離物比第一柵極隔離物寬4到6倍。
37.如權(quán)利要求26所述的MOS晶體管，其中第一外延層和第二外延層中的至少一個包括硅鍺。
全文摘要
在使用選擇性外延生長(SEG)工藝的具有抬高的源極/漏極結(jié)構(gòu)的金屬氧化物半導(dǎo)體(MOS)晶體管中，以及在制造具有抬高的源極/漏極結(jié)構(gòu)的MOS晶體管的方法中，在形成外延層后形成源極/漏極擴展結(jié)，由此防止源極/漏極結(jié)區(qū)的惡化。此外，由于采用SEG工藝形成兩個柵極隔離物和兩個抬高的源極/漏極層，所以源極/漏極擴展結(jié)被柵極層的下部部分地覆蓋。這緩解了短溝道效應(yīng)并減小了源極/漏極層中和柵極層中的表面電阻。
文檔編號H01L21/336GK1551311SQ20041004331
公開日2004年12月1日 申請日期2004年5月14日 優(yōu)先權(quán)日2003年5月14日
發(fā)明者李承換, 樸文漢, 李化成, 李 浩, 柳載潤 申請人:三星電子株式會社