專利名稱：半導(dǎo)體存儲(chǔ)裝置、半導(dǎo)體裝置和便攜電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)裝置、包括該半導(dǎo)體存儲(chǔ)裝置的半導(dǎo)體裝置和包括該半導(dǎo)體存儲(chǔ)裝置或半導(dǎo)體裝置的便攜電子設(shè)備。更具體而言，本發(fā)明涉及一種包括非易失性存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)裝置，該非易失性存儲(chǔ)元件由場(chǎng)效應(yīng)晶體管構(gòu)建，該場(chǎng)效應(yīng)晶體管的每個(gè)都包括具有用于保持電荷的功能的存儲(chǔ)功能單元；包括該半導(dǎo)體存儲(chǔ)裝置的半導(dǎo)體裝置；以及包括該半導(dǎo)體存儲(chǔ)裝置或半導(dǎo)體裝置的便攜電子設(shè)備。
背景技術(shù)：
一般而言，微型計(jì)算機(jī)包括CPU、非易失性存儲(chǔ)器和易失性存儲(chǔ)器。非易失性存儲(chǔ)器在其中存儲(chǔ)程序代碼等，而易失性存儲(chǔ)器被用作工作存儲(chǔ)器。EEPROM(電可擦除可編程只讀存儲(chǔ)器)等已在常規(guī)上被用作非易失性存儲(chǔ)器。
作為EEPROM的實(shí)例，將在以下描述閃存。圖27是示出閃存元件的實(shí)例的示意斷面圖。圖27中所示為半導(dǎo)體基片901、浮動(dòng)?xùn)?02、字線(控制柵)903、擴(kuò)散層源線904、擴(kuò)散層位線905、裝置隔離區(qū)906和絕緣膜907。
閃存元件具有浮動(dòng)?xùn)?，并且信息是依照浮?dòng)?xùn)胖械碾姾闪縼肀３值?。在通過安排存儲(chǔ)元件而構(gòu)建的存儲(chǔ)元件陣列中，通過選擇特定字線和特定位線并施加預(yù)定電壓，重寫/讀取所需存儲(chǔ)元件的操作可被執(zhí)行。
圖28是示意性地示出當(dāng)閃存中的浮動(dòng)?xùn)胖械碾姾闪孔兓瘯r(shí)的漏電流(Id)-柵電壓(Vg)特性的曲線圖。當(dāng)浮動(dòng)?xùn)胖械呢?fù)電荷量增加時(shí)，閾值增加并且Id-Vg曲線與Vg增加方向幾乎平行地移動(dòng)(例如見日本未檢查的專利申請(qǐng)No.Hei 05-304277(1993))。
然而，由于EEPROM包括浮動(dòng)?xùn)?，已?jīng)有必要的是圖形化兩層多晶硅層以形成浮動(dòng)?xùn)藕涂刂茤牛纱藢?dǎo)致復(fù)雜的過程。因此，已經(jīng)難以減小除了EEPROM本身以外還包括非易失性存儲(chǔ)器和易失性存儲(chǔ)器的半導(dǎo)體存儲(chǔ)裝置的成本。

發(fā)明內(nèi)容
已考慮到所述問題而實(shí)現(xiàn)了本發(fā)明，其目的是以低成本提供一種包括非易失性存儲(chǔ)器和易失性存儲(chǔ)器兩者的半導(dǎo)體存儲(chǔ)裝置。
依照本發(fā)明，提供了一種半導(dǎo)體存儲(chǔ)裝置，其包括非易失性存儲(chǔ)器部分；以及易失性存儲(chǔ)器部分，其中非易失性存儲(chǔ)器部分包括非易失性存儲(chǔ)元件，該非易失性存儲(chǔ)元件具有通過柵絕緣膜在半導(dǎo)體層上形成的柵電極，在柵電極下放置的溝道區(qū)，在溝道區(qū)的兩側(cè)上設(shè)置并具有與溝道區(qū)相反的傳導(dǎo)類型的擴(kuò)散區(qū)，以及在柵電極的兩側(cè)上形成并具有用于保持電荷的功能的存儲(chǔ)功能單元。
有了該配置，由于非易失性存儲(chǔ)器部分包括可在簡單制造過程中容易精制的非易失性存儲(chǔ)元件，有可能以低成本提供一種包括非易失性存儲(chǔ)器和易失性存儲(chǔ)器兩者的半導(dǎo)體存儲(chǔ)裝置。此外，由于在非易失性存儲(chǔ)元件中可容易地放大在寫入和擦除時(shí)的電流的差，有可能增加讀取存儲(chǔ)在非易失性存儲(chǔ)器部分中的信息的速度，或者簡化非易失性存儲(chǔ)器部分中的讀取電路的安排。
在依照本發(fā)明的實(shí)施例中，易失性存儲(chǔ)器部分包括SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)。
依照該實(shí)施例，有可能抑制半導(dǎo)體存儲(chǔ)裝置中的電功耗。
在依照本發(fā)明的另一個(gè)實(shí)施例中，非易失性存儲(chǔ)元件和SRAM被形成于單個(gè)芯片上。
依照該實(shí)施例，用于形成非易失性存儲(chǔ)器部分的過程具有與用于形成具有一般結(jié)構(gòu)的晶體管的過程的高度相似性。SRAM可由具有一般結(jié)構(gòu)的晶體管來構(gòu)建，因此可以在相當(dāng)容易的過程中將非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分組合安裝在單個(gè)芯片上。因此，半導(dǎo)體存儲(chǔ)裝置可被減小尺寸，此外可被顯著減小成本。
在又一個(gè)實(shí)施例中，易失性存儲(chǔ)器部分包括DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。
依照該實(shí)施例，有可能顯著減小易失性存儲(chǔ)器部分中每個(gè)位所占用的區(qū)域。作為結(jié)果，有可能減小半導(dǎo)體存儲(chǔ)裝置的成本，或者增加存儲(chǔ)器容量。
在再一個(gè)實(shí)施例中，易失性存儲(chǔ)器部分包括用于刷新DRAM的刷新操作裝置。
依照該實(shí)施例，在組合諸如CPU(中央處理單元)的外部控制器與半導(dǎo)體存儲(chǔ)裝置的情況下，外部控制器不需要執(zhí)行易失性存儲(chǔ)器部分的任何刷新操作，或者不需要發(fā)出用于對(duì)易失性存儲(chǔ)器部分執(zhí)行刷新操作的命令。因此，有可能便于設(shè)計(jì)外部控制器。具體而言，有可能容易地使外部控制器通用。
而且，在再一個(gè)實(shí)施例中，具有被形成于其中的非易失性存儲(chǔ)器部分的芯片和具有被形成于其中的易失性存儲(chǔ)器部分的芯片被安裝于單個(gè)封裝中。
依照該實(shí)施例，半導(dǎo)體存儲(chǔ)裝置可被減小尺寸。
另外，依照本發(fā)明的半導(dǎo)體裝置包括以上所述的半導(dǎo)體存儲(chǔ)裝置和邏輯操作部分。
有了該配置，由于半導(dǎo)體裝置包括具有可在簡單制造過程中容易地精制的存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)裝置和邏輯操作部分，有可能以低成本來提供能執(zhí)行各種操作的半導(dǎo)體裝置。
另外，在再一個(gè)實(shí)施例中，存儲(chǔ)功能單元的至少一部分與擴(kuò)散區(qū)的一部分重疊。
依照該實(shí)施例，有可能充分增加非易失性存儲(chǔ)元件的讀取速度。因此，可以以較高速度來激勵(lì)半導(dǎo)體存儲(chǔ)裝置。
此外，在再一個(gè)實(shí)施例中，存儲(chǔ)功能單元包括保持膜，其具有用于保持電荷的功能，并且該保持膜的表面被安排得與柵絕緣膜的表面幾乎平行。
依照該實(shí)施例，有可能減小非易失性存儲(chǔ)元件的記憶效應(yīng)的偏差，從而抑制非易失性存儲(chǔ)元件的讀取電流的偏差。此外，有可能減小在信息保持操作期間的非易失性存儲(chǔ)元件的特性的偏差，從而增強(qiáng)非易失性存儲(chǔ)元件的信息保持特性。作為結(jié)果，半導(dǎo)體存儲(chǔ)裝置的可靠性可被提高。
而且，在再一個(gè)實(shí)施例中，保持膜被安排得與柵電極的側(cè)表面幾乎平行。
依照該實(shí)施例，有可能以高速度來執(zhí)行非易失性存儲(chǔ)元件的重寫操作，這是因?yàn)榉且资源鎯?chǔ)元件的重寫速度被增加。作為結(jié)果，可以以高速度來激勵(lì)半導(dǎo)體存儲(chǔ)裝置。
另外，在再一個(gè)實(shí)施例中，存儲(chǔ)功能單元包括具有用于保持電荷的功能的保持膜和用于分離保持膜與溝道區(qū)和半導(dǎo)體層之一的絕緣膜，并且絕緣膜具有比柵絕緣膜小的厚度并且不小于0.8nm。
依照該實(shí)施例，有可能減小非易失性存儲(chǔ)元件中的寫入操作和擦除操作期間的電壓，或者以高速度來執(zhí)行寫入操作和擦除操作。此外，由于非易失性存儲(chǔ)元件的記憶效應(yīng)被增強(qiáng)，非易失性存儲(chǔ)器部分的讀取速度可被增加。這樣，可以以高速度來激勵(lì)半導(dǎo)體存儲(chǔ)裝置，同時(shí)具有減小的電功耗。
另外，在再一個(gè)實(shí)施例中，存儲(chǔ)功能單元包括具有用于保持電荷的功能的膜和用于分離該膜與溝道區(qū)或半導(dǎo)體層的絕緣膜，并且絕緣膜具有比柵絕緣膜大的厚度并且不大于20nm。
在該實(shí)施例中，即使當(dāng)非易失性存儲(chǔ)元件被高度集成時(shí)，可實(shí)現(xiàn)令人滿意的信息保持特性，這是因?yàn)楸３痔匦钥杀惶岣叨粣夯且资源鎯?chǔ)元件的短溝道效應(yīng)。因此，有可能增加半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器容量，或者減小半導(dǎo)體存儲(chǔ)裝置的制造成本。
而且，依照本發(fā)明的便攜電子設(shè)備包括以上所述的半導(dǎo)體存儲(chǔ)裝置或半導(dǎo)體裝置。
依照本發(fā)明，由于便攜電子設(shè)備包括不貴的半導(dǎo)體存儲(chǔ)裝置或半導(dǎo)體裝置，有可能減小便攜電子設(shè)備的制造成本。


圖1是示出存儲(chǔ)元件(第一實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖2A和2B是每個(gè)都示出所述存儲(chǔ)元件(第一實(shí)施例)的修改的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖3是用于描述所述存儲(chǔ)元件(第一實(shí)施例)的寫入操作的圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖4是用于描述所述存儲(chǔ)元件(第一實(shí)施例)的寫入操作的圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；
圖5是用于描述所述存儲(chǔ)元件(第一實(shí)施例)的擦除操作的圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖6是用于描述所述存儲(chǔ)元件(第一實(shí)施例)的擦除操作的圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖7是用于描述所述存儲(chǔ)元件(第一實(shí)施例)的讀取操作的圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖8是示出存儲(chǔ)元件(第二實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖9是圖8中所示的主要部分的放大示意斷面圖；圖10是圖8中所示的主要部分的修改的放大示意斷面圖；圖11是示出所述存儲(chǔ)元件(第二實(shí)施例)的電特性的曲線圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖12是示出存儲(chǔ)元件(第二實(shí)施例)的修改的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖13是示出存儲(chǔ)元件(第三實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖14是示出存儲(chǔ)元件(第四實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖15是示出存儲(chǔ)元件(第五實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖16是示出存儲(chǔ)元件(第六實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；
圖17是示出存儲(chǔ)元件(第七實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖18是示出存儲(chǔ)元件(第八實(shí)施例)的主要部分的示意斷面圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖19是示出存儲(chǔ)元件(第九實(shí)施例)的電特性的曲線圖，該存儲(chǔ)元件構(gòu)成依照本發(fā)明的用于顯示器的驅(qū)動(dòng)裝置的非易失性存儲(chǔ)器部分；圖20是示出依照本發(fā)明的半導(dǎo)體裝置(第十實(shí)施例)的方塊圖；圖21是示出依照本發(fā)明的半導(dǎo)體裝置(第十實(shí)施例)的非易失性存儲(chǔ)器部分的存儲(chǔ)元件陣列的電路圖；圖22是示出依照本發(fā)明的半導(dǎo)體裝置(第十一實(shí)施例)的方塊圖；圖23是示出依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置(第十二實(shí)施例)的示意斷面圖；圖24是示意性地描述依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置(第十三實(shí)施例)的斷面圖；圖25是示出依照本發(fā)明的半導(dǎo)體裝置(第十四實(shí)施例)的方塊圖；圖26是示出依照本發(fā)明的便攜電子設(shè)備(第十五實(shí)施例)的示意方塊圖；圖27是示出常規(guī)閃存的主要部分的示意斷面圖；并且圖28是示出常規(guī)閃存的電特性的曲線圖。
具體實(shí)施例方式
依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置主要由非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分來構(gòu)建。
形成非易失性存儲(chǔ)器部分的存儲(chǔ)元件主要由以下來構(gòu)建半導(dǎo)體層、柵絕緣膜、柵電極、溝道區(qū)、擴(kuò)散區(qū)和存儲(chǔ)功能單元。在此，溝道區(qū)一般是具有與半導(dǎo)體層相同的導(dǎo)電類型并且位于緊接著柵電極以下的區(qū)。擴(kuò)散區(qū)表示具有與溝道區(qū)相反的導(dǎo)電類型的區(qū)。
具體地，本發(fā)明的存儲(chǔ)元件可由以下來構(gòu)建作為擴(kuò)散區(qū)的第一傳導(dǎo)類型的區(qū)，作為溝道區(qū)的第二傳導(dǎo)類型的區(qū)，被放置在第一和第二傳導(dǎo)類型的區(qū)的邊界上的存儲(chǔ)功能單元，以及通過柵絕緣膜而提供的電極。本發(fā)明的存儲(chǔ)元件由以下來構(gòu)建是合適的在柵絕緣膜上形成的柵電極，在柵電極的兩側(cè)上形成的兩個(gè)存儲(chǔ)功能單元，被放置在存儲(chǔ)功能單元的柵電極的相對(duì)側(cè)上的兩個(gè)擴(kuò)散區(qū)，以及被放置在柵電極以下的溝道區(qū)。
在本發(fā)明的半導(dǎo)體裝置中，半導(dǎo)體層在半導(dǎo)體基片上被形成，優(yōu)選的是在被形成于半導(dǎo)體基片中的第一傳導(dǎo)類型的阱區(qū)上。
半導(dǎo)體基片并不被具體限制，只要它可被用于半導(dǎo)體裝置，并且它的實(shí)例包括由諸如硅、鍺等的元素半導(dǎo)體或諸如硅鍺、GaAs、InGaAs、ZnSe或GaN的化合物半導(dǎo)體制成的體基片(bulk substrate)。作為在其表面上具有半導(dǎo)體層的基片，可使用各種基片，如SOI(絕緣體上硅)基片、SOS基片和多層SOI基片，或者在其上具有半導(dǎo)體層的玻璃或塑料基片。具體而言，在其表面上具有半導(dǎo)體層的硅基片和SOI基片是優(yōu)選的。半導(dǎo)體基片或半導(dǎo)體層可以是單晶的(例如通過外延生長形成的)、多晶的、或者無定形的，盡管在其中流動(dòng)的電流量有少許變化。
優(yōu)選的是在半導(dǎo)體層上形成裝置隔離區(qū)。此外，單層或多層結(jié)構(gòu)可通過諸如晶體管、電容器和電阻器的裝置，由這些裝置形成的電路，半導(dǎo)體裝置和層間絕緣膜的組合來形成。裝置隔離區(qū)可由諸如LOCOS膜、溝槽氧化物膜和STI膜的任何各種裝置隔離膜來形成。半導(dǎo)體層可以是P或N傳導(dǎo)類型。在半導(dǎo)體層中，優(yōu)選的是形成第一傳導(dǎo)類型(P或N類型)的至少一個(gè)阱區(qū)。在該場(chǎng)(field)中處于已知范圍內(nèi)的雜質(zhì)濃度可被用作半導(dǎo)體層和阱區(qū)中的雜質(zhì)濃度。在使用SOI基片作為半導(dǎo)體層的情況下，阱區(qū)可被形成于表面半導(dǎo)體層中，并且體區(qū)可被提供于溝道區(qū)以下。
柵絕緣膜并不被具體限制，只要它通常被用于半導(dǎo)體裝置，并且它的實(shí)例包括諸如氧化硅膜或氮化硅膜的絕緣膜或者諸如氧化鋁、氧化鈦、氧化鉭或氧化鉿的高介電常數(shù)膜的單層膜或疊層膜。具體而言，氧化硅膜是優(yōu)選的。柵絕緣膜具有例如大約1到20nm的厚度，優(yōu)選為大約1到6nm。柵絕緣膜可被僅緊接著在柵電極以下而形成或者被形成得比柵電極大(寬)。
柵電極是以通常被用于半導(dǎo)體裝置的形狀或具有柵絕緣膜上的下端部分中的凹陷的形狀來形成的。柵電極優(yōu)選地以整體形式被形成，而無需被單層或多層傳導(dǎo)膜分離。柵電極可在它被單層或多層傳導(dǎo)膜分離的狀態(tài)下被放置。柵電極可具有其側(cè)壁上的側(cè)壁絕緣膜。通常，柵電極并不被具體限制，只要它被用于半導(dǎo)體裝置，并且它的實(shí)例包括傳導(dǎo)膜，例如由多晶硅，諸如銅或鋁的金屬，諸如鎢、鈦或鉭的高耐熔金屬，以及具有高耐熔金屬的硅化物等制成的單層或多層膜。柵電極的適當(dāng)厚度是例如大約50到400nm。溝道區(qū)被形成于柵電極之下。
優(yōu)選地，柵電極僅被形成于存儲(chǔ)功能單元的側(cè)壁上或者不覆蓋存儲(chǔ)功能單元的頂部。通過這種安排，接觸插頭(contact plug)可被放置得較接近于柵電極以便于減小存儲(chǔ)元件的尺寸。制造具有這種簡單安排的存儲(chǔ)元件是容易的，因此生產(chǎn)中的產(chǎn)量可被提高。
存儲(chǔ)功能單元至少具有保持電荷的功能(在以下被描述為“電荷保持功能”)。換句話說，存儲(chǔ)功能單元具有積累和保持電荷的功能，俘獲電荷的功能，或者保持電荷極化狀態(tài)的功能。例如當(dāng)存儲(chǔ)功能單元包括具有電荷保持功能的膜或區(qū)時(shí)，該功能被展示。具有以上功能的元素的實(shí)例包括氮化硅；硅；包括諸如磷或硼的雜質(zhì)的硅酸鹽玻璃；碳化硅；氧化鋁；諸如氧化鉿、氧化鋯或氧化鉭的高介電材料；氧化鋅；鐵電物質(zhì)；金屬等。因此，存儲(chǔ)功能單元可由例如以下的單層或疊層結(jié)構(gòu)來形成包括氮化硅膜的絕緣膜；在其中具有傳導(dǎo)膜或半導(dǎo)體層的絕緣膜；包括至少一個(gè)導(dǎo)體或半導(dǎo)體點(diǎn)(dot)的絕緣膜；或者包括鐵電膜的絕緣膜，所述鐵電膜的內(nèi)部電荷被電場(chǎng)極化并且極化狀態(tài)在其中被保持。具體而言，由于存在俘獲電荷的許多能級(jí)(level)，氮化硅膜可獲得大的滯后特性，因此氮化硅膜是優(yōu)選的。另外，電荷保持時(shí)間是長的，并且由于泄漏路徑的出現(xiàn)而導(dǎo)致的電荷泄漏的問題并不存在，因此保持特性是好的。此外，氮化硅是在LSI過程中被用作標(biāo)準(zhǔn)的材料。
通過使用包括諸如氮化硅膜的具有電荷保持功能的膜的絕緣膜，保持和存儲(chǔ)的可靠性可被增加。由于氮化硅膜是絕緣體，即使在電荷泄漏發(fā)生于氮化硅膜的部分中的情況下，整個(gè)氮化硅膜中的電荷并不立即丟失。在安排多個(gè)存儲(chǔ)元件的情況下，即使當(dāng)存儲(chǔ)元件之間的距離被縮短并且相鄰存儲(chǔ)元件變得相互接觸時(shí)，并不象存儲(chǔ)功能單元由導(dǎo)體制成的情況，在存儲(chǔ)功能單元中存儲(chǔ)的信息并不丟失。此外，接觸插頭可被放置得較接近于存儲(chǔ)功能單元。在某些情況下，接觸插頭可被放置得與存儲(chǔ)功能單元重疊。這樣便于存儲(chǔ)元件尺寸的減小。
為了增加保持和存儲(chǔ)的可靠性，具有電荷保持功能的膜并不必須總是具有膜形狀。優(yōu)選的是，具有電荷保持功能的膜離散地存在于絕緣膜中。具體地，優(yōu)選的是，處于點(diǎn)形狀的具有電荷保持功能的膜被散布于難以保持電荷的材料中，例如氧化硅中。
在使用傳導(dǎo)膜或半導(dǎo)體層作為電荷保持膜的情況下，優(yōu)選的是，該傳導(dǎo)膜或半導(dǎo)體層通過絕緣膜而放置以使電荷保持膜不與半導(dǎo)體層(半導(dǎo)體基片、阱區(qū)、體區(qū)、源/漏區(qū)或擴(kuò)散區(qū))或柵電極直接接觸。例如，傳導(dǎo)膜和絕緣膜的疊層結(jié)構(gòu)，處于點(diǎn)形式的傳導(dǎo)膜被散布于絕緣膜中的結(jié)構(gòu)，傳導(dǎo)膜被安排于在柵的側(cè)壁上形成的側(cè)壁絕緣膜的一部分中的結(jié)構(gòu)等可被提及。
優(yōu)選的是使用在其中具有傳導(dǎo)膜或半導(dǎo)體層的絕緣膜作為存儲(chǔ)功能單元，這是由于將電荷注入到導(dǎo)體或半導(dǎo)體中的量可被自由地控制并且多能級(jí)值(multilevel)可被容易地獲得。
此外，優(yōu)選的是使用包括至少一個(gè)導(dǎo)體或半導(dǎo)體點(diǎn)的絕緣膜作為存儲(chǔ)功能單元，這是由于通過電荷的直接隧道效應(yīng)而執(zhí)行寫入和擦除變得較為容易，并且可實(shí)現(xiàn)功耗的減小。
可替換的是，作為存儲(chǔ)功能單元，可使用在其中極化方向根據(jù)電場(chǎng)而變化的諸如PZT或PLZT的鐵電膜。在此情況下，電荷基本上通過極化而產(chǎn)生于鐵電膜的表面上并且被保持在該狀態(tài)。它因此是優(yōu)選的，這是因?yàn)殍F電膜可獲得類似于以下這種膜的滯后特性電荷從具有存儲(chǔ)器功能的膜的外部被供應(yīng)給該膜并且該膜俘獲電荷。另外，沒有必要從所述膜的外部注入電荷以將電荷保持于鐵電膜中，并且僅通過所述膜中的電荷的極化就可獲得滯后特性(hysteresis characteristic)，因此可以以高速度執(zhí)行寫入/擦除。
作為構(gòu)建存儲(chǔ)功能單元的絕緣膜，具有抑制電荷逃逸的區(qū)或功能的膜是合適的。具有抑制電荷逃逸的功能的膜的實(shí)例包括氧化硅膜。
被包括在存儲(chǔ)功能單元中的電荷保持膜被直接放置在柵電極的兩側(cè)上或者通過絕緣膜而放置，并且被直接或者通過柵絕緣膜放置在半導(dǎo)體層(半導(dǎo)體基片、阱區(qū)、體區(qū)或源/漏區(qū)，或者擴(kuò)散區(qū))上。優(yōu)選地，柵電極的兩側(cè)上的電荷保持膜被形成以直接或者通過絕緣膜覆蓋柵電極的側(cè)壁的全部或部分。在應(yīng)用實(shí)例中，在柵電極在其低端中具有凹陷的情況下，電荷保持膜可被形成以直接或通過絕緣膜完全或部分地埋住凹陷。
擴(kuò)散區(qū)可起到源和漏區(qū)的作用并且具有與半導(dǎo)體層或阱區(qū)相反的傳導(dǎo)類型。在擴(kuò)散區(qū)和半導(dǎo)體層或阱區(qū)之間的結(jié)中，優(yōu)選的是雜質(zhì)濃度是高的，這是因?yàn)闊犭娮踊驘峥昭ㄊ且缘碗妷憾行Мa(chǎn)生的，并且可以以較低電壓執(zhí)行高速度操作。擴(kuò)散區(qū)的結(jié)深度并不被具體限制，而是可依照待獲得的半導(dǎo)體存儲(chǔ)裝置的性能等來適當(dāng)?shù)卣{(diào)節(jié)。在使用SOI基片作為半導(dǎo)體基片的情況下，擴(kuò)散區(qū)可具有比表面半導(dǎo)體層的厚度小的結(jié)深度。優(yōu)選的是，擴(kuò)散區(qū)具有與表面半導(dǎo)體層幾乎相同的結(jié)深度。
擴(kuò)散區(qū)可被放置得使與柵電極的一端重疊，使匹配該柵電極的一端，或者使與該柵電極的一端有偏移(offset)。偏移的情況是特別優(yōu)選的，這是因?yàn)楫?dāng)電壓被施加給柵電極時(shí)，電荷保持膜以下的偏移區(qū)的反轉(zhuǎn)(inversion)的容易性(easiness)依照在存儲(chǔ)功能單元中積累的電荷量而顯著變化，記憶效應(yīng)增加，并且短溝道效應(yīng)被減小。然而，當(dāng)擴(kuò)散區(qū)偏移過多時(shí)，擴(kuò)散區(qū)(源和漏)之間的驅(qū)動(dòng)電流顯著減小。因此，優(yōu)選的是，偏移量，即在柵長度方向上到較接近于柵電極端之一的擴(kuò)散區(qū)域的距離，比在與柵長度方向平行的方向上延伸的電荷保持膜的厚度短。特別重要的是，存儲(chǔ)功能單元中具有電荷保持功能的膜或區(qū)的至少一部分被與擴(kuò)散區(qū)的部分重疊。這是因?yàn)樽鳛榘雽?dǎo)體存儲(chǔ)裝置的部件的存儲(chǔ)元件的本質(zhì)是通過電場(chǎng)來重寫所存信息，所述電場(chǎng)是依照僅存在于存儲(chǔ)功能單元的側(cè)壁部分中的柵電極和擴(kuò)散區(qū)之間的電壓差而施加于存儲(chǔ)功能單元上的。
擴(kuò)散區(qū)的一部分可在比溝道區(qū)的表面或柵絕緣膜的下面(underface)高的水平上延伸。在此情況下，在被形成于半導(dǎo)體基片中的擴(kuò)散區(qū)上，適當(dāng)?shù)氖桥c擴(kuò)散區(qū)集成的傳導(dǎo)膜被層疊。該傳導(dǎo)膜可由諸如多晶硅或無定形硅的半導(dǎo)體、硅化物、以上所述的金屬、高耐熔金屬等制成。具體而言，多晶硅是優(yōu)選的。由于多晶硅的雜質(zhì)擴(kuò)散速度遠(yuǎn)遠(yuǎn)大于半導(dǎo)體層，容易使半導(dǎo)體層中的擴(kuò)散區(qū)的結(jié)深度是淺的并抑制短溝道效應(yīng)。在此情況下，優(yōu)選的是擴(kuò)散區(qū)的一部分被放置成與柵電極合作而夾著存儲(chǔ)功能單元的至少一部分。
本發(fā)明的存儲(chǔ)元件可通過一般的半導(dǎo)體過程來形成，例如與在柵電極的側(cè)壁上形成具有單層或疊層結(jié)構(gòu)的側(cè)壁間隔物的方法類似的方法。該方法的具體實(shí)例包括以下幾種方法形成柵電極，之后形成包括如具有保持電荷的功能的膜(在以下被描述為“電荷保持膜”)的電荷保持膜的單層膜或疊層膜，電荷保持膜/絕緣膜，絕緣膜/電荷保持膜，或絕緣膜/電荷保持膜/絕緣膜，并且在適當(dāng)條件下回刻蝕所形成的膜以剩下以側(cè)壁間隔物形狀的膜；方法形成絕緣膜或電荷保持膜，在適當(dāng)條件下回刻蝕所述膜以剩下處于側(cè)壁間隔物形狀的膜，進(jìn)一步形成電荷保持膜或絕緣膜，并且類似地回刻蝕所述膜以剩下處于側(cè)壁間隔物形狀的膜；方法施加或淀積絕緣膜材料，在其中由電荷保持材料制成的顆粒被散布于包括柵電極的半導(dǎo)體層上，并且在適當(dāng)條件下回刻蝕所述材料以剩下處于側(cè)壁間隔物形狀的絕緣膜材料；以及方法形成柵電極，之后形成單層膜或疊層膜，并且用掩模圖形化該膜。依照另一種方法，在柵電極被形成之前，電荷保持膜，電荷保持膜/絕緣膜，絕緣膜/電荷保持膜，絕緣膜/電荷保持膜/絕緣膜等被形成。開口被形成于變成這些膜的溝道區(qū)的區(qū)內(nèi)，柵電極材料膜被形成于開口的整個(gè)表面上，并且柵電極材料膜以包括開口并且大于開口的形狀而被圖形化。如以上所述，與具有浮動(dòng)?xùn)诺腅EPROM相比，本發(fā)明的存儲(chǔ)元件可通過相當(dāng)簡單的過程來形成。另外，由于形成本發(fā)明存儲(chǔ)元件的過程具有與形成一般MOSFET的過程的高度相似性，存儲(chǔ)元件和MOSFET被容易地形成于單個(gè)芯片上。
在通過安排本發(fā)明的存儲(chǔ)元件來構(gòu)建存儲(chǔ)元件陣列的情況下，存儲(chǔ)元件的最佳模式滿足所有要求例如，(1)多個(gè)存儲(chǔ)元件的柵電極被集成并且具有字線的功能；(2)存儲(chǔ)功能單元被形成于字線的兩側(cè)上；(3)絕緣體，具體而言是氮化硅膜，保持存儲(chǔ)功能單元中的電荷；(4)存儲(chǔ)功能單元由ONO(氧化物氮化物氧化物)膜來構(gòu)建并且氮化硅膜具有與柵絕緣膜的表面幾乎平行的表面；(5)存儲(chǔ)功能單元中的氮化硅膜通過氧化硅膜而與字線和溝道區(qū)隔離；(6)存儲(chǔ)功能單元中的氮化硅膜和擴(kuò)散區(qū)被重疊；(7)分離具有與柵絕緣膜的表面幾乎平行的表面的氮化硅膜與溝道區(qū)或半導(dǎo)體層的絕緣膜的厚度和柵絕緣膜的厚度是彼此不同的；(8)寫入/擦除一個(gè)存儲(chǔ)元件的操作是由單個(gè)字線來執(zhí)行的；(9)在存儲(chǔ)功能單元上沒有具有輔助寫入/擦除操作的功能的電極(字線)；以及(10)在緊接著存儲(chǔ)功能單元之下與擴(kuò)散區(qū)接觸的部分中，提供傳導(dǎo)類型與擴(kuò)散區(qū)相反的高濃度雜質(zhì)的區(qū)。滿足即使其中一個(gè)要求可能對(duì)于存儲(chǔ)元件就是足夠的。
所述要求的特別優(yōu)選的組合是，例如，(3)絕緣體，具體而言是氮化硅膜，保持存儲(chǔ)功能單元中的電荷，(6)存儲(chǔ)功能單元中的絕緣膜(氮化硅膜)和擴(kuò)散區(qū)被重疊，以及(9)在存儲(chǔ)功能單元上沒有具有輔助寫入/擦除操作的功能的電極(字線)。
在存儲(chǔ)元件滿足要求(3)和(9)的情況下，它由于以下原因是很有用的。
首先，位線接觸可被放置得較接近于字線側(cè)壁上的存儲(chǔ)功能單元，或者即使當(dāng)存儲(chǔ)元件之間的距離被縮短時(shí)，多個(gè)存儲(chǔ)功能單元并不相互干擾，并且所存信息可被保持。因此便于存儲(chǔ)元件的尺寸減小。在存儲(chǔ)功能單元中的電荷保持區(qū)由導(dǎo)體制成的情況下，隨著存儲(chǔ)元件之間的距離減小，由于電容性耦合而在電荷保持區(qū)之間發(fā)生干擾，因此所存信息不能被保持。
在存儲(chǔ)功能單元中的電荷保持區(qū)由絕緣體(例如氮化硅膜)制成的情況下，使存儲(chǔ)功能單元對(duì)于每個(gè)存儲(chǔ)元件獨(dú)立變得沒有必要。例如，被形成于由多個(gè)存儲(chǔ)元件共享的單個(gè)字線的兩側(cè)上的存儲(chǔ)功能單元不必為每個(gè)存儲(chǔ)元件而被隔離。被形成于一個(gè)字線的兩側(cè)上的存儲(chǔ)功能單元可由共享所述字線的多個(gè)存儲(chǔ)元件來共享。因此，用于隔離存儲(chǔ)功能單元的光刻蝕過程變得沒有必要，并且制造過程被簡化。此外，用于在光刻過程中定位的余量(margin)和用于通過刻蝕而進(jìn)行膜減小的余量變得沒有必要，因此相鄰存儲(chǔ)元件之間的余量可被減小。因此，與存儲(chǔ)功能單元中的電荷保持區(qū)由導(dǎo)體(例如多晶硅膜)制成的情況相比，即使當(dāng)存儲(chǔ)功能單元以相同的微制造水平被形成時(shí)，存儲(chǔ)元件占用的面積可被減小。在存儲(chǔ)功能單元中的電荷保持區(qū)由導(dǎo)體制成的情況下，用于隔離每個(gè)存儲(chǔ)元件的存儲(chǔ)功能單元的光刻蝕過程是必要的，并且在光刻過程中用于定位的余量和用于通過刻蝕來進(jìn)行膜減小的余量是必要的。
而且，由于具有輔助寫入和擦除操作的功能的電極并不存在于存儲(chǔ)功能單元上并且裝置結(jié)構(gòu)是簡單的，工藝的數(shù)量減小，因此生產(chǎn)中的產(chǎn)量可被增加。因此它便于借助作為邏輯電路或模擬電路的部件的晶體管的形成，并且可獲得便宜的半導(dǎo)體存儲(chǔ)裝置。
在不僅滿足要求(3)和(9)而且滿足要求(6)的情況下，本發(fā)明是更為有用的。
具體而言，通過重疊存儲(chǔ)功能單元中的電荷保持區(qū)和擴(kuò)散區(qū)，可以以很低的電壓來執(zhí)行寫入和擦除。具體地，以5V或以下的低電壓，寫入和擦除操作可被執(zhí)行。從電路設(shè)計(jì)的觀點(diǎn)來看，該動(dòng)作是很大的效應(yīng)。由于不象閃存，沒有必要在芯片中產(chǎn)生高電壓，需要大占用面積的電荷抽運(yùn)電路(charge pumping circuit)可被省略或其尺度可被減小。具體而言，當(dāng)小規(guī)模容量的存儲(chǔ)器被提供用于邏輯LSI中的調(diào)節(jié)時(shí)，就存儲(chǔ)器部分中的所占用面積而論，用于驅(qū)動(dòng)存儲(chǔ)元件的外圍電路的占用面積比存儲(chǔ)元件有優(yōu)勢(shì)。因此，用于存儲(chǔ)元件的電荷抽運(yùn)電路的省略或尺寸減小對(duì)于減小芯片尺寸是最為有效的。
另一方面，在不滿足要求(3)的情況下，就是說，在導(dǎo)體保持存儲(chǔ)功能單元中的電荷的情況下，即使當(dāng)不滿足要求(6)時(shí)，具體而言，即使當(dāng)存儲(chǔ)功能單元中的導(dǎo)體和擴(kuò)散區(qū)不彼此重疊時(shí)，亦可執(zhí)行寫入操作。這是因?yàn)榇鎯?chǔ)功能單元中的導(dǎo)體通過與柵電極的電容性耦合而輔助了寫入操作。
在不滿足要求(9)的情況下，具體而言，在具有輔助寫入和擦除操作的功能的電極存在于存儲(chǔ)功能單元上的情況下，即使當(dāng)不滿足要求(6)時(shí)，具體而言，即使當(dāng)存儲(chǔ)功能單元中的絕緣體和擴(kuò)散區(qū)不彼此重疊時(shí)，亦可執(zhí)行寫入操作。
在依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，存儲(chǔ)元件和邏輯晶體管可被安裝于相同的芯片上。在此情況下，由于用于形成依照本發(fā)明的半導(dǎo)體裝置，具體而言是形成存儲(chǔ)元件的過程，具有與用于形成諸如晶體管和邏輯晶體管的具有一般結(jié)構(gòu)的晶體管的過程的高度相似性，存儲(chǔ)元件和邏輯晶體管可同時(shí)形成。因此，用于組合安裝存儲(chǔ)元件和晶體管或邏輯晶體管的過程變得很簡單和容易，由此實(shí)現(xiàn)了組合的不貴的裝置。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，存儲(chǔ)元件可在一個(gè)存儲(chǔ)功能單元中存儲(chǔ)兩個(gè)或多個(gè)值的信息。這樣，存儲(chǔ)元件可用作用于存儲(chǔ)四個(gè)或多個(gè)值的信息的存儲(chǔ)元件。該存儲(chǔ)元件僅可存儲(chǔ)二進(jìn)制數(shù)據(jù)。亦允許該存儲(chǔ)元件用作通過存儲(chǔ)功能單元的可變電阻效應(yīng)而具有選擇晶體管和存儲(chǔ)晶體管兩者的功能的存儲(chǔ)元件。
通過與其它存儲(chǔ)元件、邏輯元、邏輯電路等組合，依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置可被廣泛地應(yīng)用于各種集成電路和電子設(shè)備。例如，依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置可被用于由電池驅(qū)動(dòng)的便攜電子設(shè)備，具體而言是便攜信息終端。便攜電子設(shè)備的實(shí)例包括便攜信息終端、蜂窩電話、游戲設(shè)備等。
優(yōu)選實(shí)施例描述在以下將參照附圖來詳述依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置、顯示驅(qū)動(dòng)器、顯示器和便攜電子設(shè)備的實(shí)施例。
第一實(shí)施例第一實(shí)施例的半導(dǎo)體存儲(chǔ)裝置具有如圖1中所示的存儲(chǔ)元件1。
存儲(chǔ)元件1具有柵電極104，其通過柵絕緣膜103而形成于P型阱區(qū)102上，該阱區(qū)被形成于半導(dǎo)體基片101的表面上。在柵電極104的頂面和側(cè)面上，具有保持電荷的俘獲能級(jí)并用作電荷保持膜的氮化硅膜109被放置。在氮化硅膜109中，柵電極104的兩個(gè)側(cè)壁的部分用作存儲(chǔ)功能單元105a和105b，用于實(shí)際保持電荷。存儲(chǔ)功能單元指的是存儲(chǔ)功能單元或者電荷保持膜中通過重寫操作而實(shí)際積累電荷的部分。在柵電極104的兩側(cè)上的P型阱區(qū)102中，分別用作源區(qū)和漏區(qū)的N型擴(kuò)散區(qū)107a和107b被形成。擴(kuò)散區(qū)107a和107b的每個(gè)都具有偏移結(jié)構(gòu)。具體而言，擴(kuò)散區(qū)107a和107b并不到達(dá)柵電極104以下的區(qū)121，而電荷保持膜以下的偏移區(qū)120構(gòu)建溝道區(qū)的部分。
用于在基本上保持電荷的存儲(chǔ)功能單元105a和105b是柵電極104的兩個(gè)側(cè)壁上的部分。因此，僅在對(duì)應(yīng)于所述部分的區(qū)中形成氮化硅膜109是足夠的(見圖2)。存儲(chǔ)功能單元105a和105b的每個(gè)都可具有以下結(jié)構(gòu)，在其中每個(gè)都由導(dǎo)體或半導(dǎo)體制成并具有納米尺寸的細(xì)顆粒111向離散點(diǎn)(point)一樣被分布在絕緣膜112中(見圖2)。當(dāng)細(xì)顆粒111具有小于1nm的尺寸時(shí)，量子效應(yīng)是過大的，因此對(duì)于電荷來說變得難以通過那些點(diǎn)(dot)。當(dāng)尺寸超過10nm時(shí)，在室溫下不出現(xiàn)顯著的量子效應(yīng)。因此，細(xì)顆粒111的直徑優(yōu)選地處于從1nm到10nm的范圍內(nèi)。用作電荷保持膜的氮化硅膜109可以以側(cè)壁間隔物形狀被形成于柵電極的側(cè)面上(見圖3)。
將參照?qǐng)D3和4來描述存儲(chǔ)元件的寫入操作的原理。整個(gè)存儲(chǔ)功能單元131a和131b具有保持電荷的功能的情況將被描述。“寫入”在此表示當(dāng)存儲(chǔ)元件是N溝道類型時(shí)，將電子注入到存儲(chǔ)功能單元131a和131b中。在以下將基于存儲(chǔ)元件是N溝道類型的假設(shè)來進(jìn)行描述。
為了注入電子(寫入)到第二存儲(chǔ)功能單元131b，如圖3中所示，N類型的第一擴(kuò)散區(qū)107a被設(shè)置為源電極，并且N類型的第二擴(kuò)散區(qū)107b被設(shè)置為漏電極。例如，0V被施加給第一擴(kuò)散區(qū)107a和P型阱區(qū)102，+5V被施加給第二擴(kuò)散區(qū)107b，并且+5V被施加給柵電極104。在這樣的電壓參數(shù)下，反轉(zhuǎn)層226從第一擴(kuò)散區(qū)107a(源電極)延伸但不到達(dá)第二擴(kuò)散區(qū)107b(漏電極)，并且出現(xiàn)夾斷點(diǎn)(pinch off point)。電子通過高電場(chǎng)從該夾斷點(diǎn)加速到第二擴(kuò)散區(qū)107b(漏電極)，并且成為所謂的熱電子(高能傳導(dǎo)電子)。通過將熱電子注入到第二存儲(chǔ)功能單元131b而執(zhí)行了寫入。由于熱電子未被產(chǎn)生于第一存儲(chǔ)功能單元131a附近，寫入未被執(zhí)行。
另一方面，為了注入電子(寫入)到第一存儲(chǔ)功能單元131a中，如圖3中所示，第二擴(kuò)散區(qū)107a被設(shè)置為源電極，并且第一擴(kuò)散區(qū)107a被設(shè)置為漏電極。例如，0V被施加給第二擴(kuò)散區(qū)107b和P型阱區(qū)102，+5V被施加給第一擴(kuò)散區(qū)107a，并且+5V被施加給柵電極104。通過互換源和漏區(qū)以不同于將電子注入到第二存儲(chǔ)功能單元131b中的情況，電子被注入到第一存儲(chǔ)功能單元131a中并可執(zhí)行寫入。
現(xiàn)在將參照?qǐng)D5和6來描述存儲(chǔ)元件的擦除操作的原理。
在擦除被存儲(chǔ)在第一存儲(chǔ)功能單元131a中的信息的第一方法中，如圖5中所示，通過將正電壓(例如+5V)施加給第一擴(kuò)散區(qū)107a并將0V施加給P型阱區(qū)102，第一擴(kuò)散區(qū)107a和P型阱區(qū)102之間的PN結(jié)被反偏置，此外，負(fù)電壓(例如-5V)被施加給柵電極104。此時(shí)，在PN結(jié)中，在柵電極104的附近，由于負(fù)電壓所施加的柵電極的影響，具體而言，電勢(shì)的梯度變陡。因此，熱空穴(高能的正空穴)通過帶間隧道效應(yīng)而產(chǎn)生于PN結(jié)的P型阱區(qū)102側(cè)。熱空穴被吸引向具有負(fù)電勢(shì)的柵電極104，作為結(jié)果，空穴被注入到第一存儲(chǔ)功能單元131a。以這種方式，第一存儲(chǔ)功能單元131a中的信息被擦除。此時(shí)，對(duì)于第二擴(kuò)散區(qū)107b，施加0V是足夠的。
在擦除被存儲(chǔ)在第二存儲(chǔ)功能單元131b中的信息的情況下，以上所述的操作被執(zhí)行，同時(shí)互換第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)的電勢(shì)。
在擦除被存儲(chǔ)在第一存儲(chǔ)功能單元131a中的信息的第二方法中，如圖6中所示，正電壓(例如+4V)被施加給第一擴(kuò)散區(qū)107a，0V被施加給第二擴(kuò)散區(qū)107b，負(fù)電壓(例如-4V)被施加給柵電極104，并且正電壓(例如+0.8V)被施加給P型阱區(qū)102。此時(shí)，正向電壓被施加于P型阱區(qū)102和第二擴(kuò)散區(qū)107b之間，并且電子被注入到P型阱區(qū)102。所注入的電子被擴(kuò)散到P型阱區(qū)102和第一擴(kuò)散區(qū)107a之間的PN結(jié)，在這里電子被強(qiáng)電場(chǎng)加速，由此變成熱電子。由于該熱電子，電子-空穴對(duì)被產(chǎn)生于PN結(jié)中。具體而言，通過將正向電壓施加于P型阱區(qū)102和第二擴(kuò)散區(qū)107b之間，被注入于P型阱區(qū)102中的電子變成觸發(fā)，并且熱空穴被產(chǎn)生于位于相對(duì)側(cè)上的PN結(jié)。在PN結(jié)中產(chǎn)生的熱空穴被吸引向具有負(fù)電勢(shì)的柵電極104，作為結(jié)果，正空穴被注入到第一存儲(chǔ)功能單元131a中。
依照該方法，亦在僅不足以通過帶間隧道效應(yīng)而產(chǎn)生熱空穴的電壓被施加于P型阱區(qū)和第一擴(kuò)散區(qū)107a之間的PN結(jié)的情況下，從第二擴(kuò)散區(qū)107b注入的電子變成觸發(fā)以產(chǎn)生PN結(jié)中的電子-正空穴對(duì)，由此使能產(chǎn)生熱空穴。因此擦除操作中的電壓可被降低。具體而言，在存在偏移區(qū)120(見圖1)的情況下，PN結(jié)中的電勢(shì)梯度由于負(fù)電勢(shì)所施加的柵電極而變陡的效應(yīng)是低的。因此，盡管難以通過帶間隧道效應(yīng)來產(chǎn)生熱空穴，通過第二方法，所述缺點(diǎn)被克服并且可以以低電壓來實(shí)現(xiàn)擦除操作。
在擦除被存儲(chǔ)在第一存儲(chǔ)功能單元131a中的信息的情況下，在第一擦除方法中，+5V必須被施加給第一擴(kuò)散區(qū)107a，而在第二擦除方法中，+4V是足夠的。如以上所述，依照第二方法，擦除時(shí)的電壓可被降低，因此功耗可被減小并且由于熱載流子而導(dǎo)致的存儲(chǔ)元件的劣化可被抑制。
在任何擦除方法中，在存儲(chǔ)元件中并不容易發(fā)生過度擦除。過度擦除在此表示這樣的現(xiàn)象隨著在存儲(chǔ)功能單元中積累的正空穴的量增加，閾值降低而沒有飽和。過度擦除在由閃存代表的EEPROM中是大問題。具體而言，在閾值變負(fù)的情況下，將發(fā)生選擇存儲(chǔ)元件變得不可能的關(guān)鍵故障。另一方面，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件中，亦在大量正空穴被積累于存儲(chǔ)功能單元的情況下，僅電子被誘導(dǎo)(induce)于存儲(chǔ)功能單元以下，但難以對(duì)柵絕緣膜下的溝道區(qū)中的電勢(shì)施加影響。由于擦除時(shí)的閾值是由柵絕緣膜以下的電勢(shì)來確定的，過度擦除的發(fā)生被抑制。
此外，將參照?qǐng)D7來描述存儲(chǔ)元件的讀取操作的原理。
在讀取被存儲(chǔ)在第一存儲(chǔ)功能單元131a中的信息的情況下，第一擴(kuò)散區(qū)107a被設(shè)置為源電極，第二擴(kuò)散區(qū)107b被設(shè)置為漏電極，而晶體管被允許在飽和區(qū)中操作。例如，0V被施加給第一擴(kuò)散區(qū)107a和P型阱區(qū)102，+1.8V被施加給第二擴(kuò)散區(qū)107b，而+2V被施加給柵電極104。此時(shí)在電子未被積累于第一存儲(chǔ)功能單元131a中的情況下，漏電流趨向于流動(dòng)。另一方面，在電子被積累于第一存儲(chǔ)功能單元131a中的情況下，反轉(zhuǎn)層不容易被形成于第一存儲(chǔ)功能單元131a的附近，因此漏電流不趨向于流動(dòng)。因此，通過檢測(cè)漏電流，被存儲(chǔ)在第一存儲(chǔ)功能單元131a中的信息可被讀取。第二存儲(chǔ)功能單元131b中的電荷積累的存在/不存在并不對(duì)漏電流施加影響，這是因?yàn)樵诼┑母浇膮^(qū)域中出現(xiàn)了夾斷點(diǎn)。
在讀取被存儲(chǔ)在第二存儲(chǔ)功能單元131b中的信息的情況下，第二擴(kuò)散區(qū)107b被設(shè)置為源電極，第一擴(kuò)散區(qū)107a被設(shè)置為漏電極，而晶體管被操作于飽和區(qū)中。例如，將0V施加給第二擴(kuò)散區(qū)107b和P型阱區(qū)102，+1.8V施加給第一擴(kuò)散區(qū)107a，并且+2V施加給柵電極104是足夠的。通過互換讀取被存儲(chǔ)在第一存儲(chǔ)功能單元131a中的信息的情況下的源和漏區(qū)，被存儲(chǔ)在第二存儲(chǔ)功能單元131b中的信息可被讀取。
在剩余沒有用柵電極104來覆蓋的溝道區(qū)(偏移區(qū)120)的情況下，在沒有用柵電極104來覆蓋的溝道區(qū)中，反轉(zhuǎn)層根據(jù)存儲(chǔ)功能單元131a和131b中的過多電荷的存在/不存在而得以耗散或形成，作為結(jié)果，獲得了大的滯后(閾值的變化)。然而，當(dāng)偏移區(qū)120過寬時(shí)，漏電流大大降低并且讀取速度變得慢得多。因此，優(yōu)選的是確定偏移區(qū)120的寬度以獲得足夠的滯后和讀取速度。
亦在擴(kuò)散區(qū)107a和107b到達(dá)柵電極104的端部，即擴(kuò)散區(qū)107a和107b與柵電極104重疊的情況下，晶體管的閾值幾乎不通過寫入操作而改變。然而，源/漏端處的寄生電阻大大改變，并且漏電流大大降低(等于或多于一個(gè)數(shù)字)。因此，可通過檢測(cè)漏電流來執(zhí)行讀取，并且可獲得作為存儲(chǔ)器的功能。在較大存儲(chǔ)器滯后效應(yīng)有必要的情況下，優(yōu)選的是擴(kuò)散區(qū)107a和107b和柵電極104不被重疊(存在偏移區(qū)120)。
通過以上操作方法，每一個(gè)晶體管可有選擇地寫入/擦除兩個(gè)位。通過將字線WL連接到存儲(chǔ)元件的柵電極104，將第一位線BL1連接到第一擴(kuò)散區(qū)107a，將第二位線BL2連接到第二擴(kuò)散區(qū)107b，并且安排存儲(chǔ)元件，可構(gòu)建存儲(chǔ)元件陣列。
在以上所述的操作方法中，通過互換源電極和漏電極，每一個(gè)晶體管的兩個(gè)位的寫入和擦除被執(zhí)行?？商鎿Q的是，通過固定源電極和漏電極，晶體管可作為1位存儲(chǔ)器而操作。在此情況下，公用固定電壓可被施加給源和漏區(qū)之一，因此被連接于源/漏區(qū)的位線的數(shù)量可被減半。
如從以上描述顯而易見的，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件中存儲(chǔ)功能單元被獨(dú)立于柵絕緣膜而形成，并且被形成于柵電極的兩側(cè)上，因此2位操作是可能的。由于每個(gè)存儲(chǔ)功能單元被柵電極隔離，重寫時(shí)的干擾被有效抑制。此外，由于柵絕緣膜被與存儲(chǔ)功能單元隔離，它可被薄薄地形成并且短溝道效應(yīng)可被抑制。因此，可容易地實(shí)現(xiàn)存儲(chǔ)元件的尺寸減小并因此實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)裝置的尺寸減小。
第二實(shí)施例依照第二實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中存儲(chǔ)元件具有基本上類似于圖1的存儲(chǔ)元件的配置，除了如圖8中所示，存儲(chǔ)功能單元261和262的每個(gè)都由電荷保持區(qū)(它是電荷積累區(qū)并且可以是具有保持電荷的功能的膜)和用于抑制電荷逃逸的區(qū)(或者具有抑制電荷逃逸的功能的膜)來構(gòu)建。
從提高存儲(chǔ)器保持特性的觀點(diǎn)來看，優(yōu)選地，存儲(chǔ)功能單元包括具有保持電荷的功能的電荷保持膜和絕緣膜。在第二實(shí)施例中，具有俘獲電荷的能級(jí)的氮化硅膜242被用作電荷保持膜，而具有防止在電荷保持過程中積累的電荷的耗散的功能的氧化硅膜241和243被用作絕緣膜。存儲(chǔ)功能單元包括電荷保持膜和絕緣膜，由此防止了電荷的耗散，并且保持特性可被提高。與存儲(chǔ)功能單元僅由電荷保持膜來構(gòu)建的情況相比，電荷保持膜的體積可被適當(dāng)?shù)販p小，電荷保持膜中的電荷的運(yùn)動(dòng)被調(diào)整(regulate)，并且由于在信息保持期間電荷運(yùn)動(dòng)而導(dǎo)致的特性變化的發(fā)生可被抑制。此外，通過采用氮化硅膜242被氧化硅膜241和243夾著的結(jié)構(gòu)，重寫操作時(shí)的電荷注入效率變高，因此可執(zhí)行較高速度的操作。在存儲(chǔ)元件中，氮化硅膜242可被替換成鐵電。
存儲(chǔ)功能單元261和262中用于保持電荷的區(qū)(氮化硅膜242)與擴(kuò)散區(qū)212和213重疊。重疊在此表示用于保持電荷的區(qū)的至少一部分存在于擴(kuò)散區(qū)212和213的至少一部分上。參考數(shù)字211表示半導(dǎo)體基片，參考數(shù)字214表示柵絕緣膜，參考數(shù)字217表示柵電極，而參考數(shù)字271表示柵電極217和擴(kuò)散區(qū)212和213之間的偏移區(qū)。盡管未被示出，柵絕緣膜214之下的半導(dǎo)體基片211的表面用作溝道區(qū)。
將描述當(dāng)作為用于保持存儲(chǔ)功能單元261和262中的電荷的區(qū)的氮化硅膜242與擴(kuò)散區(qū)212和213重疊時(shí)所獲得的效果。
如圖9中所示，在存儲(chǔ)功能單元262周圍的區(qū)域中，當(dāng)柵電極217和擴(kuò)散區(qū)213之間的偏移量是W1并且在柵電極的溝道長度方向上橫截面中的存儲(chǔ)功能單元262的寬度是W2時(shí)，存儲(chǔ)功能單元262和擴(kuò)散區(qū)213之間的重疊量被表示為W2-W1。在這里重要的是，在存儲(chǔ)功能單元262中由氧化硅膜242構(gòu)建的存儲(chǔ)功能單元262與擴(kuò)散區(qū)213重疊，即滿足關(guān)系W2＞W(wǎng)1。
在圖9中，存儲(chǔ)功能單元262中遠(yuǎn)離氮化硅膜242的柵電極的側(cè)上的端部與遠(yuǎn)離柵電極217的側(cè)上的存儲(chǔ)功能單元262的端部匹配，因此存儲(chǔ)功能單元262的寬度被定義為W2。
如圖10中所示，當(dāng)遠(yuǎn)離存儲(chǔ)功能單元262a中的氮化硅膜242a的柵電極的側(cè)上的端部與遠(yuǎn)離柵電極的側(cè)上的存儲(chǔ)功能單元262a的端部不匹配時(shí)，W2可被定義為從柵電極端部到遠(yuǎn)離氮化硅膜242a的柵電極的側(cè)上的端部的距離。
圖11示出當(dāng)存儲(chǔ)功能單元262的寬度W2被固定于100nm并且偏移量W1被改變于圖9存儲(chǔ)元件的結(jié)構(gòu)中時(shí)的漏電流Id。在此，漏電流是通過基于存儲(chǔ)功能單元262處于擦除狀態(tài)(空穴被積累)的假設(shè)通過裝置模擬而獲得的，并且擴(kuò)散區(qū)212和213分別用作源電極和漏電極。
如從圖11顯而易見的，在W1是100nm或以上(即氮化硅膜242和擴(kuò)散區(qū)213彼此不重疊)的范圍內(nèi)，漏電流急劇下降。由于漏電流值幾乎與讀取操作速度成比例，存儲(chǔ)器的性能由于100nm或以上的W1而急劇惡化。另一方面，在氮化硅膜242和擴(kuò)散區(qū)213彼此重疊的范圍內(nèi)，漏電流的降低是平緩的。因此，在亦考慮大規(guī)模生產(chǎn)的偏差的情況下，如果作為具有保持電荷的功能的膜的氮化硅膜242的至少一部分不與源和漏區(qū)重疊，則在實(shí)際中難以獲得存儲(chǔ)器功能。
在裝置模擬的結(jié)果的基礎(chǔ)上，通過固定W2于100nm并且設(shè)置W1于60nm和100nm作為設(shè)計(jì)值，存儲(chǔ)元件陣列被產(chǎn)生。在W1是60nm的情況下，作為設(shè)計(jì)值，氮化硅膜242和擴(kuò)散區(qū)212和213相互重疊40nm。在W1是100nm的情況下，作為設(shè)計(jì)值，不存在重疊。存儲(chǔ)元件陣列的讀取時(shí)間被測(cè)量并且考慮偏差的最壞情況被相互比較。在W1被設(shè)置成60nm作為設(shè)計(jì)值的情況下，讀取訪問時(shí)間與其它情況的100倍一樣快。當(dāng)W1＝W2時(shí)，這種條件不能實(shí)現(xiàn)。在實(shí)踐中，讀取訪問時(shí)間優(yōu)選為每一個(gè)位100n/sec或以下。在亦考慮制造偏差的情況下，更優(yōu)選的是(W2-W1)＞10nm。
為以類似于第一實(shí)施例的方式來讀取被存儲(chǔ)在存儲(chǔ)功能單元261(區(qū)281)中的信息，優(yōu)選的是設(shè)置擴(kuò)散區(qū)212為源電極，設(shè)置擴(kuò)散區(qū)213為漏電極，并且在較接近于溝道區(qū)中的漏區(qū)的一側(cè)上形成夾斷點(diǎn)。具體而言，在讀取被存儲(chǔ)在兩個(gè)存儲(chǔ)功能單元之一中的信息時(shí)，優(yōu)選的是在溝道區(qū)中在較接近于另一個(gè)存儲(chǔ)功能單元的區(qū)中形成夾斷點(diǎn)。借助該安排，不管存儲(chǔ)功能單元262的存儲(chǔ)狀態(tài)，可以以高靈敏度來檢測(cè)被存儲(chǔ)在存儲(chǔ)功能單元261中的信息，并且它是實(shí)現(xiàn)2位操作的大因素。
另一方面，在僅在兩個(gè)存儲(chǔ)功能單元之一中存儲(chǔ)信息的情況下或在以相同存儲(chǔ)狀態(tài)使用兩個(gè)存儲(chǔ)功能單元的情況下，不總是有必要在讀取時(shí)形成夾斷點(diǎn)。
盡管未在圖8中示出，優(yōu)選的是在半導(dǎo)體基片211的表面中形成阱區(qū)(在N溝道裝置的情況下的P型阱)。通過形成阱區(qū)，變得容易的是控制其它電特性(耐電壓、結(jié)電容和短溝道效應(yīng))，同時(shí)設(shè)置對(duì)存儲(chǔ)器操作(重寫操作和讀取操作)最優(yōu)的溝道區(qū)中的雜質(zhì)濃度。
存儲(chǔ)功能單元優(yōu)選地包括與柵絕緣膜表面幾乎平行而放置的電荷保持膜。換句話說，優(yōu)選的是存儲(chǔ)功能單元中的電荷保持膜的頂面的水平被放置得與柵絕緣膜214的頂面的水平平行。具體地，如圖12中所示，作為存儲(chǔ)功能單元262的電荷保持膜的氮化硅膜242a具有與柵絕緣膜214的表面幾乎平行的表面。換句話說，優(yōu)選的是氮化硅膜242a被形成于與對(duì)應(yīng)于柵絕緣膜214的表面的水平平行的水平處。
由于與存儲(chǔ)功能單元262中的柵絕緣膜214的表面幾乎平行的氮化硅膜242a的存在，可依照在氮化硅膜242a中積累的電荷量而有效地控制偏移區(qū)271中的反轉(zhuǎn)層的形成的容易性。這樣，記憶效應(yīng)可被增加。通過形成與柵絕緣膜214的表面幾乎平行的氮化硅膜242a，即使在偏移量(W1)變化的情況下，記憶效應(yīng)的變化可被維持相對(duì)小，并且記憶效應(yīng)的偏差可被抑制。而且，在氮化硅膜242a中向上的電荷運(yùn)動(dòng)被抑制，并且由于在信息保持期間的電荷運(yùn)動(dòng)而導(dǎo)致的特性變化的發(fā)生可被抑制。
優(yōu)選地，存儲(chǔ)功能單元262包括絕緣膜(例如氧化硅膜244中的偏移區(qū)271上的部分)，用于分離與柵絕緣膜214的表面幾乎平行的氮化硅膜242a和溝道區(qū)(或阱區(qū))。由于該絕緣膜，在電荷保持膜中積累的電荷的耗散被抑制，并且具有較好保持特性的存儲(chǔ)元件可被獲得。
通過控制氮化硅膜242a的厚度并控制氮化硅膜242a以下的絕緣膜(氧化硅膜244中的偏移區(qū)271上的部分)的厚度為常數(shù)，從半導(dǎo)體基片的表面到被積累于電荷保持膜中的電荷的距離可被維持幾乎為常數(shù)。具體而言，從半導(dǎo)體基片的表面到被積累于電荷保持膜中的電荷的距離可被控制在從氮化硅膜242a以下的絕緣膜的最小厚度值到氮化硅膜242a以下的絕緣膜的最大厚度值和氮化硅膜242a的最大厚度值之和的范圍內(nèi)。因此，由被積累于氮化硅膜242a中的電荷產(chǎn)生的電力線(electricline of force)的密度可幾乎被控制，并且存儲(chǔ)元件的記憶效應(yīng)的偏差可被減小很多。
第三實(shí)施例第三實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)功能單元262具有這樣的形狀，在其中作為電荷保持膜的氮化硅膜242具有幾乎均勻的厚度，并且被放置得與如圖13中所示的柵絕緣膜214的表面幾乎平行(區(qū)281)并進(jìn)一步與柵電極217的側(cè)面幾乎平行(區(qū)282)。
在正電壓被施加于柵電極217的情況下，存儲(chǔ)功能單元262中的電力線283如箭頭所示而經(jīng)過氮化硅膜242兩次(區(qū)282和281)。當(dāng)負(fù)電壓被施加于柵電極217時(shí)，電力線的方向變成相反。在此，氮化硅膜242的介電常數(shù)是大約6，而氧化硅膜241和243的是大約4。因此，在電力線的方向上存儲(chǔ)功能單元262的有效介電常數(shù)較高，并且與僅存在電荷保持膜的區(qū)281的情況相比，電力線的兩端處的電勢(shì)差可被減小得較多。換句話說，被施加于柵電極217的電壓的大部分被用于增強(qiáng)偏移區(qū)271中的電場(chǎng)。
在重寫操作中電荷被注入到氮化硅膜242的原因是所產(chǎn)生的電荷被偏移區(qū)271中的電場(chǎng)吸引。因此，通過包括由箭頭282所示的電荷保持膜，被注入到存儲(chǔ)功能單元262中的電荷在重寫操作中增加，并且重寫速度增加。
在氧化硅膜243的部分亦是氮化硅膜的情況下，即在電荷保持膜的水平不與對(duì)應(yīng)于柵絕緣膜214的表面的水平平行的情況下，氮化硅膜中電荷的向上運(yùn)動(dòng)變得明顯，并且保持特性惡化。
更優(yōu)選地，代替氮化硅膜，電荷保持膜由具有很高介電常數(shù)的諸如氧化鉿的高電介質(zhì)制成。
優(yōu)選的是存儲(chǔ)功能單元進(jìn)一步包括絕緣膜(氧化硅膜241中的偏移區(qū)271上的部分)，用于分離與柵絕緣膜214的表面幾乎平行的電荷保持膜和溝道區(qū)(或阱區(qū))。通過所述絕緣膜，在電荷保持膜中積累的電荷的耗散被抑制，并且保持特性可被進(jìn)一步提高。
優(yōu)選地，存儲(chǔ)功能單元進(jìn)一步包括絕緣膜(氧化硅膜241中的接觸電極217的部分)，用于分離柵電極和與柵電極的側(cè)面幾乎平行而延伸的電荷保持膜。該絕緣膜防止電荷從柵電極被注入到電荷保持膜中，并因此防止了電特性的變化。這樣，存儲(chǔ)元件的可靠性可被提高。
此外，以類似于第二實(shí)施例的方式，優(yōu)選的是控制氮化硅膜242下的絕緣膜(氧化硅膜241中的偏移區(qū)271上的部分)的厚度為常數(shù)并控制柵電極的側(cè)面上的絕緣膜(在氧化硅膜241中與柵電極217接觸的部分)的厚度為常數(shù)。因此，由被積累于氮化硅膜242中的電荷產(chǎn)生的電力線的密度可幾乎被控制，并且電荷泄漏可被防止。
第四實(shí)施例在第四實(shí)施例中，將描述對(duì)柵電極、存儲(chǔ)功能單元以及半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件的源和漏區(qū)之間的距離的最優(yōu)化。
如圖14中所示，參考字符A表示在溝道長度方向上的切割表面中的柵電極的長度，參考字符B表示源和漏區(qū)之間的距離(溝道長度)，而參考字符C表示從存儲(chǔ)功能單元之一的端部到另一個(gè)存儲(chǔ)功能單元的端部的距離，即在溝道長度方向上的切割表面中具有保持存儲(chǔ)功能單元之一中的電荷的功能的膜的端部(在遠(yuǎn)離柵電極的一側(cè)上)到具有保持另一個(gè)存儲(chǔ)功能單元中的電荷的功能的膜的端部(在遠(yuǎn)離柵電極的一側(cè)上)之間的距離。
在這種存儲(chǔ)元件中，B＜C是優(yōu)選的。通過滿足這樣的關(guān)系，偏移區(qū)271存在于溝道區(qū)中的柵電極217以下的部分和擴(kuò)散區(qū)212和213之間。因此，反轉(zhuǎn)的容易性通過在存儲(chǔ)功能單元261和262(氮化硅膜242)中積累的電荷而有效地波動(dòng)于整個(gè)偏移區(qū)271中。因此，記憶效應(yīng)增加，具體而言，實(shí)現(xiàn)了較高速度的讀取操作。
在柵電極217和擴(kuò)散區(qū)212和213相互偏移的情況下，即在滿足A＜B的關(guān)系的情況下，電壓被施加給柵電極時(shí)的偏移區(qū)中的反轉(zhuǎn)的容易性依照在存儲(chǔ)功能單元中積累的電荷量而大大變化，因此記憶效應(yīng)增加，并且短溝道效應(yīng)可被減小。
然而只要記憶效應(yīng)出現(xiàn)，偏移區(qū)271并不總是必須存在。亦在不存在偏移區(qū)271的情況下，如果擴(kuò)散區(qū)212和213中的雜質(zhì)濃度足夠低，則記憶效應(yīng)可被展示于存儲(chǔ)功能單元261和262(氮化硅膜242)中。
因此，A＜B＜C是最優(yōu)選的。
第五實(shí)施例第五實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)元件具有基本上類似于第二實(shí)施例的配置，除了SOI基片被用作第二實(shí)施例中的半導(dǎo)體基片，如圖15中所示。
在存儲(chǔ)元件中，埋入的氧化物膜288被形成于半導(dǎo)體基片286上，并且SOI層被形成于埋入的氧化物膜288中。在SOI層中，擴(kuò)散區(qū)212和213被形成，并且另一個(gè)區(qū)是體區(qū)287。
亦通過該存儲(chǔ)元件，獲得了類似于第二實(shí)施例的存儲(chǔ)元件的作用和效果。此外，擴(kuò)散區(qū)212和213和體區(qū)287之間的結(jié)電容可被顯著減小，因此可實(shí)現(xiàn)裝置的較低功耗和較高速度的操作。
第六實(shí)施例如圖16中所示，第六實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件具有基本上類似于第二實(shí)施例的存儲(chǔ)元件的配置，除了P型高濃度區(qū)291被相鄰于N型擴(kuò)散區(qū)212和213的溝道側(cè)而添加。
具體而言，P型高濃度區(qū)中的P型雜質(zhì)(例如硼)的濃度比區(qū)292中的P型雜質(zhì)高。P型高濃度區(qū)291的適當(dāng)?shù)腜型雜質(zhì)濃度是例如大約5×1017到1×1019cm-3。區(qū)292的P型雜質(zhì)濃度可被設(shè)置成例如5×1016到1×1018cm-3。
通過提供P型高濃度區(qū)291，擴(kuò)散區(qū)212和213和半導(dǎo)體基片211之間的結(jié)在存儲(chǔ)功能單元261和262以下變陡。因此，熱載流子被容易地產(chǎn)生于寫入和擦除操作中，寫入和擦除操作的電壓可被降低，或者可以以高速度執(zhí)行寫入操作和擦除操作。而且，由于區(qū)292中的雜質(zhì)濃度相對(duì)低，存儲(chǔ)器處于擦除狀態(tài)時(shí)的閾值是低的，并且漏電流是大的。因此，讀取速度被提高。因此，可獲得具有低重寫電壓或高重寫速度和高讀取速度的存儲(chǔ)元件。
在圖16中，通過在源/漏區(qū)的附近和存儲(chǔ)功能單元以下(即不是緊接著在柵電極以下)提供P型高濃度區(qū)291，整個(gè)晶體管的閾值顯著增加。增加程度比在P型高濃度區(qū)291位于緊接著柵電極以下的情況高得多。在寫入電荷(當(dāng)晶體管是N溝道類型時(shí)的電子)被積累于存儲(chǔ)功能單元中的情況下，差異變得較大。另一方面，在足夠的擦除電荷(當(dāng)晶體管是N溝道類型是的正空穴)被積累于存儲(chǔ)功能單元中的情況下，整個(gè)晶體管的閾值降低到由柵電極以下的溝道區(qū)(區(qū)292)中的雜質(zhì)濃度來確定的閾值。就是說，擦除操作中的閾值不取決于P型高濃度區(qū)291的雜質(zhì)濃度，而寫入操作中的閾值被大大影響。因此，通過將P型高濃度區(qū)291置于存儲(chǔ)功能單元以下以及源/漏區(qū)的附近，僅寫入操作中的閾值大大波動(dòng)，并且記憶效應(yīng)(寫入操作中的閾值和擦除操作中的閾值的差)可被顯著增加。
第七實(shí)施例第七實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件具有基本上類似于第二實(shí)施例的配置，除了如圖17中所示，分離電荷保持膜(氮化硅膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)小于柵絕緣膜的厚度(T2)。
柵絕緣膜214的厚度T2具有來自存儲(chǔ)器的重寫操作時(shí)的耐電壓的要求的下限值。然而，絕緣膜的厚度T1可被使得小于T2而不管耐電壓的要求。
由于以下原因，在存儲(chǔ)元件中針對(duì)T1的設(shè)計(jì)的靈活性是高的。
在存儲(chǔ)元件中，用于分離電荷保持膜和溝道區(qū)或阱區(qū)的絕緣膜未被柵電極和溝道區(qū)或阱區(qū)夾著。因此，對(duì)于用于分離電荷保持膜和溝道區(qū)或阱區(qū)的絕緣膜，在柵電極和溝道區(qū)或阱區(qū)之間起作用的高電場(chǎng)并不直接起作用，而是在橫向(lateral)上從柵電極擴(kuò)展的相對(duì)低的電場(chǎng)起作用。因此，不管到柵絕緣膜的耐電壓的要求，可使T1小于T2。
通過使T1較薄，將電荷注入到存儲(chǔ)功能單元中變得較為容易，寫入操作和擦除操作的電壓被降低，或者可以以高速度執(zhí)行寫入操作和擦除操作。由于當(dāng)電荷被積累于氮化硅膜242中時(shí)溝道區(qū)或阱區(qū)中所誘導(dǎo)的電荷量增加，記憶效應(yīng)可被增加。
存儲(chǔ)功能單元中的電力線包括如圖13中的箭頭284所示不經(jīng)過氮化硅膜242的短線。在相對(duì)短的電力線上，電場(chǎng)強(qiáng)度是相對(duì)高的，因此沿電功率線的電場(chǎng)在重寫操作中起大作用。通過減小T1，氮化硅膜242在圖中被向下放置并且由箭頭283所示的電力線經(jīng)過氮化硅膜。因此，存儲(chǔ)功能單元中的有效介電常數(shù)沿電力線284增加，并且電力線的兩端處的電勢(shì)差可被進(jìn)一步減小。因此，被施加給柵電極217的電壓的大部分被用于增加偏移區(qū)中的電場(chǎng)，并且寫入操作和擦除操作變得較快。
與此相對(duì)，例如在由閃存代表的EEPROM中，分離浮動(dòng)?xùn)藕蜏系绤^(qū)或阱區(qū)的絕緣膜被柵電極(控制柵)和溝道區(qū)或阱區(qū)夾著，因此來自柵電極的高電場(chǎng)直接起作用。因此，在EEPROM中，分離浮動(dòng)?xùn)藕蜏系绤^(qū)或阱區(qū)的絕緣膜的厚度被調(diào)整，并且存儲(chǔ)元件的功能的最優(yōu)化被禁止。
如從以上顯而易見的，通過設(shè)置T1＜T2而不損害存儲(chǔ)器的耐電壓性能，寫入和擦除操作的電壓被降低，或者可以以高速度執(zhí)行寫入操作和擦除操作，此外，記憶效應(yīng)可被增加。更優(yōu)選地，絕緣膜的厚度T1是0.8nm或以上，在該厚度下制造過程的一致性或質(zhì)量可被維持在預(yù)定水平，并且該厚度是保持特性不極端惡化的界限。
具體地，在設(shè)計(jì)規(guī)則中，在需要高耐電壓的液晶驅(qū)動(dòng)器LSI的情況下，為了驅(qū)動(dòng)液晶面板TFT，需要處于最大值的15到18V電壓，因此通常柵氧化膜不能被減薄。在將用于圖像調(diào)節(jié)的非易失性存儲(chǔ)器安裝于液晶驅(qū)動(dòng)器LSI的情況下，在本發(fā)明的存儲(chǔ)元件中，分離電荷保持膜(氮化硅膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度可被獨(dú)立于柵絕緣膜的厚度而最優(yōu)地設(shè)計(jì)。例如，對(duì)于具有250nm的柵電極長度(字線寬度)的存儲(chǔ)元件，所述厚度可被單獨(dú)設(shè)置為T1＝20nm和T2＝10nm，因此可實(shí)現(xiàn)具有高寫入效率的存儲(chǔ)元件(當(dāng)T1大于一般邏輯晶體管的厚度時(shí)不產(chǎn)生短溝道效應(yīng)的原因是源和漏區(qū)與柵電極偏移)。
第八實(shí)施例第八實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件具有基本上類似于第二實(shí)施例的配置，除了如圖18中所示，分離電荷保持膜(氮化硅膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)大于柵絕緣膜的厚度(T2)。
柵絕緣膜214的厚度T2具有由于防止裝置短溝道效應(yīng)的要求而導(dǎo)致的上限值。然而，絕緣膜的厚度T1可被使得大于T2而不管防止短溝道效應(yīng)的要求。具體而言，當(dāng)減小在調(diào)整(scalling)過程中時(shí)(當(dāng)進(jìn)行柵絕緣膜的厚度的減小時(shí))，分離電荷保持膜(氮化硅膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度可被獨(dú)立于柵絕緣膜的厚度而最優(yōu)地設(shè)計(jì)。這樣，存儲(chǔ)功能單元不擾亂調(diào)整的效果被獲得。
在存儲(chǔ)元件中設(shè)計(jì)T1的靈活性高是因?yàn)槿缫衙枋龅?，分離電荷保持膜和溝道區(qū)或阱區(qū)的絕緣膜未被柵電極和溝道區(qū)或阱區(qū)夾著。因此，不管對(duì)柵絕緣膜的防止短溝道效應(yīng)的要求，可使T1厚于T2。
通過使T1較厚，在存儲(chǔ)功能單元中積累的電荷的耗散可被防止，并且存儲(chǔ)器的保持特性可被提高。
因此，通過設(shè)置T1＞T2，保持特性可被提高而不惡化存儲(chǔ)器的短溝道效應(yīng)。
考慮到重寫速度的降低，絕緣膜的厚度T1優(yōu)選為20nm或以下。
具體地，在由閃存代表的常規(guī)非易失性存儲(chǔ)器中，選擇柵電極用作寫入擦除柵電極，并且對(duì)應(yīng)于寫入擦除柵電極的柵絕緣膜(包括浮動(dòng)?xùn)?亦用作電荷積累膜。由于對(duì)尺寸減小的要求(膜的減薄對(duì)抑制短溝道效應(yīng)是必不可少的)和對(duì)確保可靠性的要求(為抑制所保持電荷的泄漏，分離浮動(dòng)?xùn)藕蜏系绤^(qū)和阱區(qū)的絕緣膜的厚度不能被減小到大約7nm或以下)是矛盾的，因此難以減小尺寸。實(shí)際上，依照ITRS(用于半導(dǎo)體的國際技術(shù)路線圖)，沒有大約0.2微米或以下的物理柵長度的減小的前景。在存儲(chǔ)元件中，由于T1和T2可如以上所述被單獨(dú)設(shè)計(jì)，尺寸減小變?yōu)榭赡堋?br> 例如，對(duì)于具有45nm的柵電極長度(字線寬度)的存儲(chǔ)元件，T2＝4nm和T1＝7nm被單獨(dú)設(shè)置，并且可實(shí)現(xiàn)在其中不產(chǎn)生短溝道效應(yīng)的存儲(chǔ)元件。即使當(dāng)T2被設(shè)置得比一般邏輯晶體管的厚度厚時(shí)亦不產(chǎn)生短溝道效應(yīng)的原因是源/漏區(qū)與柵電極偏移。
由于在存儲(chǔ)元件中源/漏區(qū)與柵電極偏移，與一般邏輯晶體管相比，更便于尺寸的減小。
由于用于輔助寫入和擦除的電極并不存在于存儲(chǔ)功能單元的上部中，在用于輔助寫入和擦除的電極和溝道區(qū)或阱區(qū)之間起作用的高電場(chǎng)并不直接作用于分離電荷保持膜和溝道區(qū)或阱區(qū)的絕緣膜，而是僅來自柵電極的在水平方向上擴(kuò)展的相對(duì)低的電場(chǎng)起作用。因此，可實(shí)現(xiàn)具有以下柵長度的存儲(chǔ)元件該柵長度被減小為等于或小于相同工藝代的邏輯晶體管的柵長度。
第九實(shí)施例第九實(shí)施例涉及重寫半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)元件時(shí)的電特性的變化。
在N溝道類型存儲(chǔ)元件中，當(dāng)存儲(chǔ)功能單元中的電荷量變化時(shí)，如圖19中所示的漏電流(Id)-柵電壓(Vg)特性(實(shí)際測(cè)量值)被展示。
如從圖19顯而易見的，在以擦除狀態(tài)(實(shí)線)執(zhí)行寫入操作的情況下，不僅閾值簡單地增加，而且曲線圖的梯度在亞閾值區(qū)域中顯著減小。因此，亦在柵電壓(Vg)相對(duì)高的區(qū)中，擦除狀態(tài)和寫入狀態(tài)之間的漏電流比是高的。例如，亦在Vg＝2.5V時(shí)，兩個(gè)數(shù)位或以上的電流比被維持。該特性與在閃存的情況下(圖28)大為不同。
這種特性的出現(xiàn)是由于柵電極和擴(kuò)散區(qū)彼此偏移并且柵電場(chǎng)不容易到達(dá)偏移區(qū)而發(fā)生的特有現(xiàn)象。當(dāng)存儲(chǔ)元件處于寫入狀態(tài)時(shí)，即使當(dāng)正電壓被施加于柵電極時(shí)，反轉(zhuǎn)層亦極其難以被形成于存儲(chǔ)功能單元下的偏移區(qū)中。這是在寫入狀態(tài)下Id-Vg曲線的梯度在亞閾值區(qū)中平緩的原因。
另一方面，當(dāng)存儲(chǔ)元件處于擦除狀態(tài)時(shí)，高密度的電子被誘導(dǎo)于偏移區(qū)中。此外，當(dāng)0V被施加于柵電極時(shí)(即當(dāng)柵電極處于關(guān)斷狀態(tài)時(shí))，電子不被誘導(dǎo)于柵電極以下的溝道中(因此，關(guān)斷狀態(tài)電流是小的)。這是在擦除狀態(tài)下Id-Vg曲線的梯度在亞閾值區(qū)中陡峭并且電流增加速率(電導(dǎo))在閾值或以上的區(qū)中高的原因。
如從以上可顯然理解的，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)元件中，可以使寫入操作和擦除操作之間的漏電流比特別做成高的。
在以上已描述了形成依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中的非易失性存儲(chǔ)器部分的存儲(chǔ)元件。
在以下將描述包括具有上述存儲(chǔ)元件的非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分的半導(dǎo)體存儲(chǔ)裝置。
第十實(shí)施例第十實(shí)施例被指向半導(dǎo)體存儲(chǔ)裝置，其包括具有在其中安排的多個(gè)存儲(chǔ)元件的非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分。每個(gè)元件都已被描述于第一到第八實(shí)施例中。
圖20是說明本實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置的方塊圖。圖20中所示的半導(dǎo)體裝置包括半導(dǎo)體存儲(chǔ)裝置11(由圖20中的虛線包圍的區(qū)來表示)和形成邏輯操作電路的CPU(中央處理單元)301。半導(dǎo)體存儲(chǔ)裝置11包括非易失性存儲(chǔ)器部分302和易失性存儲(chǔ)器部分303。
非易失性存儲(chǔ)器部分302被提供有存儲(chǔ)元件陣列，其具有在其中安排的多個(gè)存儲(chǔ)元件，其每個(gè)都被描述于第一到第八實(shí)施例中。此外，非易失性存儲(chǔ)器部分302被提供有外圍電路部分(未示出)，用于驅(qū)動(dòng)存儲(chǔ)元件陣列。
圖21是說明存儲(chǔ)元件陣列的一個(gè)實(shí)例的電路圖。為尋求簡化，存儲(chǔ)元件通過一般的場(chǎng)效應(yīng)晶體管用符號(hào)來示出。存儲(chǔ)元件Mij(其中i是1、2、3或4而j是1、2、3、4或5)在其柵電極處被連接于字線WLi(其中i是1、2、3或4)，在其擴(kuò)散層區(qū)之一處被連接于位線BLj(其中j是1、2、3、4或5)并且在其另一個(gè)擴(kuò)散層區(qū)處被連接于位線BLj(其中j是2、3、4、5或6)。
接下來將描述用于激勵(lì)存儲(chǔ)元件陣列的方法。
首先將描述讀取方法。在此，假定所存信息從被連接于位線BL3并被包含于存儲(chǔ)元件M23中的存儲(chǔ)器存儲(chǔ)部分M1中被讀取。首先，位線BL3和另一個(gè)位線BL4被分別預(yù)充電至邏輯電平L和邏輯電平H。此時(shí)，優(yōu)選的是，在與位線BL4的相對(duì)側(cè)上相鄰于位線BL3的位線BL2被預(yù)充電至邏輯電平L；相反，在與位線BL3的相對(duì)側(cè)上相鄰于位線BL4的位線BL5被預(yù)充電至邏輯電平H。在完成預(yù)充電之后，字線WL2被設(shè)置到邏輯電平H。在WL2被設(shè)置到邏輯電平H的時(shí)刻，存儲(chǔ)元件M23被開啟。此時(shí)，借助高電壓(邏輯電平H-邏輯電平L)的施加，電流流動(dòng)于存儲(chǔ)元件M23中的源和漏之間。在此，所述電流的量取決于存儲(chǔ)器存儲(chǔ)部分M1的狀態(tài)。因此，可通過檢測(cè)位線BL3或BL4中流動(dòng)的電流量或監(jiān)視位線BL3或BL4的電勢(shì)的變化來確認(rèn)存儲(chǔ)器存儲(chǔ)部分M1的狀態(tài)。
在以上所述的操作中，如果位線BL2不被預(yù)充電至邏輯電平L，則一旦字線WL2被設(shè)置到邏輯電平H，存儲(chǔ)元件M22就被開啟，然后，電流不利地從位線BL2流到位線BL3。這樣的電流阻止對(duì)在所選存儲(chǔ)元件M23中流動(dòng)的電流的檢測(cè)。因此，優(yōu)選的是，位線BL2被預(yù)充電至與位線BL3相同的邏輯電平L。以相同的方式，優(yōu)選的是位線BL5被預(yù)充電至與位線BL4相同的邏輯電平H。
如在第九實(shí)施例中所述，由于在存儲(chǔ)元件中，寫入和擦除時(shí)漏電流之間的比(讀取電流比)可變得相當(dāng)大，寫入狀態(tài)和擦除狀態(tài)之間的區(qū)別變得容易。因此，在以上所述的存儲(chǔ)元件被用作依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中的非易失性存儲(chǔ)器部分的情況下，被存儲(chǔ)在非易失性存儲(chǔ)器部分中的信息的讀取速度可被增加，或者非易失性存儲(chǔ)器部分的讀取電路的安排可被簡化。
接下來將描述重寫方法。在此，重寫操作表示寫入或擦除存儲(chǔ)元件中的數(shù)據(jù)。為了寫入或擦除數(shù)據(jù)，以將在第一實(shí)施例中描述的電壓施加給要被寫入或擦除的存儲(chǔ)元件中的每個(gè)端子的方式，適當(dāng)?shù)碾妷罕皇┘咏o每個(gè)字線和位線。例如，在數(shù)據(jù)被寫入于存儲(chǔ)元件M23中的存儲(chǔ)器存儲(chǔ)部分M1的情況下，+5V的電壓被施加給位線BL3；0V被施加給位線BL4；+5V被施加給字線WL2；并且0V被施加給字線WL1、WL3到WL5；相反，其它位線BL1、BL2、BL5和BL6被釋放。
易失性存儲(chǔ)器部分303由例如SRAM來構(gòu)建。SRAM可以是通常的6晶體管類型，或者是具有較小占用面積的4晶體管類型。SRAM所具有的特征在于它不需要任何刷新操作并且在無操作(即待機(jī))時(shí)的電流消耗是小的。
CPU 301被連接于非易失性存儲(chǔ)器部分302和易失性存儲(chǔ)器部分303，其構(gòu)成半導(dǎo)體存儲(chǔ)裝置11以由此將命令給予每個(gè)存儲(chǔ)器部分并且發(fā)送數(shù)據(jù)給每個(gè)存儲(chǔ)器部分或者從其接收數(shù)據(jù)。非易失性存儲(chǔ)器部分302存儲(chǔ)不需要頻繁重寫的數(shù)據(jù)，如程序代碼或操作CPU 301所需的字符數(shù)據(jù)。另一方面，易失性存儲(chǔ)器部分303被用作工作存儲(chǔ)器，如高速緩存。在必要時(shí)，非易失性存儲(chǔ)器部分302的一部分可被用作工作存儲(chǔ)器。
非易失性存儲(chǔ)器部分302包括在第一到第八實(shí)施例中描述的存儲(chǔ)元件。如已經(jīng)描述的，在第一到第八實(shí)施例中描述的存儲(chǔ)元件可被容易地小型化，此外，與具有浮動(dòng)?xùn)诺腅EPROM相比，可被容易地制造，由此可以以減小的成本來制造。作為結(jié)果，有可能以低成本來提供包括非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分兩者的半導(dǎo)體存儲(chǔ)裝置。而且，由于在存儲(chǔ)元件中，在寫入和擦除時(shí)的電流差可被容易地使得是大的，在上述存儲(chǔ)元件被用作依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中的非易失性存儲(chǔ)器部分的情況下，可以以提高的速度來讀取被存儲(chǔ)在非易失性存儲(chǔ)器部分中的信息，或者用于非易失性存儲(chǔ)器部分的讀取電路的安排可被簡化。
可以以減小的成本來制造包括依照本發(fā)明的半導(dǎo)體存儲(chǔ)裝置和邏輯操作部分的半導(dǎo)體裝置。
作為在本實(shí)施例中的非易失性存儲(chǔ)器部分中使用的存儲(chǔ)元件，優(yōu)選的是使用第七實(shí)施例中的存儲(chǔ)元件。就是說，在第七實(shí)施例中，用于分離電荷保持膜(氮化硅膜242)與溝道區(qū)或阱區(qū)的絕緣膜的厚度T1小于柵絕緣膜的厚度T2并且不小于0.8nm。如果這種存儲(chǔ)元件被用作非易失性存儲(chǔ)器部分，則寫入操作和擦除操作中的電壓可被降低，并且可以以高速度來執(zhí)行寫入操作和擦除操作。另外，由于存儲(chǔ)元件的記憶效應(yīng)被增強(qiáng)，非易失性存儲(chǔ)器部分的讀取速度可被增加。這樣，有可能減小半導(dǎo)體存儲(chǔ)裝置中的功耗并實(shí)現(xiàn)高速度操作。
作為在本實(shí)施例中的非易失性存儲(chǔ)器部分中使用的存儲(chǔ)元件，優(yōu)選的是使用第八實(shí)施例中的存儲(chǔ)元件。就是說，在第八實(shí)施例中，用于分離電荷保持膜(氮化硅膜242)與溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)大于柵絕緣膜的厚度(T2)并且不大于20nm。如果這種存儲(chǔ)元件被用作非易失性存儲(chǔ)器部分，則即使當(dāng)非易失性存儲(chǔ)器部分被高度集成時(shí)亦可實(shí)現(xiàn)令人滿意的信息保持特性，這是因?yàn)楸３痔匦钥杀惶岣叨粣夯鎯?chǔ)元件的短溝道效應(yīng)。因此，有可能增加半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器容量并減小半導(dǎo)體存儲(chǔ)裝置的制造成本。
如在第二實(shí)施例中所述，對(duì)于在本實(shí)施例中的非易失性存儲(chǔ)器部分中使用的存儲(chǔ)元件，優(yōu)選地保持存儲(chǔ)功能單元261和262中的電荷的區(qū)(氮化硅膜242)分別與擴(kuò)散區(qū)212和213重疊。如果這種存儲(chǔ)元件被用作非易失性存儲(chǔ)器部分，則非易失性存儲(chǔ)器部分的讀取速度可被充分增加。這樣，有可能實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)裝置中的高速度操作。
如在第二實(shí)施例中所述，對(duì)于在本實(shí)施例中的非易失性存儲(chǔ)器部分中使用的存儲(chǔ)元件，優(yōu)選地存儲(chǔ)功能單元包括被安排得與柵絕緣膜的表面幾乎平行的電荷保持膜。如果這種存儲(chǔ)元件被用作非易失性存儲(chǔ)器部分，則有可能減小存儲(chǔ)元件的記憶效應(yīng)的偏差，從而抑制非易失性存儲(chǔ)器部分中的讀取電流的偏差。此外，有可能減小在信息保持操作期間存儲(chǔ)元件的特性的變化，從而增強(qiáng)非易失性存儲(chǔ)器部分的信息保持特性。這樣，半導(dǎo)體存儲(chǔ)裝置的可靠性被增強(qiáng)。
如在第三實(shí)施例中所述，對(duì)于在本實(shí)施例中的非易失性存儲(chǔ)器部分中使用的存儲(chǔ)元件，優(yōu)選地存儲(chǔ)功能單元包括被安排得與柵絕緣膜的表面幾乎平行的電荷保持膜以及與柵電極的側(cè)面幾乎平行而延伸的部分。如果這種存儲(chǔ)元件被用作非易失性存儲(chǔ)器部分，則有可能增加存儲(chǔ)元件的重寫速度，從而以高速度來執(zhí)行非易失性存儲(chǔ)器部分中的重寫操作。這樣，有可能實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)裝置中的高速度操作。
已被描述的最佳優(yōu)選實(shí)施例中的存儲(chǔ)元件被最優(yōu)地用作在本實(shí)施例中的非易失性存儲(chǔ)器部分中使用的存儲(chǔ)元件。這樣，有可能實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)裝置中的非易失性存儲(chǔ)器部分的最佳性能。
第十一實(shí)施例第十一實(shí)施例的半導(dǎo)體裝置與第十優(yōu)選實(shí)施例的半導(dǎo)體裝置的不同之處在于有形成邏輯操作電路的多個(gè)CPU，其中每個(gè)CPU都具有半導(dǎo)體存儲(chǔ)裝置。
如圖22中所示，本實(shí)施例中的半導(dǎo)體裝置包括主CPU 304和次CPU307，其分別包括半導(dǎo)體存儲(chǔ)裝置12和13。半導(dǎo)體存儲(chǔ)裝置12和13分別包括非易失性存儲(chǔ)器部分305和308以及易失性存儲(chǔ)器部分306和309。
在本實(shí)施例中的半導(dǎo)體裝置被結(jié)合到例如蜂窩電話中的情況下，主CPU 304用作用于基帶部分的CPU，該基帶部分用于執(zhí)行相對(duì)于數(shù)據(jù)通信協(xié)議或基本電話功能的處理；相反，次CPU 309用作用于執(zhí)行相對(duì)于諸如Java(注冊(cè)商標(biāo))的應(yīng)用程序的處理應(yīng)用的CPU。盡管本實(shí)施例中的半導(dǎo)體裝置包括兩組CPU和半導(dǎo)體存儲(chǔ)裝置，它亦可包括三組或更多組。
提供了形成邏輯操作電路的多個(gè)CPU，此外，每個(gè)CPU都被組合了具有非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分的半導(dǎo)體存儲(chǔ)裝置，由此實(shí)現(xiàn)了較高功能性的操作。
第十二實(shí)施例在第十二實(shí)施例中，第十或第十一實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置被安裝于單個(gè)封裝中。
第十和第十一優(yōu)選實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置11、12和13的每個(gè)都具有非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分。如圖23中所示，具有在其中被形成的非易失性存儲(chǔ)器部分的芯片322和具有在其中被形成的易失性存儲(chǔ)器部分的芯片323被安裝于單個(gè)封裝14中。在圖23中，參考數(shù)字321表示PCB(印刷電路板)；參考數(shù)字324和325表示絕緣體；參考數(shù)字326和327表示金線；而參考數(shù)字328表示焊球。
在其中具有非易失性存儲(chǔ)器部分的芯片和在其中具有易失性存儲(chǔ)器部分的芯片被安裝于單個(gè)封裝中，因此半導(dǎo)體存儲(chǔ)裝置可被減小尺寸。例如，由于迫切要求對(duì)部件的小型化，具體而言在蜂窩電話的情況下，優(yōu)選的是使用本實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置。應(yīng)指出，除了半導(dǎo)體存儲(chǔ)裝置以外，形成邏輯操作電路的CPU亦可被組合安裝于單個(gè)封裝中。在此情況下，包括CPU的半導(dǎo)體裝置可被減小尺寸。
第十三實(shí)施例在第十二實(shí)施例中，第十或第十一實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置被安裝于單個(gè)芯片上。
作為構(gòu)成非易失性存儲(chǔ)器部分的存儲(chǔ)元件，使用了在第一到第八實(shí)施例中描述的存儲(chǔ)元件。用于形成在第一到第八實(shí)施例中描述的存儲(chǔ)元件的過程具有與用于形成一般晶體管的過程的高度相似性。而且，易失性存儲(chǔ)器部分由例如SRAM來構(gòu)建。該SRAM由一般晶體管組合而構(gòu)建。因此，本實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置可在具有與用于形成一般晶體管的過程的高度相似性的過程中被容易地形成。
圖24是示意性地示出在單個(gè)芯片上安裝的構(gòu)成非易失性存儲(chǔ)器部分的裝置和構(gòu)成易失性存儲(chǔ)器部分的裝置的斷面圖。構(gòu)成非易失性存儲(chǔ)器部分的存儲(chǔ)元件具有例如第二實(shí)施例中的圖8所示的結(jié)構(gòu)。應(yīng)指出，對(duì)由圖8中的參考數(shù)字來表示的構(gòu)成元件的描述將在以下被省略。盡管易失性存儲(chǔ)器部分中的SRAM可由互補(bǔ)型MOS來構(gòu)建，為尋求簡化，僅在圖24中的橫截面上示出了NMOS。
非易失性存儲(chǔ)器部分中的存儲(chǔ)元件21和構(gòu)成易失性存儲(chǔ)器部分中的SRAM的晶體管22被形成于單個(gè)半導(dǎo)體基片211上。晶體管22是具有一般結(jié)構(gòu)的MOSFET。在此，晶體管22處的柵側(cè)壁絕緣膜被配置成使氮化硅膜242被夾在氧化硅膜存儲(chǔ)元件241和243之間，其具有與存儲(chǔ)元件21處的柵側(cè)壁絕緣膜相同的結(jié)構(gòu)。在圖24中，存儲(chǔ)元件21和晶體管22之間的結(jié)構(gòu)差異在于晶體管22具有LDD(輕微摻雜的漏)區(qū)或延伸區(qū)351，而存儲(chǔ)元件21沒有LDD區(qū)或延伸區(qū)。參考數(shù)字352表示裝置隔離區(qū)。
可依照以下過程來形成本優(yōu)選實(shí)施例中的半導(dǎo)體存儲(chǔ)裝置。
首先，依照已知過程在半導(dǎo)體基片211上形成柵絕緣膜214和柵電極217。
接下來，在光致抗蝕劑涂敷之后，以在非易失性存儲(chǔ)器部分中的存儲(chǔ)元件21處剩余光致抗蝕劑的方式來執(zhí)行圖形化。之后，通過使用光致抗蝕劑和柵電極217作為掩模，N型雜質(zhì)被注入，由此形成LDD區(qū)或延伸區(qū)351。如從以上描述顯而易見的，沒有LDD區(qū)或延伸區(qū)被形成于存儲(chǔ)元件21上。
隨后，由氧化硅膜/氮化硅膜/氧化硅膜組成的多層膜被形成于基片211的整個(gè)表面上，之后通過各向異性刻蝕而回蝕(etch back)，由此形成柵側(cè)壁絕緣膜。
接下來，通過使用柵絕緣膜214和柵側(cè)壁絕緣膜作為掩模，N型雜質(zhì)被注入，由此形成擴(kuò)散區(qū)212和213。
之后，通過已知方法來形成上部接線，由此導(dǎo)致完成半導(dǎo)體存儲(chǔ)裝置。
在此，為了最優(yōu)化存儲(chǔ)元件21的性能，阱區(qū)被形成于半導(dǎo)體基片211的內(nèi)部，或者可使存儲(chǔ)元件21中的阱區(qū)中的雜質(zhì)濃度與晶體管22中的阱區(qū)中不同。否則，可使存儲(chǔ)元件21中的擴(kuò)散區(qū)中的雜質(zhì)濃度與晶體管22中的擴(kuò)散區(qū)中不同。
如從以上過程顯而易見的，可在很容易的工藝中在單個(gè)芯片上形成非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分。具體而言，與非易失性存儲(chǔ)器部分包括具有浮動(dòng)?xùn)诺腅EPROM的情況相比，工藝的數(shù)量可被顯著減小。因此，有可能減小半導(dǎo)體存儲(chǔ)裝置的尺寸，此外，有可能顯著減小半導(dǎo)體存儲(chǔ)裝置的成本。
應(yīng)指出，由于包括邏輯操作電路的CPU亦包括一般結(jié)構(gòu)的晶體管，除了以上所述的半導(dǎo)體存儲(chǔ)裝置以外，該CPU亦可容易地被組合安裝于單個(gè)芯片上。在此情況下，有可能減小包括所述CPU的半導(dǎo)體裝置的尺寸。
第十四實(shí)施例第十四實(shí)施例與第十或第十一實(shí)施例的不同之處在于易失性存儲(chǔ)器部分包括DRAM。
如圖25中所示，主CPU 311和次CPU 315分別包括半導(dǎo)體存儲(chǔ)裝置15和16。半導(dǎo)體存儲(chǔ)裝置15包括非易失性存儲(chǔ)器部分312、由DRAM構(gòu)成的易失性存儲(chǔ)器部分314和接口電路部分313。優(yōu)選的是接口電路部分313具有用于自動(dòng)執(zhí)行對(duì)由DRAM構(gòu)成的易失性存儲(chǔ)器部分314的刷新操作的功能。以這種方式，被放置在半導(dǎo)體存儲(chǔ)裝置15以外的主CPU 311不需要執(zhí)行對(duì)易失性存儲(chǔ)器部分314的任何刷新操作，或者不需要發(fā)出用于對(duì)易失性存儲(chǔ)器部分314執(zhí)行刷新操作的命令。因此，主CPU 311的設(shè)計(jì)變得容易。具體而言，在主CPU 311是通用類型的情況下，有可能產(chǎn)生減小改變?cè)O(shè)計(jì)所需的成本的增強(qiáng)效應(yīng)。
此外，優(yōu)選的是主CPU 311以與SRAM的情況相同的方式來控制由DRAM構(gòu)成的易失性存儲(chǔ)器部分314，并因此接口電路部分313具有這種控制的功能。換句話說，更優(yōu)選的是易失性存儲(chǔ)器部分314和接口電路部分313在整體上用作偽SRAM。
盡管半導(dǎo)體存儲(chǔ)裝置16包括非易失性存儲(chǔ)器部分316、由SRAM組成的易失性存儲(chǔ)器部分317，應(yīng)理解可以以與半導(dǎo)體存儲(chǔ)裝置15相同的方式來配置它。
用于易失性存儲(chǔ)器部分的DRAM的使用可顯著減小每個(gè)位所占用的區(qū)域。這樣，有可能減小半導(dǎo)體存儲(chǔ)裝置的成本或增加存儲(chǔ)器容量。
第十五實(shí)施例圖26示出了作為便攜電子設(shè)備的蜂窩電話，在其中結(jié)合了以上所述的半導(dǎo)體存儲(chǔ)裝置或半導(dǎo)體裝置。
該便攜電話主要由控制電路811、電池812、RF(射頻)電路813、顯示器814、天線815、信號(hào)線816、電源線817等構(gòu)建?？刂齐娐吩谄渲薪Y(jié)合了以上所述的半導(dǎo)體存儲(chǔ)裝置或半導(dǎo)體裝置，由此提供了不貴的便攜電子設(shè)備。
如從以上描述顯而易見的，在依照本發(fā)明第一方面的半導(dǎo)體存儲(chǔ)裝置中，由于非易失性存儲(chǔ)器部分包括可在簡單制造過程中容易精制的存儲(chǔ)元件，有可能以低成本提供一種包括非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分兩者的半導(dǎo)體存儲(chǔ)裝置。此外，由于在存儲(chǔ)元件中可容易地放大寫入和擦除時(shí)的電流差，有可能增加存儲(chǔ)在非易失性存儲(chǔ)器部分中的信息的讀取速度，或者簡化非易失性存儲(chǔ)器部分中的讀取電路的安排。
在優(yōu)選實(shí)施例中，由于易失性存儲(chǔ)器部分包括SRAM，有可能抑制半導(dǎo)體存儲(chǔ)裝置中的電功耗。
此外，在優(yōu)選實(shí)施例中，由于非易失性存儲(chǔ)元件和SRAM被形成于單個(gè)芯片上，用于形成非易失性存儲(chǔ)器部分的過程具有與用于形成具有一般結(jié)構(gòu)的晶體管的過程的高度相似性。SRAM可由具有一般結(jié)構(gòu)的晶體管來構(gòu)建，因此可以在很容易的過程中將非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分組合安裝在單個(gè)芯片上。因此，半導(dǎo)體存儲(chǔ)裝置可被減小尺寸，此外，半導(dǎo)體存儲(chǔ)裝置可被顯著減小成本。
而且，在優(yōu)選實(shí)施例中，由于易失性存儲(chǔ)器部分包括DRAM，有可能顯著減小易失性存儲(chǔ)器部分中每個(gè)位所占用的區(qū)域。作為結(jié)果，有可能減小該半導(dǎo)體存儲(chǔ)裝置的成本，或者增加存儲(chǔ)器容量。
另外，在優(yōu)選實(shí)施例中，由于易失性存儲(chǔ)器部分包括用于刷新DRAM的刷新操作裝置，在組合諸如CPU的外部控制器與半導(dǎo)體存儲(chǔ)裝置的情況下，外部控制器不需要執(zhí)行易失性存儲(chǔ)器部分的任何刷新操作，或者不需要發(fā)出用于對(duì)易失性存儲(chǔ)器部分執(zhí)行刷新操作的命令。因此，有可能便于設(shè)計(jì)外部控制器。具體而言，有可能容易地使外部控制器通用。
另外，在優(yōu)選實(shí)施例中，由于具有被形成于其中的非易失性存儲(chǔ)器部分的芯片和具有被形成于其中的易失性存儲(chǔ)器部分的另一個(gè)芯片被安裝于單個(gè)封裝中，半導(dǎo)體存儲(chǔ)裝置可被減小尺寸。
此外，在依照本發(fā)明第二方面的半導(dǎo)體裝置中，由于該半導(dǎo)體裝置包括具有可在簡單制造過程中容易地精制的存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)裝置和邏輯操作部分，有可能以低成本來提供能執(zhí)行各種操作的半導(dǎo)體裝置。
而且，在優(yōu)選實(shí)施例中，由于存儲(chǔ)功能單元的至少一部分與擴(kuò)散區(qū)的一部分重疊，有可能充分增加非易失性存儲(chǔ)元件的讀取速度。因此，可以以較高速度來激勵(lì)半導(dǎo)體存儲(chǔ)裝置。
另外，在優(yōu)選實(shí)施例中，由于存儲(chǔ)功能單元包括具有保持電荷的功能的膜，并且具有保持電荷的功能的膜的表面被安排得與柵絕緣膜的表面幾乎平行，有可能減小非易失性存儲(chǔ)元件的記憶效應(yīng)的偏差，從而抑制非易失性存儲(chǔ)元件的讀取電流的偏差。此外，有可能減小在信息保持操作期間的非易失性存儲(chǔ)元件的特性的偏差，從而增強(qiáng)非易失性存儲(chǔ)元件的信息保持特性。作為結(jié)果，半導(dǎo)體存儲(chǔ)裝置的可靠性可被提高。
另外，在優(yōu)選實(shí)施例中，由于具有保持電荷的功能的膜被安排得與柵電極的側(cè)表面幾乎平行，有可能以高速度來執(zhí)行非易失性存儲(chǔ)元件的重寫操作，這是因?yàn)榉且资源鎯?chǔ)元件的重寫速度被增加。作為結(jié)果，可以以高速度來激勵(lì)半導(dǎo)體存儲(chǔ)裝置。
此外，在優(yōu)選實(shí)施例中，由于存儲(chǔ)功能單元包括具有保持電荷的功能的膜和用于分離該膜與溝道區(qū)或半導(dǎo)體層的絕緣膜，并且該絕緣膜具有比柵絕緣膜小的厚度并且是0.8nm或以上，有可能減小非易失性存儲(chǔ)元件中的寫入操作和擦除操作期間的電壓，或者以高速度來執(zhí)行寫入操作和擦除操作。此外，由于非易失性存儲(chǔ)元件的記憶效應(yīng)被增強(qiáng)，非易失性存儲(chǔ)器部分的讀取速度可被增加。這樣，可以以高速度來激勵(lì)半導(dǎo)體存儲(chǔ)裝置，同時(shí)具有減小的電功耗。
而且，在優(yōu)選實(shí)施例中，由于存儲(chǔ)功能單元包括具有保持電荷的功能的膜和用于分離該膜與溝道區(qū)或半導(dǎo)體層的絕緣膜，并且該絕緣膜具有比柵絕緣膜大的厚度并且是20nm或以下，即使當(dāng)非易失性存儲(chǔ)元件被高度集成時(shí)，可實(shí)現(xiàn)令人滿意的信息保持特性，這是因?yàn)楸３痔匦钥杀惶岣叨粣夯且资源鎯?chǔ)元件的短溝道效應(yīng)。因此，有可能增加半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器容量，或者減小半導(dǎo)體存儲(chǔ)裝置的制造成本。
另外，在依照本發(fā)明第三方面的便攜電子設(shè)備中，由于便攜電子設(shè)備包括依照本發(fā)明第一方面的不貴的半導(dǎo)體存儲(chǔ)裝置或依照本發(fā)明第二方面的半導(dǎo)體裝置，有可能減小便攜電子設(shè)備的制造成本。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，包括非易失性存儲(chǔ)器部分；以及易失性存儲(chǔ)器部分，其中非易失性存儲(chǔ)器部分包括非易失性存儲(chǔ)元件，該非易失性存儲(chǔ)元件具有通過柵絕緣膜在半導(dǎo)體層上形成的柵電極，在柵電極下放置的溝道區(qū)，在所述溝道區(qū)的兩側(cè)上形成并具有與溝道區(qū)相反的傳導(dǎo)類型的擴(kuò)散區(qū)，以及在柵電極的兩側(cè)上形成并具有用于保持電荷的功能的存儲(chǔ)功能單元。
2.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中所述易失性存儲(chǔ)器部分包括SRAM。
3.權(quán)利要求2的半導(dǎo)體存儲(chǔ)裝置，其中所述非易失性存儲(chǔ)元件和SRAM被形成于單個(gè)芯片上。
4.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中所述易失性存儲(chǔ)器部分包括DRAM。
5.權(quán)利要求4的半導(dǎo)體存儲(chǔ)裝置，其中所述易失性存儲(chǔ)器部分包括用于刷新DRAM的刷新操作裝置。
6.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，進(jìn)一步包括第一芯片，其形成非易失性存儲(chǔ)器部分；第二芯片，其形成易失性存儲(chǔ)器部分；以及單個(gè)封裝，其在其中包含第一芯片和第二芯片。
7.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中所述存儲(chǔ)功能單元的至少一部分與所述擴(kuò)散區(qū)的一部分重疊。
8.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中所述存儲(chǔ)功能單元包括具有用于保持電荷的功能的保持膜，并且該保持膜的表面被安排得與所述柵絕緣膜的表面幾乎平行。
9.權(quán)利要求8的半導(dǎo)體存儲(chǔ)裝置，其中具有保持電荷的功能的所述膜被安排得與柵電極的側(cè)表面幾乎平行。
10.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中所述存儲(chǔ)功能單元包括具有用于保持電荷的功能的保持膜和用于分離所述保持膜與所述溝道區(qū)和所述半導(dǎo)體層之一的絕緣膜，所述絕緣膜具有比所述柵絕緣膜小的厚度并且不小于0.8nm。
11.權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中所述存儲(chǔ)功能單元包括具有用于保持電荷的功能的保持膜和用于分離所述保持膜與所述溝道區(qū)和所述半導(dǎo)體層之一的絕緣膜，所述絕緣膜具有比所述柵絕緣膜大的厚度并且不大于20nm。
12.一種半導(dǎo)體裝置，其包括權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置；以及邏輯操作部分，用于在被存儲(chǔ)在所述半導(dǎo)體存儲(chǔ)裝置中的信息的基礎(chǔ)上執(zhí)行操作處理。
13.一種包括權(quán)利要求1到11的任何一個(gè)的半導(dǎo)體存儲(chǔ)裝置的便攜電子設(shè)備。
14.一種包括權(quán)利要求12的半導(dǎo)體裝置的便攜電子設(shè)備。
全文摘要
一種半導(dǎo)體存儲(chǔ)裝置包括非易失性存儲(chǔ)器部分和易失性存儲(chǔ)器部分，其中非易失性存儲(chǔ)器部分包括非易失性存儲(chǔ)元件，該非易失性存儲(chǔ)元件具有通過柵絕緣膜在半導(dǎo)體層上形成的柵電極，在柵電極下放置的溝道區(qū)，在溝道區(qū)的兩側(cè)上形成并具有與溝道區(qū)相反的傳導(dǎo)類型的擴(kuò)散區(qū)，以及在柵電極的兩側(cè)上形成并具有用于保持電荷的功能的存儲(chǔ)功能單元。
文檔編號(hào)H01L21/336GK1551362SQ200410043220
公開日2004年12月1日 申請(qǐng)日期2004年5月14日 優(yōu)先權(quán)日2003年5月14日
發(fā)明者柴田晃秀, 巖田浩 申請(qǐng)人:夏普株式會(huì)社