專利名稱：生成多孔有機(jī)電介質(zhì)的方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及集成電路結(jié)構(gòu)，更具體地，涉及通過在絕緣體和連線導(dǎo)電部件(feature)的襯墊之間形成小孔以降低有機(jī)絕緣體的電容的結(jié)構(gòu)和方法。
背景技術(shù)：
集成電路最近的技術(shù)進(jìn)展包括使用具有更低介電常數(shù)(和更軟)的絕緣體(電介質(zhì))代替更老、更硬、更高介電常數(shù)的絕緣體。更低介電常數(shù)的材料通常包括有機(jī)低K電介質(zhì)商業(yè)產(chǎn)品，例如SiLK，美國紐約Dow Chemical Company公司生產(chǎn)。這些更低介電常數(shù)的絕緣體稱作“低k”電介質(zhì)。這些低k電介質(zhì)的益處在于他們降低了總體電容，提高了器件速度并且可以使用更低的電壓(使得器件更小更便宜)。這樣的低k電介質(zhì)與以前的高K電介質(zhì)相比具有基本且充分證明了的優(yōu)點(diǎn)。
通過利用這種電介質(zhì)的多孔形式對低k電介質(zhì)進(jìn)行了進(jìn)一步改進(jìn)，因?yàn)檫@種電介質(zhì)的多孔形式具有更低的電容。然而，當(dāng)使用多孔低k電介質(zhì)時(shí)存在一個(gè)問題，因?yàn)橛糜谶B線溝槽和通孔的材料常常會填滿沿溝槽和通孔側(cè)壁上的小孔。這降低了多孔電介質(zhì)的效果，并且，如果足夠多的襯墊材料進(jìn)入多孔材料的話，還會導(dǎo)致缺陷。下面描述的發(fā)明通過新結(jié)構(gòu)和方法克服了這些問題。

發(fā)明內(nèi)容
本發(fā)明給出在集成電路結(jié)構(gòu)中形成布線層的方法，它形成有機(jī)絕緣體、對絕緣體進(jìn)行構(gòu)圖、在絕緣體上沉積襯墊并將該結(jié)構(gòu)暴露到等離子體中以在絕緣體靠近襯墊的區(qū)域中形成小孔。襯墊的厚度是有限的(例如10-500埃)，以使等離子體穿過襯墊在絕緣體中形成小孔。在等離子體處理過程中，等離子體穿過襯墊而不影響襯墊。在等離子體處理之后，可沉積附加襯墊材料。之后，沉積導(dǎo)體，并從結(jié)構(gòu)上除去導(dǎo)體的多余部分從而導(dǎo)體只存在于絕緣體的構(gòu)圖部分中。
這一方法制作了具有如下部分的集成電路結(jié)構(gòu)具有已構(gòu)圖部件的有機(jī)絕緣體、連線已構(gòu)圖部件的襯墊以及填充已構(gòu)圖部件的導(dǎo)體。絕緣體包括沿與襯墊接觸的絕緣體表面的小孔，小孔只沿與襯墊接觸的絕緣體的表面存在(襯墊不在小孔中)。
有機(jī)絕緣體包括SiLK、聚(alyene)醚、氟聚酰亞胺、雙-苯環(huán)丁烯、氫化有機(jī)硅氧烷(hydrido-organo-siloxane)聚合物，等等，絕緣體包括增強(qiáng)氫(increased hydrogen)、氮等，由等離子體處理沿小孔聚集。襯墊具有薄得足以使等離子體穿過襯墊的第一層和第一層上的第二層(例如，這些層厚度為10-500埃)。
等離子體的使用不會改變襯墊，而僅僅是影響與襯墊直接相鄰的低k電介質(zhì)。因此，本發(fā)明不會使任何襯墊材料進(jìn)入電介質(zhì)的小孔。這使得電介質(zhì)保持其更低電容的特性并且還避免了襯墊材料進(jìn)入電介質(zhì)多孔部分而出現(xiàn)的缺陷。
此外，本發(fā)明的方法僅在與襯墊直接相鄰的區(qū)域形成小孔。這使得低k材料剩余部分保持無孔條件，這減少了與將整個(gè)低k電介質(zhì)層做成多孔有關(guān)的缺陷的數(shù)目。另外，通過形成靠近襯墊的小孔，該結(jié)構(gòu)能夠適應(yīng)相鄰導(dǎo)電結(jié)構(gòu)和低k電介質(zhì)結(jié)構(gòu)之間的不同熱膨脹速率。


從下面參考附圖所進(jìn)行的本發(fā)明優(yōu)選實(shí)施方案的詳細(xì)描述中可以更好地理解本發(fā)明。
圖1為用本發(fā)明制作的結(jié)構(gòu)的示意圖；圖2為根據(jù)本發(fā)明的部分完成的結(jié)構(gòu)的示意圖；圖3為示出本發(fā)明的薄襯墊的示意圖；圖4為示出等離子體稠化的示意圖；
圖5為示出附加襯墊和Cu籽晶沉積的示意圖；圖6為雙鑲嵌結(jié)構(gòu)的示意圖；圖7為單鑲嵌結(jié)構(gòu)的示意圖；以及圖8為示出本發(fā)明優(yōu)選方法的流程圖。
具體實(shí)施例方式
如上所述，使用多孔低k電介質(zhì)(通常為有機(jī)低k電介質(zhì))時(shí)會在襯墊和多孔低k電介質(zhì)之間的邊界處出現(xiàn)問題。更具體地，部分襯墊會填滿小孔或通過小孔擴(kuò)散到低k電介質(zhì)中，從而降低電介質(zhì)的效果或者有可能導(dǎo)致側(cè)壁破裂和/或襯墊不相容，導(dǎo)致缺陷。這樣的問題使得難以用襯墊密封多孔低k有機(jī)電介質(zhì)。
本發(fā)明通過在無孔低k電介質(zhì)上使用薄襯墊(例如10-500埃)克服了這些問題。本發(fā)明在形成薄襯墊之后進(jìn)行純氣體或者H2、Ar、He、Ne、Xe、N2、NH3或N2H2的混合氣的等離子體處理(稠化)。隨后可在等離子體處理之后在該薄襯墊上形成更多襯墊材料。氣體等離子體穿過襯墊的晶粒邊界在低k有機(jī)電介質(zhì)中形成小孔。等離子體的使用不會改變襯墊，而僅僅會影響與襯墊直接相鄰的低k電介質(zhì)區(qū)域。因此，本發(fā)明不會使任何襯墊材料進(jìn)入電介質(zhì)的小孔。這使得電介質(zhì)保持其更低電容的特性并且還避免了襯墊材料進(jìn)入電介質(zhì)多孔部分而出現(xiàn)的缺陷。
此外，本發(fā)明的方法僅在與襯墊直接相鄰的區(qū)域形成小孔。這使得低k材料剩余部分保持無孔條件，這減少了與將整個(gè)低k電介質(zhì)層做成多孔有關(guān)的缺陷的數(shù)目。當(dāng)小孔濃度的增加在低k電介質(zhì)中形成不想要的空洞時(shí)，會出現(xiàn)這樣的缺陷。另外，通過形成靠近襯墊的小孔，該結(jié)構(gòu)能夠適應(yīng)相鄰導(dǎo)電結(jié)構(gòu)和低k電介質(zhì)結(jié)構(gòu)之間的不同熱膨脹速率。作為選擇，如果該方法開始于多孔電介質(zhì)，那么氣體等離子體幾乎不會在鄰近襯墊的區(qū)域中形成小孔。
本發(fā)明的一個(gè)實(shí)施例示于圖1中。10代表低k有機(jī)電介質(zhì)，其上形成硬掩模20。在已構(gòu)圖晶片上一致形成初始薄(10-500埃)襯墊30，它包括選自下列的任何一種或多種Ta、TaN、Ti、Ti(Si)N或W。40代表將結(jié)構(gòu)暴露到等離子體H2、Ar、He、Ne、Xe、N2、NH3或N2H2中。如上所述，等離子體40穿過襯墊30的晶粒邊界而不會影響襯墊30；然而，等離子體40在電介質(zhì)10與襯墊30相鄰的區(qū)域中產(chǎn)生小孔52。再次，本發(fā)明降低了電介質(zhì)的電容，而不會招致傳統(tǒng)結(jié)構(gòu)使用多孔電介質(zhì)時(shí)所遭受的惡化。
本發(fā)明的結(jié)構(gòu)和所用方法的另一實(shí)施例示于圖2-5中。在圖2中，在襯底26中形成金屬導(dǎo)體25(Ti、Cu、Ni、Al、W等)。在導(dǎo)體25上形成低k有機(jī)電介質(zhì)10，在結(jié)構(gòu)中包括各種硬掩模20、21和腐蝕停止層22、23，以提高在電介質(zhì)10中形成各種開口29的效率。
在圖3中，使用任何將能在整個(gè)開口29上給出襯墊30的均勻覆蓋的傳統(tǒng)沉積技術(shù)(例如CVD、PVD等)在結(jié)構(gòu)上沉積襯墊30。在圖4中，將結(jié)構(gòu)暴露到等離子體氣體40中，如上所述，在低k電介質(zhì)10鄰近于襯墊30的區(qū)域中形成小孔52，而不會影響襯墊30(如圖5所示)。
圖5還示出附加襯墊材料與籽晶材料50的順序形成，籽晶材料50將用于隨后在開口29中形成導(dǎo)體的處理中。因此，本發(fā)明的結(jié)構(gòu)實(shí)際上包括具有兩個(gè)部分的襯墊。襯墊30的第一部分用于等離子體處理過程中。襯墊50的第二部分可包括一些用于隨后將填充開口29的導(dǎo)體61的籽晶材料。
圖6和7示出與圖5所示類似的結(jié)構(gòu)，只有很小改變，即采用不同絕緣體材料60(SiO2、SiCOH等)并且沒有使用腐蝕停止層中的某一層22。圖6示出進(jìn)行了雙鑲嵌處理以用導(dǎo)體61填充開口29的結(jié)構(gòu)，而圖7示出將進(jìn)行單鑲嵌處理的結(jié)構(gòu)。除此以外，示于圖6和7中的結(jié)構(gòu)與圖5的結(jié)構(gòu)類似，并將進(jìn)行與上面關(guān)于圖5的結(jié)構(gòu)所描述的類似的處理。
本發(fā)明的處理以流程圖的形式示于圖8中。更具體地，本發(fā)明形成有機(jī)絕緣體80、對絕緣體進(jìn)行構(gòu)圖81、在絕緣體上沉積襯墊82，以及將結(jié)構(gòu)暴露到等離子體中以在絕緣體靠近襯墊的區(qū)域中形成小孔83。襯墊形成得足夠薄(例如厚度有限)，從而使得等離子體穿過襯墊在絕緣體中形成小孔。在等離子體處理過程中，等離子體穿過襯墊而不影響襯墊。在等離子體處理之后，可沉積附加的襯墊材料。之后，沉積導(dǎo)體，并從結(jié)構(gòu)上除去導(dǎo)體多余部分，以使導(dǎo)體僅留在絕緣體的已構(gòu)圖部分中84。
等離子體的使用不會改變襯墊，而僅僅是影響與襯墊直接相鄰的低k電介質(zhì)。因此，本發(fā)明不會使任何襯墊材料進(jìn)入電介質(zhì)的小孔。這使得電介質(zhì)保持其更低電容的特性并且還避免了襯墊材料進(jìn)入電介質(zhì)多孔部分而出現(xiàn)的缺陷。
此外，本發(fā)明的方法僅在與襯墊直接相鄰的區(qū)域形成小孔。這使得低k材料剩余部分保持無孔條件，這減少了與將整個(gè)低k電介質(zhì)層做成多孔有關(guān)的缺陷的數(shù)目。另外，通過形成靠近襯墊的小孔，該結(jié)構(gòu)能夠適應(yīng)相鄰導(dǎo)電結(jié)構(gòu)和低k電介質(zhì)結(jié)構(gòu)之間的不同熱膨脹速率。
盡管以優(yōu)選實(shí)施方案的形式描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將能認(rèn)可，本發(fā)明可在所附權(quán)利要求的精神和范圍中進(jìn)行調(diào)整。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包含有機(jī)絕緣體，具有已構(gòu)圖部件；襯墊，加襯連線所述已構(gòu)圖部件；以及導(dǎo)體，填充所述已構(gòu)圖部件，其中所述絕緣體包括沿與所述襯墊接觸的區(qū)域的小孔。
2.根據(jù)權(quán)利要求1的集成電路結(jié)構(gòu)，其中所述小孔僅沿與所述襯墊接觸的所述絕緣體的所述區(qū)域存在。
3.根據(jù)權(quán)利要求1的集成電路結(jié)構(gòu)，其中所述襯墊不在所述小孔中。
4.根據(jù)權(quán)利要求1的集成電路結(jié)構(gòu)，其中所述絕緣體包括聚(alyene)醚、氟聚酰亞胺、雙-苯環(huán)丁烯、和氫化有機(jī)硅氧烷聚合物中的一種。
5.根據(jù)權(quán)利要求1的集成電路結(jié)構(gòu)，其中所述絕緣體包括沿所述小孔增大濃度的氫、氬、氦、氙和氮中的一種。
6.根據(jù)權(quán)利要求1的集成電路結(jié)構(gòu)，其中所述襯墊包含厚度足以使等離子體穿過所述襯墊的第一層，和在所述第一層上的第二層。
7.根據(jù)權(quán)利要求6的集成電路結(jié)構(gòu)，其中所述第一層具有10-500埃的厚度，包括選自TaN、Ta、Ti、N和W的一種或多種材料。
8.根據(jù)權(quán)利要求6的集成電路結(jié)構(gòu)，其中所述第二層具有10-500埃的厚度，包括選自TaN、Ta、Ti、N、W和Cu的一種或多種材料。
9.一種集成電路結(jié)構(gòu)，包含有機(jī)絕緣體，具有已構(gòu)圖部件；襯墊，加襯連線所述已構(gòu)圖部件，其中所述襯墊包含厚度足以使等離子體穿過所述襯墊的第一部分；以及導(dǎo)體，填充所述已構(gòu)圖部件，其中所述絕緣體包括沿與所述襯墊接觸的區(qū)域的小孔。
10.根據(jù)權(quán)利要求9的集成電路結(jié)構(gòu)，其中所述小孔僅沿與所述襯墊接觸的所述絕緣體的所述區(qū)域存在。
11.根據(jù)權(quán)利要求9的集成電路結(jié)構(gòu)，其中所述襯墊不在所述小孔中。
12.根據(jù)權(quán)利要求9的集成電路結(jié)構(gòu)，其中所述絕緣體包括聚(alyene)醚、氟聚酰亞胺、雙-苯環(huán)丁烯、氫化有機(jī)硅氧烷聚合物中的一種。
13.根據(jù)權(quán)利要求9的集成電路結(jié)構(gòu)，其中所述絕緣體包括沿所述小孔增大濃度的氫、氬、氦、氙和氮中的一種。
14.根據(jù)權(quán)利要求9的集成電路結(jié)構(gòu)，其中所述襯墊進(jìn)一步包含在所述第一層上的第二層。
15.根據(jù)權(quán)利要求14的集成電路結(jié)構(gòu)，其中所述第一層具有10-500埃的厚度，包括選自TaN、Ta、Ti、N和W的一種或多種材料。
16.根據(jù)權(quán)利要求14的集成電路結(jié)構(gòu)，其中所述第二層具有10-500埃的厚度，包括選自TaN、Ta、Ti、N、W和Cu的一種或多種材料。
17.一種在集成電路結(jié)構(gòu)中形成布線層的方法，所述方法包含形成有機(jī)絕緣體；對所述絕緣體進(jìn)行構(gòu)圖；在所述絕緣體上沉積襯墊；以及將所述結(jié)構(gòu)暴露到等離子體中以在所述襯墊下形成小孔。
18.根據(jù)權(quán)利要求17的方法，其中所述襯墊的沉積將所述襯墊形成至足以使所述等離子體穿過所述襯墊的厚度并在所述絕緣體中形成所述小孔。
19.根據(jù)權(quán)利要求17的方法，其中所述襯墊的沉積將所述襯墊形成至10-500埃的厚度。
20.根據(jù)權(quán)利要求17的方法，其中，在所述暴露處理中，所述等離子體穿過所述襯墊而不影響所述襯墊。
全文摘要
本發(fā)明給出在集成電路結(jié)構(gòu)中形成布線層的方法，它形成有機(jī)絕緣體、對絕緣體進(jìn)行構(gòu)圖、在絕緣體上沉積襯墊并將該結(jié)構(gòu)暴露到等離子體中以在絕緣體靠近襯墊的區(qū)域中形成小孔。襯墊足夠薄，以使等離子體穿過襯墊在絕緣體中形成小孔。在等離子體處理過程中，等離子體穿過襯墊而不影響襯墊。在等離子體處理之后，可沉積附加襯墊材料。之后，沉積導(dǎo)體，并從結(jié)構(gòu)上除去導(dǎo)體的多余部分從而導(dǎo)體只存在于絕緣體的構(gòu)圖部分中。這一方法制作了具有如下部分的集成電路結(jié)構(gòu)具有已構(gòu)圖部件的有機(jī)絕緣體、連線已構(gòu)圖部件的襯墊以及填充已構(gòu)圖部件的導(dǎo)體。絕緣體包括沿與襯墊接觸的絕緣體表面的小孔，小孔只沿與襯墊接觸的絕緣體的表面存在(襯墊不在小孔中)。
文檔編號H01L23/52GK1551346SQ20041003666
公開日2004年12月1日 申請日期2004年4月29日 優(yōu)先權(quán)日2003年5月8日
發(fā)明者勞倫斯·A·卡勒文格, 斯蒂芬·E·格里科, 基思·T·克維特尼亞克, 徐順天, 楊智超, 王允愈, 黃洸漢, E 格里科, T 克維特尼亞克, 勞倫斯 A 卡勒文格 申請人:國際商業(yè)機(jī)器公司