專(zhuān)利名稱(chēng)：用于低k中間電介質(zhì)層的方法及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路以及制造半導(dǎo)體器件的集成電路加工方法。更具體地說(shuō)，本發(fā)明提供一種用于制造具有低k電介質(zhì)特性的互連線結(jié)構(gòu)的方法，該互連線結(jié)構(gòu)用于如微處理器，特殊應(yīng)用的集成電路，存儲(chǔ)器，復(fù)合信號(hào)應(yīng)用及類(lèi)似的復(fù)雜集成電路。但應(yīng)該認(rèn)識(shí)到，本發(fā)明具有更廣闊的應(yīng)用范圍。
背景技術(shù)：
集成電路已經(jīng)從單個(gè)的硅芯片上制造少量互連器件發(fā)展到數(shù)百萬(wàn)個(gè)器件。傳統(tǒng)集成電路提供的性能和復(fù)雜度遠(yuǎn)超過(guò)了最初想象的情況。為了實(shí)現(xiàn)復(fù)雜度和電路密度(即，能被包裝到給定的芯片面積中的器件數(shù)量)的改進(jìn)，最小器件特征的大小，也稱(chēng)為器件“幾何形狀”，已隨著集成電路每一代而變得更小。
正在增長(zhǎng)的電路密度已經(jīng)不僅改進(jìn)集成電路的復(fù)雜度和性能，而且已經(jīng)為消費(fèi)者提供了較低成本的部件。集成電路或芯片的制造設(shè)備可能要耗費(fèi)幾億，甚至數(shù)十億美元。每一制造設(shè)備將生產(chǎn)一定產(chǎn)量的晶圓，而每一晶圓上具有一定數(shù)量的集成電路。因此，通過(guò)使集成電路上的獨(dú)立器件變小，每一晶圓上將能制造更多的器件，因而提高制造設(shè)備的產(chǎn)量。使器件變小是很具有挑戰(zhàn)性的，因?yàn)樵诩芍圃熘惺褂玫拿恳还に囀怯邢薅鹊?。也就是說(shuō)，給定的工藝一般只能工作到一定的特征尺寸，然后工藝或者器件布局就需要變化。另外，隨著器件需要越來(lái)越快的設(shè)計(jì)，工藝的缺點(diǎn)存在于某些傳統(tǒng)工藝和材料上。
這種工藝的一個(gè)示例是用低k電介質(zhì)材料制造的互連線結(jié)構(gòu)。這些低k電介質(zhì)材料包括由應(yīng)用材料公司(Applied Materials，Inc.)所提供的黑鉆石(Black DiamondTM)及其它。其它低k材料包括從陶氏化學(xué)公司(Dow Chemical Company)出產(chǎn)的已知的HSQ，F(xiàn)SG，以及SiLK。遺憾的是，許多這些電介質(zhì)材料存在缺陷。僅作為一個(gè)示例，這些材料具有很弱的蝕刻特性。另外，這些材料必須經(jīng)常用化學(xué)機(jī)械拋光，濕式清洗工藝，或其它類(lèi)似技術(shù)來(lái)進(jìn)行拋光。這些拋光和清洗技術(shù)經(jīng)常引起低k材料的損壞。這些和其它的缺陷將會(huì)在本說(shuō)明書(shū)以及下面更具體的進(jìn)一步詳細(xì)描述。
從上面可以看出，需要一種改進(jìn)的技術(shù)，用于處理半導(dǎo)體器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了制造半導(dǎo)體器件的集成電路加工技術(shù)。更具體地說(shuō)，本發(fā)明提供了一種制造具有低k電介質(zhì)特性的互連線結(jié)構(gòu)的方法，該互連線結(jié)構(gòu)用于如微處理器，應(yīng)用特殊的集成電路，存儲(chǔ)器，復(fù)合信號(hào)應(yīng)用及類(lèi)似的復(fù)雜集成電路。但應(yīng)該認(rèn)識(shí)到，本發(fā)明具有更廣闊的應(yīng)用范圍。
在具體實(shí)施例中，本發(fā)明提供了一種形成具有例如k＜2.0(最低可達(dá)1.3左右)的低K電介質(zhì)層的方法。所述方法包括提供一個(gè)襯底，例如，硅晶圓。所述方法包括形成一個(gè)覆蓋在所述襯底之上的晶體管元件層(例如，MOS晶體管)以及形成一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層(例如，BPSG，TEOS)。所述方法包括形成一個(gè)覆蓋在所述第一中間電介質(zhì)層之上的蝕刻阻擋層(例如，氮化硅)以及圖案化所述第一中間電介質(zhì)層以形成導(dǎo)電結(jié)構(gòu)。用金屬(例如，鋁，銅，鎢)填充所述導(dǎo)電結(jié)構(gòu)的步驟包括在其中。所述方法也包括形成覆蓋在導(dǎo)電結(jié)構(gòu)之上和覆蓋在蝕刻阻擋層之上的一層犧牲層以及形成一個(gè)覆蓋在所述一層犧牲層之上的金屬層。所述金屬層耦合至所述導(dǎo)電結(jié)構(gòu)。另外，所述方法還包括形成覆蓋在所述金屬層之上的一層或多層其它層。有選擇的移除所述一層犧牲層而保持所述金屬層和蝕刻阻擋層原封不動(dòng)以在所述蝕刻阻擋層的一部分和所述一層或多層其它層之間的氣隙的步驟包括在其中。
在另一具體實(shí)施例中，本發(fā)明提供了另一種形成低k電介質(zhì)層的方法。所述方法包括提供一個(gè)襯底以及形成一個(gè)覆蓋在所述襯底之上的晶體管元件層。所述方法還包括形成一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層以及形成一個(gè)覆蓋在所述第一中間電介質(zhì)層上的蝕刻阻擋層。所述方法包括圖案化所述第一中間電介質(zhì)層以形成導(dǎo)電結(jié)構(gòu)以及用金屬填充導(dǎo)電結(jié)構(gòu)。形成覆蓋在蝕刻阻擋層之上的一層犧牲層的步驟包括在其中。所述方法形成一個(gè)覆蓋在所述一層犧牲層之上的金屬層，所述金屬層耦合至所述導(dǎo)電結(jié)構(gòu)以及形成覆蓋在所述金屬層之上的一層或多層其它層。所述方法有選擇的移除所述一層犧牲層，并保持所述金屬層和蝕刻阻擋層原封不動(dòng)，以在所述蝕刻阻擋層的一部分與所述一層或多層其它層之間形成氣隙。一個(gè)鈍化層被形成覆蓋在所述金屬層之上。
在另一個(gè)實(shí)施例中，本發(fā)明提供了一種集成電路互連線結(jié)構(gòu)。所述互連線結(jié)構(gòu)包括襯底以及覆蓋在所述襯底之上的晶體管元件層。第一中間電提質(zhì)層被形成覆蓋在所述晶體管元件層之上。蝕刻阻擋層被形成覆蓋在所述第一中間電介質(zhì)層之上。包括有金屬的導(dǎo)電結(jié)構(gòu)位于第一中間電介質(zhì)層內(nèi)部，以及金屬層被耦合至所述導(dǎo)電結(jié)構(gòu)。鈍化層被形成覆蓋在所述金屬層之上。優(yōu)選地，氣隙層被耦合于所述鈍化層和金屬層之間，所述氣隙層允許所述金屬層中的一部分獨(dú)立。根據(jù)實(shí)施例，所述氣隙層的一部分可以填充有可在低溫下氧化的含納米微粒的硅。該氧化層提供機(jī)械支撐以及低k電介質(zhì)特性。
通過(guò)本發(fā)明，實(shí)現(xiàn)了許多優(yōu)于傳統(tǒng)技術(shù)的優(yōu)點(diǎn)。例如，本技術(shù)易于使用傳統(tǒng)技術(shù)的工藝。在一些實(shí)施例中，本方法提高了每個(gè)晶圓上的芯片的器件成品率。此外，本方法提供了與傳統(tǒng)工藝相兼容的工藝，而基本不用對(duì)現(xiàn)有的設(shè)備或工藝進(jìn)行改動(dòng)。本發(fā)明優(yōu)選地提供了一種改進(jìn)的低k電介質(zhì)結(jié)構(gòu)，該電介質(zhì)結(jié)構(gòu)沒(méi)有傳統(tǒng)低k電介質(zhì)材料相關(guān)的缺陷。在本說(shuō)明書(shū)的下文中，將詳細(xì)描述這些以及其它的優(yōu)點(diǎn)。
參考下文詳細(xì)的描述和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點(diǎn)。


圖1到圖8示出了根據(jù)本發(fā)明實(shí)施例的用于形成互連線結(jié)構(gòu)的方法。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供了制造半導(dǎo)體器件的集成電路加工技術(shù)。更具體地說(shuō)，本發(fā)明提供了一種制造具有低k電介質(zhì)特性的互連線結(jié)構(gòu)的方法，該互連線結(jié)構(gòu)用于如微處理器，應(yīng)用特殊的集成電路，存儲(chǔ)器，復(fù)合信號(hào)應(yīng)用及類(lèi)似的復(fù)雜集成電路。但應(yīng)該認(rèn)識(shí)到，本發(fā)明具有更廣闊的應(yīng)用范圍。
根據(jù)本發(fā)明實(shí)施例，用于制造互連線結(jié)構(gòu)的方法可以概括如下1.提供一個(gè)襯底；2.形成一個(gè)覆蓋在所述襯底之上的晶體管元件層；3.形成一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層；4.形成一個(gè)覆蓋在所述第一中間電介質(zhì)層上的蝕刻阻擋層；5.圖案化所述第一中間電介質(zhì)層以形成導(dǎo)電結(jié)構(gòu)；6.用金屬填充導(dǎo)電結(jié)構(gòu)；7.形成覆蓋在導(dǎo)電結(jié)構(gòu)和覆蓋在蝕刻阻擋層之上的一層犧牲層；8.形成一個(gè)覆蓋在所述一層犧牲層之上的金屬層，所述金屬層耦合到所述導(dǎo)電結(jié)構(gòu)；9.形成覆蓋在所述金屬層之上的一個(gè)或多個(gè)其它層；10.有選擇地移除所述一層犧牲層，并保持所述金屬層和蝕刻阻擋層原封不動(dòng)，以在所述蝕刻阻擋層的一部分與所述一個(gè)或多個(gè)其它層之間形成氣隙；以及11.進(jìn)行其它所需要的步驟。
上面的步驟順序提供了根據(jù)本發(fā)明的實(shí)施例的一種方法。如所示，本方法使用的步驟組合包括形成具有低k電介質(zhì)層的方法。在不脫離這里的權(quán)利要求的范圍的條件下，可以增加步驟，去除一個(gè)或多個(gè)步驟或者以不同的次序規(guī)定一個(gè)或多個(gè)步驟。在本說(shuō)明書(shū)以及下文的詳細(xì)描述中可以發(fā)現(xiàn)本發(fā)明的其它細(xì)節(jié)。
圖1到圖7示出了根據(jù)本發(fā)明的實(shí)施例的形成互連線結(jié)構(gòu)的方法，這些示圖僅僅作為示例，而不應(yīng)作為對(duì)這里的權(quán)利要求的范圍的限制。本領(lǐng)域普通技術(shù)人員將能看出許多變化、替換和修改。如圖所示，所述方法始于提供一個(gè)襯底100，例如，硅晶圓，絕緣體上的硅，外延晶圓。所述方法包括形成一個(gè)覆蓋在所述襯底之上的晶體管元件層201。所述晶體管元件是MOS晶體管或其它類(lèi)似元件，如圖2所示。所述方法還包括形成一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層301。所述中間電介質(zhì)層具有一個(gè)可被平面化的上表面305。所述電介質(zhì)層是由諸如CVD氧化物，BPSG，PE-TEOS，PSG，以及旋涂式玻璃(Spin-On-Glass)的材料形成。
參考圖4所示，所述方法包括形成一個(gè)覆蓋在所述第一中間電介質(zhì)層表面之上的蝕刻阻擋層403。所述蝕刻阻擋層相對(duì)于中間電介質(zhì)層具有一定可選擇關(guān)系。所述蝕刻阻擋層可以由氮氧化硅，氧化鋁以及其它類(lèi)似材料形成。所述方法包括圖案化所述第一中間電介質(zhì)層和蝕刻阻擋層，以形成導(dǎo)電結(jié)構(gòu)401。所述導(dǎo)電結(jié)構(gòu)填充有金屬，例如，鎢，摻雜多晶硅，鈦，氮化鈦以及其它材料。所述方法還形成一個(gè)第一犧牲層407，其被圖案化以形成金屬層M1 405。一個(gè)第二犧牲層409被形成覆蓋在第一犧牲層之上。所述第二犧牲層被圖案化以形成金屬M(fèi)2。覆蓋第二犧牲層的可以是一個(gè)金屬阻擋層413。根據(jù)應(yīng)用，所述方法形成覆蓋在金屬層M1和金屬層M2之上的一個(gè)或多個(gè)其它層。當(dāng)然，可以有其它的替換、修改和變化。請(qǐng)參考圖5所示，所述方法形成其它犧牲層和金屬層。如所示，犧牲層501包括金屬層M3。犧牲層503包括金屬層M4。這些金屬層中每一層包括一個(gè)金屬層和插塞結(jié)構(gòu)，其形成互連線結(jié)構(gòu)。所述犧牲層可以由適宜材料形成，并可有選擇的移除。僅僅作為示例來(lái)說(shuō)，所述犧牲層可以由BPSG，CVD氧化物，PE-TEOS，或者其它CVD氧化物形成。
參考圖6所示，所述方法可選擇的移除所述一層犧牲層或更多層，并保持所述金屬層和蝕刻阻擋層原封不動(dòng)。此可選擇的移除在所述蝕刻阻擋層的一部分和所述一個(gè)或多個(gè)其它層之間形成氣隙。優(yōu)選地，所述可選擇的移除形成一個(gè)獨(dú)立式互連線結(jié)構(gòu)，該互連線結(jié)構(gòu)由自己支撐。根據(jù)應(yīng)用，可以使用濕式或干式化學(xué)處理。濕式化學(xué)處理除了別的以外還包括通常稱(chēng)為BOE的緩沖氧化硅腐蝕劑，TMSF/HF混合物，以及其它類(lèi)似方法。這些方法也不移除銅金屬層。其它化學(xué)處理包括氣相HF，其可以選擇移除氧化物，而不損壞鋁。可選地，所述互連線結(jié)構(gòu)可以由未被選擇移除的一個(gè)或多個(gè)所述犧牲層中被選擇保留下的部分進(jìn)行局部支撐。如所示，所述氣隙結(jié)構(gòu)在每一金屬層之間形成一個(gè)非常低的介電常數(shù)，這是希望的。
在某些實(shí)施例中，所述方法可以用選擇的材料來(lái)填充空隙(例如，氣隙)，以提供機(jī)械支撐和低k電介質(zhì)特性，如圖7中所示。這里，例如二氧化硅納米粒子701的粒子可以被沉積在氣隙中。這些納米粒子在低溫(例如，低于400攝氏度)氧化后形成多孔二氧化硅網(wǎng)。所述多孔氧化物能提供機(jī)械支撐和低k電介質(zhì)特性。所述納米粒子能夠排列在金屬導(dǎo)電區(qū)，犧牲層，以及阻擋層區(qū)域之間。當(dāng)然，根據(jù)應(yīng)用，也可以使用其它類(lèi)型的填充材料和/或粒子。又如所示，一個(gè)鈍化層可以形成覆蓋在所述金屬層之上。所述鈍化層包括二氧化硅705和氮化硅703，但也可以由其它材料組成(如在二氧化硅705或氮化硅703之上再蓋一層厚的聚酰亞胺(polyimide)以形成復(fù)合保護(hù)層)。所述鈍化層保護(hù)和密封所述互連線結(jié)構(gòu)，并讓粘接襯墊結(jié)構(gòu)曝露。參考圖8所示，圖示了一個(gè)保留作為機(jī)械支撐的犧牲氧化物層的俯視圖800。
還應(yīng)當(dāng)理解，這里所描述的示例和實(shí)施例只是為了說(shuō)明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實(shí)施例對(duì)本發(fā)明進(jìn)行各種修改和變化。這些修改和變化都在本申請(qǐng)的精神和范圍內(nèi)，并且也在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種形成低K電介質(zhì)層的方法，該方法包括提供一個(gè)襯底；形成一個(gè)覆蓋在所述襯底之上的晶體管元件層；形成一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層；形成一個(gè)覆蓋在所述第一中間電介質(zhì)層上的蝕刻阻擋層；圖案化所述第一中間電介質(zhì)層以形成導(dǎo)電結(jié)構(gòu)；用金屬填充所述導(dǎo)電結(jié)構(gòu)；形成覆蓋在所述導(dǎo)電結(jié)構(gòu)和覆蓋在所述蝕刻阻擋層之上的一層犧牲層；形成一個(gè)覆蓋在所述一層犧牲層之上的金屬層，所述金屬層耦合到所述導(dǎo)電結(jié)構(gòu)；形成覆蓋在所述金屬層之上的一個(gè)或多個(gè)其它層；以及有選擇的移除所述一層犧牲層，并保持所述金屬層和蝕刻阻擋層原封不動(dòng)，以在所述蝕刻阻擋層的一部分與所述一個(gè)或多個(gè)其它層之間形成氣隙。
2.如權(quán)利要求1所述的方法，其中所述有選擇的移除包括濕式蝕刻工藝。
3.如權(quán)利要求1所述的方法，其中所述一層犧牲層為T(mén)EOS。
4.如權(quán)利要求1所述的方法，其中所述一層犧牲層為BPSG。
5.如權(quán)利要求1所述的方法，其中所述金屬層所括含銅材料。
6.如權(quán)利要求1所述的方法，其中所述有選擇的移除保留所述一層的犧牲層的一部分作為機(jī)械支撐。
7.如權(quán)利要求1所述的方法，其中所述一層的犧牲層為一個(gè)第二中間電介質(zhì)層，所述第二中間電介質(zhì)層被有選擇的移除，以形成空隙。
8.如權(quán)利要求1所述的方法，其中所述導(dǎo)電結(jié)構(gòu)為插塞結(jié)構(gòu)。
9.如權(quán)利要求1所述的方法，其中所述一層或多層包括鈍化層。
10.如權(quán)利要求1所述的方法，其中所述有選擇的移除采用氟基氣體。
11.一種形成低K電介質(zhì)層的方法，該方法包括提供一個(gè)襯底；形成一個(gè)覆蓋在所述襯底之上的晶體管元件層；形成一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層；形成一個(gè)覆蓋在所述第一中間電介質(zhì)層之上的蝕刻阻擋層；圖案化所述第一中間電介質(zhì)層以形成導(dǎo)電結(jié)構(gòu)；用金屬填充導(dǎo)電結(jié)構(gòu)；形成覆蓋在所述導(dǎo)電結(jié)構(gòu)之上的一層犧牲層；形成一個(gè)覆蓋在所述一層犧牲層之上的金屬層，所述金屬層耦合到所述導(dǎo)電結(jié)構(gòu)；形成覆蓋在所述金屬層之上的一個(gè)或多個(gè)其它層；有選擇的移除所述一層犧牲層，并保持所述金屬層和蝕刻阻擋層原封不動(dòng)，以在所述蝕刻阻擋層的一部分與所述一個(gè)或多個(gè)其它層之間形成氣隙；通過(guò)在所述氣隙的一部分中提供低K材料而形成低K層；以及形成一個(gè)覆蓋在所述金屬層之上的鈍化層。
12.如權(quán)利要求11所述的方法，其中所述有選擇的移除包括濕式蝕刻工藝。
13.如權(quán)利要求11所述的方法，其中所述一層犧牲層為T(mén)EOS。
14.如權(quán)利要求11所述的方法，其中所述一層犧牲層為BPSG。
15.如權(quán)利要求11所述的方法，其中所述金屬層所括含銅材料。
16.如權(quán)利要求11所述的方法，其中所述有選擇的移除保留所述一層的犧牲層的一部分作為機(jī)械支撐。
17.如權(quán)利要求11所述的方法，其中所述一層的犧牲層為一個(gè)第二中間電介質(zhì)層，所述第二中間電介質(zhì)層被有選擇的移除，以形成空隙。
18.如權(quán)利要求11所述的方法，其中所述導(dǎo)電結(jié)構(gòu)為插塞結(jié)構(gòu)。
19.如權(quán)利要求11所述的方法，其中所述有選擇的移除采用氟基氣體。
20.一種集成電路板互連線結(jié)構(gòu)，包括一個(gè)襯底；一個(gè)覆蓋在所述襯底之上的晶體管元件層；一個(gè)覆蓋在所述晶體管元件層之上的第一中間電介質(zhì)層；一個(gè)覆蓋在所述第一中間電介質(zhì)層之上的蝕刻阻擋層；一個(gè)包括位于所述第一中間電介質(zhì)層內(nèi)部的金屬的導(dǎo)電結(jié)構(gòu)；一個(gè)耦合到所述導(dǎo)電結(jié)構(gòu)的金屬層；一個(gè)覆蓋在所述金屬層之上的鈍化層；耦合在所述鈍化層和金屬層之間的氣隙層，所述氣隙層允許所述金屬層中的一部分獨(dú)立；以及填充在所述氣隙中一部分的一種低k材料。
全文摘要
本發(fā)明公開(kāi)一種集成電路互連線結(jié)構(gòu)。該結(jié)構(gòu)包括一個(gè)襯底和一個(gè)覆蓋在所述襯底之上的晶體管元件層。一個(gè)第一中間電介質(zhì)層被形成覆蓋在所述晶體管元件層之上。一個(gè)蝕刻層被形成覆蓋在所述第一中間電介質(zhì)層之上。一個(gè)包括金屬的導(dǎo)電結(jié)構(gòu)位于第一中間電介質(zhì)層內(nèi)部，一個(gè)金屬層被耦合到所述導(dǎo)電結(jié)構(gòu)。一個(gè)鈍化層被形成覆蓋在所述金屬層之上。優(yōu)選地，一個(gè)氣隙層被耦合在所述鈍化層和所述金屬層之間，所述氣隙層允許所述金屬層的一部分獨(dú)立。根據(jù)具體實(shí)施例，所述氣隙層的一部分可以填充有可在低溫下氧化的含納米粒子的硅。該氧化層提供機(jī)械支撐以及低k電介質(zhì)特性。優(yōu)選地，所述氣隙層的一部分還可填充有低k電介質(zhì)材料。
文檔編號(hào)H01L21/768GK1705098SQ20041002496
公開(kāi)日2005年12月7日 申請(qǐng)日期2004年6月2日 優(yōu)先權(quán)日2004年6月2日
發(fā)明者陳國(guó)慶 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司