專利名稱：化學(xué)機(jī)械拋光用于接合多晶硅插拴制造方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路以及半導(dǎo)體器件的制造。更具體地，本發(fā)明提供了對動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(“DRAM”)集成電路器件中的接合插拴(contact)結(jié)構(gòu)進(jìn)行化學(xué)機(jī)械拋光的方法及其結(jié)構(gòu)。但是，應(yīng)該認(rèn)識(shí)到本發(fā)明具有更加廣泛的可應(yīng)用性。例如，本發(fā)明可以應(yīng)用于各種其他的應(yīng)用，例如專用集成電路、微處理器、微控制器、其他的存儲(chǔ)器應(yīng)用等。
背景技術(shù)：
在過去的幾十年中，集成電路已經(jīng)從制造在單個(gè)硅芯片上的少數(shù)的互連器件發(fā)展到數(shù)百萬個(gè)器件。性能和復(fù)雜度已遠(yuǎn)遠(yuǎn)超過了當(dāng)初的想象。為了實(shí)現(xiàn)復(fù)雜度和電路密度(即，能夠被制造到給定芯片面積上的器件的數(shù)量)的提高，對于每一代集成電路，最小器件特征的尺寸(也被稱為器件“幾何”)變得越來越小。某些半導(dǎo)體器件正在被制成小于0.10微米的特征尺寸。
不斷增大的電路密度已不僅提高了電路的復(fù)雜度和性能，而且也為客戶提供了更便宜的價(jià)格。建造傳統(tǒng)的半導(dǎo)體制造工廠常?？赡芑ㄙM(fèi)成百上千萬，甚至十幾億美元。每一套制造設(shè)備具有以每個(gè)月幾千到幾萬晶片原料計(jì)的生產(chǎn)量。每片晶片上將會(huì)有一定數(shù)量的芯片產(chǎn)出。通過制造越來越小的個(gè)體器件，更多的器件可以被制造半導(dǎo)體的給定的面積中，這樣就可以增加制造設(shè)備的產(chǎn)量。使器件更小具有很大的挑戰(zhàn)性，因?yàn)槊恳环N用于制造半導(dǎo)體器件的工藝都存在極限。那也就是說，一種給定的工藝通常只能加工到某一特定的特征尺寸，于是不是工藝就是器件布局需要被改變了。
運(yùn)行制造芯片的成本也已經(jīng)極大的提高。眾所周知，在二十世紀(jì)七十年代和八十年代中可運(yùn)行的許多美國制造芯片的公司或廠房現(xiàn)在不再存在了。有些芯片制造二十世紀(jì)八十年代搬遷到了日本，并隨后在九十年代搬遷到了韓國和中國臺(tái)灣。隨著對于更低成本的制造芯片的不斷需求，中國大陸現(xiàn)在已經(jīng)成為用于投產(chǎn)制造芯片的地理位置上的選擇。很多公司已經(jīng)宣布了在中國投產(chǎn)制造芯片的計(jì)劃。這樣的公司包括但不限于，摩托羅拉公司、臺(tái)灣積體電路制造公司(也被稱為TSMC)等。雖然在中國勞動(dòng)力成本可能更低，但是隨著對于低成本硅的不斷需求，仍然存在許多依然需要被降低或甚至消除的成本。
從上面可以看出，用于處理半導(dǎo)體器件的改進(jìn)技術(shù)是人們所需要的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了用于制造半導(dǎo)體器件的技術(shù)。更具體地，本發(fā)明提供了對動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器集成電路器件中的接合多晶硅插拴進(jìn)行化學(xué)機(jī)械拋光的方法及其結(jié)構(gòu)。在這里，對于本領(lǐng)域的一般技術(shù)人員，術(shù)語“接合了的(landed)”和“接合的(landing)”是指相似的結(jié)構(gòu)。但是，應(yīng)該認(rèn)識(shí)到本發(fā)明具有更加廣泛的可應(yīng)用性。例如，本發(fā)明可以應(yīng)用于各種其他的應(yīng)用，例如專用集成電路、微處理器、微控制器、其他的存儲(chǔ)器應(yīng)用等。
在具體的實(shí)施例中，本方法提供了用于形成接合多晶硅插拴的化學(xué)機(jī)械拋光的方法。在具體的實(shí)施例中，化學(xué)機(jī)械拋光使用氧化物研磨液而不是傳統(tǒng)的多晶硅研磨液。優(yōu)選地，通過根據(jù)本發(fā)明的使用氧化物研磨液的化學(xué)機(jī)械拋光，獲得適當(dāng)?shù)臇艠O氮化硅關(guān)鍵尺寸。更重要的是，除了其他的優(yōu)點(diǎn)之外，本方法還獲得了更低的成本、良好的材料選擇性、減小的凹陷、更低的腐蝕以及提供了更高的產(chǎn)量。
優(yōu)選地，本方法提供了一種方法，所述方法能夠同時(shí)拋光三個(gè)不同的膜，并還獲得適當(dāng)?shù)臇艠O氮化硅關(guān)鍵尺寸。我們已經(jīng)發(fā)現(xiàn)，傳統(tǒng)的多晶硅研磨液具有多晶硅和通常被稱為“BPSG”的硼磷硅玻璃之間的選擇性，這使得這樣的傳統(tǒng)工藝難以令人滿意。
根據(jù)本發(fā)明，使用了根據(jù)本發(fā)明的氧化物研磨液拋光諸如多晶硅、BPSG和氮化硅的三種不同的材料。傳統(tǒng)技術(shù)的示例不使用根據(jù)本發(fā)明的氧化物研磨液進(jìn)行拋光。參見例如美國專利No.5,700,706、No.6,200,875和No.6,524,906。
在一個(gè)具體的實(shí)施例中，本方法提供了一種用于制造例如DRAM的集成電路器件的方法。本方法包括提供半導(dǎo)體襯底，例如硅晶圓。本方法包括形成位于所述半導(dǎo)體襯底之上的多個(gè)MOS晶體管器件。每一個(gè)所述MOS晶體管器件都具有氮化物覆蓋和氮化物側(cè)壁隔離物。每一個(gè)所述晶體管被例如0.1μm的預(yù)定寬度互相隔開。本方法包括形成位于所述多個(gè)MOS晶體管器件之上的層間介電質(zhì)層(例如BPSG)，并去除所述層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少某一部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域(例如襯底表面)。優(yōu)選地，所述三個(gè)區(qū)域?qū)?yīng)于MOS晶體管器件的活性區(qū)域。本方法將多晶硅填充材料沉積在所述暴露的三個(gè)區(qū)域的上方，以及所述三個(gè)MOS晶體管器件的上方。接著，本方法對所述多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅材料的厚度以暴露所述層間介電質(zhì)材料的一部分。本方法繼續(xù)進(jìn)行所述化學(xué)機(jī)械平坦化工藝以去除所述層間介電質(zhì)材料和所述多晶硅膜材料，直至每個(gè)所述MOS晶體管上的覆蓋氮化物層已經(jīng)被暴露。本方法使用位于每個(gè)所述MOS晶體管上方的覆蓋氮化物層作為拋光停止層。
在可選的另一個(gè)實(shí)施例中，本方法提供了一種用于制造例如DRAM的集成電路器件的方法。本方法包括提供半導(dǎo)體襯底，例如硅晶圓。本方法包括形成位于所述半導(dǎo)體襯底之上的多個(gè)MOS晶體管器件。每一個(gè)所述MOS晶體管器件都具有氮化物覆蓋和氮化物側(cè)壁隔離物。每一個(gè)所述晶體管被預(yù)定寬度互相隔開。本方法包括形成位于所述多個(gè)MOS晶體管器件之上的層間介電質(zhì)層，并去除所述層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域。本方法包括將多晶硅填充材料沉積在所述暴露的三個(gè)區(qū)域的上方，以及所述三個(gè)MOS晶體管器件的上方，并使用氧化物研磨液對所述多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅材料的厚度以暴露所述層間介電質(zhì)材料的一部分。本方法繼續(xù)進(jìn)行所述化學(xué)機(jī)械平坦化工藝以去除所述層間介電質(zhì)材料和所述多晶硅膜材料，直至每個(gè)所述MOS晶體管上的覆蓋氮化物層已經(jīng)被暴露。本方法使用位于每個(gè)所述MOS晶體管上方的覆蓋氮化物層作為拋光停止層。
通過本發(fā)明獲得了較傳統(tǒng)技術(shù)的很多優(yōu)點(diǎn)。例如，本技術(shù)提供一種使用依賴于傳統(tǒng)技術(shù)的工藝的簡單方法。在一些實(shí)施例中，本方法提供了每個(gè)晶片的按管芯計(jì)的更高的器件產(chǎn)率。此外，本方法提供了與傳統(tǒng)工藝技術(shù)兼容而不用對傳統(tǒng)設(shè)備和工藝進(jìn)行實(shí)質(zhì)修改的工藝。本方法的另一方面提供了使用氧化物研磨液的接合多晶硅插拴的化學(xué)機(jī)械拋光工藝，以獲得更低的成本、合適的柵極氮化硅關(guān)鍵尺寸、改善的均一性、接合多晶硅和BPSG的更低的凹陷和腐蝕。在另一個(gè)實(shí)施例中，本方法提供了一種包括了回蝕工藝的工藝，其在沉積多晶硅之后，首先進(jìn)行回蝕，接著進(jìn)行化學(xué)機(jī)械拋光。還有，本發(fā)明提供了直接化學(xué)機(jī)械拋光工藝，其在沉積多晶硅之后，進(jìn)行接合多晶硅插拴的化學(xué)機(jī)械拋光。優(yōu)選地，本發(fā)明提供一種工藝，其使用特定的氧化物研磨液的稀釋物，而具有相同的或者相近的多晶硅和BPSG去除速率，以及較低的氮化硅去除速率。依據(jù)實(shí)施例，可以獲得這些優(yōu)點(diǎn)中的一個(gè)或多個(gè)。在本說明書的下文中，將詳細(xì)并更具體地描述這些以及其它的優(yōu)點(diǎn)。
參考下文詳細(xì)的描述和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點(diǎn)。


圖1是根據(jù)本發(fā)明實(shí)施例的回蝕工藝的簡化示圖。
圖2是根據(jù)本發(fā)明實(shí)施例的直接接合多晶硅插拴的化學(xué)機(jī)械拋光工藝的簡化示圖。
圖3是在根據(jù)本發(fā)明實(shí)施例的接合多晶硅插拴的化學(xué)機(jī)械拋光之后斜角度橫截面掃描電鏡圖(SEM)。
圖4是在根據(jù)本發(fā)明實(shí)施例的接合多晶硅插拴的化學(xué)機(jī)械拋光之后活性區(qū)域的橫截面SEM。
圖5是在根據(jù)本發(fā)明實(shí)施例的接合多晶硅插拴的化學(xué)機(jī)械拋光之后接合多晶硅插拴圖案的橫截面SEM。
圖6是根據(jù)本發(fā)明實(shí)施例，使用了光學(xué)終點(diǎn)系統(tǒng)的終點(diǎn)曲線圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供了用于制造半導(dǎo)體器件的技術(shù)。更具體地，本發(fā)明提供了對動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(“DRAM”)集成電路器件中的接合多晶插拴進(jìn)行化學(xué)機(jī)械拋光的方法及其結(jié)構(gòu)。但是，應(yīng)該認(rèn)識(shí)到本發(fā)明具有更加廣泛的可應(yīng)用性。例如，本發(fā)明可以應(yīng)用于各種其他的應(yīng)用，例如專用集成電路、微處理器、微控制器、其他的存儲(chǔ)器應(yīng)用等。
根據(jù)本發(fā)明的實(shí)施例的CMP(化學(xué)機(jī)械拋光)方法可以概括如下。
1.提供半導(dǎo)體襯底，例如硅晶圓；2.形成位于半導(dǎo)體襯底之上的多個(gè)MOS晶體管器件(每一個(gè)都具有柵極氧化物、氮化物覆蓋和氮化物隔離物以及源/漏區(qū))；3.形成位于多個(gè)MOS晶體管器件之上的層間介電質(zhì)層(例如BPSG)；4.去除層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分(例如柵極結(jié)構(gòu))和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域(例如，源/漏區(qū))；5.將多晶硅填充材料沉積在用于電接觸的暴露的三個(gè)區(qū)域的上方，以及三個(gè)MOS晶體管器件的上方；6.使用氧化物研磨液，以對多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅材料的厚度以暴露層間介電質(zhì)材料的一部分；7.繼續(xù)進(jìn)行化學(xué)機(jī)械平坦化工藝以去除層間介電質(zhì)材料和多晶硅膜材料，直至每個(gè)MOS晶體管上的氮化物層覆蓋已經(jīng)被暴露，同時(shí)使用位于每個(gè)MOS晶體管上方的氮化物層覆蓋作為拋光停止層；以及8.按需要進(jìn)行其他的步驟。
上述順序的步驟提供了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于對接合多晶硅插拴進(jìn)行CMP的方法。如所示出的，本方法使用了包括使用氧化物拋光研磨液對接合多晶硅插拴進(jìn)行CMP法的步驟的組合。同樣還有許多其他可供選擇的方法，其中在不背離這里的權(quán)利要求的范圍的情況下，加入某些步驟，移除一個(gè)或多個(gè)步驟，或者一個(gè)或多個(gè)步驟按照不同的順序進(jìn)行。本發(fā)明進(jìn)一步的詳細(xì)說明在本說明書中可以找到，在下文中將作更詳細(xì)的描述。
圖1是根據(jù)本發(fā)明實(shí)施例的回蝕工藝的簡化示圖。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，本發(fā)明包括用于制造例如DRAM的集成電路器件的方法。還是如圖所示，本方法圖示了單元區(qū)域102和外圍區(qū)域104中的晶體管。外圍區(qū)域可以包括邏輯電路。單元區(qū)域包括存儲(chǔ)器單元等。存儲(chǔ)器單元可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元等。當(dāng)然，本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)其他的變化、修改和替代。
本方法包括提供半導(dǎo)體襯底100，例如硅晶圓。本方法包括形成位于半導(dǎo)體襯底上方的多個(gè)MOS晶體管器件101。每個(gè)MOS晶體管器件具有氮化物覆蓋103和氮化物側(cè)壁隔離物105。每個(gè)器件還包括耦合到源/漏區(qū)域的柵極區(qū)域。晶體管中的每一個(gè)被例如0.1μm的預(yù)定寬度107相互隔開。源/漏區(qū)域與柵極區(qū)域中的每一個(gè)隔開。
優(yōu)選地，本方法包括形成位于多個(gè)MOS晶體管器件上方的層間介電質(zhì)層109。優(yōu)選地，層間介電質(zhì)是諸如BPSG、FSG等的摻雜玻璃層。本方法包括去除層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域。所述三個(gè)暴露的區(qū)域是用于所述MOS晶體管器件的源/漏區(qū)域。
接著，本方法將多晶硅填充材料111沉積在所述暴露的三個(gè)區(qū)域的上方和所述三個(gè)MOS晶體管器件的上方。優(yōu)選地，多晶硅填充材料可以是摻雜多晶硅材料，例如原位(in-situ)摻雜多晶硅材料。依據(jù)應(yīng)用，可以以非晶狀態(tài)或者多晶硅狀態(tài)沉積所述材料。如果以非晶狀態(tài)被沉積，則其稍后被結(jié)晶成多晶硅狀態(tài)。依據(jù)應(yīng)用，摻雜劑可以是磷，具有從約1.4×1020cm-3到約1.4×1021cm-3的濃度范圍。優(yōu)選地，多晶硅填充材料形成與暴露的源/漏區(qū)域的良好的電接觸，并且與這些暴露的源/漏區(qū)域直接接觸。
可選地，如所示出的，本方法進(jìn)行回蝕工藝131?；匚g工藝可以使用任何合適的刻蝕工藝，例如干法或濕法刻蝕或者是它們的組合。可以使用反應(yīng)離子刻蝕(RIE)工藝。優(yōu)選地，可以進(jìn)行回蝕，而所述結(jié)構(gòu)的外圍部分已經(jīng)使用掩蔽層進(jìn)行了保護(hù)。使用去除多晶硅并保留層間介電質(zhì)層的選擇性刻蝕工藝進(jìn)行回蝕。當(dāng)然，本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)其他的變化、修改和替代。
接著，本方法對多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝133，來減小多晶硅材料的厚度以暴露層間介電質(zhì)材料的一部分。本方法繼續(xù)進(jìn)行化學(xué)機(jī)械平坦化工藝以去除層間介電質(zhì)材料和多晶硅膜材料，直至每個(gè)MOS晶體管上的氮化物層覆蓋已經(jīng)被暴露。優(yōu)選地，多晶硅填充材料和層間介電質(zhì)材料被同時(shí)去除。本方法使用位于每個(gè)MOS晶體管上方的氮化物層覆蓋作為拋光停止層。
優(yōu)選地，本方法使用氧化物研磨液，以同時(shí)去除所述填充材料和層間介電質(zhì)層。氧化物研磨液還可以將多晶硅填充材料和層間介電質(zhì)材料之間的選擇性提供至氮化物層覆蓋和氮化物隔離物。在一個(gè)具體實(shí)施例中，氧化物研磨液可以以水稀釋。僅僅作為示例，氧化物研磨液可以是由CabotMicroelectronics Corporation of 870 Commons Drive，Aurora IL 60564制造的SS-25，但也可以是其他的。SS-25可以以10∶1至2∶1(水與SS-25之比)進(jìn)行稀釋。當(dāng)然，可以有其他的變化、修改和替換。在一個(gè)具體實(shí)施例中，化學(xué)機(jī)械拋光工藝以44rpm和3psi的下壓力進(jìn)行。
圖2是根據(jù)本發(fā)明實(shí)施例的簡化的直接接合多晶硅插拴化學(xué)機(jī)械拋光工藝。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，本發(fā)明包括用于制造例如DRAM的集成電路器件的方法。還是如圖所示，本方法圖示了單元區(qū)域和外圍中的晶體管。外圍區(qū)域可以包括邏輯電路。單元區(qū)域包括存儲(chǔ)器單元等。存儲(chǔ)器單元可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元等。當(dāng)然，本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)其他的變化、修改和替代。
本方法包括提供半導(dǎo)體襯底，例如硅晶圓。本方法包括形成位于半導(dǎo)體襯底上方的多個(gè)MOS晶體管器件101。每個(gè)MOS晶體管器件具有氮化物覆蓋和氮化物側(cè)壁隔離物。晶體管中的每一個(gè)被例如0.1μm的預(yù)定寬度相互隔開。
優(yōu)選地，本方法包括形成位于多個(gè)MOS晶體管器件上方的層間介電質(zhì)層。優(yōu)選地，層間介電質(zhì)是諸如BPSG、FSG等的摻雜玻璃層。本方法包括去除層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域。晶體管之間的至少三個(gè)區(qū)域被從層間介電質(zhì)暴露出來。晶體管的至少四個(gè)區(qū)域被從層間介電質(zhì)暴露出來。
接著，本方法將多晶硅填充材料111沉積在所述暴露的三個(gè)區(qū)域的上方和所述三個(gè)MOS晶體管器件的上方。優(yōu)選地，多晶硅填充材料可以是摻雜多晶硅材料，例如原位摻雜多晶硅材料。依據(jù)應(yīng)用，可以以非晶狀態(tài)或者多晶硅狀態(tài)沉積所述材料。如果以非晶狀態(tài)沉積，則其稍后被結(jié)晶成多晶硅狀態(tài)。依據(jù)應(yīng)用，摻雜劑可以是磷，具有從約1.4×1020cm-3到約1.4×1021cm-3的濃度范圍。
接著，本方法對多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅材料的厚度以暴露層間介電質(zhì)材料的一部分。本方法繼續(xù)進(jìn)行化學(xué)機(jī)械平坦化工藝以去除層間介電質(zhì)材料和多晶硅膜材料，直至每個(gè)MOS晶體管上的氮化物層覆蓋已經(jīng)被暴露。優(yōu)選地，多晶硅填充材料和層間介電質(zhì)材料被同時(shí)去除。本方法使用位于每個(gè)MOS晶體管上方的氮化物層覆蓋作為拋光停止層。當(dāng)然，可以有其他的變化、修改和替換。
在一個(gè)具體的實(shí)施例中，本方法提供了使用氧化物研磨液并停止于柵極氮化硅的同時(shí)拋光多晶硅、BPSG和氮化硅的方法。在形成了柵極并且使用CMP磨光BPSG之后，接多晶硅插拴圖案被形成通過曝光和刻蝕。摻雜多晶硅被沉積在BPSG和接合插拴之上。使用回蝕工藝，刻蝕摻雜多晶硅層，直至BPSG膜被暴露。BPSG層和接合多晶硅被一起拋光并停止于柵極氮化硅。本方法包括過量拋光時(shí)間，用于接觸拋光部分氮化硅層，形成最終的接合多晶硅插拴圖案。優(yōu)選地，少量的氮化硅膜在圖案處被去除，以獲得適當(dāng)?shù)臇艠O氮化硅關(guān)鍵尺寸，減小凹陷并減小多晶硅和BPSG的腐蝕。
使用直接化學(xué)機(jī)械拋光工藝，摻雜多晶硅被首先拋光，然后BPSG層和接合多晶硅被拋光，接著柵極氮化硅上的一部分接合多晶硅插拴圖案、接合多晶硅和柵極之間的BPSG被去除。所述工藝然后在圖案處將少量的柵極氮化硅去除，以獲得適當(dāng)?shù)臇艠O氮化硅關(guān)鍵尺寸，以獲得適當(dāng)?shù)臇艠O氮化硅關(guān)鍵尺寸，減小凹陷并減小多晶硅和BPSG的腐蝕。
接合多晶硅插拴常常是用于0.13μm DRAM和下一代DRAM的關(guān)鍵工藝，但其需要在接合多晶硅插拴CMP(poly CMP)步驟后保持良好的頂部柵極AEI關(guān)鍵尺寸的均一性，以及較低的凹陷和腐蝕，而這利用傳統(tǒng)的多晶硅研磨液是很難實(shí)現(xiàn)的。本發(fā)明具有這樣的一種方法，該方法使用氧化物研磨液來同時(shí)拋光多晶硅、BPSG和氮化硅，使多晶硅插拴起作用并獲得高產(chǎn)量。此外，依據(jù)實(shí)施例，包括回蝕工藝也可以不包括回蝕工藝。
圖3是在根據(jù)本發(fā)明實(shí)施例的接合多晶硅插拴的化學(xué)機(jī)械拋光之后斜角度橫截面掃描電鏡圖(SEM)。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。
圖4是在根據(jù)本發(fā)明實(shí)施例的接合多晶硅插拴的化學(xué)機(jī)械拋光之后圖案的簡化的橫截面SEM。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，本圖示出了凹陷和腐蝕非常小，并且示出了凹陷為約100～400A，這正是預(yù)期的。由圖中還可看出，其中多晶硅填充材料在每一個(gè)所述MOS晶體管器件之間形成一個(gè)插塞結(jié)構(gòu)，所述插塞結(jié)構(gòu)具有0.06微米至0.15微米的寬度。
圖5是在根據(jù)本發(fā)明實(shí)施例的接合多晶硅插拴的化學(xué)機(jī)械拋光之后接合多晶硅插拴圖案的簡化的橫截面SEM。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，本圖示出了凹陷和腐蝕較小，但它們大于活性區(qū)域，這是因?yàn)樵诮雍隙嗑Ч璨逅﹫D案處比活性區(qū)域更高的氮化硅去除量。多晶硅凹陷約為200～400A，而BSPG凹陷約為300～600A。
圖6是根據(jù)本發(fā)明實(shí)施例，使用了光學(xué)終點(diǎn)系統(tǒng)的終點(diǎn)曲線圖。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。數(shù)據(jù)示出了光學(xué)終點(diǎn)可以起到令人滿意的效果。依據(jù)實(shí)施例，可以有關(guān)于本發(fā)明的其他細(xì)節(jié)。
在優(yōu)選實(shí)施例中，本發(fā)明提供了一種用于接合多晶硅插拴化學(xué)機(jī)械拋光的方法。本方法包括形成包括更厚的氮化硅沉積的柵極；在接合多晶硅插拴光刻和刻蝕之后形成接合多晶硅插拴圖案；沉積摻雜多晶硅以形成接合多晶硅插拴；利用化學(xué)機(jī)械拋光控制柵極氮化硅關(guān)鍵尺寸，并保持接合多晶硅插塞和BPSG的更低的凹陷和腐蝕。優(yōu)選地，本方法使用氧化物研磨液而不是多晶硅研磨液來拋光多晶硅、BPSG和氮化硅。此外，本方法使用名為Cobat Microelectronics SS-55的研磨液和其他合適的混合物作為氧化物研磨液和所有或者某些種類的氧化物研磨液的任何稀釋物。優(yōu)選地，柵極氮化硅比以前厚200埃至800埃?？蛇x地，依據(jù)具體的實(shí)施例，本方法還可以包括回蝕工藝。
優(yōu)選地，本方法包括在多晶硅和BPSG之間的相同或相近的去除速率，以及對氮化硅膜的更低的去除速率，所述氮化硅膜被用作拋光停止層。依據(jù)實(shí)施例，多晶硅和BPSG的去除速率約為1200A/min到5000A/min，而氮化硅去除速率約為120A/min到800A/min。當(dāng)然，可以有其他的變化、修改和替換。
還應(yīng)當(dāng)理解，這里所描述的示例和實(shí)施例只是為了說明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實(shí)施例對本發(fā)明進(jìn)行各種修改和變化。這些修改和變化都在本申請的精神和范圍內(nèi)，并且也在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于制造集成電路器件的方法，所述方法包括提供一個(gè)半導(dǎo)體襯底；形成位于所述半導(dǎo)體襯底之上的復(fù)數(shù)個(gè)MOS晶體管器件，每一個(gè)所述MOS晶體管器件都具有一個(gè)氮化物覆蓋和氮化物側(cè)壁隔離物，每一個(gè)所述晶體管被一個(gè)預(yù)定的寬度互相隔開；形成位于所述多個(gè)MOS晶體管器件之上的一個(gè)層間介電質(zhì)層；去除所述層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域；將多晶硅填充材料沉積在所述暴露的三個(gè)區(qū)域的上方，以及所述三個(gè)MOS晶體管器件的上方；對所述多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅材料的厚度以暴露所述層間介電質(zhì)材料的一部分；繼續(xù)進(jìn)行所述化學(xué)機(jī)械平坦化工藝以去除所述層間介電質(zhì)材料和所述多晶硅膜材料，直至每個(gè)所述MOS晶體管上的氮化物覆蓋層已經(jīng)被暴露；以及使用位于每個(gè)所述MOS晶體管上方的氮化物覆蓋層作為拋光停止層。
2.如權(quán)利要求1所述的方法，其中所述層間介電質(zhì)層是硼磷硅玻璃。
3.如權(quán)利要求1所述的方法，其中所述多晶硅填充材料是原位摻雜的，并以非晶態(tài)沉積。
4.如權(quán)利要求1所述的方法，其中所述化學(xué)機(jī)械平坦化工藝包括具有對于所述層間介電質(zhì)與多晶硅選擇性為約1∶1的研磨液。
5.如權(quán)利要求1所述的方法，其中所述化學(xué)機(jī)械平坦化研磨液是美國嘉柏公司的SS-25。
6.如權(quán)利要求1所述的方法，其中所述化學(xué)機(jī)械平坦化工藝的特征在于，對于多晶硅與氮化物研磨去除率至少為多晶硅∶氮化物研磨去除率為3∶1，優(yōu)選大于8∶1。
7.如權(quán)利要求1所述的方法，其中所述三個(gè)MOS器件被提供在單元區(qū)域中。
8.如權(quán)利要求1所述的方法，還包括檢測所述化學(xué)機(jī)械拋光平坦化工藝的終點(diǎn)。
9.如權(quán)利要求1所述的方法，其中所述覆蓋氮化物被拋光200?；蚋?。
10.如權(quán)利要求1所述的方法，其中所述多晶硅填充材料在每一個(gè)所述MOS晶體管器件之間形成一個(gè)插塞結(jié)構(gòu)，所述插塞結(jié)構(gòu)具有0.06微米至0.15微米的寬度。
11.如權(quán)利要求1所述的方法，還包括在化學(xué)機(jī)械平坦化之前，使用回蝕工藝去除所述多晶硅填充材料中的一部分。
12.一種用于制造集成電路器件的方法，所述方法包括提供一個(gè)半導(dǎo)體襯底；形成位于所述半導(dǎo)體襯底之上的復(fù)數(shù)個(gè)MOS晶體管器件，每一個(gè)所述MOS晶體管器件都具有一個(gè)氮化物覆蓋和氮化物側(cè)壁隔離物，每一個(gè)所述晶體管被一個(gè)預(yù)定的寬度互相隔開；形成位于所述多個(gè)MOS晶體管器件之上的層間介電質(zhì)層；去除所述層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域；將多晶硅填充材料沉積在所述暴露的三個(gè)區(qū)域的上方，以及所述三個(gè)MOS晶體管器件的上方；使用氧化物研磨液，對所述多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅材料的厚度以暴露所述層間介電質(zhì)材料的一部分；繼續(xù)進(jìn)行所述化學(xué)機(jī)械平坦化工藝以去除所述層間介電質(zhì)材料和所述多晶硅膜材料，直至每個(gè)所述MOS晶體管上的覆蓋氮化物層已經(jīng)被暴露；以及使用位于每個(gè)所述MOS晶體管上方的覆蓋氮化物層作為拋光停止層。
13.如權(quán)利要求12所述的方法，其中所述化學(xué)機(jī)械拋光工藝以44rpm和3psi的下壓力進(jìn)行。
14.如權(quán)利要求12所述的方法，其中所述層間介電質(zhì)材料包括硼磷硅玻璃。
15.如權(quán)利要求12所述的方法，其中利用所述化學(xué)機(jī)械平坦化工藝，同時(shí)去除所述層間介電質(zhì)材料的一部分和所述多晶硅材料的一部分。
16.如權(quán)利要求12所述的方法，其中所述化學(xué)機(jī)械平坦化工藝還去除外圍區(qū)域中的所述層間介電質(zhì)材料的一部分，直至所述相應(yīng)MOS晶體管上的所述覆蓋氮化物層中的一個(gè)或多個(gè)已經(jīng)被暴露。
17.一種用于制造集成電路器件的方法，所述方法包括提供一個(gè)半導(dǎo)體襯底；形成位于所述半導(dǎo)體襯底之上的復(fù)數(shù)個(gè)MOS晶體管器件，每一個(gè)所述MOS晶體管器件都具有一個(gè)氮化物覆蓋和氮化物側(cè)壁隔離物，每一個(gè)所述晶體管被一個(gè)預(yù)定的寬度互相隔開；形成位于所述多個(gè)MOS晶體管器件之上的一個(gè)層間介電質(zhì)層；去除所述層間介電質(zhì)材料的一部分，以暴露出三個(gè)MOS晶體管器件中的至少若干部分和暴露出相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域；將多晶硅填充材料沉積在所述暴露的三個(gè)區(qū)域的上方，以及所述三個(gè)MOS晶體管器件的上方；使用氧化物研磨液，對所述多晶硅材料進(jìn)行化學(xué)機(jī)械平坦化工藝，來減小多晶硅填充材料的厚度以暴露所述層間介電質(zhì)材料的一部分；繼續(xù)進(jìn)行所述化學(xué)機(jī)械平坦化工藝；使用所述氧化物研磨液進(jìn)行所述化學(xué)機(jī)械平坦化工藝，同時(shí)去除所述層間介電質(zhì)材料和所述多晶硅填充材料，直至每個(gè)所述MOS晶體管上的覆蓋氮化物層已經(jīng)被暴露；以及使用位于每個(gè)所述MOS晶體管上方的覆蓋氮化物層作為拋光停止層，而同時(shí)去除所述層間介電質(zhì)材料和所述多晶硅填充材料；以及拋光位于每一個(gè)所述MOS晶體管上方的所述覆蓋氮化物層的一部分，以圖案化每一個(gè)所述MOS晶體管；其中對所述覆蓋氮化物層部分的拋光是為了獲得每個(gè)所述的MOS晶體管的一個(gè)預(yù)定的關(guān)鍵尺寸。
18.如權(quán)利要求17所述的方法，其中所述層間介電質(zhì)層是硼磷硅玻璃。
19.如權(quán)利要求17所述的方法，其中所述MOS晶體管用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元。
20.如權(quán)利要求17所述的方法，還包括對于所述多晶硅填充材料的回蝕工藝。
全文摘要
一種用于制造集成電路器件如DRAM的方法，包括提供半導(dǎo)體襯底；形成位于半導(dǎo)體襯底之上的多個(gè)MOS晶體管，每一個(gè)MOS晶體管都具有氮化物覆蓋和氮化物側(cè)壁隔離物并被預(yù)定寬度互相隔開；形成位于多個(gè)MOS晶體管之上的層間介電質(zhì)層，并去除層間介電質(zhì)材料的一部分以暴露出三個(gè)MOS晶體管中的至少若干部分和相應(yīng)MOS晶體管器件之間的至少三個(gè)區(qū)域；將多晶硅填充材料沉積在暴露的三個(gè)區(qū)域和三個(gè)MOS晶體管上方；對多晶硅材料進(jìn)行CMP工藝，來減小多晶硅材料厚度以暴露層間介電質(zhì)材料的一部分；繼續(xù)進(jìn)行CMP工藝以去除層間介電質(zhì)材料和多晶硅膜材料，直至每個(gè)MOS晶體管上的覆蓋氮化物層已暴露；以及使用位于每個(gè)MOS晶體管上方的覆蓋氮化物層作為拋光停止層。
文檔編號(hào)H01L21/8234GK1700447SQ20041002461
公開日2005年11月23日 申請日期2004年5月20日 優(yōu)先權(quán)日2004年5月20日
發(fā)明者俞昌, 彭洪修 申請人:中芯國際集成電路制造(上海)有限公司