專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，具體涉及具有窄間距化的內(nèi)引線的半導(dǎo)體裝置。
背景技術(shù)：
作為液晶激勵(lì)用的封裝，使用在薄膜基板上搭載由LSI等構(gòu)成的半導(dǎo)體芯片的COF(Chip On Film)。在使用COF時(shí)，在半導(dǎo)體芯片的邊緣部，按規(guī)定的配列間距，設(shè)置凸起電極。此外，該凸起電極接合在連接上述半導(dǎo)體芯片和上述薄膜基板的上述薄膜基板上的內(nèi)引線上。即，如圖9(a)所示，在半導(dǎo)體芯片16上設(shè)置凸起電極18，該凸起電極18與支持在未圖示的薄膜基板的內(nèi)引線10連接。內(nèi)引線10，如圖9(b)所示，直線地從半導(dǎo)體芯片16的端邊即邊緣配設(shè)到凸起電極18，并接合在凸起電極18。
近年來，隨著微細(xì)加工技術(shù)的發(fā)展，為了將半導(dǎo)體芯片16的輸入輸出端子連接在外部配線上，通過增加凸起電極數(shù)促進(jìn)多輸出化。此外，從半導(dǎo)體裝置的小型化等方面考慮，也促進(jìn)了半導(dǎo)體芯片16的縮小化。為實(shí)現(xiàn)上述的多輸出化或半導(dǎo)體芯片16的縮小化，需要進(jìn)行半導(dǎo)體芯片16上的凸起電極18的窄間距化。
具體是，如圖10(a)所示，在半導(dǎo)體芯片16的周邊部，高密度配置并排形成一列的凸起電極19，謀求窄間距化。這樣，為了高密度配置凸起電極19，如圖10(b)所示，需要縮小凸起電極19之間的間隔，或需要減小凸起電極19的寬度。
但是，如果縮小凸起電極19之間的間隔或減小凸起電極19的寬度，就會(huì)產(chǎn)生降低在接合凸起電極19和內(nèi)引線11時(shí)的鍵合精度的問題。即，熱壓接合半導(dǎo)體芯片16上的凸起電極19和薄膜基板上的內(nèi)引線11。此時(shí)，在加熱壓接部分，由有機(jī)物構(gòu)成的基板熱膨脹，產(chǎn)生10μm～20μm的延伸，使薄膜基板上的內(nèi)引線11的位置產(chǎn)生偏移。因此，與形成在半導(dǎo)體芯片16上的凸起電極19的形成位置對(duì)應(yīng)地形成的薄膜基板上的內(nèi)引線11，有時(shí)因熱膨脹而從上述凸起電極19的形成位置移動(dòng)。
在通過上述熱膨脹熱壓內(nèi)引線11和半導(dǎo)體芯片16上的凸起電極19時(shí)的位置移動(dòng)，在半導(dǎo)體芯片16為長(zhǎng)方形時(shí)，尤其在長(zhǎng)邊側(cè)的半導(dǎo)體芯片16的端部的凸起電極19上發(fā)生，而不發(fā)生在中央部的凸起電極19。這是因?yàn)?，越靠近半?dǎo)體芯片16的端部，薄膜基板的熱膨脹積累的越多。
上述內(nèi)引線11的位置移動(dòng)成為降低接合凸起電極19和內(nèi)引線11時(shí)的鍵合精度的原因。也就是說，由于上述內(nèi)引線11的位置移動(dòng)，在熱壓接合時(shí)，接觸到要接合內(nèi)引線11的凸起電極19以外的凸起電極，結(jié)果招致短路或漏電缺陷。
基于上述理由，要縮小凸起電極19之間的間隔或減小凸起電極19的寬度是有限度的，因此，內(nèi)引線11的窄間距化也是有限度的。具體是，在采用目前工業(yè)化生產(chǎn)的如圖10(a)所示的COF時(shí)，如圖10(b)所示，凸起電極19的寬度w10為25μm，凸起電極19之間的距離d10為15μm。由此，凸起電極19的配列間距m10為40μm。即，以現(xiàn)在鍵合精度，上述COF的內(nèi)引線的間距p10停留在40μm。這樣，在采用圖10(a)所示的COF時(shí)，通過縮小凸起電極19之間的間隔或減小凸起電極19的寬度，有可能產(chǎn)生短路或漏電缺陷，所以，很難進(jìn)一步謀求窄間距化。
因此，作為謀求窄間距化的其他方法，如圖11(a)所示，提出了在半導(dǎo)體芯片16的周邊部，交叉配置凸起電極17a、17b的技術(shù)(例如，日本公開專利公報(bào)“特開平7-335692號(hào)公報(bào)(1995年12月22日公開)”、日本公開專利公報(bào)“特開2000-269611號(hào)公報(bào)(2000年9月29日公開)”等)。這樣，在交叉配置凸起電極17a、17b時(shí)，位于外周側(cè)的凸起電極(以下稱為“外周側(cè)凸起電極”)17a，如根據(jù)圖9(a)、圖9(b)進(jìn)行的說明，接合在從半導(dǎo)體芯片16的邊緣直線配置的內(nèi)引線12a上。此外，在位于內(nèi)周側(cè)的凸起電極(以下稱為“內(nèi)周側(cè)凸起電極”)17b，從半導(dǎo)體芯片16的邊緣，通過外周側(cè)凸起電極17a之間，配設(shè)1根內(nèi)引線12。
此時(shí)，在外周側(cè)凸起電極17a之間，如圖11(b)所示，連接在內(nèi)周側(cè)凸起電極17b的內(nèi)引線12b不接觸外周側(cè)凸起電極17a地設(shè)置規(guī)定的空間。此外，以直線狀接合在通過外周側(cè)凸起電極17a之間的內(nèi)引線12b的方式，配置內(nèi)周側(cè)凸起電極17b。
這樣，在外周側(cè)凸起電極17a之間，為確保配置內(nèi)引線12b的空間，與圖10(a)所示的COF的凸起電極19的配列間距相比，減小外周側(cè)凸起電極17a的配列間距。另外，如果采用圖11(a)所示的COF，由于交叉配置凸起電極17a、17b，所以，在半導(dǎo)體芯片16上，與圖10(a)所示的COF同樣，能夠高密度配置凸起電極17a、17b。
但是，即使是交叉形成凸起電極的上述以往的COF，也存在窄間距化最多縮小到35μm左右的問題。
即，如圖11(b)所示，以通過具有寬度w1125μm的凸起電極17a、17b的中心的方式，接合具有寬度v1115μm的內(nèi)引線12a、12b，當(dāng)配置在外周側(cè)凸起電極17a之間的內(nèi)引線12b與外周側(cè)凸起電極17a的距離f11為15μm時(shí)，內(nèi)引線的間距p11為35μm。
為謀求進(jìn)一步的窄間距化，只要縮小凸起電極17a的寬度就可以，但是，由于縮小凸起電極17a的寬度，降低半導(dǎo)體芯片16和內(nèi)引線12a、12b的熱壓接合精度，容易產(chǎn)生內(nèi)引線12a、12b的位置移動(dòng)。內(nèi)引線12a、12b的位置移動(dòng)，如上所述，成為引起短路或漏電缺陷的原因。因此，采用圖11(b)所示的COF，如果縮小凸起電極17a、17b的寬度，必須提高內(nèi)引線12a、12b的鍵合精度，以現(xiàn)在的鍵合精度，內(nèi)引線很難進(jìn)一步窄間距化。
這樣，采用以往的COF，窄間距化具有界限，存在內(nèi)引線間距很難達(dá)到35μm以下的問題。如果不能夠?qū)崿F(xiàn)內(nèi)引線的窄間距化，也就不能夠?qū)崿F(xiàn)半導(dǎo)體芯片尺寸的縮小化。此外，也不能提高晶片內(nèi)的半導(dǎo)體芯片的成品率，也很難謀求降低成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體裝置，不用提高內(nèi)引線的鍵合精度，能夠按現(xiàn)有的鍵合精度實(shí)現(xiàn)內(nèi)引線的窄間距化。
本發(fā)明的半導(dǎo)體裝置，在半導(dǎo)體芯片上，具有配設(shè)在離該半導(dǎo)體芯片的邊緣的距離相對(duì)較近的位置上的邊緣側(cè)凸起電極，和配設(shè)在離上述邊緣的距離相對(duì)較遠(yuǎn)的位置上的內(nèi)部側(cè)凸起電極；形成在薄膜基板上的引線配線接合在上述邊緣側(cè)凸起電極及上述內(nèi)部側(cè)凸起電極上，其特征在于在相互鄰接的上述邊緣側(cè)凸起電極之間，至少設(shè)置2根接合在上述內(nèi)部側(cè)凸起電極的內(nèi)部側(cè)凸起電極用引線配線；上述內(nèi)部側(cè)凸起電極用引線配線中的至少1根，根據(jù)與上述內(nèi)部側(cè)凸起電極的接合位置彎曲。
如果采用上述構(gòu)成，在邊緣側(cè)凸起電極之間形成2根以上的內(nèi)部側(cè)凸起電極用引線配線，至少?gòu)澢渲械?根內(nèi)部側(cè)凸起電極用引線配線。即，根據(jù)內(nèi)部側(cè)凸起電極的配設(shè)位置，能與該內(nèi)部側(cè)凸起電極接合地彎曲內(nèi)部側(cè)凸起電極用引線配線。
因此，在邊緣側(cè)凸起電極之間，在2根以上的內(nèi)部側(cè)凸起電極用引線配線不相互接觸的范圍內(nèi)，即使窄間距化形成內(nèi)部側(cè)凸起電極用引線配線，也能夠恰好接合該內(nèi)部側(cè)凸起電極用引線配線和內(nèi)部側(cè)凸起電極。即，通過形成根據(jù)內(nèi)部側(cè)凸起電極的配設(shè)位置彎曲內(nèi)部側(cè)凸起電極用引線配線的構(gòu)成，能夠與邊緣側(cè)凸起電極間的內(nèi)部側(cè)凸起電極用引線配線的間距無關(guān)地，根據(jù)內(nèi)部側(cè)凸起電極的間距接合該內(nèi)部側(cè)凸起電極和內(nèi)部側(cè)凸起電極用引線配線。
所以，通過使邊緣側(cè)凸起電極間的內(nèi)部側(cè)凸起電極用引線配線窄間距化，能夠增加接合在內(nèi)周側(cè)凸起電極的內(nèi)部側(cè)凸起電極用引線配線的數(shù)量。結(jié)果，能夠謀求引線配線的窄間距化。
此外，本發(fā)明的半導(dǎo)體裝置，在上述的半導(dǎo)體裝置中，優(yōu)選上述內(nèi)部側(cè)凸起電極用引線配線，在上述邊緣側(cè)凸起電極間，與上述內(nèi)部側(cè)凸起電極的接合位置相比，減小間距地設(shè)置上述內(nèi)部側(cè)凸起電極用引線配線。
如果采用上述構(gòu)成，邊緣側(cè)凸起電極之間的內(nèi)部側(cè)凸起電極用引線配線的間距，小于接合在內(nèi)部側(cè)凸起電極上的內(nèi)部側(cè)凸起電極用引線配線的間距。即，在邊緣側(cè)凸起電極之間，集約地配置內(nèi)部側(cè)凸起電極用引線配線。因此，由于能夠在邊緣側(cè)凸起電極之間配設(shè)更多的內(nèi)部側(cè)凸起電極用引線配線，所以，能夠在高密度配設(shè)的內(nèi)部側(cè)凸起電極上進(jìn)行接合。由此，能夠謀求內(nèi)部側(cè)凸起電極的高密度化，以及引線配線的窄間距化。
此外，本發(fā)明的半導(dǎo)體裝置，在上述的半導(dǎo)體裝置中，上述半導(dǎo)體芯片具有4個(gè)邊緣，在該邊緣中的至少1個(gè)邊緣的周邊部，設(shè)置上述邊緣側(cè)凸起電極及上述內(nèi)部側(cè)凸起電極；該內(nèi)部側(cè)凸起電極的數(shù)量也可以大于邊緣側(cè)凸起電極的數(shù)量。
如果采用上述構(gòu)成，通過與內(nèi)部側(cè)凸起電極的數(shù)量相比，減少設(shè)置在1個(gè)邊緣的周邊部的邊緣側(cè)凸起電極的數(shù)量，在邊緣側(cè)凸起電極之間，能夠確保配設(shè)內(nèi)部側(cè)凸起電極用引線配線的區(qū)域。由此，能夠容易進(jìn)行內(nèi)部側(cè)凸起電極和內(nèi)部側(cè)凸起電極用引線配線的接合。所以，能夠防止內(nèi)部側(cè)凸起電極用引線配線與邊緣側(cè)凸起電極的接觸，能夠降低引線配線的短路或漏電缺陷。
此外，本發(fā)明的半導(dǎo)體裝置，在上述的半導(dǎo)體裝置中，上述內(nèi)部側(cè)凸起電極還具有配設(shè)在離半導(dǎo)體芯片的邊緣的距離相對(duì)較近的位置上的第1內(nèi)部側(cè)凸起電極，和配設(shè)在離上述邊緣的距離相對(duì)較遠(yuǎn)的位置上的第2內(nèi)部側(cè)凸起電極；接合在上述第2內(nèi)部側(cè)凸起電極的內(nèi)部側(cè)凸起電極用引線配線，也可以至少設(shè)置在相互鄰接的上述第1內(nèi)部側(cè)凸起電極之間的一部分上。
如果采用上述構(gòu)成，即使在具有配設(shè)在離半導(dǎo)體芯片的邊緣的不同距離的位置上的第1內(nèi)部側(cè)凸起電極和第2內(nèi)部側(cè)凸起電極時(shí)，在第1內(nèi)部側(cè)凸起電極之間，通過設(shè)置至少1根內(nèi)部側(cè)凸起電極用引線配線，能夠謀求引線配線的窄間距化。
通過以下所述，能充分判定本發(fā)明的其他目的、特征及優(yōu)點(diǎn)。此外，通過參照附圖的如下說明，會(huì)明白本發(fā)明的利益所在。


圖1(a)是表示本發(fā)明的COF的半導(dǎo)體芯片的一種實(shí)施方式的俯視圖，圖1(b)是表示圖1(a)中的A部分的主要部位的俯視圖。
圖2(a)是上述COF的上面圖，圖2(b)是圖2(a)Q-Q’線箭頭所示部分的剖面圖。
圖3是表示在接合本發(fā)明的COF的內(nèi)引線和凸起電極時(shí)所用的內(nèi)引線接合裝置的剖面圖。
圖4(a)是表示本發(fā)明的COF的另一實(shí)施方式的俯視圖，圖4(b)是表示圖4(a)中的B部分的主要部位的俯視圖。
圖5(a)是表示本發(fā)明的COF的其他實(shí)施方式的俯視圖，圖5(b)是表示圖5(a)中的C部分的主要部位的俯視圖。
圖6～圖8是表示本發(fā)明的COF的其他實(shí)施方式的俯視圖。
圖9(a)是表示以往的COF的俯視圖，圖9(b)是表示圖9(a)中的X部分的主要部位的俯視圖。
圖10(a)是表示以往的其他COF的俯視圖，圖10(b)是表示圖10(a)中的Y部分的主要部位的俯視圖。
圖11(a)是表示以往的其他COF的俯視圖，圖11(b)是表示圖11(a)中的Z部分的主要部位的俯視圖。
具體實(shí)施例方式
實(shí)施方式1以下，根據(jù)圖1～圖4，說明本發(fā)明的一種實(shí)施方式。
本實(shí)施方式的COF(Chip On Film，半導(dǎo)體裝置)，如圖2(b)所示，相互對(duì)置地配設(shè)支持在薄膜基板101上的內(nèi)引線(引線配線)100和設(shè)在半導(dǎo)體芯片96上的凸起電極98，電連接內(nèi)引線100和凸起電極98。
在薄膜基板101上的內(nèi)引線100上，形成作為由聚酰亞胺系或聚氨酯系材料構(gòu)成的保護(hù)膜的焊料保護(hù)層94。該焊料保護(hù)層94是為防止因附著導(dǎo)電性或離子性的雜質(zhì)而腐蝕內(nèi)引線100或漏電等問題而設(shè)置的。此外，上述焊料保護(hù)層94防止內(nèi)引線100因外力而斷線，在折彎時(shí)保護(hù)內(nèi)引線100。而且，焊料保護(hù)層94按3μm～30μm的厚度形成。另外，為了接合凸起電極98和內(nèi)引線100，例如，通過灌入環(huán)氧樹脂系內(nèi)填充料，形成固化的樹脂99。
在上述COF，如圖2(a)所示，半導(dǎo)體芯片96的輸入輸出端子借助內(nèi)引線100(圖2(b))，連接在外部引線即輸入側(cè)的外引線91和輸出側(cè)外引線95上。一般，以比較寬的間距形成輸入側(cè)的外引線91，隨著近年來的多輸出化，輸出側(cè)外引線95也開始窄間距化。目前，已工業(yè)化生產(chǎn)有480個(gè)輸出的COF。
上述薄膜基板101為聚酰亞胺系等絕緣性有機(jī)物，具有可自由折彎的厚度。支持在該薄膜基板101上的內(nèi)引線100由銅箔形成，并實(shí)施鍍錫。內(nèi)引線100的厚度為8μm～12μm。此外，內(nèi)引線100的長(zhǎng)度，根據(jù)半導(dǎo)體芯片96上的凸起電極98的形成位置，優(yōu)選形成從半導(dǎo)體芯片96的端邊(邊緣)達(dá)到100μm以上、500μm以下范圍內(nèi)的長(zhǎng)度。
此外，上述凸起電極98，其形狀不作特別限定，例如，如圖1(a)所示，可以是長(zhǎng)邊為60μm～120μm、短邊為15μm～40μm的長(zhǎng)方形，具有10μm～18μm的厚度。上述凸起電極98由金形成，通過金-錫金屬間接合，與內(nèi)引線100接合。
上述COF的半導(dǎo)體芯片96，如圖2(a)所示，其形狀不作特別限定，例如，可以是長(zhǎng)邊為8mm～22mm、短邊為1m～2.5mm的長(zhǎng)方形。在上述半導(dǎo)體芯片96，如圖1(a)所示，在其周邊部，與半導(dǎo)體芯片96的邊緣即端邊平行地且按規(guī)定的配列間距設(shè)置凸起電極98a。此外，通過使從半導(dǎo)體芯片96的端邊的距離不同于上述凸起電極98a，與半導(dǎo)體芯片96的端邊平行地且按規(guī)定的配列間距設(shè)置凸起電極98b。即，在上述半導(dǎo)體芯片96，通過變化從其端邊的距離，2列形成按規(guī)定的配列間距形成的凸起電極98a及凸起電極98b。
以下，將從半導(dǎo)體芯片96的端邊的距離相對(duì)較近的凸起電極98a稱為外周側(cè)凸起電極(邊緣側(cè)凸起電極)98a，將從半導(dǎo)體芯片96的端邊的距離相對(duì)較遠(yuǎn)的凸起電極98b稱為內(nèi)周側(cè)凸起電極(內(nèi)部側(cè)凸起電極)98b。此外，在指外周側(cè)凸起電極98a、內(nèi)周側(cè)凸起電極98b中的任何一個(gè)或雙方時(shí)，稱為凸起電極98。
此外，在本實(shí)施方式中，說明了，如圖1(a)所示，在半導(dǎo)體芯片96具有的4個(gè)邊中的1個(gè)邊的周邊部，2列形成外周側(cè)凸起電極98a及內(nèi)周側(cè)凸起電極98b，在其余的3個(gè)邊(以下稱為其他邊)的周邊部，只配置1列凸起電極時(shí)的情況。但也可以在其他邊的至少1個(gè)邊上配置2列凸起電極。
如圖1(b)所示，上述外周側(cè)凸起電極98a的配列間距大于內(nèi)周側(cè)凸起電極98b的配列間距。也就是說，外周側(cè)凸起電極98a之間的距離大于內(nèi)部側(cè)凸起電極98b之間的距離。因此，在本實(shí)施方式中，被相鄰的2個(gè)外周側(cè)凸起電極98a的設(shè)置位置夾著地設(shè)置2個(gè)內(nèi)周側(cè)凸起電極98b。即，內(nèi)周側(cè)凸起電極98b的數(shù)量為與外周側(cè)凸起電極98a的數(shù)量同等以上。
此外，如圖1(a)所示，位于內(nèi)周側(cè)凸起電極98b中的兩端的凸起電極，為了避免與配置在半導(dǎo)體芯片96的其他邊的凸起電極交叉，比位于外周側(cè)凸起電極98a中的兩端的凸起電極靠近內(nèi)側(cè)地配置。
設(shè)置在半導(dǎo)體芯片96上的外周側(cè)凸起電極98a及內(nèi)周側(cè)凸起電極98b，如圖1(a)所示，分別通過設(shè)在薄膜基板101(圖2(a))上的內(nèi)引線100a、100b，進(jìn)行電接合。此外，在以下中，接合在外周側(cè)凸起電極98a的內(nèi)引線100a稱為外周內(nèi)引線100a，接合在內(nèi)周側(cè)凸起電極98b的內(nèi)引線100b稱為內(nèi)周內(nèi)引線(內(nèi)部側(cè)凸起電極用引線配線)100b。此外，在指外周內(nèi)引線100a、內(nèi)周內(nèi)引線100b中的任何一方或雙方時(shí)，稱為內(nèi)引線100。
外周內(nèi)引線100a及內(nèi)周內(nèi)引線100b，分別從半導(dǎo)體芯片96的端邊，與外周側(cè)凸起電極98a及內(nèi)周側(cè)凸起電極98b各自的上述端邊平行對(duì)置的2個(gè)邊直交地配置。以通過上述對(duì)置的2個(gè)邊大致中心，直線狀配置在外周側(cè)凸起電極98a及內(nèi)周側(cè)凸起電極98b上的方式，設(shè)計(jì)上述外周內(nèi)引線100a及內(nèi)周內(nèi)引線100b。
因此，如圖1(b)所示，外周側(cè)凸起電極98a的配列間距與接合在外周側(cè)凸起電極98a的外周內(nèi)引線100a的間距(以下，稱為外周內(nèi)引線100a的接合間距)p(o)1大致相同。此外，內(nèi)周側(cè)凸起電極98b的配列間距與接合在內(nèi)周側(cè)凸起電極98b的內(nèi)周內(nèi)引線的間距(以下，稱為內(nèi)周內(nèi)引線100b的接合間距)p(i)1相同。
在本實(shí)施方式中，如上所述，由于2列形成外周側(cè)凸起電極98a和內(nèi)周側(cè)凸起電極98b，所以，需要不與內(nèi)周側(cè)凸起電極98b接觸地形成外周內(nèi)引線100a。此外，在本實(shí)施方式中，如上所述，由于被相鄰的2個(gè)外周側(cè)凸起電極98b的配設(shè)位置夾著地設(shè)置2個(gè)內(nèi)周側(cè)凸起電極98a，所以，能在外周側(cè)凸起電極98a之間配置2根內(nèi)周內(nèi)引線100b。因此，需要配設(shè)在外周側(cè)凸起電極98a之間的2根內(nèi)周內(nèi)引線100b不相互接觸地、并且不與外周側(cè)凸起電極98a接觸地進(jìn)行配置。
具體是，如圖1(a)所示，配置在外周側(cè)凸起電極98a上的外周內(nèi)引線100a，從半導(dǎo)體芯片96的端邊到外周側(cè)凸起電極98a，呈直線狀。此外，并與外周側(cè)凸起電極98a的上述端邊平行對(duì)置的2個(gè)邊交叉地配置。另外，以外周內(nèi)引線100a不接觸內(nèi)周側(cè)凸起電極98b地，將半導(dǎo)體芯片96上的外周內(nèi)引線100a的前端部，配置在處于內(nèi)周側(cè)凸起電極98b的形成位置的前面的位置。
對(duì)此，如圖1(a)所示，將配設(shè)在內(nèi)周側(cè)凸起電極98b上的內(nèi)周內(nèi)引線100b，以配置在從半導(dǎo)體芯片96的端邊到外周側(cè)凸起電極98a之間的2根內(nèi)周內(nèi)引線100b不相互接觸地，并且不與外周側(cè)凸起電極98b接觸地，直線狀配置在外周側(cè)凸起電極98b之間。此外，為了能夠接合內(nèi)周內(nèi)引線100b和內(nèi)周側(cè)凸起電極98b，在外周側(cè)凸起電極98a的配設(shè)位置和與內(nèi)周側(cè)凸起電極98b的配設(shè)位置的之間，根據(jù)內(nèi)周側(cè)凸起電極98b的配設(shè)位置，彎曲內(nèi)周內(nèi)引線100b。由此，內(nèi)周內(nèi)引線100b直線狀通過與內(nèi)周側(cè)凸起電極98b的上述端邊平行對(duì)置的2個(gè)邊，接合內(nèi)周側(cè)凸起電極98b和內(nèi)周內(nèi)引線100b。
具體是，為了與內(nèi)周側(cè)凸起電極98b的接合位置結(jié)合，擴(kuò)大外周側(cè)凸起電極98a之間的2個(gè)內(nèi)周內(nèi)引線100b的距離，上述內(nèi)周內(nèi)引線100b在超過外周側(cè)凸起電極98a之間的位置彎曲。此外，內(nèi)周內(nèi)引線100b在內(nèi)周側(cè)凸起電極98b的形成位置的正前面再次彎曲，以能夠與內(nèi)周側(cè)凸起電極98b的上述對(duì)置的2個(gè)邊交叉。
如上所述，在外周側(cè)凸起電極98a的形成位置和與內(nèi)周側(cè)凸起電極98b的形成位置的之間，通過使內(nèi)周內(nèi)引線100b彎曲，能夠變化內(nèi)周內(nèi)引線100b的接合間距和配置在外周側(cè)凸起電極98a之間的2根內(nèi)周內(nèi)引線100b的間距(以下，稱為內(nèi)周內(nèi)引線100b的電極間間距)。特別是，對(duì)于內(nèi)周內(nèi)引線100b的電極間間距，由于其尺寸只要是在配置在外周側(cè)凸起電極98a之間的2根內(nèi)周內(nèi)引線100b不相互接觸的范圍就可以，所以，可以小于內(nèi)周內(nèi)引線100b的接合間距。由此，能夠增加接合在內(nèi)周側(cè)凸起電極98b的內(nèi)周內(nèi)引線100b的數(shù)量。
這樣，通過微細(xì)化設(shè)在外周側(cè)凸起電極98a之間的內(nèi)周內(nèi)引線100b的電極間間距，能夠高密度配置凸起電極98，能夠謀求凸起電極98的窄間距化及內(nèi)引線100的窄間距化。
此外，對(duì)于上述內(nèi)周內(nèi)引線100b，為了防止在接合后述的內(nèi)周內(nèi)引線100b和內(nèi)周側(cè)凸起電極98b時(shí)產(chǎn)生的內(nèi)周內(nèi)引線100b的斷線或裂紋，優(yōu)選在彎曲位置將R(Radius，半徑)設(shè)定為0.05mm～0.2mm。
此外，對(duì)于外周側(cè)凸起電極98a之間的距離，如上所述，是能夠以配置在外周側(cè)凸起電極98a之間的2根內(nèi)周內(nèi)引線100b不相互接觸并且不與外周側(cè)凸起電極98a接觸而進(jìn)行配置的距離。
具體是，外周側(cè)凸起電極98a和內(nèi)周內(nèi)引線100b的距離優(yōu)選確保15μm左右。此外，為了謀求內(nèi)引線100的窄間距化，由于內(nèi)周內(nèi)引線100b的電極間間距優(yōu)選在30μm以下，所以，內(nèi)引線100的寬度優(yōu)選在15μm以下。由此，接合在外周側(cè)凸起電極98a上的外周內(nèi)引線100a，例如，即使在從外周側(cè)凸起電極98a上露出并接合時(shí)，也能夠防止短路或漏電缺陷。
下面，說明上述COF的制造方法。
作為上述COF的薄膜基板101，如上所述，具有可自由折彎的厚度，此外，如圖2(a)所示，使用的薄膜基板具有能利用定位孔93的裝置進(jìn)行搬送的厚度。此外，在該薄膜基板101上，優(yōu)選以5μm～9μm的厚度形成用于構(gòu)成內(nèi)引線100的銅箔，更優(yōu)選8μm以下的厚度。對(duì)于具有銅箔的薄膜基板101，具體是，在由上述聚酰亞胺系有機(jī)物構(gòu)成的基材上，通過利用濺射法附著Cr或Ni等金屬，利用在上述金屬上通過電鍍法形成銅箔的金屬噴鍍法進(jìn)行制作。或者，也可以利用通過在銅箔上涂敷聚酰亞胺清漆使其硬化的鑄模法進(jìn)行制作。
然后，腐蝕薄膜基板101上銅箔，按所要求的配線圖案形成內(nèi)引線100。如上所述，在以5μm～9μm的薄膜狀形成銅箔時(shí)，可以進(jìn)行內(nèi)引線100的窄間距化。此外，由于支持在薄膜基板101上地形成銅箔，所以能將內(nèi)引線100固定在薄膜基板101上。因此，即使內(nèi)引線100具有的寬度細(xì)化到1μm～15μm時(shí)，并且，在根據(jù)內(nèi)周側(cè)凸起電極98b的配設(shè)位置彎曲內(nèi)周內(nèi)引線100b時(shí)，也不招致內(nèi)引線100的變形或斷線等缺陷。
具體是，在采用厚5μm的銅箔時(shí)，能以1μm以上、15μm以下寬度形成內(nèi)引線100，并且，能以15μm形成內(nèi)引線100的間距。此外，采用上述方法，當(dāng)在薄膜基板101上形成內(nèi)引線100時(shí)，薄膜基板101和內(nèi)引線100的接合強(qiáng)度可達(dá)到5N/cm以上。另外，采用上述方法形成的內(nèi)引線100的長(zhǎng)度偏差為±20μm。
在如此形成內(nèi)引線100后，覆蓋內(nèi)引線100的規(guī)定區(qū)域地形成焊料保護(hù)層94。
下面，采用內(nèi)引線接合裝置，接合形成內(nèi)引線100的薄膜基板101和形成凸起電極98的半導(dǎo)體芯片96。即，如圖3所示，在內(nèi)引線接合裝置的鍵合臺(tái)112上固定半導(dǎo)體芯片96。然后，采用上述內(nèi)引線接合裝置的固定箝位器(clamper)111，在形成內(nèi)引線100上的焊料保護(hù)層94的區(qū)域，固定薄膜基板101。此時(shí)，薄膜基板101上的內(nèi)引線100和半導(dǎo)體芯片96具有的凸起電極98相互對(duì)置，如此固定薄膜基板101及半導(dǎo)體芯片96。
之后，進(jìn)行薄膜基板101上的內(nèi)引線100和半導(dǎo)體芯片96的凸起電極98的位置對(duì)合，如圖3所示，向箭頭所指方向移動(dòng)內(nèi)引線接合裝置的加熱工具110和鍵合臺(tái)112。此外，為了準(zhǔn)確進(jìn)行上述的位置定位，在如圖1(a)所示的內(nèi)引線100中，也可以與位于兩端的內(nèi)引線100直交地形成長(zhǎng)度為50μm～100μm的凸起狀的定位凸部(未圖示)。
由此，利用加熱工具110及鍵合臺(tái)112夾著薄膜基板101和半導(dǎo)體芯片96，在上述內(nèi)引線100和凸起電極98的接合位置涂布樹脂99(圖2(b))，通過0.5s～3s間的熱壓，用樹脂99接合上述內(nèi)引線100和凸起電極98。另外，在進(jìn)行該熱壓時(shí)，將鍵合臺(tái)112及加熱工具110加熱到規(guī)定溫度。如此，通過金屬間接合電連接內(nèi)引線100表面的錫和凸起電極98的金。
如上所述，能夠按以往的內(nèi)引線接合裝置的鍵合精度制造圖1(a)所示的COF。即，本實(shí)施方式的COF，通過按以往的鍵合精度制造，能夠不招致內(nèi)引線的變形或斷線、漏電缺陷等，能夠增加搭載在半導(dǎo)體芯片96的凸起電極數(shù)量，增大內(nèi)引線的間距。
此外，在本實(shí)施方式中，由于采用內(nèi)引線接合裝置，所以，因進(jìn)行內(nèi)引線100和凸起電極98的熱壓接合時(shí)產(chǎn)生的應(yīng)力，有時(shí)在配置在半導(dǎo)體芯片96的端邊上的內(nèi)引線100產(chǎn)生損傷115。這種損傷115引起內(nèi)引線100的斷線或裂紋。因此，位于半導(dǎo)體芯片96的端邊上的內(nèi)引線100優(yōu)選以直線狀形成在薄膜基板101上。
此外，如果采用圖1(a)所示的COF，由于被鄰接的2個(gè)外周側(cè)凸起電極98a的設(shè)置位置夾著地設(shè)置2個(gè)內(nèi)周側(cè)凸起電極98b，所以，在外周側(cè)凸起電極98a之間能配置2根內(nèi)周內(nèi)引線100b，但也不局限于此。即，如圖4(a)所示，也可以被鄰接的2個(gè)外周側(cè)凸起電極58a的設(shè)置位置夾著地，設(shè)置3根內(nèi)周側(cè)凸起電極58b。此時(shí)，在外周側(cè)凸起電極58a之間，能夠配設(shè)3根內(nèi)周內(nèi)引線50b。
當(dāng)在外周側(cè)凸起電極58a之間配設(shè)3個(gè)內(nèi)周內(nèi)引線50b時(shí)，也與上述同樣，能夠從半導(dǎo)體芯片96的端邊，以配置在外周側(cè)凸起電極58a之間的3根內(nèi)周內(nèi)引線50b不相互接觸地，并且該內(nèi)周內(nèi)引線50b不與外周側(cè)凸起電極58a接觸地，直線狀配置3根內(nèi)周內(nèi)引線50b。
此外，為了能夠接合內(nèi)周內(nèi)引線50b和內(nèi)周側(cè)凸起電極58b，如圖4(b)所示，在外周側(cè)凸起電極58a的形成位置和與內(nèi)周側(cè)凸起電極58b的形成位置的之間，在3根內(nèi)周內(nèi)引線50b中，兩端的2根內(nèi)周內(nèi)引線彎曲。與此相反，在配置在外周側(cè)凸起電極50a之間的3根內(nèi)周內(nèi)引線50b中，配置在正中間的內(nèi)周內(nèi)引線，不從半導(dǎo)體芯片96的端邊彎曲到內(nèi)周側(cè)凸起電極58b，呈直線狀配置。
由此，在減小外周側(cè)凸起電極50a的配列間距的同時(shí)，由于也能夠減小內(nèi)周側(cè)凸起電極58b的配列間距，所以，能夠謀求搭載在半導(dǎo)體芯片96上的凸起電極58的高密度化。
此外，如采用圖4(a)所示的COF，在外周側(cè)凸起電極50a之間配設(shè)的3根內(nèi)周內(nèi)引線50b中，配置在正中間的內(nèi)周內(nèi)引線不彎曲，呈直線狀配置。但也可以與配置在兩端的內(nèi)周內(nèi)引線50b同樣地彎曲?；蛘?，在3根內(nèi)周內(nèi)引線50b中，也可以只彎曲1根。即，或彎曲內(nèi)周內(nèi)引線50b的任何一根，或根據(jù)外周側(cè)凸起電極50a及內(nèi)周側(cè)凸起電極50b的配設(shè)位置設(shè)定，不做特別限定。
此外，配設(shè)在外周側(cè)凸起電極之間的內(nèi)周內(nèi)引線的數(shù)量也不限定于上述2根或3根，即使是4根以上，也能同樣適用。
此外，本發(fā)明不局限于上述實(shí)施方式，在本發(fā)明的范圍內(nèi)，可進(jìn)行多種變更。例如，在本實(shí)施方式中，使用薄膜基板101上的銅箔，說明了形成內(nèi)引線100的方法，但在形成內(nèi)引線100以外的配線時(shí)，也同樣能夠使用上述方法。此外，也可以與內(nèi)引線100一同形成其他配線。
此外，在本實(shí)施方式中，舉例說明了COF，但也不局限于此。即，在以40μm以下形成內(nèi)引線的間距時(shí)，只要能夠充分保證內(nèi)引線的強(qiáng)度或內(nèi)引線與薄膜基板的接合強(qiáng)度等就可以。但是，在采用TCP(Tape CarrierPackage)等時(shí)，在將內(nèi)引線的間距設(shè)定為40μm以下時(shí)，由于有可能不能確保內(nèi)引線的強(qiáng)度，因此優(yōu)選使用COF等。
實(shí)施方式2下面，根據(jù)圖5說明本發(fā)明的另一實(shí)施方式。此外，為便于說明，對(duì)于具有與上述實(shí)施方式1的圖示中示出的部件相同功能的部件，附加同一符號(hào)，并省略其說明。
在本實(shí)施方式的半導(dǎo)體芯片96上，如圖5(a)所示，變化從上述半導(dǎo)體芯片96的端邊的距離，3列形成按規(guī)定間距形成的凸起電極。在以下中，以從半導(dǎo)體芯片96的端邊到各凸起電極的距離相對(duì)較近的一方開始，按順序記載為第1凸起電極(邊緣側(cè)凸起電極)68a、第2凸起電極(第1內(nèi)部側(cè)凸起電極)68b、第3凸起電極(第2內(nèi)部側(cè)凸起電極)68c。此外，在指第1凸起電極68a、第2凸起電極68b、第3凸起電極68c中的任何一方或雙方時(shí)，稱為凸起電極68。
在上述第2凸起電極68b及第3凸起電極68c中，位于兩端的凸起電極，如在上述實(shí)施方式1中的說明，不與配置在半導(dǎo)體芯片96的其他邊的凸起電極交叉地，配設(shè)在位于第1凸起電極68a中的兩端的凸起電極的內(nèi)側(cè)。
此外，設(shè)置在半導(dǎo)體芯片96上的各凸起電極68，分別通過設(shè)置在薄膜基板101(圖2(a))上的內(nèi)引線60a、60b、60c進(jìn)行電接合。如在上述實(shí)施方式1中的說明，從半導(dǎo)體芯片96的端邊，通過與該端邊平行的凸起電極68的相對(duì)置的2個(gè)邊地，配置內(nèi)引線60a、60b、60c。
此外，在以下中，接合在第1凸起電極68a的內(nèi)引線60a稱為第1內(nèi)引線60a、接合在第2凸起電極68b的內(nèi)引線60b稱為第2內(nèi)引線60b、接合在第3凸起電極68c的內(nèi)引線60c稱為第3內(nèi)引線60c。此外，在指第1內(nèi)引線60a、第2內(nèi)引線60b、第3內(nèi)引線60c中的任何一方或雙方時(shí)，稱為內(nèi)引線60。
如圖5(a)所示，在該第1內(nèi)引線60a之間，以不接觸第2內(nèi)引線60b及第3內(nèi)引線60c地，并且，以上述內(nèi)引線60b、60c不接觸第1凸起電極68a的配列間距，在半導(dǎo)體芯片96上形成上述第1凸起電極68a。
此外，上述第2凸起電極68b，以不接觸第3內(nèi)引線60c地，并且，以第3內(nèi)引線60c不接觸第2凸起電極68b地，形成在半導(dǎo)體芯片96上。即，在相互鄰接的第2凸起電極68b之間，交替形成配置上述第3內(nèi)引線60c的電極間區(qū)域和不配置第3內(nèi)引線60c的電極間區(qū)域，如此配設(shè)第2凸起電極68b。
此外，除考慮到在上述實(shí)施方式1中說明的內(nèi)引線接合裝置的鍵合精度外，按設(shè)定的最小的配列間距，將上述第3凸起電極68c搭載在半導(dǎo)體芯片96上。
具體是，如圖5(b)所示，從半導(dǎo)體芯片96的端邊到第1凸起電極68a上面，直線狀形成配置在第1凸起電極68a上的第1內(nèi)引線60a，并且，從與第1凸起電極68a的上述端邊平行的對(duì)置的2個(gè)邊通過，如此進(jìn)行配置。另外，半導(dǎo)體芯片96上的第1內(nèi)引線60a的前端部，以第1內(nèi)引線60a不接觸第2凸起電極68b地，配置在第2凸起電極68b的形成位置的前方位置。
此外，在第1凸起電極68a之間，配置2根第2內(nèi)引線60b及4根第3內(nèi)引線60c。這6根內(nèi)引線60b、60c，從半導(dǎo)體芯片96的端邊到通過第1凸起電極68a之間，呈直線狀配置。在這6根內(nèi)引線60b、60c中，位于兩端的內(nèi)引線為第2內(nèi)引線60b，被該第2內(nèi)引線60b夾著的4根內(nèi)引線為第3內(nèi)引線60c。
對(duì)于上述第2內(nèi)引線60b，由于配置接合在第2凸起電極68b上，所以在第1凸起電極68a的形成位置和與第2凸起電極68b的形成位置的之間彎曲。由此，能夠直線狀通過與第2凸起電極68b的上述端邊平行的對(duì)置的2個(gè)邊地，在第2凸起電極68b上配置第2內(nèi)引線60b，能夠接合第2凸起電極68b和第2內(nèi)引線60b。此外，直線狀通過上述對(duì)置的2個(gè)邊的第2內(nèi)引線60b的半導(dǎo)體芯片96上的前端部，配置在處于第3凸起電極68c的形成位置的前面的位置。由此，第2內(nèi)引線60b不與第3凸起電極68c接觸。
這樣，在配置在第1凸起電極68a之間的內(nèi)引線60b、60c中，位于兩端的內(nèi)引線60b被接合在第2凸起電極68b。因此，如圖5(a)所示，重復(fù)配置有第3內(nèi)引線60c的第2凸起電極68b之間和不配置有內(nèi)引線60的第2凸起電極68b之間地配置第2凸起電極68b。
此外，配置在第1凸起電極68a及第2凸起電極68b之間的上述第3內(nèi)引線60c，在第2凸起電極68b的形成位置和與第3凸起電極68c的形成位置的之間彎曲。由此，可與平行于第3凸起電極68c的上述端邊的相對(duì)置的2個(gè)邊交叉地，在第3凸起電極68c上配置第3內(nèi)引線60c。另外，在第3凸起電極68c之間，由于未配置內(nèi)引線60，如上所述，第3凸起電極68c之間的距離，除考慮到鍵合精度外，只要根據(jù)設(shè)定的配列間距進(jìn)行設(shè)定就可以。
如上所述，為了接合凸起電極和內(nèi)引線，由于彎曲內(nèi)引線，所以能夠使配置在凸起電極之間的內(nèi)引線的間距(以下，稱為內(nèi)引線的電極間間距)窄間距化。此外，當(dāng)在凸起電極之間配置內(nèi)引線時(shí)，根據(jù)凸起電極之間的內(nèi)引線數(shù)量確定配列間距。因此，如圖5(a)所示，半導(dǎo)體芯片96上的第1凸起電極68a的配列間距大于第3凸起電極68c的配列間距。
此外，根據(jù)凸起電極之間的內(nèi)引線數(shù)量，也可以變化形成在半導(dǎo)體芯片96上的凸起電極數(shù)量。在圖5(a)所示的COF中，按第1凸起電極68a、第2凸起電極68b及第3凸起電極68c的順序增加凸起電極。這樣，通過從半導(dǎo)體芯片96的外周側(cè)向內(nèi)周側(cè)增加凸起電極數(shù)量，容易接合凸起電極68和內(nèi)引線60。此外，能夠謀求搭載在半導(dǎo)體芯片96上的凸起電極68的高密度化，謀求接合在凸起電極68的內(nèi)引線60的窄間距化。
此外，在本實(shí)施方式中，為了在第2凸起電極68b及第3凸起電極68c上進(jìn)行接合，全部彎曲內(nèi)引線60，但是，根據(jù)凸起電極68的配置位置，也可以采用不彎曲的內(nèi)引線。即，如在上述實(shí)施方式1中說明的圖4(a)及圖4(b)所示的COF，有時(shí)也可以從半導(dǎo)體芯片的端邊到凸起電極不彎曲，而直線狀配置。
此外，在圖5(a)所示的COF中，變化從半導(dǎo)體芯片的端邊的距離地3列配置凸起電極，但也不局限于此，也可以配設(shè)4列以上的凸起電極。即，也可以2列以上地形成第1凸起電極68a和第3凸起電極68c之間的第2凸起電極68b。
或者，通過在半導(dǎo)體芯片上任意配置凸起電極，也能夠謀求窄間距化。即，根據(jù)凸起電極的配設(shè)位置，通過適宜彎曲內(nèi)引線，能夠謀求內(nèi)引線的窄間距化。
實(shí)施方式3以下，根據(jù)圖6～圖7說明本發(fā)明的其他實(shí)施方式。此外，為便于說明，對(duì)于具有與上述實(shí)施方式1、2的圖示中示出的部件相同功能的部件，附加同一符號(hào)，并省略其說明。
對(duì)于本實(shí)施方式的COF，變化從上述半導(dǎo)體芯片96的端邊的距離地，配置在上述實(shí)施方式1中說明的圖4(a)所示的COF的內(nèi)周側(cè)凸起電極58b的一部分，即其余的內(nèi)周側(cè)凸起電極58b。具體是，如圖6所示，在超過內(nèi)周側(cè)凸起電極58b的從半導(dǎo)體芯片96的端邊的距離的位置，配置凸起電極77。此外，按配設(shè)方向不同于外周側(cè)凸起電極58a及內(nèi)周側(cè)凸起電極58b的配設(shè)方向配置該凸起電極77。即，相對(duì)于內(nèi)引線58交叉的上述內(nèi)周側(cè)凸起電極58b的對(duì)置的2個(gè)邊，與內(nèi)引線70交叉的凸起電極77的對(duì)置的2個(gè)邊垂直地，配設(shè)上述凸起電極77。
此時(shí)，在圖6所示的COF中，在采用圖4(a)所示的COF時(shí)在配置內(nèi)周側(cè)凸起電極58b的位置上配置內(nèi)引線70，在內(nèi)周側(cè)凸起電極58b和凸起電極77的之間彎曲內(nèi)引線70。
這樣，根據(jù)凸起電極77的配設(shè)位置，在變化凸起電極77和內(nèi)引線70的接合位置時(shí)，通過彎曲內(nèi)引線70，也能夠?qū)崿F(xiàn)半導(dǎo)體芯片96上的凸起電極的窄間距化。
此外，根據(jù)配置在半導(dǎo)體芯片96上的未圖示的半導(dǎo)體元件或芯片配線的配置位置，需要變化凸起電極的方向。即，上述半導(dǎo)體元件或芯片配線配置在半導(dǎo)體芯片96上，在該半導(dǎo)體元件上形成凸起電極。因此，凸起電極的配設(shè)位置依賴于半導(dǎo)體元件的配置位置，但通過彎曲內(nèi)引線70，能夠與半導(dǎo)體元件或芯片配線的配置位置無關(guān)地實(shí)現(xiàn)凸起電極的窄間距化。
或者，如圖7所示，相對(duì)于內(nèi)引線71交叉的上述內(nèi)周側(cè)凸起電極58b的對(duì)置的2個(gè)邊，也可以形成45度的角度地配置上述凸起電極78。此時(shí)，也根據(jù)凸起電極78的配設(shè)位置或配設(shè)方向，在內(nèi)周側(cè)凸起電極58b和凸起電極78的之間，彎曲內(nèi)引線71。
如上所述，通過任意彎曲內(nèi)引線，即使在任意變化搭載在半導(dǎo)體芯片上的凸起電極的配設(shè)位置或配設(shè)方向時(shí)，也能夠謀求內(nèi)引線的窄間距化。
即，如上所述，對(duì)于本發(fā)明的半導(dǎo)體裝置，上述內(nèi)部側(cè)凸起電極的至少一部分，也能夠以配設(shè)方向不同于上述邊緣側(cè)凸起電極的配設(shè)方向地，進(jìn)行配置。如果采用此構(gòu)成，由于彎曲形成內(nèi)部側(cè)凸起電極用引線配線，即使對(duì)于在多種配設(shè)方向配設(shè)的內(nèi)部側(cè)凸起電極，也能夠接合內(nèi)部側(cè)凸起電極用引線配線。因此，能夠使連接在具有在多種配設(shè)方向配設(shè)的內(nèi)部側(cè)凸起電極的半導(dǎo)體芯片上的引線配線窄間距化。
此外，在本實(shí)施方式中，說明了在圖4(a)所示的COF中，在配置內(nèi)周側(cè)凸起電極58b的位置配置內(nèi)引線的構(gòu)成，但并不局限于此。即，也可以采用在上述實(shí)施方式中采用的圖1(a)及圖5(a)所示的COF。此外，圖6及圖7所示的內(nèi)周側(cè)凸起電極58b的配列間距也可以適宜變更，凸起電極77、78的配置方向也不限定于圖6及圖7所示的配置方向。
實(shí)施方式4以下，根據(jù)圖8說明本發(fā)明的其他實(shí)施方式。此外，為便于說明，對(duì)于具有與上述實(shí)施方式1～3的圖示中示出的部件相同功能的部件，附加同一符號(hào)，并省略其說明。
在本實(shí)施方式的半導(dǎo)體芯片96中，如圖8所示，變化從上述半導(dǎo)體芯片96的端邊的距離地，2列形成凸起電極。在各列的凸起電極中，位于兩端的配置在兩端區(qū)域的凸起電極(以下，稱為兩端區(qū)域的凸起電極)58，凸起電極的寬度相對(duì)增大，并且，配列間距也相對(duì)增大。與此相反，在被上述兩端區(qū)域夾著的區(qū)域(以下，稱為中央?yún)^(qū)域)配置的凸起電極(以下，稱為中央?yún)^(qū)域的凸起電極)88，凸起電極的寬度相對(duì)較小，并且，配列間距也相對(duì)減小。位于中央?yún)^(qū)域的外周側(cè)凸起電極88a及內(nèi)周側(cè)凸起電極88b分別稱為中央?yún)^(qū)域的外周側(cè)凸起電極88a及中央?yún)^(qū)域的內(nèi)周側(cè)凸起電極88b。
此外，在以下中，以從半導(dǎo)體芯片96的端邊到各凸起電極的距離相對(duì)小的一方開始，依次記載為外周側(cè)凸起電極58a、88a及內(nèi)周側(cè)凸起電極58a、88b。此外，在指外周側(cè)凸起電極58a、88a及內(nèi)周側(cè)凸起電極58b、88b的任何一方或雙方時(shí)，稱為凸起電極58、88。
設(shè)置在上述半導(dǎo)體芯片96上的外周側(cè)凸起電極58a、88a，分別通過設(shè)在薄膜基板101(圖2(a))上的外周內(nèi)引線50a、80a進(jìn)行電接合。此外，內(nèi)周側(cè)凸起電極58b、88b，分別通過設(shè)在薄膜基板101上的內(nèi)周內(nèi)引線50b、80b進(jìn)行電接合。外周側(cè)凸起電極58a、88a及內(nèi)周側(cè)凸起電極58b、88b，如上述實(shí)施方式1～3中的說明，從半導(dǎo)體芯片96的端邊，通過與該端邊平行的凸起電極的對(duì)置的2個(gè)邊，如此進(jìn)行配置。
上述外周側(cè)凸起電極58a、88a，以在該外周側(cè)凸起電極58a、88a之間不使內(nèi)周內(nèi)引線50b、80b相互接觸地，并且，以內(nèi)周內(nèi)引線50b、80b不接觸外周側(cè)凸起電極58a、88a的配列間距，搭載在半導(dǎo)體芯片96上。此外，上述內(nèi)周側(cè)凸起電極58b、88b，除考慮到在上述實(shí)施方式1中說明的內(nèi)引線接合裝置的鍵合精度外，以設(shè)定的最小的配列間距，搭載在半導(dǎo)體芯片96上。
具體是，如圖8所示，配置在外周側(cè)凸起電極58a、88a上的外周內(nèi)引線50a、80a，從半導(dǎo)體芯片96的端邊到外周側(cè)凸起電極58a、88a上面，直線狀形成，并且，通過從與上述端邊平行的外周側(cè)凸起電極58a、88a的對(duì)置的2個(gè)邊，如此進(jìn)行配置。此外，以外周內(nèi)引線50a、80a不接觸內(nèi)周側(cè)凸起電極58b、88b地，將半導(dǎo)體芯片96上的外周內(nèi)引線50a、80a的前端部配置在內(nèi)周側(cè)凸起電極58b、88b的形成位置的前方位置。
此外，在兩端區(qū)域的外周側(cè)凸起電極58a之間，配置3根內(nèi)周內(nèi)引線50b。另外，在中央?yún)^(qū)域的外周側(cè)凸起電極88a之間，配置4根內(nèi)周內(nèi)引線80b。這些內(nèi)周內(nèi)引線50b、80b，從半導(dǎo)體芯片96的端邊到通過外周側(cè)凸起電極58a、88a之間，呈直線狀配置。此外，這些內(nèi)周內(nèi)引線50b、80b，如上述實(shí)施方式1中的說明，在外周側(cè)凸起電極58a、88a的形成位置和與內(nèi)周側(cè)凸起電極58b、88b的形成位置的之間彎曲。由此，以直線狀通過與上述端邊平行的內(nèi)周側(cè)凸起電極58b、88b的對(duì)置的2個(gè)邊地，在內(nèi)周側(cè)凸起電極58b、88b上配置內(nèi)周內(nèi)引線50b、80b，如此能夠接合兩者。
這樣，通過減小中央?yún)^(qū)域的凸起電極88的寬度，并與兩端區(qū)域的凸起電極58相比，通過謀求中央?yún)^(qū)域的凸起電極88的窄間距化，也能夠謀求半導(dǎo)體芯片96上的凸起電極58、88的窄間距化。
特別是，如上述實(shí)施方式1中的說明，在熱壓接合凸起電極和內(nèi)引線時(shí)，如上所述，優(yōu)選在中央?yún)^(qū)域和兩端區(qū)域變化凸起電極的配列間距。
即，在利用內(nèi)引線接合裝置熱壓接合凸起電極和內(nèi)引線時(shí)，通常，可對(duì)薄膜基板101(圖2(a))施加400℃以上的加熱。通過該加熱，熱膨脹薄膜基板101，產(chǎn)生10μm～20μm程度的延伸。由于該薄膜基板101的延伸，形成在薄膜基板101上的內(nèi)引線50、80的位置產(chǎn)生偏差，在接合凸起電極58、88和內(nèi)引線50、80時(shí)，該偏差是引起位置偏移的原因。與中央?yún)^(qū)域的凸起電極88和內(nèi)引線80之間相比，當(dāng)然，容易在兩端區(qū)域的凸起電極58和內(nèi)引線50之間產(chǎn)生這樣的位置偏移。
因此，與容易產(chǎn)生位置偏移的兩端區(qū)域的凸起電極58相比，能使比較難產(chǎn)生位置偏移的中央?yún)^(qū)域的凸起電極88窄間距化。這樣，根據(jù)位置偏移的產(chǎn)生難易程度，通過控制凸起電極的寬度或配列間距，能夠降低內(nèi)引線的短路或漏電缺陷，進(jìn)而能夠謀求窄間距化。
如上所述，為接合凸起電極和內(nèi)引線，由于彎曲內(nèi)引線，所以能夠使配置在凸起電極間的內(nèi)引線的電極間間距窄間距化，并且，也能夠減小各凸起電極的配列間距。此外，由于根據(jù)內(nèi)引線和凸起電極的鍵合精度，可以改變兩端區(qū)域及中央?yún)^(qū)域的凸起電極的寬度或配列間距，所以，能夠提高內(nèi)引線和凸起電極的連接可靠性。另外，兩端區(qū)域的凸起電極的寬度優(yōu)選比中央?yún)^(qū)域的凸起電極的寬度增寬5μm以上。
這樣，對(duì)于本發(fā)明的半導(dǎo)體裝置，在上述邊緣側(cè)凸起電極中，在至少配設(shè)在兩端和與之鄰接的位置上的邊緣側(cè)凸起電極之間設(shè)置的上述內(nèi)部側(cè)凸起電極用引線配線的數(shù)量，也可以小于在配設(shè)在兩端以外位置上的邊緣側(cè)凸起電極之間設(shè)置的上述內(nèi)部側(cè)凸起電極用引線配線的數(shù)量。
配設(shè)在兩端以外的區(qū)域上的凸起電極和引線配線，在接合該凸起電極和引線配線時(shí)，很難產(chǎn)生相對(duì)的接合位置偏移。相反，在配設(shè)在兩端和與之鄰接的位置上的凸起電極和引線配線的接合中，容易在接合位置產(chǎn)生偏移。接合位置的偏移是引起引線配線短路或漏電缺陷的原因。
因此，通過采用上述的構(gòu)成，在容易在接合位置產(chǎn)生偏移的兩端和與之鄰接的位置上，通過進(jìn)一步減少內(nèi)部側(cè)凸起電極用引線配線的數(shù)量，防止引線配線短路或漏電缺陷。此外，在不容易在接合位置產(chǎn)生偏移的上述兩端以外的區(qū)域，通過更多地增加內(nèi)部側(cè)凸起電極用引線配線的數(shù)量，能謀求引線配線的窄間距化。由此，能在防止引線配線短路或漏電缺陷的同時(shí)，謀求引線配線的窄間距化。
此外，對(duì)于本發(fā)明的半導(dǎo)體裝置，在上述邊緣側(cè)凸起電極及上述內(nèi)部側(cè)凸起電極當(dāng)中，至少配設(shè)在兩端的邊緣側(cè)凸起電極及內(nèi)部側(cè)凸起電極的各自具有的寬度，也可以大于配設(shè)在上述兩端以外的位置的邊緣側(cè)凸起電極及內(nèi)部側(cè)凸起電極的各自具有的寬度。
如果采用上述的構(gòu)成，可根據(jù)凸起電極和引線配線的接合位置的偏移的產(chǎn)生容易度，變化凸起電極的寬度。由此，能夠防止因配設(shè)在容易產(chǎn)生接合位置偏移的兩端的凸起電極而產(chǎn)生引線配線的短路或漏電缺陷。此外，通過配設(shè)在不容易產(chǎn)生接合位置偏移的上述兩端以外的區(qū)域的凸起電極，能夠謀求窄間距化。
如上述實(shí)施方式1～4中的說明，對(duì)于本發(fā)明的半導(dǎo)體裝置，上述邊緣側(cè)凸起電極之間的上述內(nèi)部側(cè)凸起電極用引線配線，優(yōu)選具有1μm以上、15μm以下的寬度。此外，對(duì)于本發(fā)明的半導(dǎo)體裝置，上述邊緣側(cè)凸起電極間的間距，優(yōu)選在50μm以上、150μm以下。另外，對(duì)于本發(fā)明的半導(dǎo)體裝置，上述內(nèi)部側(cè)凸起電極用引線配線，在接合在上述內(nèi)部側(cè)凸起電極上時(shí)，其從上述邊緣到上述內(nèi)部側(cè)凸起電極的上述半導(dǎo)體芯片的內(nèi)部側(cè)的端部的長(zhǎng)度，優(yōu)選在100μm以上、500μm以下。
如果采用上述的各構(gòu)成，能夠謀求接合在內(nèi)部側(cè)凸起電極及邊緣側(cè)凸起電極的配線引線的窄間距化。具體是，可使將半導(dǎo)體芯片上的邊緣處的上述配線引線的間距實(shí)質(zhì)地達(dá)到35μm以下。
此外，對(duì)于本發(fā)明的半導(dǎo)體裝置，在上述半導(dǎo)體裝置中，至少上述內(nèi)部側(cè)凸起電極中的一部分也可以連接在上述半導(dǎo)體芯片上的半導(dǎo)體元件及芯片配線的至少一方。
如果采用上述的構(gòu)成，在通過結(jié)合半導(dǎo)體元件的配置位置，配設(shè)內(nèi)部側(cè)凸起電極時(shí)，也能夠通過結(jié)合內(nèi)部側(cè)凸起電極的配設(shè)位置，接合內(nèi)部側(cè)凸起電極用引線配線。
本發(fā)明并不局限于上述的各實(shí)施方式，在本發(fā)明所要求范圍內(nèi)，可進(jìn)行多種變更，對(duì)于通過適當(dāng)組合分別在不同實(shí)施方式中展示的技術(shù)手段得到的實(shí)施方式，也包含在本發(fā)明的技術(shù)范圍內(nèi)。
以下，根據(jù)實(shí)施例詳細(xì)說明本發(fā)明，但本發(fā)明并不局限于此。
實(shí)施例1為了形成圖1(a)所示的COF，如圖1(b)所示，在半導(dǎo)體芯片96上，形成寬度w1為25μm的外周側(cè)凸起電極98a及內(nèi)周側(cè)凸起電極98b。此外，在外周側(cè)凸起電極98a之間，以30μm的電極間間距p(e)1配置寬度為15μm的2根內(nèi)周內(nèi)引線100b，為了將內(nèi)周內(nèi)引線100b和外周側(cè)凸起電極98a之間的距離f1達(dá)到15μm，在半導(dǎo)體芯片96上，以100μm形成外周側(cè)凸起電極98a的配列間距。此外，以50μm的配列間距形成內(nèi)周側(cè)凸起電極98b，以確保內(nèi)周側(cè)凸起電極98b間的距離至少在15μm。
腐蝕在具有40μm、38μm、25μm的各厚度的薄膜基板101(圖2(a))上形成的5μm的銅箔，以寬度v1為15μm，形成配線圖案與形成在上述半導(dǎo)體芯片96上的凸起電極98的配置對(duì)應(yīng)的內(nèi)引線100。
采用內(nèi)引線接合裝置(圖3)，接合上述凸起電極98和內(nèi)引線100，得到圖1所示的COF。得到的COF，按100μm的間距形成了外周內(nèi)引線100a的間距p(o)1。此外，以50μm形成內(nèi)周內(nèi)引線100b的接合間距p(i)1。
因此，實(shí)質(zhì)的內(nèi)引線的間距(后述)為100μm/3＝33.3μm，能夠?qū)崿F(xiàn)窄間距化。此外，能夠按以往眾所周知的內(nèi)引線接合裝置的鍵合精度，接合上述凸起電極98和內(nèi)引線100。另外，在接合時(shí)，通過剝離以30μm形成的電極間間距p(e)1的2根內(nèi)周內(nèi)引線，或使其變形，使其不相互接觸。
此外，所謂實(shí)質(zhì)的內(nèi)引線的間距，指的是，在假設(shè)以一定的間距形成外周內(nèi)引線及內(nèi)周內(nèi)引線100時(shí)的、在半導(dǎo)體芯片96的邊緣部分的內(nèi)引線的間距。在本實(shí)施例中，由于配置在外周側(cè)凸起電極之間的2根內(nèi)周內(nèi)引線的電極間間距p(e)1為30μm，所以，上述的實(shí)質(zhì)的內(nèi)引線的間距與實(shí)際的內(nèi)引線的間距不一致。即，在本實(shí)施例中，在外周側(cè)凸起電極之間，由于等間隔地配置外周內(nèi)引線和2根內(nèi)周內(nèi)引線，所以，外周內(nèi)引線和內(nèi)周內(nèi)引線之間的距離與內(nèi)周內(nèi)引線間的距離不同。但是，為評(píng)價(jià)COF中的窄間距化，由于上述實(shí)質(zhì)的內(nèi)引線的間距稱為窄間距化的目標(biāo)，所以，在本實(shí)施例及以下的各實(shí)施例中，作為評(píng)價(jià)值采用實(shí)質(zhì)的內(nèi)引線的間距。
實(shí)施例2為了形成圖4(a)所示的COF，如圖4(b)所示，在半導(dǎo)體芯片96上，形成寬度w2為25μm的外周側(cè)凸起電極58a及內(nèi)周側(cè)凸起電極58b。此外，在外周側(cè)凸起電極58a之間，以30μm的電極間間距p(e)2配置寬度為15μm的3根內(nèi)周內(nèi)引線50b，為了將內(nèi)周內(nèi)引線50b和外周側(cè)凸起電極58a之間的距離f2達(dá)到15μm，在半導(dǎo)體芯片96上，以130μm的配列間距形成外周側(cè)凸起電極58a。此外，以43.3μm的配列間距形成內(nèi)周側(cè)凸起電極58b，以確保內(nèi)周側(cè)凸起電極58b間的距離至少在15μm。
此外，與上述實(shí)施例1同樣，腐蝕形成在薄膜基板101(圖2(a))上的5μm的銅箔，以寬度v2為15μm，形成配線圖案與形成在上述半導(dǎo)體芯片96上的凸起電極58的配置對(duì)應(yīng)的內(nèi)引線50，以20μm的間距配置內(nèi)引線50b。
采用內(nèi)引線接合裝置(圖3)，接合上述凸起電極58和內(nèi)引線50，得到圖4(a)所示的COF。得到的COF，按130μm形成了外周內(nèi)引線50a的間距p(o)2。此外，以與內(nèi)周側(cè)凸起電極58b的配列間距相同的35μm形成內(nèi)周內(nèi)引線50b的接合間距p(i)2。
因此，實(shí)質(zhì)的內(nèi)引線的間距為130μm/4＝32.5μm，能夠?qū)崿F(xiàn)窄間距化。此外，能夠按以往眾所周知的內(nèi)引線接合裝置的鍵合精度，接合上述凸起電極和內(nèi)引線。另外，在接合時(shí)，通過剝離以20μm形成的電極間間距p(e)2的3根內(nèi)周內(nèi)引線50b，或使其變形，使其不相互接觸。
實(shí)施例3為了形成圖5(a)所示的COF，如圖5(a)所示，在半導(dǎo)體芯片96上，形成寬度為25μm的第1凸起電極68a、第2凸起電極68b及第3凸起電極68c。此外，在第1凸起電極68a之間，以30μm的電極間間距p(e)3配置寬度為15μm的6根第2內(nèi)引線60b及第3內(nèi)引線60c，為了將上述第2內(nèi)引線60b和第1凸起電極68a之間的距離f3達(dá)到15μm，在半導(dǎo)體芯片96上，以220μm的配列間距形成第1凸起電極68a。
此外，在第2凸起電極68b之間，與上述同樣，以30μm的電極間間距p(e)3配置寬度為15μm的4根第3內(nèi)引線60c，將上述第3內(nèi)引線60c和第2凸起電極68b之間的距離f3設(shè)定為15μm。未配置第3內(nèi)引線60c的第2凸起電極68b之間的距離確保至少在15μm以上。
此外，為了確保第3凸起電極68c之間的距離至少在15μm，按55μm的配列間距形成第3凸起電極68c。
此外，與上述實(shí)施例1同樣，腐蝕形成在薄膜基板101(圖2(a))上的5μm的銅箔，以寬度v3為15μm，形成配線圖案與形成在上述半導(dǎo)體芯片96上的凸起電極68的配置對(duì)應(yīng)的內(nèi)引線60，以30μm的電極間間距p(e)3形成第2內(nèi)引線60b及第3內(nèi)引線60c。
采用內(nèi)引線接合裝置(圖3)，接合上述凸起電極68和內(nèi)引線60，得到圖5(a)所示的COF。得到的COF，按220μm形成了第3內(nèi)引線60a的間距p(o)3。因此，實(shí)質(zhì)的內(nèi)引線的間距為220μm/7＝31.4μm，能夠?qū)崿F(xiàn)窄間距化。此外，能夠按以往眾所周知的內(nèi)引線接合裝置的鍵合精度，接合上述凸起電極和內(nèi)引線。另外，在接合時(shí)，通過剝離以30μm形成的電極間間距p(e)3的第3內(nèi)引線60b、60c，或使其變形，使其不相互接觸。
實(shí)施例4為了形成圖8所示的COF，在半導(dǎo)體芯片96上，形成外周側(cè)凸起電極58a、88a及內(nèi)周側(cè)凸起電極58b、88b。在兩端區(qū)域的外周側(cè)凸起電極58a及內(nèi)周側(cè)凸起電極58b，采用寬度w2為25μm的凸起電極，在中央?yún)^(qū)域的外周側(cè)凸起電極88a及內(nèi)周側(cè)凸起電極88b，采用寬度w4為20μm的凸起電極。
以與實(shí)施例2同樣的配列間距及內(nèi)引線的間距，形成兩端區(qū)域的外周側(cè)凸起電極58a及內(nèi)周側(cè)凸起電極58b。
此外，在中央?yún)^(qū)域的外周側(cè)凸起電極88a中，在該外周側(cè)凸起電極88a之間，以30μm的電極間間距配置寬度為15μm的4根內(nèi)周內(nèi)引線88b。此外，為了將內(nèi)周內(nèi)引線80b和中央?yún)^(qū)域的外周側(cè)凸起電極88a之間的距離達(dá)到15μm，在半導(dǎo)體芯片96上，以135μm形成外周側(cè)凸起電極88a間的距離。此外，以30μm的配列間距形成內(nèi)周側(cè)凸起電極88b，以確保內(nèi)周側(cè)凸起電極80b間的距離達(dá)到15μm。
此外，以15μm的寬度形成配線圖案與形成在上述半導(dǎo)體芯片96上的凸起電極58、88的配置對(duì)應(yīng)的內(nèi)引線50、80。
采用內(nèi)引線接合裝置(圖3)，接合上述凸起電極58、88和內(nèi)引線50、80，得到圖8所示的COF。得到的COF，如在實(shí)施例2中的說明，按130μm形成了兩端區(qū)域的外周內(nèi)引線50a的間距p(o)2。因此，在兩端區(qū)域的實(shí)質(zhì)的內(nèi)引線的間距為130μm/4＝32.5μm。
此外，按155μm的間距形成了中央?yún)^(qū)域的外周內(nèi)引線80a的間距p(o)4，在中央?yún)^(qū)域的實(shí)質(zhì)的內(nèi)引線的間距為155μm/5＝31μm。此外，以30μm形成內(nèi)周內(nèi)引線50b的接合間距p(i)4。
其結(jié)果，兩端區(qū)域及中央?yún)^(qū)域的全區(qū)域中的、實(shí)質(zhì)的內(nèi)引線的間距為31.8μm，能夠?qū)崿F(xiàn)窄間距化。此外，能夠按以往眾所周知的內(nèi)引線接合裝置的鍵合精度，接合上述凸起電極和內(nèi)引線。另外，在接合時(shí)，通過剝離以30μm形成各電極間間距的內(nèi)周內(nèi)引線50b、80b，或使其變形，使其不相互接觸。
此外，如果使用厚度為5μm的銅箔，由于能夠以20μm形成內(nèi)引線的間距，所以，能夠以105μm/4＝26.25μm形成在兩端區(qū)域的實(shí)質(zhì)的內(nèi)引線的間距。此外，能夠以115μm/5＝23μm形成在中央?yún)^(qū)域的實(shí)質(zhì)的內(nèi)引線的間距。其結(jié)果，兩端區(qū)域及中央?yún)^(qū)域的全區(qū)域的、實(shí)質(zhì)的內(nèi)引線的間距為24.3μm，能夠?qū)崿F(xiàn)進(jìn)一步的窄間距化。
在發(fā)明的詳細(xì)說明中形成的具體實(shí)施方式
或?qū)嵤├?，上下貫通地闡明了本發(fā)明的技術(shù)內(nèi)容，不應(yīng)狹義地解釋為只限定于上述的具體例，在本發(fā)明的發(fā)明構(gòu)思和本發(fā)明要求保護(hù)的范圍內(nèi)，能夠?qū)嵤┒喾N變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，在半導(dǎo)體芯片(96)上，具有配設(shè)在離該半導(dǎo)體芯片(96)的邊緣的距離相對(duì)較近的位置上的邊緣側(cè)凸起電極(58a、68a、88a、98a)和配設(shè)在離上述邊緣的距離相對(duì)較遠(yuǎn)的位置上的內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)，形成在薄膜基板上的引線配線(50、50a、50b、60、60a、60b、60c、70、71、80、80a、80b、100、100a、100b)接合在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)及上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)，其特征在于在相互鄰接的上述邊緣側(cè)凸起電極(58a、68a、88a、98a)間，至少設(shè)置2根接合在上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)的內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)；上述內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)中的至少1根，根據(jù)上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)的接合位置彎曲。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)間，與上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)的接合位置相比，減小間距地設(shè)置上述內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)，在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)的配設(shè)位置和上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)的配設(shè)位置的之間彎曲。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)之間的上述內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)，具有1μm以上、15μm以下的寬度。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)之間的距離，在50μm以上、150μm以下。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)，在接合在上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)上時(shí)，從上述邊緣到上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)的上述半導(dǎo)體芯片(96)的內(nèi)部側(cè)的端部的長(zhǎng)度，在100μm以上、500μm以下。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述半導(dǎo)體芯片(96)具有4個(gè)邊緣，在該邊緣中的至少1個(gè)邊緣的周邊部，設(shè)置上述邊緣側(cè)凸起電極(58a、68a、88a、98a)及上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)；內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)的數(shù)量大于邊緣側(cè)凸起電極(58a、68a、88a、98a)的數(shù)量。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于配設(shè)在上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)中兩端的內(nèi)部側(cè)凸起電極，與配設(shè)在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)中兩端的邊緣側(cè)凸起電極相比，在與邊緣平行的方向，配設(shè)在內(nèi)側(cè)的位置。
9.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于以配設(shè)方向不同于上述邊緣側(cè)凸起電極(58a、68a、88a、98a)的配設(shè)方向地，配設(shè)上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)中的至少一部分。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于在上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)中，配設(shè)方向不同于上述邊緣側(cè)凸起電極(58a、68a、88a、98a)的配設(shè)方向的內(nèi)部側(cè)凸起電極，與其他的內(nèi)部側(cè)凸起電極相比，配設(shè)在相對(duì)增大離上述半導(dǎo)體芯片(96)的邊緣的距離的位置。
11.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)中，在至少配設(shè)在兩端和與之鄰接的位置的邊緣側(cè)凸起電極(58a、68a、88a、98a)之間所設(shè)置的上述內(nèi)部側(cè)凸起電極用引線配線數(shù)，小于在配設(shè)在上述兩端以外的位置的邊緣側(cè)凸起電極(58a、68a、88a、98a)之間所設(shè)置的上述內(nèi)部側(cè)凸起電極用引線配線數(shù)。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于在上述邊緣側(cè)凸起電極(58a、68a、88a、98a)及上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)中，至少配設(shè)在兩端的邊緣側(cè)凸起電極及內(nèi)部側(cè)凸起電極的各電極具有的寬度，大于配設(shè)在上述兩端以外的位置的邊緣側(cè)凸起電極及內(nèi)部側(cè)凸起電極的各電極具有的寬度。
13.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)還具有配設(shè)在離半導(dǎo)體芯片(96)的邊緣的距離相對(duì)較近的位置上的第1內(nèi)部側(cè)凸起電極(68b)，和配設(shè)在離上述邊緣的距離相對(duì)較遠(yuǎn)的位置上的第2內(nèi)部側(cè)凸起電極(68c)；接合在上述第2內(nèi)部側(cè)凸起電極(68c)的內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)，至少設(shè)置在相互鄰接的上述第1內(nèi)部側(cè)凸起電極(68b)之間的一部分上。
14.如權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于在相互鄰接的上述第1內(nèi)部側(cè)凸起電極(68b)之間中，交替設(shè)置設(shè)有內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)的電極間區(qū)域和未設(shè)內(nèi)部側(cè)凸起電極用引線配線(50b、60b、60c、70、71、80b、100b)的電極間區(qū)域。
15.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于上述內(nèi)部側(cè)凸起電極(58b、68b、68c、77、78、88b、98b)中的至少一部分，連接在上述半導(dǎo)體芯片(96)上的半導(dǎo)體元件及芯片配線的至少一方上。
全文摘要
本發(fā)明的半導(dǎo)體裝置，在配設(shè)在離半導(dǎo)體芯片的邊緣的距離相對(duì)較近的位置上的外周側(cè)凸起電極間，具有2根內(nèi)周內(nèi)引線，其連接在配設(shè)在離上述邊緣的距離相對(duì)較遠(yuǎn)的位置上的內(nèi)周側(cè)凸起電極上。該內(nèi)周內(nèi)引線中的至少1根，根據(jù)內(nèi)周側(cè)凸起電極的接合位置彎曲。
文檔編號(hào)H01L21/56GK1507042SQ20031012017
公開日2004年6月23日 申請(qǐng)日期2003年12月9日 優(yōu)先權(quán)日2002年12月9日
發(fā)明者豐 健司, 豐沢健司 申請(qǐng)人:夏普株式會(huì)社