專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造技術(shù)，特別涉及在構(gòu)成半導(dǎo)體器件的絕緣膜的形成方法中采用的有效技術(shù)。
背景技術(shù)：
在半導(dǎo)體器件中，有在同一半導(dǎo)體襯底上具有厚度不同的兩種以上柵極絕緣膜的MIS·FET(MetalInsulator Semiconductor FieldEffect Transistor；金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管)的半導(dǎo)體器件。一般地，在施加相對高電壓的高耐壓MIS·FET中，使用具有相對厚的柵極絕緣膜的MIS·FET。
例如在閃存存儲器等那樣的非易失性存儲器中，在進(jìn)行信息寫入、刪除動作時，通過在被絕緣的電極(浮置電極)上存儲電荷來存儲信息，所以為了將該電荷注入到浮置電極中，需要例如20～26V左右的高電壓。因此，在以施加了該高電壓的MIS·FET為中心的柵極絕緣膜中，需要可承受施加上述高電壓的、例如20～30nm左右的厚度。
關(guān)于按化學(xué)氣相生長(Chemical Vapor DepositionCVD)法來形成柵極絕緣膜的技術(shù)，例如記載在本申請人申請的1999年7月2日公開的特開平11-177047號公報(bào)上。而且，在發(fā)明人研究的下述技術(shù)中，公開了通過將CVD法形成的絕緣膜在400℃下曝露于原子狀氧(O*)中，可使該絕緣膜在氟酸溶液中的腐蝕率達(dá)到熱氧化膜的腐蝕率。
UCS結(jié)束紀(jì)念論文集，‘開拓半導(dǎo)體，面向新世紀(jì)’，2000年9月24日(星期日)～25(星期一)東京東洋飯店21，UCS半導(dǎo)體基礎(chǔ)技術(shù)研究會議，p.38-51(特別參見p.49的圖74)。
但是，在非易失性存儲器中使用電壓高，所以MIS·FET的柵極絕緣膜厚，在通過熱氧化形成該膜時，元件分離部的側(cè)壁被氧化，體積膨脹而產(chǎn)生大應(yīng)力的結(jié)果，因在半導(dǎo)體襯底中產(chǎn)生缺陷，結(jié)的漏泄電流增加，從而存在寫入電壓下降，寫入時間增長等元件特性受到損害的問題。
在其他方面，在浮置電極上等半導(dǎo)體襯底以外的部位，需要具有與熱氧化膜同等膜質(zhì)量的氧化硅膜，但由于基底不是半導(dǎo)體襯底，所以難以通過熱氧化法形成高質(zhì)量的氧化硅膜。
為了解決這些問題，在按CVD法來形成氧化硅膜時，由于仍然不能獲得充分的膜質(zhì)量，所以通過膜成形后的熱處理來改善膜質(zhì)量，但存在其效果不充分，難以獲得接近熱氧化膜的膜質(zhì)量的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，在半導(dǎo)體器件的制造工序中，提供一種技術(shù)，不論熱氧化如何都可以形成不遜色于熱氧化膜的膜質(zhì)量的氧化硅膜。
本發(fā)明的上述及其他目的和新的特征，可從說明書的記述和附圖中變得清楚。
在本申請公開的發(fā)明中，如果簡單地說明代表性的概要，則如下那樣。
即，本發(fā)明對于半導(dǎo)體襯底上通過CVD法形成的氧化膜，在包含氧原子的低壓氣氛中實(shí)施等離子體處理。
此外，在包含等離子體中的離子狀況下實(shí)施等離子體處理。
此外，在低壓下的氣氛中實(shí)施等離子體處理。


圖1是本發(fā)明人的實(shí)驗(yàn)結(jié)果，表示從平帶電壓的初始值的變化量與附加了電壓應(yīng)力的累積時間的函數(shù)曲線圖。
圖2是表示測定電流電壓特性(柵極絕緣膜的漏泄電流)來取代圖1的電容電壓特性的結(jié)果的曲線圖。
圖3是在將氧等離子體處理時的壓力條件改變?yōu)閳D1條件所獲得的樣品中，表示從平帶電壓的初始值的變化量與附加了電壓應(yīng)力的累積時間的函數(shù)曲線圖。
圖4是表示測定電流電壓特性(柵極絕緣膜的漏泄電流)來取代圖1的電容電壓特性的結(jié)果的曲線圖。
圖5是在將氧等離子體處理時的壓力條件改變?yōu)閳D1條件所獲得的各種樣品中，表示從平帶電壓的初始值的變化量與附加了電壓應(yīng)力的累積時間的函數(shù)曲線圖。
圖6是表示測定電流電壓特性(柵極絕緣膜的漏泄電流)來取代圖5的電容電壓特性的結(jié)果的曲線圖。
圖7是在改變圖1的氧化硅膜的厚度和應(yīng)力電壓的樣品中，表示從平帶電壓的初始值的變化量與附加了電壓應(yīng)力的累積時間的函數(shù)曲線圖。
圖8是表示測定電流電壓特性(柵極絕緣膜的漏泄電流)來取代圖7的電容電壓特性的結(jié)果的曲線圖。
圖9是表示比較低溫下形成CVD氧化硅膜的情況和高溫下情況的結(jié)果的曲線圖。
圖10是表示比較低溫下形成CVD氧化硅膜的情況和高溫下情況的結(jié)果的曲線圖。
圖11是在本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造方法中使用的一例氧等離子體處理裝置的說明圖。
圖12是本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖13是接續(xù)圖12的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖14是接續(xù)圖13的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖15是接續(xù)圖14的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖16是接續(xù)圖15的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖17是接續(xù)圖16的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖18是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖19是接續(xù)圖18的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖20是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖21是接續(xù)圖20的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖22是接續(xù)圖21的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖23是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖24是接續(xù)圖23的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖25是接續(xù)圖24的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖26是接續(xù)圖25的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖27是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖28是接續(xù)圖27的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖29是接續(xù)圖28的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖30是接續(xù)圖29的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖31是接續(xù)圖30的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖32是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖33是接續(xù)圖32的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖34是接續(xù)圖33的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖35是接續(xù)圖34的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖36是接續(xù)圖35的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖37是接續(xù)圖36的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖38是接續(xù)圖37的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖39是接續(xù)圖38的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖40是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖41是接續(xù)圖40的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖42是接續(xù)圖41的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖43是接續(xù)圖42的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖44是接續(xù)圖43的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖45是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖46是接續(xù)圖45的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖47是接續(xù)圖46的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖48是接續(xù)圖47的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖49是接續(xù)圖48的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖50是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的主要部分剖面圖。
圖51是圖50的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖52是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的主要部分剖面圖。
圖53是圖52的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖54是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的主要部分剖面圖。
圖55是圖54的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖56是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的主要部分剖面圖。
圖57是圖56的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖58是圖56的半導(dǎo)體器件的接續(xù)圖57的制造工序中的主要部分剖面圖。
圖59是圖56的半導(dǎo)體器件的接續(xù)圖58的制造工序中的主要部分剖面圖。
圖60是圖56的半導(dǎo)體器件的接續(xù)圖59的制造工序中的主要部分剖面圖。
圖61是圖56的半導(dǎo)體器件的接續(xù)圖60的制造工序中的主要部分剖面圖。
圖62是圖56的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖63是圖56的半導(dǎo)體器件的接續(xù)圖62的制造工序中的主要部分剖面圖。
圖64是圖56的半導(dǎo)體器件的接續(xù)圖63的制造工序中的主要部分剖面圖。
圖65是圖56的半導(dǎo)體器件的接續(xù)圖64的制造工序中的主要部分剖面圖。
圖66是圖56的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖67是圖56的半導(dǎo)體器件的接續(xù)圖66的制造工序中的主要部分剖面圖。
圖68是圖56的半導(dǎo)體器件的接續(xù)圖67的制造工序中的主要部分剖面圖。
圖69是用于比較不使用氧等離子體處理情況的半導(dǎo)體晶片的主要部分剖面圖。
圖70是本發(fā)明另一實(shí)施方式的半導(dǎo)體器件的制造工序中的主要部分剖面圖。
圖71是圖70后的半導(dǎo)體器件的制造工序的主要部分剖面圖。
圖72是圖71后的半導(dǎo)體器件的制造工序的主要部分剖面圖。
圖73是本發(fā)明另一實(shí)施方式的液晶顯示裝置的制造工序中的主要部分剖面圖。
圖74是接續(xù)圖73的液晶顯示裝置的制造工序中的主要部分剖面圖。
圖75是接續(xù)圖74的液晶顯示裝置的制造工序中的主要部分剖面圖。
圖76是接續(xù)圖75的液晶顯示裝置的制造工序中的主要部分剖面圖。
圖77是接續(xù)圖76的液晶顯示裝置的制造工序中的主要部分剖面圖。
圖78是圖77的液晶顯示裝置的主要部分放大剖面圖。
具體實(shí)施例方式
在以下的實(shí)施方式中，為了簡明，在需要時，分割成多個部分或?qū)嵤┓绞絹碚f明，除了特別明示的情況以外，它們之間不是沒有關(guān)系的，存在一個是另一個的一部分或全部的變形例、細(xì)節(jié)、補(bǔ)充說明等關(guān)系。此外，在以下的實(shí)施方式中，在說明主要部件的數(shù)等(包括個數(shù)、數(shù)值、量、范圍等)時，除了特別明示的情況和說明原理而限于特定的數(shù)情況以外，不限定于特定的數(shù)，也可以在特定的數(shù)以上。而且，在以下的實(shí)施方式中，除了特別明示的情況和原理上需要說明的情況等以外，其構(gòu)成主要部件(也包括主要步驟等)不一定必須如此。同樣，在以下的實(shí)施方式中，在說明構(gòu)成部件等的形狀、位置關(guān)系等時，除了特別明示的情況和原理性說明等情況以外，還包含實(shí)質(zhì)上近似或類似其形狀等情況。這種情況對于上述數(shù)值和范圍也是同樣。此外，一般地，在置換為特定的氣體(處理氣體)的反應(yīng)室內(nèi)，根據(jù)需要補(bǔ)充處理氣體，同時通過高頻電場等作用將氣體電離而生成等離子體，在實(shí)際中不能完全用處理氣體進(jìn)行置換。因此，在本申請中，例如即使稱為氧等離子體，也不是指完全的氧等離子體，不排除在該等離子體內(nèi)包含的雜質(zhì)氣體(氮、二氧化碳、水蒸汽等)的存在。同樣，不言而喻，不排除等離子體中包含其他稀釋氣體或添加氣體。而且，在表現(xiàn)為‘氧化硅膜構(gòu)成’、或‘以氧化硅膜為主要材料’或‘氧化硅膜系的’的情況下，意味著使用氧化硅膜作為主要成分。即，一般地，即使是對氧化硅膜進(jìn)行成膜的處理，當(dāng)然也包含雜質(zhì)，不排除添加物和雜質(zhì)包含于氧化硅膜構(gòu)成的部件中的情況。此外，在上述表現(xiàn)中，還包括在氧化硅膜構(gòu)成的部件的表面上形成其他材料構(gòu)成的絕緣膜的疊層結(jié)構(gòu)。這種結(jié)構(gòu)不限于氧化硅膜，即使其他絕緣膜、例如氮化硅等也是同樣。以下，根據(jù)附圖詳細(xì)地說明本發(fā)明的實(shí)施方式。再有，在用于說明本發(fā)明的方式的所有附圖中，具有相同功能的部分附以同一標(biāo)號，并省略其重復(fù)說明。此外，在實(shí)施方式中，將作為場效應(yīng)晶體管的MIS·FET(包含將MOS·FET金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管作為MIS·FET的下位概念)簡略為MIS，將p溝道型的MIS·FET簡略為pMIS，將n溝道型的MIS·FET簡略為nMIS。
(實(shí)施方式1)本發(fā)明人對于通過CVD(化學(xué)氣相淀積)法淀積的氧化硅膜(SiO2等)，在含有以氧(O2)為主要?dú)怏w的氣氛中實(shí)施等離子體處理(氧等離子體處理)情況下，發(fā)現(xiàn)等離子體中的離子、特別是氧離子(O+或O2+)的作用在改善上述氧化硅膜的膜質(zhì)量上很重要。這可假設(shè)為等離子體中的離子通過碰撞上述氧化硅膜時的物理式(機(jī)械式)的碰撞，在氧化硅膜的構(gòu)成原子上產(chǎn)生再配置，改善氧化硅膜的膜質(zhì)量。以下，根據(jù)圖1～圖10來說明本發(fā)明人用于驗(yàn)證實(shí)施方式的有效性而進(jìn)行的實(shí)驗(yàn)結(jié)果。再有，以下將基于等離子體的原子團(tuán)的氧簡略為氧原子團(tuán)(O*)。
在圖1和圖2中，首先在形成了元件分離區(qū)域的p型的硅(Si)襯底上，對于通過減壓CVD(Low Pressure CVD以下簡略為LPCVD)法按二氧化硅膜換算膜厚可形成厚度4nm左右的氧化硅膜(SiO2等)，例如形成將實(shí)施了壓力為67Pa的氧等離子體處理的膜作為絕緣膜的n型柵極MOS電容并作為實(shí)驗(yàn)樣品。在這些樣品中，上述氧等離子體處理的處理時間各不相同，在沒有通過LPCVD法淀積的氧化硅膜(以下也稱為LPCVD氧化硅膜)的硅襯底上，通過上述氧等離子體處理按照二氧化硅換算膜厚生長厚度為3～5nm左右的氧化硅膜。接著，將上述n型柵極MOS電容例如保持125℃，在柵電極上附加規(guī)定時間的固定負(fù)電壓，以使該柵極絕緣膜中的電場強(qiáng)度達(dá)到-10MV/cm后，通過重復(fù)進(jìn)行測定電容電壓特性的操作，調(diào)查平帶電壓(VFB)的時間變化。在該實(shí)驗(yàn)中可知，作為上述氧化硅膜的成膜方法選擇的減壓CVD法是在使成膜時的壓力低于大氣壓(常壓)的狀態(tài)中進(jìn)行的CVD法，可形成膜質(zhì)量比較好的氧化硅膜。
圖1是上述平帶電壓的初始值(附加電壓應(yīng)力前的值)的變化量表示為附加了電壓應(yīng)力的累計(jì)時間函數(shù)的圖。在沒有實(shí)施上述氧等離子體處理的LPCVD氧化硅膜中，電壓應(yīng)力的累計(jì)時間達(dá)到1秒以前受到破壞(參照圖1的+記號)。相反，在實(shí)施了氧等離子體處理的LPCVD氧化硅膜中，可知具有充分的破壞壽命。此外，可知通過氧等離子體處理平帶電壓的變動量減少到與熱氧化膜(參照圖1的黑圓記號)同等的水平。而且，對于硅襯底的氧化量按照二氧化硅換算膜厚達(dá)到5nm以上的處理時間，平帶電壓的變動量(ΔVFB)開始增加，所以期望氧等離子體處理在硅襯底的氧化量變至LPCVD氧化硅膜的略大于30％厚度的范圍內(nèi)停止。但是，即使在硅襯底上的氧化硅膜厚度變到LPCVD氧化硅膜厚度的略大于30％以上的情況下，由于平帶電壓的變動量也沒有達(dá)到實(shí)用上有問題的水平，所以沒有否定這樣的氧等離子體處理的有效性。這樣，本發(fā)明人首次發(fā)現(xiàn)通過過剩的氧等離子體處理來增加平帶電壓的變動量的現(xiàn)象，根據(jù)本發(fā)明人的研究，假設(shè)該現(xiàn)象如下引起通過進(jìn)行LPCVD氧化硅膜下存在的硅襯底的氧化，氧化硅膜和硅襯底的界面應(yīng)力增加的結(jié)果，使載流子俘獲增加。
圖2表示測定電流電壓特性(柵極絕緣膜的漏泄電流)來取代圖1的電容電壓特性的結(jié)果。一般地，通過在氧化硅膜中附加電壓應(yīng)力，即使對于低的(絕對值小)柵極電壓，柵極絕緣膜的漏泄電流也變得明顯，在非易失性存儲器中產(chǎn)生擔(dān)當(dāng)信息存儲的存儲電荷消失的問題。圖2表示例如在造成1μA/cm2的漏泄電流的柵極電壓下柵極絕緣膜中感應(yīng)的來自電場強(qiáng)度初始值的變動量。通過實(shí)施上述氧等離子體處理，上述電場強(qiáng)度的變化量極大地減少到與熱氧化形成的氧化硅膜相同的水平。關(guān)于電場強(qiáng)度的變動量，在氧等離子體處理的處理時間短(圖2中硅襯底的氧化量在3nm以下)時，不能完全防止電場強(qiáng)度的變動，但可改善到實(shí)用上沒有問題的水平(參照圖2的白圓記號)。因此，綜合圖1和圖2，根據(jù)發(fā)明人的研究結(jié)果，可發(fā)現(xiàn)設(shè)定氧等離子體處理的處理時間，具有可在硅襯底上形成厚度與形成的LPCVD氧化硅膜厚度大致相同的氧化硅膜的效果，如果調(diào)整處理時間，可將通過氧等離子體處理形成在硅襯底上的氧化硅膜的厚度處于LPCVD氧化硅膜厚度的略低于30％～略大于30％的范圍內(nèi)，則具有更好的效果。
圖3和圖4是分別表示使上述氧等離子體處理時的壓力為267Pa來替代67Pa時進(jìn)行的樣品作為樣品，進(jìn)行與上述圖1和圖2說明的相同的測定的結(jié)果圖。從這些圖可知，在氧等離子體處理壓力高時，盡管通過氧等離子體處理硅襯底被氧化至與低壓力相同的程度，但在短時間內(nèi)產(chǎn)生絕緣破壞，本發(fā)明人發(fā)現(xiàn)LPCVD氧化硅膜的質(zhì)量改變不充分。本發(fā)明人認(rèn)為產(chǎn)生這樣的差別的原因如下。即，在等離子體的壓力低時，等離子體中的離子與原子團(tuán)的比與高壓力下的情況相比增大，但該氧等離子體中的離子(主要為氧離子(O+或O2+，在添加氧以外的情況下，還包含基于該添加氣體的離子)被加速，碰撞LPCVD氧化硅膜，因這種物理式(機(jī)械式)的碰撞，LPCVD氧化硅膜的一部分被破壞，在LPCVD氧化膜的構(gòu)成原子上產(chǎn)生再配置，形成更穩(wěn)定的結(jié)合的結(jié)果，在LPCVD氧化硅膜中形成更牢固的結(jié)構(gòu)。相反，在等離子體的壓力高時，由于等離子體中的離子與原子團(tuán)的比與低壓力情況相比下降，所以上述再配置沒有充分進(jìn)行，可認(rèn)為不能獲得充分的質(zhì)量改變效果。即，可以認(rèn)為氧原子團(tuán)(O*或O2*)有助于LPCVD氧化硅膜的質(zhì)量改變，但本發(fā)明人發(fā)現(xiàn)氧原子團(tuán)對于充分改善膜質(zhì)量(柵極絕緣耐壓)是必需的。在上述非專利文獻(xiàn)1中，記載了‘通過將CVD氧化膜曝露在氧原子團(tuán)(O*或O2*)中，可以減小該氧化膜在氟酸溶液中的腐蝕速度’的情況，但在上述氧原子團(tuán)處理中，可以預(yù)料難以改善氧化硅膜的膜質(zhì)量(柵極絕緣耐壓)。這樣，本發(fā)明人發(fā)現(xiàn)在氧化膜的膜質(zhì)量改善方面等離子體中的離子作用很重要，即使單純地實(shí)施氧等離子體處理，仍難以獲得充分的膜質(zhì)量改善效果。
圖5和圖6是分別表示使用在圖1和圖2的氧等離子體處理中改變處理壓力制成的樣品進(jìn)行同樣的測定的結(jié)果圖。這里，即使處理壓力不同，但也可調(diào)整處理時間，以使硅襯底上形成的氧化硅膜的厚度按照二氧化硅換算膜厚達(dá)到4nm左右。從這些圖可知，如果使氧等離子體處理的處理壓力在200Pa以下，則可獲得良好的質(zhì)量改變效果。此外，如果處理壓力在1Pa以下，則等離子體不穩(wěn)定，容易受到處理室內(nèi)殘留氣體的影響，所以在氧等離子體處理的效果或再現(xiàn)性上產(chǎn)生問題的可能性大。根據(jù)本發(fā)明人的研究，最適合等離子體處理的壓力因等離子體處理裝置或其他條件等產(chǎn)生變動而難以限定，在本發(fā)明人進(jìn)行的實(shí)驗(yàn)中，在1Pa以上、200Pa以下的范圍較好，可以例示67Pa以上、133Pa以下的范圍。
下面，說明厚的LPCVD氧化硅膜與等離子體處理時間依賴性。圖7和圖8分別表示對于按照LPCVD法形成的厚度17nm(二氧化硅換算膜厚)左右的氧化硅膜實(shí)施等離子體處理，施加應(yīng)力電壓而使上述氧化硅膜中的電場達(dá)到-8.7MV/cm時的平帶電壓的變動量，以及漏泄電流固定的電場強(qiáng)度的變動量。等離子體處理的壓力例如為67Pa左右。此外，圖8表示漏泄電流為0.1μA/cm2的電場強(qiáng)度的調(diào)查結(jié)果。在這些圖中，表示比較等離子體處理時的氣氛為氧的情況和含有水蒸汽的氧情況下的結(jié)果。在任何一種氣氛情況下，都是隨著處理量增加，電壓應(yīng)力造成的特性變動減少。在圖7和圖8中，等離子體處理的硅襯底上的氧化量都比CVD法形成后的氧化硅膜薄，在這樣的處理范圍中，改善效果隨著處理量而增加方面，與上述圖1和圖2的情況相同。由于圖8所示的電場強(qiáng)度變化為負(fù)，所以漏泄電流因電壓應(yīng)力而難以流過。從減少漏泄電流的觀點(diǎn)來看，期望變動大，但在用于非易失性存儲器的隧道氧化膜等時，造成寫入和刪除的速度下降的問題。
下面說明氧等離子體處理時的與氣氛的關(guān)系。關(guān)于氣氛，特別涉及上述圖7所示的平帶電壓的變動，與氧氣氛相比，含有水分的氧氣氛可獲得更良好的結(jié)果。
下面說明與CVD氧化硅膜的膜質(zhì)量的關(guān)系。圖9和圖10表示比較在低溫下形成CVD氧化硅膜的情況和在高溫下形成CVD氧化硅膜的情況的結(jié)果。在低溫下的膜形成中，例如在反應(yīng)氣體上使用原硅酸四乙酯(Tetra Ethyl Ortho SilicateTEOS、Si(OC2H5)4)在680℃下進(jìn)行。在高溫下的膜形成中，例如使用含有單硅烷(SiH4)和N2O的混合氣體在800℃下進(jìn)行。再有，在圖1～圖8中，都使用高溫形成的氧化硅膜。
在圖9和圖10中，按CVD法形成的氧化硅膜的厚度有所不同，在低溫形成時為5nm左右，在高溫形成時為4nm左右，而通過氧等離子體處理使硅襯底上形成的氧化硅膜的厚度與各自的膜厚一致。在低溫下進(jìn)行基于CVD法的膜形成時，基于電壓應(yīng)力的平帶電壓沒有多大改善(參照圖9的四邊形記號)，為了實(shí)現(xiàn)本實(shí)施方式的目的，可知最好使用高溫形成的氧化硅膜(參照圖9的三角形記號)。
作為氧化硅膜的成膜方法，在使用原子層生長CVD(AtomicLayer DepositionALD)取代普通的LPCVD法時，可得到不劣于高溫形成情況下的結(jié)果。此外，在采用上述原子層生長CVD法的情況下，根據(jù)用途，也可以不實(shí)施上述氧等離子體處理。
在圖9和圖10中，還表示不使用等離子體而實(shí)施普通的熱氧化處理情況下的結(jié)果。在這種熱氧化處理的情況下，也調(diào)整處理時間，以使硅襯底上形成的氧化硅膜的厚度與CVD法形成的氧化硅膜的厚度相等。這種情況的熱氧化處理的氣氛是水分和氧的混合氣體。從這些圖可知，盡管熱氧化處理有提高絕緣耐壓的效果，但在防止平帶電壓變動和對應(yīng)于規(guī)定的漏泄電流的電場強(qiáng)度變動的效果上差，本實(shí)施方式的氧等離子體處理具有以往沒有的效果。
圖11表示在本實(shí)施方式的氧等離子體處理中使用的等離子體處理裝置1的一例。等離子體處理裝置1包括高頻電源1a、匹配器1b、天線1c、反應(yīng)槽1d、處理臺1e、反應(yīng)氣體導(dǎo)入口1f和排氣口1g。高頻電源1a例如具有可產(chǎn)生2.45GHz的高頻電磁波的構(gòu)造。高頻電源1a產(chǎn)生的高頻電磁波通過匹配器1b，傳送到設(shè)置在反應(yīng)槽1d外部的天線1c。天線1c例如采用RLSA(Radial Line SlotAntenna輻射線槽天線)方式的天線，具有可對反應(yīng)槽1d內(nèi)發(fā)射圓極化高頻電磁波的構(gòu)造。通過從該天線1c發(fā)射到反應(yīng)槽1d內(nèi)的微波，在處理臺1e上的半導(dǎo)體晶片2W的主表面和天線1c之間的反應(yīng)槽1d內(nèi)形成生成等離子體PL的結(jié)構(gòu)。為了將等離子體激勵部和等離子體空間分離，將半導(dǎo)體晶片2W配置在等離子體激勵部的擴(kuò)散等離子體區(qū)域。由此，可以進(jìn)行不依賴于半導(dǎo)體晶片2W主表面圖形的具有表面均勻性的處理。在本裝置中，照射到半導(dǎo)體晶片2W的主表面上的離子能量為1eV以下。因此，可不在半導(dǎo)體晶片2W的主表面上產(chǎn)生損傷。在處理臺1e中設(shè)置加熱器，使等離子體處理中的半導(dǎo)體晶片2W的溫度例如可達(dá)到400℃左右。包含以氧(O2)為主要?dú)怏w的處理氣體通過反應(yīng)氣體導(dǎo)入口1f供給到反應(yīng)槽1d內(nèi)的半導(dǎo)體晶片2W的主表面上方。以面對半導(dǎo)體晶片2W來配置噴淋板，也可通過該噴淋板向半導(dǎo)體晶片2W的主表面均勻地供給處理氣體。使用后的處理氣體通過半導(dǎo)體晶片2W周邊的排氣口1g被均勻地排氣。
下面，根據(jù)圖12～圖17來說明本實(shí)施方式的半導(dǎo)體器件的制造方法的一例。圖12～圖17是本實(shí)施方式1的半導(dǎo)體器件的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。再有，標(biāo)號A1表示薄膜形成區(qū)域，A2表示厚膜形成區(qū)域，A3表示分離區(qū)域。
首先，如圖12所示，在構(gòu)成平面略圓形狀的半導(dǎo)體晶片2W的p型單晶硅(Si)構(gòu)成的半導(dǎo)體襯底(以下稱為襯底)2S的主表面(器件形成面)的分離區(qū)域A3中，例如形成淺溝型的元件分離部(Shallow Groove IsolationSGI或Shallow Trench IsolationSTI)3。接著，在被襯底2S的主表面的元件分離部3包圍的有源區(qū)域上，例如通過熱氧化法形成氧化硅膜構(gòu)成的絕緣膜4。該絕緣膜4在后述的離子注入處理時具有保護(hù)半導(dǎo)體晶片2W的功能。然后，通過絕緣膜4在襯底2S中，分別以各自的抗蝕劑圖形為掩模進(jìn)行用于形成p阱PWL和n阱NWL的離子注入，而且，分別以各自的抗蝕劑圖形為掩模進(jìn)行用于形成具有調(diào)節(jié)閾值電壓作用的半導(dǎo)體區(qū)域5a、5b的離子注入。
接著，在含有氟酸的溶液中除去絕緣膜4后，如圖13所示，在半導(dǎo)體晶片2W的主表面上，例如通過LPCVD法淀積氧化硅膜構(gòu)成的絕緣膜6a，以按照二氧化硅換算膜厚達(dá)到20nm左右的厚度。該絕緣膜6a是后面作為柵極絕緣膜的絕緣膜。該絕緣膜6a的淀積時的處理溫度例如為800℃左右。接著，在將半導(dǎo)體晶片2W容納于等離子體處理裝置1后，對半導(dǎo)體晶片2W的主表面上的絕緣膜6a實(shí)施如圖13箭頭模式表示那樣的上述氧等離子體處理。氧等離子體處理時的半導(dǎo)體晶片2W的溫度例如是400℃左右的低溫。而且，氧等離子體處理時的處理氣體例如使用氧(O2)等主要?dú)怏w和氬(Ar)等這樣的稀釋氣體的混合氣體(O2/Ar)。此時的氧流量例如為10cc/min左右，氬流量例如為1000～2000cc/min左右。即，氧流量＜稀釋氣體流量。根據(jù)本發(fā)明人的實(shí)驗(yàn)，如果氧流量過大(例如200cc/min左右)，則與上述壓力高的情況同樣，可發(fā)現(xiàn)柵極絕緣耐壓的不良發(fā)生率增加。這里，添加稀釋氣體的原因在于，通過在處理氣體中添加比要激勵(離子化或原子團(tuán)化)的分子(這里為氧分子，稱為對象分子)容易激勵的分子(這里為氬分子，成為添加分子)，可以提高對象分子的激勵效率，可以提高處理效率。
而且，假設(shè)添加分子自身產(chǎn)生的物理性碰撞(例如噴鍍)也有助于LPCVD氧化硅膜的膜質(zhì)量改善。但是，處理氣體不限定于上述氣體。例如，也可以是臭氧(O3)的單體氣體、氧(O2)的單體氣體、水蒸氣(H2O)、NO的單體氣體或N2O的單體氣體。此外，處理氣體也可以是氫(H2)和氧的混合氣體(在等離子體中形成H2O)、水蒸氣(H2O)和氧的混合氣體、NO氣體和氧的混合氣體或N2O和氧的混合氣體。此外，也可以是通過惰性氣體(氦(He)、氬、氪(Kr)或氙(Xe))稀釋上述單體氣體或混合氣體的氣體。根據(jù)本發(fā)明人的研究，從LPCVD氧化硅膜的膜質(zhì)量改善的觀點(diǎn)來看，作為處理氣體種類的有效性具有以下那樣的順序。即，(H2/O2/Ar)＝(H2/O2/Kr)＝(H2/O2/He)＝(H2O/O2/Ar)＝(H2O/O2/Kr)＝(H2O/O2/He)＝(H2O/Ar)＝(H2O/Kr)＝(H2O/He)＞(O3/Ar)＝(O3/Kr)＝(O3/He)＞(O2/Ar)＝(O2/Kr)＝(O2/He)＞O3＞O2＞NO＞N2O。再有，從現(xiàn)有的臭氧發(fā)生裝置產(chǎn)生的臭氧濃度為10％，其余的90％為氧，所以沒有將臭氧和氧的混合氣體作為處理氣體來例示，但不排除臭氧和氧的混合氣體。此外，氧等離子體處理時的處理室內(nèi)的壓力如上述那樣。
通過實(shí)施這樣的氧等離子體處理，如上述那樣，通過等離子體中的離子和原子團(tuán)的作用，可以將LPCVD法形成的絕緣膜6a的膜質(zhì)量改善至與熱氧化法形成的氧化硅膜相同的膜質(zhì)量。此外，由于對半導(dǎo)體晶片2W主表面的氧等離子體中的離子照射能量比較低(幾eV左右)，所以對半導(dǎo)體晶片2W的主表面和絕緣膜6a的損傷小，可進(jìn)行絕緣膜6a的改善處理。
接著，如圖14所示，在薄膜形成區(qū)域A1中有開口部，形成可覆蓋厚膜形成區(qū)域A2和其周邊的分離區(qū)域A3的至少一部分的抗蝕劑圖形(以下稱為抗蝕劑圖形)PR1后，在含有氟酸的溶液中除去從該抗蝕劑圖形PR1中露出的上述絕緣膜6a。在沒有被抗蝕劑圖形PR1覆蓋的分離區(qū)域3中形成絕緣膜6a，所以可以降低或防止露出的元件分離部3的嵌入絕緣膜的上部在上述腐蝕處理時被除去而產(chǎn)生凹陷。如果元件分離部3凹陷，則元件分離部3的溝的上部側(cè)面襯底2S露出，在該露出部中，在后續(xù)熱氧化處理中僅形成厚度8nm左右的薄的熱氧化膜。之后，在因元件分離部3的凹陷露出的溝的上部側(cè)面的襯底2S中，沒有注入用于閾值電壓調(diào)整的雜質(zhì)。因此，如果柵電極重疊在該溝的上部側(cè)面上，則MIS的閾值電壓下降，截止電流增加的結(jié)果，產(chǎn)生MIS的開關(guān)特性惡化的問題。相反，在本實(shí)施方式中，由于可減少或防止元件分離部3的上部凹陷，所以可極大地改善MIS的開關(guān)特性。
接著，在通過研磨法除去抗蝕劑圖形PR1后，進(jìn)行清洗處理。這里，絕緣膜6a如上述那樣用LPCVD法形成，但在本實(shí)施方式1中，通過對絕緣膜6a實(shí)施氧等離子體處理，將絕緣膜6a的膜質(zhì)量改善至與熱氧化膜相同的程度，從而在上述抗蝕劑圖形除去后的清洗處理時，可以降低或防止成為后面厚膜形成區(qū)域的MIS的柵極絕緣膜的絕緣膜6a被腐蝕，并且降低或防止其受到損傷。這樣，在元件分離部3中形成具有與熱氧化膜同等膜質(zhì)量的絕緣膜6a，在降低元件分離部3的嵌入絕緣膜的脫落量，防止MIS開關(guān)特性的異常方面，具有重要的作用。
接著，例如對半導(dǎo)體晶片2W實(shí)施熱氧化處理，以按照二氧化硅換算膜厚在襯底2S的露出面上可形成厚度8nm左右的氧化硅膜。由此，如圖15所示，在薄膜形成區(qū)域A1中，例如按照二氧化硅換算膜厚形成厚度8nm左右的氧化硅膜構(gòu)成的絕緣膜7a。此時，同時在厚膜形成區(qū)域A2中，在絕緣膜6a連接的襯底2S的界面上，例如按照二氧化硅換算膜厚形成厚度5nm左右的氧化硅膜構(gòu)成的絕緣膜7b。即，通過上述熱氧化處理，厚膜形成區(qū)域A2的襯底2S上的絕緣膜6a、7b的總厚度例如按照二氧化硅換算膜厚達(dá)到25nm左右。絕緣膜7a是薄膜形成區(qū)域A1的MIS的柵極絕緣膜，絕緣膜6a、7b的疊層膜是厚膜形成區(qū)域A2的MIS的柵極絕緣膜。
接著，如圖16所示，形成柵電極8a和間隔絕緣膜9。薄膜形成區(qū)域A1和厚膜形成區(qū)域A2的柵電極8a通過光刻(以下稱為平版印刷)技術(shù)和干法腐蝕技術(shù)對相同的多晶硅膜構(gòu)圖來形成。間隔絕緣膜9例如由氧化硅膜溝槽，用與柵電極8a的構(gòu)圖相同的工序進(jìn)行構(gòu)圖。然后，以各自的抗蝕劑圖形為掩模進(jìn)行用于形成雜質(zhì)濃度相對低的半導(dǎo)體區(qū)域10a、11a的離子注入。半導(dǎo)體區(qū)域10a例如導(dǎo)入磷(P)或砷(As)而形成n型，半導(dǎo)體區(qū)域11b例如導(dǎo)入硼(B)或二氟化硼(BF2)而形成p型。然后，在半導(dǎo)體晶片2W的主表面上，例如通過CVD法淀積氧化硅膜構(gòu)成的絕緣膜后，通過對其進(jìn)行基于各向異性腐蝕的反向腐蝕，在柵電極8a和間隔絕緣膜9的側(cè)面形成邊壁12。然后，將各自的抗蝕劑圖形作為掩模來進(jìn)行用于形成雜質(zhì)濃度相對高的半導(dǎo)體區(qū)域10b、11b的離子注入。半導(dǎo)體區(qū)域10b例如導(dǎo)入硼或二氟化硼而形成p+型。這樣，形成具有LDD(輕摻雜漏)結(jié)構(gòu)的用于源極和漏極的半導(dǎo)體區(qū)域10a、10b、11a、11b，并在薄膜形成區(qū)域A1中，例如形成nMISQn，在厚膜形成區(qū)域A2中例如形成pMISQp。nMISQn由相對低的電源電壓驅(qū)動，示例了要求相對快的工作速度的MIS，pMISQp由相對高的電源電壓驅(qū)動，示例了不需要高速工作的MIS。但是，這是示例，既有在薄膜形成區(qū)域A1中形成pMIS的情況，又有在厚膜形成區(qū)域A2中形成nMIS的情況。
接著，如圖17所示，在半導(dǎo)體晶片2W的主表面上，通過CVD法或涂敷法淀積例如氧化硅膜構(gòu)成的絕緣膜13a后，在這樣的絕緣膜13a中形成可露出半導(dǎo)體區(qū)域10b、11b或柵電極8a的一部分的接觸孔14。然后，在半導(dǎo)體晶片2W的主表面上，在淀積例如氮化鈦(TiN)等構(gòu)成的相對薄的導(dǎo)體膜后，在其上淀積鎢等構(gòu)成的相對厚的金屬膜，通過腐蝕法或CMP(化學(xué)機(jī)械拋光)法除去這些疊層膜，以使這些疊層膜僅殘留在接觸孔14內(nèi)，從而在接觸孔14內(nèi)形成栓塞15a。然后，在半導(dǎo)體晶片2W的主表面上，通過濺射法等淀積例如鋁(Al)或鋁合金構(gòu)成的金屬膜后，通過平版印刷技術(shù)和干法腐蝕技術(shù)對其進(jìn)行構(gòu)圖，從而形成布線16a。這樣，在同一襯底2S上完成配有柵極絕緣膜的厚度不同的nMISQn和pMISQp的半導(dǎo)體器件。
這樣，在本實(shí)施方式1中，基于LPCVD法的氧化硅膜帶來的柵極絕緣可靠性(柵極絕緣耐性)的惡化通過上述氧等離子體處理被改善至沒有問題的水平。而且，由于形成厚的柵極絕緣膜而不使襯底2S過氧化，所以與以往相比可極大減少元件分離部3的溝側(cè)壁的氧化量，可以將結(jié)晶缺陷的數(shù)目減少至沒有問題的程度。此外，可在比較低的溫度條件(800℃以下)下進(jìn)行厚膜形成區(qū)域A2的MIS的柵極絕緣膜的成膜和提高質(zhì)量，所以可以降低或防止已經(jīng)導(dǎo)入襯底2S的雜質(zhì)的再擴(kuò)散，可以使這種雜質(zhì)濃度分布更接近期望的狀態(tài)。此外，由于對半導(dǎo)體晶片2W的主表面的氧等離子體中的離子照射能量比較低(幾eV左右)，所以對半導(dǎo)體晶片2W的主表面和絕緣膜6a的損傷小，可進(jìn)行絕緣膜6a的改善處理。而且，可以將元件分離部3的嵌入絕緣膜的厚度大致維持在柵極氧化膜形成工序前的值上，所以與以往相比可減少元件分離部3的嵌入絕緣膜的脫落量，其結(jié)果，還可極大地改善MIS的開關(guān)特性的異常。因此，可以提高半導(dǎo)體器件的可靠性和性能。
如果上述氧等離子體處理是輕度的，則可言而喻，由于膜整體沒有改變質(zhì)量，所以不能獲得充分的絕緣可靠性，而在過度進(jìn)行處理時，根據(jù)本發(fā)明人的研究可知，有時也導(dǎo)致絕緣性的惡化。因此，在本實(shí)施方式中，不在襯底2S的主表面上形成任何膜而進(jìn)行氧等離子體處理時，最好使襯底2S的主表面上形成的氧化硅膜的厚度(二氧化硅換算膜厚)與淀積了厚度20nm左右(二氧化硅換算膜厚)的氧化硅膜(絕緣膜6a)相同。
(實(shí)施方式2)在實(shí)施方式2中，通過圖18和圖19來說明也利用CVD氧化膜來形成薄膜形成部的柵極絕緣膜情況的一例。圖18和圖19是實(shí)施方式2的半導(dǎo)體器件的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
首先，在經(jīng)過上述實(shí)施方式1的圖12所示的除去絕緣膜4的工序后，如圖18所示，在半導(dǎo)體晶片2W的主表面上，例如通過LPCVD法淀積氧化硅膜構(gòu)成的絕緣膜6b，以使其厚度按二氧化硅換算膜厚達(dá)到16nm左右，而且對該絕緣膜6b實(shí)施與上述圖13說明的同樣的氧等離子體處理。由此，可將用LPCVD法形成的絕緣膜6b的膜質(zhì)量改善至與熱氧化法形成的氧化硅膜相同的膜質(zhì)量。
接著，與上述實(shí)施方式1的絕緣膜6a同樣，在形成薄膜形成區(qū)域A1中有開口部，并可覆蓋厚膜形成區(qū)域A2和其周邊的分離區(qū)域A3的至少一部分的抗蝕劑圖形后，在含有氟酸的溶液中除去從該抗蝕劑圖形中露出的上述絕緣膜6b。這種情況下，還在沒有被抗蝕劑圖形PR1覆蓋的分離區(qū)域3中形成絕緣膜6a，可以減少或防止露出的元件分離部3的嵌入絕緣膜的上部在上述腐蝕處理時被除去而產(chǎn)生凹陷，所以可極大地改善MIS的開關(guān)特性。接著，在絕緣膜6b的構(gòu)圖時，通過研磨法等除去用作掩模的抗蝕劑圖形后，進(jìn)行清洗處理。這種情況也與上述實(shí)施方式1同樣，絕緣膜6b經(jīng)氧等離子體處理被改變?yōu)榕c熱氧化膜相同的質(zhì)量，所以在除去上述抗蝕劑圖形后的清洗處理時，可以抑制或防止作為后面厚膜形成區(qū)域的MIS的柵極絕緣膜的絕緣膜6b被腐蝕，或受到損傷。然后，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法等淀積例如氧化硅膜構(gòu)成的絕緣膜6c，以使其厚度按照二氧化硅換算膜厚達(dá)到8nm左右。這種情況下，絕緣膜6c也淀積在分離部3上，所以即使因上述絕緣膜6b的構(gòu)圖或抗蝕劑圖形的清洗處理造成元件分離部3上部被略微除去凹陷，該凹陷也可被絕緣膜6c嵌入。因此，就進(jìn)一步改善MIS的開關(guān)特性。然后，對絕緣膜6c，如圖18的箭頭模式的那樣，實(shí)施與上述圖13說明的相同的氧等離子體處理。由此，可將LPCVD法形成的絕緣膜6c的膜質(zhì)量改善至與熱氧化法形成的氧等離子體相同的膜質(zhì)量。此外，可在比較低的溫度條件下進(jìn)行絕緣膜6c的成膜和改善質(zhì)量，所以可以減少或防止已經(jīng)導(dǎo)入襯底2S的雜質(zhì)的再擴(kuò)散，可以進(jìn)一步使其雜質(zhì)濃度分布達(dá)到期望的狀態(tài)。而且，對半導(dǎo)體晶片2W主表面的氧等離子體中的離子照射能量比較低(幾eV左右)，所以可進(jìn)行絕緣膜6c的改善處理。通過這些處理，可以提高元件的可靠性和性能。氧等離子體處理后的厚膜形成區(qū)域A2的絕緣膜總厚度按二氧化硅換算膜厚為25nm左右。以后，與上述實(shí)施方式1同樣，如圖19所示，完成在同一襯底2S中配有柵極絕緣膜厚度不同的nMISQn和pMISQp的半導(dǎo)體器件。薄膜形成區(qū)域A1的nMISQn的柵極絕緣膜主要由LPCVD法形成的絕緣膜6c構(gòu)成，其柵極絕緣膜的厚度例如按二氧化硅換算膜厚為8～9nm左右。厚膜形成區(qū)域A2的pMISQp的柵極絕緣膜主要由LPCVD法形成的絕緣膜6b、6c的疊層膜構(gòu)成，其柵極絕緣膜的厚度例如按二氧化硅換算膜厚為25nm左右。
這樣，在實(shí)施方式2中除了可獲得上述實(shí)施方式1的效果以外，還可獲得以下效果。即，由于元件分離部3的溝側(cè)壁幾乎沒有氧化，所以與實(shí)施方式1相比，可進(jìn)一步減少結(jié)晶缺陷。此外，元件分離部3的嵌入絕緣膜的厚度比柵極絕緣膜形成工序前的值增加，與上述實(shí)施方式1相比，可以進(jìn)一步減小其嵌入絕緣膜的落入量，所以可以使MIS的開關(guān)特性更接近正常。
(實(shí)施方式3)在實(shí)施方式3中，通過圖20～圖22來說明利用上述氧等離子體處理來形成薄膜形成區(qū)域的柵極絕緣膜情況的一例。圖20～圖22是實(shí)施方式3的半導(dǎo)體器件制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
首先，在經(jīng)過上述實(shí)施方式1的圖12所示的除去絕緣膜4的工序后，如圖20所示，在半導(dǎo)體晶片2W的主表面上，例如通過LPCVD法淀積氧化硅膜構(gòu)成的絕緣膜6d，以使其厚度按二氧化硅換算膜厚達(dá)到24nm左右。接著，在形成薄膜形成區(qū)域A1中有開口部的抗蝕劑圖形后，將其作為腐蝕掩模，在含有氟酸的溶液中除去上述絕緣膜6d。然后，在除去抗蝕劑圖形并進(jìn)行了清洗后，如圖20箭頭模式地所示，實(shí)施上述氧等離子體處理。由此，如圖21所示，在薄膜形成區(qū)域A1露出的襯底2S的主表面上，例如形成其厚度按二氧化硅換算膜厚為8nm左右的氧化硅膜構(gòu)成的絕緣膜17a。此時，作為厚膜形成區(qū)域A2的柵極絕緣膜的絕緣膜6d可以與上述實(shí)施方式1、2同樣改善其膜質(zhì)量。而且，可在比較低的溫度條件下進(jìn)行絕緣膜6d的成膜和改善質(zhì)量，所以可使已經(jīng)導(dǎo)入襯底2S的雜質(zhì)濃度分布進(jìn)一步達(dá)到期望的狀態(tài)。此外，可以使對半導(dǎo)體晶片2W主表面的氧等離子體中的離子照射能量比較低(幾eV左右)，所以對半導(dǎo)體晶片2W的主表面和絕緣膜6d的損傷小，可進(jìn)行絕緣膜6d的改善處理。由此，可以提高元件的可靠性和性能。通過上述氧等離子體處理而形成在厚膜形成區(qū)域A2中的柵極絕緣膜的厚度幾乎沒有增加，最終例如按二氧化硅換算膜厚達(dá)到25nm左右。
然后，與上述實(shí)施方式1同樣，如圖22所示，完成在同一襯底2S中配有柵極絕緣膜厚度不同的nMISQn和pMISQp的半導(dǎo)體器件。薄膜形成區(qū)域A1的nMISQn的柵極絕緣膜主要由氧等離子體處理形成的絕緣膜17a構(gòu)成，其柵極絕緣膜的厚度例如按二氧化硅換算膜厚為8nm左右。厚膜形成區(qū)域A2的pMISQp的柵極絕緣膜主要由LPCVD法形成的絕緣膜6d和氧等離子體處理形成的絕緣膜的疊層膜構(gòu)成，其柵極絕緣膜的厚度例如按二氧化硅換算膜厚為25nm左右。
在實(shí)施方式3中，可以獲得與上述實(shí)施方式1同樣的效果。特別是在實(shí)施方式3中，與上述實(shí)施方式1、2不同，盡管在通過LPCVD法形成氧化硅膜后沒有實(shí)施氧等離子體處理，但也獲得不遜色于熱氧化膜的絕緣可靠性。這是因?yàn)橛糜谛纬杀∧ば纬蓞^(qū)域A1的氧等離子體處理在上述實(shí)施方式1、2中LPCVD氧化硅膜形成之后進(jìn)行，具有氧等離子體處理的作用。但是，在除去保護(hù)厚膜形成區(qū)域A2的氧化硅膜(實(shí)施方式3的絕緣膜6d)的抗蝕劑圖形時，大多進(jìn)行多少會腐蝕襯底的氧化硅膜的清洗處理，所以就實(shí)現(xiàn)實(shí)施方式的目的來說，為了防止該腐蝕造成的襯底的氧化硅膜的損傷，與上述實(shí)施方式1、2同樣，最好在上述抗蝕劑圖形形成前，對氧化硅膜(絕緣膜6d)實(shí)施十分輕度的氧等離子體處理，改善該氧化硅膜(絕緣膜6d)的表面區(qū)域的膜質(zhì)量。
(實(shí)施方式4)在實(shí)施方式4中，通過圖23～圖26來說明具有在厚膜形成區(qū)域的柵極絕緣膜上形成保護(hù)膜工序的半導(dǎo)體器件的制造方法的一例。圖23～圖26是實(shí)施方式4的半導(dǎo)體器件制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
首先，如圖23所示，與上述實(shí)施方式1同樣，在經(jīng)過半導(dǎo)體晶片2W的主表面上淀積絕緣膜6a，并對該絕緣膜6a實(shí)施氧等離子體處理的工序(參照圖13)后，在絕緣膜6a上，通過LPCVD法形成例如氧化硅膜構(gòu)成的絕緣膜6e，例如使其按二氧化硅換算膜厚達(dá)到13nm左右。接著，如圖24所示，形成薄膜形成區(qū)域A1中有開口部，可覆蓋厚膜形成區(qū)域A2和其周邊的分離區(qū)域A3的至少一部分的抗蝕劑圖形PR1。在實(shí)施方式4中，抗蝕劑圖形PR1的平面形狀與上述實(shí)施方式1相同，但這里的抗蝕劑圖形PR1不與后面的柵極絕緣膜6a直接接觸，在與其上的絕緣膜6e直接接觸的狀態(tài)下形成。因此，可以抑制或防止抗蝕劑圖形PR1污染柵極絕緣膜(絕緣膜6a)，所以可以提高厚膜形成區(qū)域A2的MIS的可靠性和性能。然后，在含有氟酸的溶液中除去從該抗蝕劑圖形PR1中露出的上述絕緣膜6e、6a。在這些絕緣膜6a、6e的構(gòu)圖處理時，與上述實(shí)施方式1同樣，由于在元件分離部3中形成絕緣膜6a，所以可以抑制或防止露出的元件分離部3的嵌入絕緣膜的上部在上述腐蝕處理時被除去并產(chǎn)生凹陷，可極大地改善MIS的開關(guān)特性。
接著，通過研磨法等如圖25所示那樣除去抗蝕劑圖形PR1。此時，根據(jù)實(shí)施方式4，在作為后面柵極絕緣膜的絕緣膜6a上形成絕緣膜6e，可以保護(hù)下層的絕緣膜6a，所以可以抑制或防止抗蝕劑圖形PR1除去時絕緣膜6a被腐蝕或受到損傷。因此，可以提高厚膜形成區(qū)域A2的MIS的可靠性和性能。然后，在進(jìn)行清洗的同時，在含有氟酸的溶液中除去上述絕緣膜6e。此時，在沒有殘存絕緣膜6e的范圍內(nèi)使下層絕緣膜6a的腐蝕量達(dá)到最小限度，對確保厚膜形成區(qū)域A2的絕緣可靠性是重要的。絕緣膜6a、6e都是用LPCVD法形成的氧化硅膜，但相對于絕緣膜6a通過氧等離子體處理，其膜質(zhì)量改善到與熱氧化膜相同的程度來說，絕緣膜6e沒有實(shí)施氧等離子體處理，所以腐蝕率相對快。即，絕緣膜6a、6e原來是相同的LPCVD氧化硅膜，但腐蝕選擇比大。因此，在實(shí)施方式4中，在絕緣膜6e的腐蝕時，可使絕緣膜6a的腐蝕量或損傷達(dá)到最小限度。再有，與絕緣膜6a相比，如果在低溫下進(jìn)行絕緣膜6e的淀積，則可以進(jìn)一步提高腐蝕選擇比，所以進(jìn)一步降低絕緣膜6a的腐蝕量或損傷。
然后，與上述實(shí)施方式1同樣，對半導(dǎo)體晶片2W實(shí)施熱氧化處理，以使例如厚度按二氧化硅換算膜厚為8nm左右的氧化硅膜形成在露出的襯底2S的主表面上。由此，如圖26所示，在薄膜形成區(qū)域A1中，例如形成厚度按二氧化硅換算膜厚為8nm左右的氧化硅膜構(gòu)成的絕緣膜7a。此時，同時在厚膜形成區(qū)域A2中絕緣膜6a連接的襯底2S的界面中，例如形成厚度按二氧化硅換算膜厚為5nm左右的氧化硅膜構(gòu)成的絕緣膜7b。這樣完成與上述圖17同樣的半導(dǎo)體器件。
不用說，形成具有這樣保護(hù)功能的絕緣膜6e，在本申請的其他實(shí)施方式中也具有同樣的效果。但是，在上述實(shí)施方式3中，在形成上述絕緣膜6e時，在形成上述絕緣膜6d后，對該絕緣膜6d進(jìn)行上述氧等離子體處理是重要的。由此，可以使除去絕緣膜6e時的絕緣膜6a的腐蝕造成的膜厚減少和損傷達(dá)到最小限度。
(實(shí)施方式5)在實(shí)施方式5中，通過圖27～圖31來說明按CVD法形成厚膜形成區(qū)域的柵極絕緣膜時，分多次進(jìn)行其絕緣膜的淀積處理，具有在每次其淀積處理中實(shí)施氧等離子體處理的工序的一例。圖27～圖31是實(shí)施方式5的半導(dǎo)體器件制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
首先，在經(jīng)過上述實(shí)施方式1的圖12所示的除去絕緣膜4的工序后，如圖27所示，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法淀積例如氧化硅膜構(gòu)成的絕緣膜6f，以使其厚度按二氧化硅換算膜厚達(dá)到10nm左右。接著，通過對絕緣膜6f實(shí)施上述氧等離子體處理，與上述實(shí)施方式1～4同樣，將絕緣膜6f的膜質(zhì)量改變?yōu)榕c熱氧化膜相等的程度。然后，如圖28所示，在絕緣膜6f上再次通過LPCVD法淀積例如氧化硅膜構(gòu)成的絕緣膜6g，以使其厚度按二氧化硅換算膜厚達(dá)到10nm左右后，通過對絕緣膜6g實(shí)施上述氧等離子體處理，與上述實(shí)施方式1～4同樣，將絕緣膜6g的膜質(zhì)量改變?yōu)榕c熱氧化膜相等的程度。這樣，在厚膜形成區(qū)域A2中形成用于柵極絕緣膜形成的期望厚度的絕緣膜6f、6g的疊層膜。
接著，如圖29所示，與上述實(shí)施方式1同樣，在絕緣膜6g上形成抗蝕劑圖形后，在含有氟酸的溶液中除去從該抗蝕劑圖形中露出的上述絕緣膜6g、6f。此時，與上述實(shí)施方式1同樣，可以減少或防止元件分離部3的嵌入絕緣膜上部凹陷，所以可極大地改善MIS的開關(guān)特性。接著，在通過研磨法除去抗蝕劑圖形PR1后，進(jìn)行清洗處理。此時，與上述實(shí)施方式1同樣，通過將絕緣膜6g、6f的膜質(zhì)量改善至與熱氧化膜相同的程度，可以抑制或防止作為后面厚膜形成區(qū)域的MIS的柵極絕緣膜的絕緣膜6f、6g被腐蝕或受到損傷。此外，與上述實(shí)施方式1同樣，可以減少或防止元件分離部3的嵌入絕緣膜上部凹陷，所以可極大地改善MIS的開關(guān)特性。
接著，與上述實(shí)施方式1同樣，通過對半導(dǎo)體晶片2W實(shí)施熱氧化處理，以使例如厚度按二氧化硅換算膜厚為8nm左右的氧化硅膜形成在襯底2S的露出面上，從而如圖30所示，在薄膜形成區(qū)域A1中，形成例如厚度按二氧化硅換算膜厚為8nm左右的氧化硅膜構(gòu)成的絕緣膜7a，同時在厚膜形成區(qū)域A2中，在絕緣膜6f接觸的襯底2S的界面中，形成例如厚度按二氧化硅換算膜厚為5nm左右的氧化硅膜構(gòu)成的絕緣膜7b。即，通過上述熱氧化處理，厚膜形成區(qū)域A2的襯底2S上的絕緣膜6f、6g、7b的總厚度例如按二氧化硅換算膜厚為25nm左右。絕緣膜7a是薄膜形成區(qū)域A1的MIS的柵極絕緣膜，絕緣膜6f、6g、7b的疊層膜是厚膜形成區(qū)域A2的MIS的柵極絕緣膜。以下，與上述實(shí)施方式1～4同樣，如圖31所示，在絕緣膜7a和絕緣膜6f、6g、7b上形成柵電極8a，制造半導(dǎo)體器件。
在上述實(shí)施方式1中，有圖13所示的氧等離子體處理效果沒有充分作用于CVD氧化硅膜(絕緣膜6a)的下層部的情況，雖說絕緣可靠性(柵極絕緣耐壓等)提高，但存在比熱氧化膜差的情況。相反，在實(shí)施方式5中，分兩次進(jìn)行LPCVD氧化硅膜的淀積，在每次其淀積工序中進(jìn)行氧等離子體處理，所以膜的整體完全改變質(zhì)量，可以獲得接近熱氧化膜的絕緣可靠性(柵極絕緣耐壓等)。此外，在氧等離子體處理的條件順序中，如果分三次以上進(jìn)行LPCVD氧化硅膜的淀積，則可進(jìn)一步提高絕緣可靠性(柵極絕緣耐壓等)。
(實(shí)施方式6)在實(shí)施方式6中，通過圖32～圖39來說明作為非易失性信息存儲裝置，例如在具有輔助柵極(Assist GateAG)的AND型閃存存儲器的制造方法中采用本發(fā)明情況的一例。圖32～圖39是實(shí)施方式6的AND型閃存存儲器的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。標(biāo)號MCA表示存儲器單元陣列。
首先，如圖32所示，在構(gòu)成半導(dǎo)體晶片2W的p型襯底2S中，在存儲器單元陣列MCA中形成n型的嵌入?yún)^(qū)域DNWL后，在半導(dǎo)體晶片2W的主表面的分離區(qū)域A3中形成溝型的元件分離部3。接著，與上述實(shí)施方式1同樣，分別以各自的抗蝕劑圖形為掩模，通過離子注入法在襯底2S中形成p阱PWL1、PWL2和n阱NWL1、NWL2。接著，與上述實(shí)施方式1同樣，以各自的抗蝕劑圖形為掩模，通過離子注入法在襯底2S中形成用于閾值電壓調(diào)整的半導(dǎo)體區(qū)域5a、5b、5c、5d、5e。然后，在露出襯底2S的主表面的有源區(qū)域后，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法等淀積例如氧化硅膜構(gòu)成的絕緣膜6a，使其厚度按二氧化硅換算膜厚達(dá)到20nm左右。然后，如圖33所示，與上述實(shí)施方式1同樣，對絕緣膜6a實(shí)施氧等離子體處理。這里，在圖11所示的等離子體處理裝置1中，使處理室滿足保持例如100Pa左右壓力的含有氧的氣氛，在該處理室內(nèi)，通過導(dǎo)入例如2.45GHz的電磁波來產(chǎn)生等離子體。通過這樣的氧等離子體處理，可以將絕緣膜6a的膜質(zhì)量改善到與熱氧化膜相同。而且，如上所述，由于可進(jìn)行低能量的處理，所以襯底2S和絕緣膜6a通過氧等離子體處理沒有受到損傷。
接著，如圖34所示，在半導(dǎo)體晶片2W的主表面上，通過光刻技術(shù)形成可覆蓋厚膜形成區(qū)域A2和其周邊的分離區(qū)域A3、露出薄膜形成區(qū)域A1和存儲器單元陣列MCA的抗蝕劑圖形PR2后，以其為掩模除去從該抗蝕劑圖形露出的絕緣膜6a。接著，在通過研磨法除去抗蝕劑圖形PR2后，對半導(dǎo)體晶片2W實(shí)施清洗處理。這種情況與上述實(shí)施方式1同樣，將絕緣膜6a的膜質(zhì)量改善到與熱氧化膜相同的程度，所以可以抑制或防止研磨和清洗中絕緣膜6a受到的大的損傷。此外，與上述實(shí)施方式1同樣，可以抑制或防止元件分離部3的嵌入絕緣膜上部因清洗處理產(chǎn)生凹陷。然后，與上述實(shí)施方式1同樣，通過對半導(dǎo)體晶片2W實(shí)施熱氧化處理，以使厚度例如按二氧化硅換算膜厚為8nm的氧化硅膜形成在襯底2S的露出面上，如圖35所示，在露出的襯底2S的主表面上形成絕緣膜7a。此時，與上述實(shí)施方式1同樣，在厚膜形成區(qū)域A2的絕緣膜6a下層的襯底2S上也形成薄的絕緣膜。然后，如圖36所示，在半導(dǎo)體晶片2W的主表面上，例如一邊摻雜磷(P)，一邊通過CVD法淀積厚度100nm左右的氧化硅膜構(gòu)成的導(dǎo)體膜8后，通過CVD法在其上淀積間隔絕緣膜9，使其厚度例如按二氧化硅換算膜厚達(dá)到200nm左右。然后，通過光刻技術(shù)和干法腐蝕技術(shù)對存儲器單元陣列MCA的導(dǎo)體膜8和間隔絕緣膜9進(jìn)行構(gòu)圖，形成作為輔助柵電極的柵電極8b后，例如通過從面對半導(dǎo)體晶片2W主表面的斜方向離子注入磷或砷，在襯底2S中形成n型半導(dǎo)體區(qū)域20。
接著，在半導(dǎo)體晶片2W的主表面上，通過CVD法等淀積例如氧化硅膜構(gòu)成的絕緣膜后，通過對其進(jìn)行各向異性干法腐蝕，在柵電極8b和間隔絕緣膜9的側(cè)面形成側(cè)壁12a。接著，在存儲器單元陣列MCA中，除去襯底2S上殘存的氧化硅膜后，通過熱氧化法在襯底2S上形成氧化硅膜構(gòu)成的絕緣膜，以使厚度例如按二氧化硅換算膜厚達(dá)到8nm左右。然后，在半導(dǎo)體晶片2W的主表面上，通過CVD法等淀積摻雜了磷的多晶硅膜構(gòu)成的絕緣膜后，選擇性除去除了存儲器單元陣列MCA以外區(qū)域的上述導(dǎo)體膜。然后，在半導(dǎo)體晶片2W的主表面上涂敷有機(jī)樹脂膜后，形成覆蓋除了存儲器單元陣列MCA以外區(qū)域的抗蝕劑圖形，以可殘留在彼此相鄰的柵電極8b來腐蝕從該抗蝕劑圖形露出的有機(jī)樹脂膜。然后，在以殘留的有機(jī)樹脂膜為掩模，腐蝕從其露出的上述n型多晶硅膜構(gòu)成的導(dǎo)體膜后，在相互相鄰的柵電極8b間，自匹配地形成作為電荷存儲層的浮置柵電極21a。由此，由于可以減小浮置柵電極21a的組合裕度，所以可進(jìn)行存儲器單元的微細(xì)化。此外，通過將浮置柵電極21a不平坦地形成剖面V字狀，可以增大浮置柵電極21a的表面積，而不導(dǎo)致增大半導(dǎo)體晶片2W的主表面內(nèi)的占有面積。
接著，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法淀積例如氧化硅膜構(gòu)成的絕緣膜后，對該絕緣膜實(shí)施上述氧等離子體處理。接著，在該絕緣膜上，通過LPCVD法淀積例如氮化硅(SixNy)構(gòu)成的絕緣膜后，通過LPCVD法在其上淀積例如氧化硅膜構(gòu)成的絕緣膜，而且對該絕緣膜實(shí)施上述氧等離子體處理。這樣，形成具有用氧化硅膜夾置氮化硅膜的疊層結(jié)構(gòu)的層間膜22a。根據(jù)這樣的層間膜22a的形成方法，可以大幅度提高層間膜22a的絕緣破壞壽命。此外，由于可進(jìn)行層間膜22a的薄膜化，所以可以提高耦合比，可推進(jìn)低電壓下對存儲器單元的信息寫入和刪除動作。作為氧等離子體處理時間，如果通過上述氧等離子體處理在襯底2S上形成的氧化硅膜的厚度在以LPCVD氧化硅膜的厚度為中心的上下30％以內(nèi)，則是有效的。上述層間膜22a的有效膜厚按二氧化硅換算膜厚例如為14nm左右。然后，如圖37所示，在半導(dǎo)體晶片2W的主表面上，通過CVD法等從下層起順序地淀積例如氧化硅膜構(gòu)成的導(dǎo)體膜23、例如鎢硅化物等那樣的硅化物膜24、氧化硅膜構(gòu)成的絕緣膜25。接著，在絕緣膜25上形成抗蝕劑圖形后，以其為掩模對絕緣膜25進(jìn)行構(gòu)圖。然后，在除去上述抗蝕劑圖形后，以殘留的絕緣膜25的圖形為掩模，通過干法腐蝕除去從其露出的硅化物膜24和導(dǎo)體膜23，如圖38所示，形成控制柵電極26。這樣，形成在存儲器單元陣列MCA中有輔助柵極(AG)的多個存儲器單元MC。此外，除去除了存儲器單元陣列MCA以外區(qū)域的絕緣膜25、硅化物膜24、導(dǎo)體膜23和層間膜22a。
接著，通過光刻技術(shù)和干法腐蝕技術(shù)對存儲器單元陣列MCA以外的區(qū)域的間隔絕緣膜9和導(dǎo)體膜8進(jìn)行構(gòu)圖，形成柵電極8a和間隔絕緣膜9后，與上述實(shí)施方式1同樣，以各自抗蝕劑圖形為掩模，通過離子注入形成用于源極和漏極的雜質(zhì)濃度相對低的半導(dǎo)體區(qū)域10a、11a、27a、28a。半導(dǎo)體區(qū)域27a例如導(dǎo)入硼(B)或二氟化硼(BF2)形成為p型，半導(dǎo)體區(qū)域28a例如導(dǎo)入磷(P)或砷(As)形成為n型。接著，如圖39所示，與上述實(shí)施方式1同樣，在柵電極8a和間隔絕緣膜9的側(cè)面形成側(cè)壁12后，分別以各自的抗蝕劑圖形為掩模，通過離子注入法形成用于源極和漏極的雜質(zhì)濃度相對高的半導(dǎo)體區(qū)域10b、11b、27b、28b。半導(dǎo)體區(qū)域27b例如導(dǎo)入硼(B)或二氟化硼(BF2)形成為p+型，半導(dǎo)體區(qū)域28b例如導(dǎo)入磷(P)或砷(As)形成為n+型。這樣，在形成具有LDD(輕摻雜漏)結(jié)構(gòu)的用于源極和漏極的半導(dǎo)體區(qū)域10a、10b、11a、11b、27a、27b、28a、28b的薄膜形成區(qū)域A1中，例如形成nMISQn和pMISQp1，在厚膜形成區(qū)域A2中，例如形成nMISQn1和pMISQp。nMISQn和pMISQp1以相對低的電源電壓驅(qū)動，例示了要求工作速度相對快的MIS，nMISQn1和pMISQp以相對高的電源電壓驅(qū)動，例示了不要求高速工作的MIS。然后，在半導(dǎo)體晶片2W上，通過CVD法淀積例如氮化硅膜構(gòu)成的絕緣膜30后，通過CVD法在其上淀積與上述實(shí)施方式1同樣的絕緣膜13a，形成接觸孔14，形成栓塞15a，形成布線16a。然后，依次重復(fù)進(jìn)行兩次氧化硅膜構(gòu)成的絕緣膜的淀積、基于化學(xué)機(jī)械研磨(化學(xué)機(jī)械拋光CMP)法的平坦化、通孔的形成、栓塞的形成、布線的形成，形成三層的布線層，而且通過形成保護(hù)膜、進(jìn)行氫氣氛中的退火、基于光刻技術(shù)和干法腐蝕技術(shù)形成用于鍵合焊盤的開口部，完成具有輔助柵極的AND型閃存存儲器。
實(shí)施方式6的AND型閃存存儲器的存儲器單元陣列MCA共有相互相鄰的存儲器單元MC的用于源極和漏極的n型半導(dǎo)體區(qū)域20，是所謂虛擬接地的，在各存儲器塊中有選擇晶體管。選擇出的存儲器單元(以下稱為選擇單元)MC的寫入柵極和作為非選擇單元的元件分離柵極的柵電極8b(輔助柵電極)也被平行于數(shù)據(jù)線地配置。柵電極8b夾置在浮置柵電極21a之間，在選擇晶體管的附近相互連接。作為輔助柵電極的柵電極8b下的絕緣膜厚度例如按二氧化硅換算膜厚為8～9nm左右。浮置柵電極21a下的隧道絕緣膜厚度例如按二氧化硅換算膜厚為8～9nm左右。
對存儲器單元MC的信息寫入方式采用基于固定電荷注入寫入的熱電子方式。即，將充電到源極線上的電荷作為某個固定溝道電流流過，寫入浮置柵電極21a，采用所謂的源極側(cè)(source side)熱電子注入方式。在這種寫入時，在選擇字線上例如施加13V左右的電壓，在數(shù)據(jù)線上例如施加5V左右的電壓，在一個柵電極8b上例如施加0.6V左右的電壓。在此期間，面對選擇出的柵電極8b夾置浮置柵電極21a的相鄰的非選擇柵電極8b例如固定為0V，可控制該存儲器單元MC中的溝道形成。即，作為輔助柵極的柵電極8b不僅作為寫入柵極，而且還具有作為場隔離柵極的功能。由此，在存儲器單元陣列MCA內(nèi)，可以不需要溝隔離，所以可縮小數(shù)據(jù)線間的間隔。根據(jù)上述電壓施加條件，選擇出的柵電極8b下的溝道弱反轉(zhuǎn)，與其相鄰的浮置柵電極21a下的溝道完全耗盡，所以在柵電極8b和與其相鄰的浮置柵電極21a的邊界部產(chǎn)生大的電壓降結(jié)果，該邊界部的溝道橫方向電流增大，高效率地產(chǎn)生熱電子。在實(shí)施方式6的存儲器單元MC的結(jié)構(gòu)中，例如即使將溝道電流降低至100nA左右，也可獲得10μs左右的寫入上充分的30pA的注入電流。即，在相當(dāng)于100nA溝道電流的、對柵電極8b的0.6V電壓下，可用10μs進(jìn)行信息的寫入。根據(jù)該單元特性計(jì)算的芯片寫入速度為20MB/s。此外，注入效率為3×10-4左右，與NOR型存儲器一般使用的漏極側(cè)熱電子注入相比，可獲得大兩個數(shù)量級以上的值。這樣，在實(shí)施方式6的閃存存儲器中，通過對作為輔助柵電極的柵電極8b進(jìn)行用于寫入柵極的源極側(cè)熱電子注入，可實(shí)現(xiàn)低溝道電流下10μs的單元寫入。由此，可實(shí)現(xiàn)20MB/s的芯片寫入速度。而且，通過作為輔助柵電極的柵電極8b的場隔離和浮置柵電極的自匹配形成處理，可以將存儲器單元面積例如縮小到0.104μm2(二值)、0.052μm2(多值)。再有，通過在選擇字線上施加負(fù)電壓，通過從浮置柵電極21a向襯底2S的F-N隧道釋放來進(jìn)行存儲器單元MC的信息刪除。
根據(jù)實(shí)施方式6，可以獲得與上述實(shí)施方式1～5同樣的效果。例如，柵極絕緣膜6a的可靠性(柵極絕緣耐壓)不遜色于熱氧化膜。因此，可以提高存儲器周邊的高耐壓的nMISQn1和pMISQp的可靠性。而且，可以大幅度降低襯底2S中的結(jié)晶缺陷的產(chǎn)生。因此，可以提高閃存存儲器的工作可靠性和良品率。此外，可以降低元件分離部3的嵌入絕緣膜的落入，所以可以抑制或防止元件特性異常。而且，通過氧等離子體處理，可以大幅度提高層間膜22a的絕緣壽命?？蛇M(jìn)行基于層間膜22a的膜質(zhì)量提高的薄膜化，從而可提高耦合比，可對存儲器單元MC進(jìn)行低電壓下的信息寫入和刪除動作。
(實(shí)施方式7)在實(shí)施方式7中，用圖40～圖44來說明作為非易失性信息存儲裝置，例如將在F-MONOS(金屬-氧化物-氮化物-氧化物半導(dǎo)體)型的閃存存儲器的制造方法中采用本發(fā)明情況的一例。圖40～圖44是實(shí)施方式7的閃存存儲器的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
首先，如圖40所示，與上述實(shí)施方式6同樣，在半導(dǎo)體晶片2W的p型襯底2S中形成n型的嵌入?yún)^(qū)域DNWL，在半導(dǎo)體晶片2S的主表面中形成溝型的元件分離部3，分別以各自的抗蝕劑圖形為掩模，通過離子注入法在襯底2S中形成p阱PWL1和n阱NWL1。接著，作為用于閾值電壓調(diào)整的雜質(zhì)，例如通過離子注入砷，形成半導(dǎo)體區(qū)域5f。該半導(dǎo)體區(qū)域5f用于使MONOS型的存儲器單元為損耗型。然后，在露出襯底2S的主表面的有源區(qū)域后，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法淀積例如氧化硅膜構(gòu)成的絕緣膜后，對該絕緣膜實(shí)施上述氧等離子體處理。接著，在該絕緣膜上，通過LPCVD法淀積例如氮化硅(SixNy)構(gòu)成的絕緣膜后，再對該絕緣膜實(shí)施上述氧等離子體處理。這樣，形成具有可用氧化硅膜夾置氮化硅膜的疊層結(jié)構(gòu)的絕緣膜31。利用這樣的氧等離子體處理方法，可以大幅度提高絕緣膜31的絕緣破壞壽命的該絕緣膜31的氮化硅膜是電荷存儲層，并且具有作為離散電荷俘獲部件的功能，以該氮化硅膜或該膜與其上下氧化硅膜的界面或其兩者中的俘獲能級，可俘獲形成信息的電荷。絕緣膜31的有效厚度例如為15nm左右。
接著，在半導(dǎo)體晶片2W的主表面上，通過CVD法等從下層起依次淀積例如多晶硅膜構(gòu)成的導(dǎo)體膜和氧化硅膜構(gòu)成的絕緣膜。接著，在通過光刻技術(shù)和干法腐蝕技術(shù)對該絕緣膜進(jìn)行構(gòu)圖后，除去在絕緣膜構(gòu)圖中使用的抗蝕劑圖形，進(jìn)而以該構(gòu)圖過的絕緣膜為掩模，通過干法腐蝕技術(shù)對下層的導(dǎo)體膜進(jìn)行構(gòu)圖，如圖41所示，在存儲器單元陣列MCA中形成柵電極32a和間隔絕緣膜33。柵電極32a是存儲器柵電極。接著，在除去從柵電極32a露出的絕緣膜31后，按照CVD法淀積例如氧化硅膜構(gòu)成的絕緣膜，通過對其反向腐蝕，在柵電極32a和間隔絕緣膜33的側(cè)面中形成側(cè)壁12b。接著，與上述實(shí)施方式6同樣，分別以各自的抗蝕劑圖形為掩模，通過離子注入法在薄膜形成區(qū)域A1的襯底2S中形成p阱PWL2和n阱NWL2。接著，作為控制柵電極下的用于閾值電壓調(diào)整的雜質(zhì)，例如離子注入二氟化硼，形成半導(dǎo)體區(qū)域5g。然后，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法等淀積例如氧化硅膜構(gòu)成的相對厚的絕緣膜6a后，對該絕緣膜6a如圖41箭頭模式所示那樣實(shí)施上述等離子體處理。該絕緣膜6a主要作為厚膜形成區(qū)域A2的高耐壓系的MIS的柵極絕緣膜。通過對絕緣膜6a實(shí)施上述氧等離子體處理，可以在溫度比較低的條件(例如0～400℃)中將絕緣膜6a的可靠性提高到與熱氧化膜相等的程度。然后，通過光刻技術(shù)和含有氟酸溶液中的濕法腐蝕技術(shù)，對絕緣膜6a進(jìn)行構(gòu)圖，以使其可殘留在存儲器單元陣列MCA的一部分和厚膜形成區(qū)域A2中。接著，與上述實(shí)施方式1、6同樣，通過對半導(dǎo)體晶片2W實(shí)施熱氧化處理，如圖43所示，在襯底2S的露出面中，形成例如氧化硅膜構(gòu)成的相對薄的絕緣膜7a。然后，在半導(dǎo)體晶片2W的主表面上，通過CVD法淀積例如摻雜磷(P)的多晶硅膜構(gòu)成的導(dǎo)體膜后，通過使用光刻技術(shù)和干法腐蝕技術(shù)對其進(jìn)行構(gòu)圖，如圖44所示，形成控制柵電極8c和柵電極8a。
接著，露出存儲器單元陣列MCA，以可覆蓋除此以外的抗蝕劑圖形為掩模，例如通過將砷進(jìn)行離子注入，在襯底2S中形成源極用的n型半導(dǎo)體區(qū)域35。接著，與上述實(shí)施方式1同樣，分別以各自的抗蝕劑圖形為掩模，通過離子注入法形成雜質(zhì)濃度相對低的半導(dǎo)體區(qū)域10a、11a、27a、28a。接著，與上述實(shí)施方式1同樣，在柵電極8a的側(cè)面形成側(cè)壁12后，分別以各自的抗蝕劑圖形為掩模，通過離子注入法形成雜質(zhì)濃度相對高的半導(dǎo)體區(qū)域10b、11b、27b、28b、36。這樣，在存儲器單元陣列MCA中形成存儲器單元MC1。存儲器單元MC1有選擇MIS(包含控制柵電極8c)、存儲器MIS(包含柵電極32a)。然后，在襯底2S、柵電極8a、32a和控制柵電極8c的露出面中，例如形成鈷硅化物(CoSix)等硅化物層37后，在半導(dǎo)體晶片2W的主表面上，從下層起通過CVD法依次淀積例如氮化硅膜等構(gòu)成的薄的絕緣膜38和厚的絕緣膜13a。在此之后，與上述實(shí)施方式1、6同樣，制造閃存存儲器。
對存儲器單元MC1的信息寫入方式例如采用源極側(cè)熱電子注入方式。在寫入信息時，通過在選擇MIS的控制柵電極8c上例如施加電源電壓VCC，在選擇MIS的漏極(半導(dǎo)體區(qū)域36、10a)上例如施加電源電壓VCC或0V電壓，在存儲器MIS的源極(半導(dǎo)體區(qū)域35、36)上例如施加6V左右的電壓，在存儲器MIS的柵電極32a上例如施加10V左右的電壓，在存儲器單元陣列MCA的p阱PWL上例如施加0V電壓，向絕緣膜31注入溝道產(chǎn)生的熱電子，從而寫入信息。
在刪除信息時，例如在控制柵電極8c、選擇MIS的漏極(半導(dǎo)體區(qū)域36、10a)和存儲器MIS的源極(半導(dǎo)體區(qū)域35、36)上例如施加0V電壓，在存儲器MIS的柵電極32a上例如施加12V左右電壓，將絕緣膜31中的電子通過隧道釋放而放出到柵電極32a側(cè)，從而刪除信息。再有，作為其他刪除方式，有以下方法將絕緣膜31中的電子隧道釋放到襯底(P阱PWL1或源極35、36)中的方法，或?qū)⒖昭◤脑礃O35、36側(cè)注入到絕緣膜31中的方法。
而且，在讀出信息時，通過在控制柵電極8c和選擇MIS的漏極(半導(dǎo)體區(qū)域36、10a)上，例如施加電源電壓VCC，在存儲器MIS的柵電極32a和存儲器MIS的源極(半導(dǎo)體區(qū)域35、36)上例如施加0V左右電壓，在使存儲器單元MC1的選擇MIS(控制柵電極8c側(cè))導(dǎo)通時，根據(jù)存儲器MIS(柵電極32a側(cè))的閾值電壓狀態(tài)，根據(jù)是否流過規(guī)定的電流，來讀出存儲信息。
在實(shí)施方式7的閃存存儲器中，由于以絕緣膜31的氮化硅膜中或該膜與氧化硅膜的界面或以其兩者的俘獲能級離散地存儲形成信息的電荷，所以數(shù)據(jù)保持的可靠性良好。因此，可以將絕緣膜31的氮化硅膜的上下氧化硅膜薄膜化，實(shí)現(xiàn)寫入和刪除動作的低電壓化。特別是在本實(shí)施方式中，可通過氧等離子體處理來提高氮化硅膜之上的氧化硅膜的膜質(zhì)量，即使該氧化硅膜比以往薄，也可以確保數(shù)據(jù)保持的可靠性，所以可進(jìn)一步推進(jìn)低電壓工作。此外，通過使用縫隙柵極型單元，以源極側(cè)注入方式向絕緣膜31的氮化硅膜注入熱電子的電子注入效率高，可進(jìn)行高速、低電流的寫入。此外，寫入和刪除動作的控制簡單，所以可使周邊電路規(guī)模小。
再有，不言而喻，對于構(gòu)成具有疊層結(jié)構(gòu)的絕緣膜31的氧化硅膜內(nèi)，形成于氮化硅膜下的情況來說，即使在通過普通的熱氧化形成時，也可以實(shí)現(xiàn)本發(fā)明的目的。
(實(shí)施方式8)在實(shí)施方式8中，用圖45～圖49來說明作為非易失性信息存儲裝置，例如在F-MONOS型的閃存存儲器的制造方法中采用本發(fā)明情況的另一例。圖45～圖49是實(shí)施方式8的閃存存儲器的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
首先，如圖45所示，在半導(dǎo)體晶片2W的p型襯底2S中形成n型的嵌入?yún)^(qū)域DNWL、溝型的元件分離部3、p阱PWL1、PWL2、n阱NWL1、NWL2和用于閾值電壓調(diào)整的半導(dǎo)體區(qū)域5g后，通過LPCVD法形成例如氧化硅膜構(gòu)成的絕緣膜6a，使其厚度按二氧化硅換算膜厚為16nm左右。該絕緣膜6a成為后面高耐壓MIS的柵極絕緣膜。接著，與上述實(shí)施方式1～7同樣，對該絕緣膜6a，通過如圖45箭頭模式所示那樣實(shí)施氧等離子體處理，將絕緣膜6a的膜質(zhì)量改善到與熱氧化膜同等程度。接著，如圖46所示，為了使絕緣膜6a殘留在厚膜形成區(qū)域A2和其周邊的分離區(qū)域A3中，在對絕緣膜6a構(gòu)圖后，通過對半導(dǎo)體晶片2W實(shí)施熱氧化處理，在薄膜形成區(qū)域A1和存儲器單元陣列MCA的襯底2S的露出面中，形成例如氧化硅膜構(gòu)成的絕緣膜7a，使其厚度按二氧化硅換算膜厚為3.7nm左右。然后，在半導(dǎo)體晶片2W的主表面上按CVD法淀積多晶硅膜40，使其厚度為100nm左右后，在薄膜形成區(qū)域A1的nMIS形成區(qū)域和厚膜形成區(qū)域A2的多晶硅膜40中注入磷或砷離子并實(shí)施熱處理。使薄膜形成區(qū)域A1的pMIS形成區(qū)域的多晶硅膜40為本征半導(dǎo)體。然后，在半導(dǎo)體晶片2W的主表面上，按CVD法淀積例如氧化硅膜構(gòu)成的間隔絕緣膜9后，對間隔絕緣膜9和多晶硅膜(導(dǎo)體膜8)進(jìn)行構(gòu)圖，而且，如圖47所示，在存儲器單元陣列MCA中通過離子注入形成用于閾值電壓調(diào)整的半導(dǎo)體區(qū)域5h。該半導(dǎo)體區(qū)域5h是用于控制存儲器用的柵電極下的閾值電壓等的區(qū)域。
接著，在半導(dǎo)體晶片2W的主表面上形成上述絕緣膜31。與上述實(shí)施方式7同樣，絕緣膜31由疊層膜構(gòu)成，按LPCVD法從下層起順序淀積氧化硅膜、氮化硅膜和氧化硅膜。在實(shí)施方式8中，絕緣膜31的氮化硅膜具有作為離散電荷俘獲部件的功能，以該氮化硅膜中或該膜與其上下的氧化硅膜的截面或其兩者的俘獲能級，可俘獲形成信息的電荷。在實(shí)施方式8中，與上述實(shí)施方式7同樣，在絕緣膜31的形成處理時，在淀積有助于信息存儲的氮化硅膜的上下氧化硅膜后，通過實(shí)施上述氧等離子體處理，將其上下的氧化硅膜的膜質(zhì)量改善到與熱氧化膜同等程度。因此，可獲得與實(shí)施方式7同樣的效果。接著，在選擇性除去薄膜形成區(qū)域A1、厚膜形成區(qū)域A2和其周邊的分離區(qū)域A3的絕緣膜31和間隔絕緣膜9后，在半導(dǎo)體晶片2W的主表面上通過CVD法淀積多晶硅膜。然后，在該淀積的多晶硅膜中，在存儲器單元陣列MCA、薄膜形成區(qū)域A1的nMIS形成區(qū)域和厚膜形成區(qū)域A2中離子注入磷或砷，在薄膜形成區(qū)域A1的pMIS形成區(qū)域中離子注入硼或二氟化硼后，通過實(shí)施熱處理，使多晶硅膜形成為導(dǎo)體膜。該熱處理時，從薄膜形成區(qū)域A1的pMIS形成區(qū)域的上層多晶硅膜將雜質(zhì)的硼熱擴(kuò)散到下層的多晶硅膜40中。然后，在該導(dǎo)體膜上淀積間隔絕緣膜，對其構(gòu)圖以使其殘留在形成存儲器單元陣列MCA以外的柵電極的區(qū)域后，以間隔絕緣膜為掩模，通過各向異性的干法腐蝕法反向腐蝕其下層的導(dǎo)體膜。由此，如圖48所示，在存儲器單元陣列MCA中形成以上述導(dǎo)體膜形成的柵電極32a，在除此以外的區(qū)域中形成由多晶硅膜40和導(dǎo)體膜32的疊層膜形成的柵電極8a和其上的間隔絕緣膜41。然后，使存儲器單元陣列MCA露出，以可覆蓋其以外的抗蝕劑圖形為掩模，例如通過離子注入砷，在襯底2S中形成n型的半導(dǎo)體區(qū)域35。
接著，如圖49所示，在除去存儲器單元陣列MCA的多晶硅膜40的一部分并形成控制柵電極40后，例如提高離子注入砷，形成n型的半導(dǎo)體區(qū)域42，形成存儲器單元MC2。存儲器單元MC2有選擇MIS(包含控制柵電極40)和存儲器MIS(包含柵電極32a)。接著，與上述實(shí)施方式7同樣，在形成半導(dǎo)體區(qū)域10a、11a、27a、28a后，形成側(cè)壁12、半導(dǎo)體區(qū)域10b、11b、27b、28b、n+型的半導(dǎo)體區(qū)域42b、硅化物層37、絕緣膜13a。在此之后，由于與實(shí)施方式7相同，所以省略說明。
對存儲器單元MC2的信息寫入方式，例如通過將溝道中產(chǎn)生的熱電子注入到絕緣膜31中來寫入信息。
在刪除信息時，例如通過將襯底2S的熱空穴注入到絕緣膜31中來刪除信息。在該存儲器單元MC2的情況下，刪除方式分為上述隧道刪除方式和BTBT(帶間隧穿)熱空穴注入刪除方式兩種。在隧道刪除方式中，在柵電極32a上施加正電壓或負(fù)電壓，使絕緣膜31中的氮化硅膜的上下氧化硅膜形成隧道，將注入到絕緣膜31中的氮化硅膜中的電子向柵電極32a或襯底2S抽去來進(jìn)行刪除。另一方面，在BTBT熱空穴注入刪除方式中，在源極和柵電極32a之間施加高電壓，將通過BTBT產(chǎn)生的熱空穴注入到絕緣膜31中的氮化硅膜中來進(jìn)行刪除。
而且，在讀出信息時，例如在使控制柵電極40a導(dǎo)通時，根據(jù)存儲器MIS(柵電極32a側(cè))的閾值電壓狀態(tài)，按照是否流過規(guī)定的電流，讀出存儲信息。
在實(shí)施方式8中，也可獲得與上述實(shí)施方式1～7同樣的效果。對于構(gòu)成具有疊層結(jié)構(gòu)的絕緣膜31的氧化硅膜內(nèi)，形成于氮化硅膜下的情況來說，即使在通過普通的熱氧化形成時，也可以實(shí)現(xiàn)本發(fā)明的目的，這方面與上述實(shí)施方式7相同。
(實(shí)施方式9)在實(shí)施方式9中，通過圖50和圖51來說明在非易失性存儲器的另一存儲器單元結(jié)構(gòu)中采用本發(fā)明情況的例子。圖50是實(shí)施方式9的非易失性存儲器的存儲器單元MC3的主要部分剖面圖，圖51是圖50的存儲器單元MC3的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
如圖50所示，實(shí)施方式9的非易失性存儲器的存儲器單元MC3包括形成于襯底2S中的用于源極和漏極的一對n型半導(dǎo)體區(qū)域44；在這一對n型半導(dǎo)體區(qū)域44之間形成于襯底2S的主表面上的絕緣膜45；形成于該絕緣膜45上的多個納米(ナノ)結(jié)晶46；淀積在絕緣膜45上以覆蓋該納米結(jié)晶46的層間膜47；以及形成于層間膜47上的控制柵電極48。
在上述n型半導(dǎo)體區(qū)域44中，例如導(dǎo)入磷或砷。上述絕緣膜45例如由氧化硅膜構(gòu)成，這里通過熱氧化法來形成。上述納米結(jié)晶46例如由平面略圓形狀的直徑幾nm的單晶硅構(gòu)成，例如通過CVD法來形成。該納米結(jié)晶46是具有與一般的非易失性存儲器的浮置柵電極相同功能的部分，是可捕獲擔(dān)當(dāng)信息保持功能的電荷的部分。各納米結(jié)晶46以物理分離狀態(tài)形成。在這樣的存儲器單元MC3結(jié)構(gòu)中，即使在信息保持時有泄漏路徑，也僅損失一部分電荷，所以數(shù)據(jù)保持性良好。因此，可以提高作為閃存存儲器的可靠性。而且，在信息的刪除和寫入時，特性在多個納米結(jié)晶46間被平均，所以不易受到納米結(jié)晶46的直徑或絕緣膜等結(jié)構(gòu)偏差、或概率性的動作的影響。因此，可以提高閃存存儲器的良品率。上述層間膜47例如由氧化硅膜構(gòu)成，例如通過LPCVD法形成。在實(shí)施方式9中，對層間膜47實(shí)施上述氧等離子體處理。即，如圖51所示，在半導(dǎo)體晶片2W的主表面的絕緣膜45上形成多個納米結(jié)晶46后，按LPCVD法淀積可覆蓋它們的層間膜47，而且，如圖51箭頭模式所示那樣，對層間膜47實(shí)施上述氧等離子體處理。由此，可將層間膜47的膜質(zhì)量(絕緣耐壓)改善到與熱氧化膜同等程度。CVD法形成的氧化硅膜一般來說膜質(zhì)量不充分，所以如果不進(jìn)行任何處理，則不能實(shí)現(xiàn)層間膜47的絕緣耐壓，所以必須增厚層間膜47，而如果增厚層間膜47，則導(dǎo)致耦合比的下降。為了改善膜質(zhì)量，還考慮實(shí)施熱處理，但為了獲得充分的效果，需要在氧化性氣氛下，在高溫下進(jìn)行長時間熱處理，存在納米結(jié)晶被氧化，在其表面上形成膜質(zhì)量差的絕緣膜的問題。此外，盡管實(shí)施了長時間的熱處理，但仍存在層間膜47的膜質(zhì)量比熱氧化膜差的問題。相反，在實(shí)施方式9中，將納米結(jié)晶的氧化量抑制得少，照樣可以改善層間膜47的膜質(zhì)量，可以提高耦合比。因此，可推進(jìn)低電壓下的對存儲器單元MC3的信息寫入和刪除動作。上述控制柵電極48例如由低電阻的多晶硅膜構(gòu)成。在該多晶硅膜的表層中，通過形成例如鈷硅化物層，可實(shí)現(xiàn)低電阻化。
(實(shí)施方式10)在實(shí)施方式10中，通過圖52和圖53來說明例如在MIS電容中使用本發(fā)明情況的例子。圖52是實(shí)施方式10的MIS電容C1的主要部分剖面圖，圖53是圖52的MIS電容C1的制造工序中的半導(dǎo)體晶片2W的主要部分剖面圖。
圖52所示的實(shí)施方式10的MIS電容C1例如是構(gòu)成閃存存儲器的升壓電路的集成電路元件，包括形成于襯底2S中的一對半導(dǎo)體區(qū)域50、形成于襯底2S上的絕緣膜6h、以及形成于該絕緣膜6h上的電容柵電極51。半導(dǎo)體區(qū)域50相當(dāng)于引出MIS電容C1的電極部分，如果襯底2S的阱WL為n型則形成為n型，如果阱WL為p型則形成p型。被該半導(dǎo)體區(qū)域50夾置的襯底2S部分成為MIS電容C1的一個電極。絕緣膜6h是MIS電容C1的電容絕緣膜，例如由LPCVD法形成的氧化硅膜等構(gòu)成。在實(shí)施方式10中，對該絕緣膜6h實(shí)施上述氧等離子體處理。即，如圖53所示，在按LPCVD法在半導(dǎo)體晶片2W的主表面上淀積絕緣膜6h后，如圖53箭頭模式所示那樣，對絕緣膜6h實(shí)施上述氧等離子體處理。由此，可以將絕緣膜6h的膜質(zhì)量(絕緣耐壓)改善到與熱氧化膜同等程度。由此，可提高M(jìn)IS電容C1的性能和可靠性。上述電容柵電極51是形成MIS電容C1的另一電極的部分，例如由電阻低的多晶硅膜構(gòu)成。在該多晶硅膜的表層中，例如通過形成鈷硅化物層，也可實(shí)現(xiàn)低電阻化。
(實(shí)施方式11)在實(shí)施方式11中，通過圖54和圖55來說明例如在MIM電容中使用本發(fā)明情況的例子。圖54是實(shí)施方式11的MIM電容C2的主要部分剖面圖，圖55是圖54的MIM電容C2的制造工序中的半導(dǎo)體晶片的主要部分剖面圖。
圖54所示的實(shí)施方式11的MIM電容C2包括形成于絕緣膜13×1上的第1電極53a、形成于其上的電容絕緣膜54、形成其上的第2電極55a。第1電極53a、第2電極55a例如由氮化鈦等導(dǎo)體膜構(gòu)成。電容絕緣膜54例如有在氧化硅膜構(gòu)成的絕緣膜54a上淀積例如氮化硅膜構(gòu)成的絕緣膜54b的疊層膜結(jié)構(gòu)。在實(shí)施方式11中，對該絕緣膜54a實(shí)施上述氧等離子體處理。即，如圖55所示，在按LPCVD法在用于第1電極形成的導(dǎo)體膜53上淀積絕緣膜54a后，如圖55箭頭模式所示那樣，對絕緣膜54a實(shí)施上述氧等離子體處理。由此，可將絕緣膜54a的膜質(zhì)量(絕緣耐壓)改善到與熱氧化膜同等程度，所以可提高M(jìn)IM電容C2的性能和可靠性。在沒有實(shí)施氧等離子體處理時，為了確保膜質(zhì)量(絕緣耐壓)，需要增厚電容絕緣膜(這里特別指絕緣膜54a)。相反，在實(shí)施方式11中，由于膜質(zhì)量提高，所以可以使絕緣膜54a的厚度例如達(dá)到4nm左右那樣薄。其結(jié)果，可增大MIM電容C2的容量。因此，可將電容絕緣膜54作為氧化硅膜的單層膜。這種情況下，通過對作為電容絕緣膜54的氧化硅膜實(shí)施氧等離子體處理，可以改善膜質(zhì)量，由于該膜薄，所以可增大容量。當(dāng)然，通過形成對電容絕緣膜54實(shí)施了氧等離子體處理的氧化硅膜和介電常數(shù)比氧化硅膜大的例如上述氮化硅膜的疊層膜，可以進(jìn)一步增大電容量。再有，上述絕緣膜13×1例如由氧化硅膜構(gòu)成，在其上形成可覆蓋MIM電容C2的例如氧化硅膜構(gòu)成的絕緣膜13×2。在絕緣膜13×2和電容絕緣膜54中形成使第1電極53a的一部分露出的通孔TH1。在該通孔TH1內(nèi)形成栓塞15b，與第1電極53a電連接。在絕緣膜13×2中形成使第2電極55a的一部分露出的通孔TH2。在該通孔TH2內(nèi)形成栓塞15c，與第2電極55a電連接。這些栓塞15b、15c例如由鋁構(gòu)成，與絕緣膜13×2上的布線16n電連接。該MIM電容C2被配置在靠近上層(相對于接近外部端子(鍵合焊盤)的高度)。
(實(shí)施方式12)在實(shí)施方式12中，通過圖56～圖69來說明上述氧等離子體處理的另一應(yīng)用場所。
圖56表示實(shí)施方式12的半導(dǎo)體器件的主要部分剖面圖。在襯底2S中形成p阱PWLx和n阱NWLx。在被元件分離部3包圍的p阱PWLx的有源區(qū)域中形成nMISQnx。nMISQnx包括具有LDD結(jié)構(gòu)的用于源極和漏極的n型半導(dǎo)體區(qū)域10x、柵極絕緣膜7c和柵電極8a。另一方面，在被元件分離部3包圍的n阱NWLx的有源區(qū)域中形成pMISQpx。pMISQpx包括具有LDD結(jié)構(gòu)的用于源極和漏極的p型半導(dǎo)體區(qū)域11x、柵極絕緣膜7c和柵電極8a。通過這樣的nMISQnx和pMISQpx來形成CMIS(互補(bǔ)MIS)電路。在這樣的襯底2S的主表面上，淀積例如氧化硅膜構(gòu)成的相對薄的絕緣膜38a，以覆蓋nMISQnx和pMISQpx。在絕緣膜38a上，形成用于層間絕緣膜的絕緣膜13a～13e和第1～第3層布線16a～16c。絕緣膜13a～13e例如由氧化硅膜構(gòu)成。絕緣膜13b以在絕緣膜13b1的凹部可嵌入絕緣膜13b2那樣來形成。絕緣膜13d同樣以在絕緣膜13d1的凹部可嵌入絕緣膜13d2那樣來形成。例如通過CMP法使各絕緣膜13a～13e的上表面平坦。上述第2層布線16b通過通孔TH3內(nèi)的栓塞15b與第1層布線16a電連接。最上布線層的第3層的布線16c通過通孔TH4內(nèi)的栓塞15c與第2層的布線16b電連接。第1～第3層的布線16a～16c例如從下層起順序疊層氮化鈦(TiN)、鈦(Ti)、鋁(Al)、鈦、氮化鈦。而且，栓塞15b、15c形成與上述栓塞15a同樣的結(jié)構(gòu)。最上面的第3層的布線16c被表面保護(hù)膜13f覆蓋。表面保護(hù)膜13f例如重疊絕緣膜13f1～13f3。最下面的絕緣膜13f1由例如氮化硅膜構(gòu)成，其上的絕緣膜13f2例如由氮化硅膜構(gòu)成，而最上面的絕緣膜13f3例如由聚酰胺樹脂等構(gòu)成。在一部分表面保護(hù)膜13f中，開口可露出布線16c的一部分的開口部57。從開口部57露出的布線16c的一部分成為外部端子58。在外部端子58中，焊接鍵合線或焊盤電極。
在實(shí)施方式12中，對該半導(dǎo)體器件的元件分離部3、絕緣膜38a、絕緣膜13a、13c、13e、13f1的表面實(shí)施氧等離子體處理。以下，通過圖57～圖68來說明各部分。圖57～圖68是圖56的半導(dǎo)體器件的制造工序中的半導(dǎo)體晶片2W的主要剖面圖。圖69是表示用于比較的不使用本實(shí)施方式的氧等離子體處理情況下產(chǎn)生問題的半導(dǎo)體晶片的主要部分剖面圖。
首先，通過圖57～圖61來說明元件分離部3。如圖57所示，在半導(dǎo)體晶片2W的主表面中，按熱氧化法形成例如氧化硅膜構(gòu)成的絕緣膜59，使其按二氧化硅換算膜厚達(dá)到20nm左右后，通過LPCVD法等在其上淀積例如氮化硅膜構(gòu)成的絕緣膜60，使其達(dá)到130nm左右。接著，在以抗蝕劑圖形為掩模，通過腐蝕法對絕緣膜60進(jìn)行構(gòu)圖后，除去該抗蝕劑圖形。接著，以殘留的絕緣膜60作為腐蝕掩模，通過對從該絕緣膜60露出的絕緣膜59和襯底2S進(jìn)行腐蝕，在襯底2S中形成從襯底2S的主表面向厚度方向延伸的溝3a。然后，在進(jìn)行清洗處理后，通過熱氧化處理，在溝3a內(nèi)形成厚度按二氧化硅換算膜厚達(dá)到10nm左右的氧化硅膜后，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法淀積例如氧化硅膜構(gòu)成的絕緣膜61，使其嵌入溝3a。然后，通過CMP法進(jìn)行研磨，如圖58所示那樣使絕緣膜61的上表面平坦，形成用絕緣膜61嵌入溝3a的元件分離部3。
在該階段中，在有源區(qū)域中絕緣膜60與研磨處理前相比變薄。然后，通過濕法腐蝕等相對于絕緣膜59選擇性除去上述絕緣膜60后，如圖58箭頭模式所示的那樣，對半導(dǎo)體晶片2W的主表面實(shí)施所述氧等離子體處理。由此，可以改善元件分離部3的表面膜質(zhì)量。即，元件分離部3的表層部分達(dá)到與熱氧化膜同等程度的膜質(zhì)量。此外，如上述那樣，氧等離子體處理可在低損傷下進(jìn)行處理，所以有源區(qū)域沒有受到損傷，但在該階段中，由于在有源區(qū)域中殘留絕緣膜59，所以也沒有受到損傷。接著，如圖60所示，通過腐蝕除去如圖59所示的襯底2S上殘留的絕緣膜59。此時，由于一般來說膜質(zhì)量不充分，所以如果不進(jìn)行任何處理，則在除去熱氧化法形成的膜質(zhì)量良好的氧化硅膜構(gòu)成的絕緣膜59時，CVD法形成的氧化硅膜構(gòu)成的元件分離部3被大幅度地腐蝕，在元件分離部3的上表面中會形成凹陷。如上所述，該凹陷導(dǎo)致MIS的開關(guān)特性惡化。相反，在實(shí)施方式12中，元件分離部3的上表面通過氧等離子體改善到與熱氧化膜同等程度，所以可除去絕緣膜59而沒有大的凹陷。因此，可以提高nMISQnx和pMISQpx的可靠性和特性。然后，如圖61所示，在襯底2S的露出面中，通過熱氧化法形成所述用于保護(hù)的絕緣膜4，有利于以后的處理。
下面，通過圖62～圖65來說明上述絕緣膜38。如圖62所示，在半導(dǎo)體晶片2W的主表面上，通過LPCVD法淀積例如氧化硅膜構(gòu)成絕緣膜，以覆蓋nMISQnx和pMISQpx后，如圖62箭頭模式所示那樣，實(shí)施所述氧等離子體處理。由此，可將絕緣膜38a改善到與熱氧化膜同等程度。接著，如圖63所示，在半導(dǎo)體晶片2W的主表面上通過絕緣膜38a利用LPCVD法等淀積絕緣膜13a后，在其上表面上形成用于形成接觸孔的抗蝕劑圖形PR2。然后，如圖64所示，以抗蝕劑圖形PR2為腐蝕掩模，在絕緣膜13a中形成平面大致圓形狀的接觸孔14。此時，在實(shí)施方式12中，由于將絕緣膜38a的膜質(zhì)量改善到與熱氧化膜同等程度，所以與LPCVD法形成的絕緣膜13a相比，可以使絕緣膜38a的腐蝕速度慢。由此，例如即使在接觸孔14的一部分平面地偏離重疊元件分離部3的位置形成的情況下，也不會過多地除去從該接觸孔14露出的元件分離部3。而且，可以不過多地除去從接觸孔14的底部露出的襯底2S。通過實(shí)施后續(xù)的腐蝕處理，如圖65所示，形成接觸孔14。一般地，絕緣膜38a使用與絕緣膜13a材料不同的氮化硅膜，通過提高其腐蝕選擇比來形成接觸孔14，以避免上述問題。但是，在使用氮化硅膜的情況下，氮化硅膜的介電常數(shù)與氧化硅膜相比約大兩倍，所以布線電容增大。相反，在實(shí)施方式12中，作為絕緣膜38a的材料，使用氧化硅膜，所以可降低布線電容，有利于提高半導(dǎo)體器件的工作速度。
下面，通過圖66～圖69來說明具有層間絕緣膜功能的上述絕緣膜13a、13c、13e。再有，這里對絕緣膜13a、13c、13e的氧等離子體處理幾乎相同，所以說明對絕緣膜13a的氧等離子體處理，省略對絕緣膜13c、13e的氧等離子體處理。
如圖66所示，在絕緣膜13a的接觸孔14內(nèi)，如上述實(shí)施方式1說明的那樣，按CMP法形成栓塞15a后，對絕緣膜13a的上表面(即，研磨面)實(shí)施上述氧等離子體處理。由此，可在比較低的溫度條件下將絕緣膜13a的上層部的膜質(zhì)量改善到與熱氧化膜同等程度。此外，在通過CMP處理被研磨的絕緣膜13a的上表面中存在不飽和鍵，有不穩(wěn)定的狀態(tài)情況，但在實(shí)施方式12中，通過氧等離子體處理，可以使該絕緣膜13a的上表面穩(wěn)定。在沒有按CMP法形成栓塞15a情況下(即，在形成接觸孔14后，淀積布線導(dǎo)體膜，對其用光刻技術(shù)和干法腐蝕技術(shù)進(jìn)行構(gòu)圖來形成布線的情況)，如圖67所示，也可以在淀積絕緣膜13a后實(shí)施氧等離子體處理。
接著，如圖68所示，通過清洗除去形成在栓塞15a上的金屬氧化膜后，在絕緣膜13a上形成布線16a，而且在淀積絕緣膜13b、13c后，在絕緣膜13c上形成通孔形成用的抗蝕劑圖形PR3。然后，以該抗蝕劑圖形為腐蝕掩模，通過腐蝕除去從其露出的絕緣膜13c、13b，形成可露出布線16a的一部分的通孔TH3。在圖68中，例示了用于說明對絕緣膜13a的氧等離子體處理效果的通孔TH3的平面位置偏移的情況。在實(shí)施方式12中，絕緣膜13a的上表面通過氧等離子體處理而改變質(zhì)量，所以與CVD法形成的絕緣膜13b、13c相比，絕緣膜13a的腐蝕速度慢。即，可以使絕緣膜13a具有腐蝕塞的功能。因此，例如即使在因通孔TH3的位置偏移使絕緣膜13a從通孔TH3的底面露出的情況下，也可以抑制或防止從該通孔TH3露出的絕緣膜13a、38a、9、12被腐蝕的不良情況。圖69例示用于比較對絕緣膜13a和絕緣膜38a沒有實(shí)施氧等離子體處理的情況。從通孔TH3露出的絕緣膜13a、38a、9、12被腐蝕，通孔TH3直至達(dá)到襯底2S和柵電極8a。如果照樣在通孔TH3內(nèi)形成栓塞，則襯底2S、柵電極8a和布線16a通過栓塞電連接。
下面，通過圖56來說明上述表面保護(hù)膜13f的絕緣膜13f1。在實(shí)施方式12中，在按LPCVD法淀積表面保護(hù)膜13f的絕緣膜13f1后，對該絕緣膜13f1實(shí)施與上述同樣的氧等離子體處理。由此，可在溫度比較低的條件下將絕緣膜13f1的膜質(zhì)量改善到與熱氧化膜同等程度。表面保護(hù)膜13f是半導(dǎo)體芯片的最上面的絕緣膜，在阻止污染物質(zhì)和水分侵入方面是重要的膜。由于CVD法形成的氧化硅膜有膜質(zhì)量不充分的情況，所以從污染物質(zhì)和水分的侵入觀點(diǎn)來看，有不充分的情況。相反，在實(shí)施方式12中，通過對表面保護(hù)膜13f的絕緣膜13f1實(shí)施氧等離子體處理，可以改善其膜質(zhì)量，所以可以提高阻止污染物質(zhì)和水分的侵入的能力。因此，可提高半導(dǎo)體器件的工作可靠性和壽命。
(實(shí)施方式13)實(shí)施方式13的半導(dǎo)體器件例如是具有溝道柵極結(jié)構(gòu)的n溝道型的功率 MIS·FET(Power Metal Insulator Semiconductor FieldEffect Transistor功率晶體管)的半導(dǎo)體器件。以下，通過圖70～圖72來說明實(shí)施方式13的半導(dǎo)體器件的制造方法的一例。
圖70是表示實(shí)施方式13的半導(dǎo)體器件的制造工序中的主要部分剖面圖。襯底2S具有通過外延法在例如n+型的半導(dǎo)體層2S1上淀積n-型半導(dǎo)體層2S2的結(jié)構(gòu)，是所謂的外延晶片(半導(dǎo)體晶片2W)。半導(dǎo)體層2S1、2S2例如由單晶硅(Si)構(gòu)成。半導(dǎo)體層2S1的雜質(zhì)濃度例如為2.0×1019cm-3左右，半導(dǎo)體層2S2的雜質(zhì)濃度例如為1.0×1016cm-3左右。在半導(dǎo)體層2S2中形成p-型的半導(dǎo)體區(qū)域(阱)63。該半導(dǎo)體區(qū)域63是形成多個功率MIS·FET(以下稱為功率MIS)溝道的區(qū)域。半導(dǎo)體區(qū)域63例如通過將硼(B)從半導(dǎo)體層2S2的主表面至半導(dǎo)體層2S2的厚度方向的中間位置形成分布而形成。半導(dǎo)體區(qū)域63中的雜質(zhì)的峰值濃度例如為1×1016cm-3～1×1018cm-3左右。此外，在半導(dǎo)體層2S2中，在半導(dǎo)體區(qū)域63的外周端中，形成p型的半導(dǎo)體區(qū)域(阱)64。在該半導(dǎo)體區(qū)域64中，例如含有硼。此外，在半導(dǎo)體層2S2的主表面的分離區(qū)域中，通過LOCOS(硅的局部氧化)法等形成例如由氧化硅(SiO2)構(gòu)成的元件分離部3。元件分離部3也可以是上述那樣的溝型的部(溝道隔離)。被該元件分離部3包圍的有源區(qū)域成為功率MIS形成區(qū)域。在該有源區(qū)域中，形成多個溝65。各溝65設(shè)置在每個單元中，從剖面觀察時，從半導(dǎo)體層2S2的主表面延伸到半導(dǎo)體層2S2的深度方向的中間位置，從平面觀察的情況下，沿規(guī)定方向延伸。在該溝65的內(nèi)壁面和溝65的開口周邊的半導(dǎo)體層2S2上表面中，形成例如氧化硅膜構(gòu)成的柵極絕緣膜66。柵極絕緣膜66形成例如在熱氧化法形成的氧化硅膜上疊層LPCVD法淀積的氧化硅膜的疊層結(jié)構(gòu)。在溝型的功率MIS的情況下，如果僅用熱氧化膜形成柵極絕緣膜66，則有時產(chǎn)生結(jié)晶缺陷的問題，所以不能用熱氧化膜形成柵極絕緣膜66的全部。因此，用熱氧化膜和CVD膜的疊層膜形成柵極絕緣膜66。在實(shí)施方式13中，在形成這樣的柵極絕緣膜66后，如圖70箭頭模式的那樣，實(shí)施與上述同樣的氧等離子體處理。由此可將柵極絕緣膜66的整體膜質(zhì)量(柵極絕緣耐壓)在比較低的低溫條件下改善到與熱氧化膜同等的程度。因此，可以提高功率MIS的特性。由于溫度比較低，所以可以抑制或防止結(jié)晶缺陷或雜質(zhì)再分布的問題。此外，由于氧等離子體處理是低能量下的處理，所以在柵極絕緣膜66和襯底2S主表面上不產(chǎn)生損傷。再有，在溝65的相鄰間的半導(dǎo)體層2S2中，形成源極用的n型半導(dǎo)體區(qū)域67a。該半導(dǎo)體區(qū)域67a例如通過將砷(As)形成從半導(dǎo)體層2S2的主表面至半導(dǎo)體區(qū)域63的深度方向中間位置的分布而形成，在形成上述溝65前已經(jīng)形成。半導(dǎo)體區(qū)域67a中的雜質(zhì)的峰值濃度例如為1×1018～1×1020cm-3左右。
圖71表示圖70后的半導(dǎo)體器件的制造工序中的主要部分剖面圖。在該階段中，在上述柵極絕緣膜66上，形成功率MIS的溝道型的柵電極68。柵電極68例如由電阻低的多晶硅膜構(gòu)成，剖面形成T字狀。即，柵電極68具有在溝65內(nèi)部通過柵極絕緣膜66嵌入的第1部分68a；以及與該第1部分68a連接，突出到溝65的外部，并且寬度大于溝65的寬度尺寸(短方向尺寸)的第2部分68b。此外，在功率MIS形成區(qū)域的外周中，柵極引出布線68L通過柵極絕緣膜66和元件分離部3形成在半導(dǎo)體層2S2的主表面上。柵極引出布線68L與各柵電極68一體地形成并電連接。在這樣的柵電極68和柵極引出布線68L上，構(gòu)圖并淀積例如氧化硅膜構(gòu)成的間隔絕緣膜9。這里，首先在圖71的襯底2S的主表面上形成覆蓋源極區(qū)域以外的區(qū)域的抗蝕劑圖形后，將其作為掩模，通過在襯底2S的主表面中例如離子注入砷，從而在柵電極68的相鄰間的半導(dǎo)體層2S2的表層中形成源極用的n型半導(dǎo)體區(qū)域(第2半導(dǎo)體區(qū)域)67。接著，在半導(dǎo)體晶片2W的半導(dǎo)體層2S2的主表面上，通過CVD法淀積例如氧化硅膜構(gòu)成的絕緣膜69后，在形成可露出除其以外的抗蝕劑圖形的狀態(tài)下，通過各向異性的干法腐蝕對半導(dǎo)體晶片2W的上述絕緣膜69實(shí)施反向腐蝕。由此，在功率MIS形成區(qū)域中，在各柵電極68和間隔絕緣膜9的側(cè)面中形成邊壁69a，在功率MIS形成區(qū)域的周邊形成絕緣膜69b。
圖72表示圖71之后的半導(dǎo)體器件的制造工序中的主要部分剖面圖。在該階段中，以間隔絕緣膜9、邊壁69a和絕緣膜69b為腐蝕掩模，通過干法腐蝕對從其中露出的半導(dǎo)體層2S2部分進(jìn)行腐蝕，從而形成溝70。在剖面觀察各時，溝70從半導(dǎo)體層2S2的主表面延伸到半導(dǎo)體區(qū)域63的深度方向的中間位置，在從平面觀察時沿規(guī)定的方向延伸。然后，以80keV、3×1015cm-2向半導(dǎo)體層2S2離子注入例如二氟化硼(BF2)，在溝70的底部形成p+型的半導(dǎo)體區(qū)域71。接著，通過濕法腐蝕處理，將邊壁69a和間隔絕緣膜9的外周部分稍稍除去一些，擴(kuò)大溝70上方的開口后，在絕緣膜69b中開口接觸孔14，使柵極引出布線68L的一部分露出。然后，在半導(dǎo)體晶片2W的主表面上，通過濺射法淀積例如設(shè)計(jì)上厚度為50nm左右的鈦(Ti)等那樣的高熔點(diǎn)金屬膜構(gòu)成的導(dǎo)體膜72。該導(dǎo)體膜72具有提高其后淀積的鋁膜的浸潤性的功能和抑制或防止鋁和硅的反應(yīng)的功能。接著，在半導(dǎo)體晶片2W的主表面上，通過濺射法淀積例如鋁等構(gòu)成的導(dǎo)體膜73后，利用光刻技術(shù)和干法腐蝕技術(shù)對導(dǎo)體膜72、73進(jìn)行構(gòu)圖，從在半導(dǎo)體晶片2W的主表面上形成柵電極74G和源電極74S。柵電極74G通過接觸孔14與柵極引用布線68L電連接，源電極74S通過溝70與半導(dǎo)體層2S2的半導(dǎo)體區(qū)域63、67、71電連接。這樣，制造具有高性能的功率MIS的半導(dǎo)體器件。
(實(shí)施方式14)在實(shí)施方式14中，通過圖73～圖78來說明例如在液晶顯示裝置(LCDLiquie Crystal Display)的制造方法中采用本發(fā)明的情況的一例。圖73～圖77是實(shí)施方式14的液晶顯示裝置的制造工序中的主要部分剖面圖，圖78是圖77的主要部分剖面圖。
首先，如圖73所示，在構(gòu)成陣列襯底的透明的玻璃襯底76a的主表面(裝置形成面)上，通過濺射法等淀積例如鉭(Ta)-鉬(Mo)合金等這樣的導(dǎo)體膜后，利用光刻技術(shù)和腐蝕技術(shù)對其構(gòu)圖，從而形成柵電極77。接著，在玻璃襯底76a的主表面上，通過等離子體CVD法等淀積例如氧化硅膜構(gòu)成的絕緣膜78，以覆蓋柵電極77。該絕緣膜78是形成具有作為寫入圖像數(shù)據(jù)的開關(guān)元件功能的TFT(薄膜晶體管)的柵極絕緣膜的膜。然后，在實(shí)施方式14中，對該絕緣膜78如圖73箭頭模式的那樣實(shí)施所述氧等離子體處理。由此，可以改善絕緣膜78的膜質(zhì)量(柵極絕緣耐壓)。因此，可以使絕緣膜78薄，所以可提高上述TFT的工作性能。此外，由于可以提高絕緣膜78的膜質(zhì)量，所以可提高TFTQL的壽命。而且，構(gòu)成液晶顯示裝置的玻璃襯底年在過高的溫度下進(jìn)行處理，但根據(jù)實(shí)施方式14的氧等離子體處理，可在溫度比較低的條件下(0～400℃)進(jìn)行絕緣膜78的質(zhì)量改善處理，在玻璃襯底76a中不產(chǎn)生不良情況，所以適合于液晶顯示裝置的制造條件。作為柵極絕緣膜的變形例，例如洋可以如下那樣。即，也可以通過對柵電極77的表面進(jìn)行陽極氧化，在柵電極77的表面中形成例如氧化鉭(TaOx)等那樣的絕緣膜后，用CVD法淀積上述氧化硅膜構(gòu)成的絕緣膜，通過對該氧化硅膜實(shí)施氧等離子體處理，形成柵極絕緣膜。由此，可以提高柵極絕緣膜的介電常數(shù)，所以即使柵極絕緣膜的膜厚比較厚，也可提高TFT的工作性能。
接著，如圖74所示，形成例如非晶硅(a-Si)等構(gòu)成的半導(dǎo)體層79，在其上形成氮化硅膜等構(gòu)成的絕緣膜80，淀積源極和漏極布線形成用的導(dǎo)體膜81。半導(dǎo)體層79例如也可以由多晶硅膜形成。接著，對導(dǎo)體膜81進(jìn)行構(gòu)圖，如圖75所示，形成源極和漏極使用的布線81a并形成TFTQL后，淀積例如氧化硅膜構(gòu)成的保護(hù)膜82，在其一部分中形成接觸孔83。然后，在玻璃襯底76a的主表面上，淀積例如ITO(銦和錫的氧化物)等構(gòu)成的透明導(dǎo)體膜后，通過對其進(jìn)行構(gòu)圖，如圖76所示，形成像素電極(構(gòu)成像素的電極)84。然后，如圖77和圖78所示，在玻璃襯底76a和玻璃襯底76b雙方的主表面上，涂敷例如聚酰亞胺樹脂等構(gòu)成的取向膜85，進(jìn)而實(shí)施取向膜處理后，將雙方的玻璃襯底76a、76b通過隔板86和密封粘結(jié)劑87粘結(jié)在在其對置面間。然后，利用在兩個玻璃襯底76a、76b的對置面間的毛細(xì)管現(xiàn)象等填充液晶材料后，在玻璃襯底76a、76b的背面粘結(jié)偏振板88a、88b，制造液晶板89。玻璃襯底是構(gòu)成濾色器襯底的透明襯底，在其主表面上重復(fù)構(gòu)圖RGB(紅、綠、藍(lán))三色的著色層(濾色器)90形成在面對作為陣列襯底的玻璃襯底76a的各像素電極84的位置。
這樣，根據(jù)實(shí)施方式14，可提高液晶顯示裝置的TFTQL的性能和壽命。
以上，根據(jù)實(shí)施方式具體地說明了本發(fā)明人提出的發(fā)明，但本發(fā)明不限定于上述實(shí)施方式，在不脫離其主要精神的范圍內(nèi)可進(jìn)行各種變更。
例如，在上述實(shí)施方式1～13中，作為絕緣膜的形成方法，說明了采用LPCVD法的情況，但并不限于此，例如對等離子體CVD法形成的氧化硅膜構(gòu)成的絕緣膜，通過實(shí)施氧等離子體處理，可改善其絕緣膜的膜質(zhì)量。
此外，在上述實(shí)施方式1～14中，說明了通過對氧化硅膜實(shí)施氧等離子體處理，來改善該氧化硅膜的膜質(zhì)量的情況，但不限于此，例如通過對氮氧化硅(SiON)或氮化硅膜進(jìn)行氧等離子體處理，也可以改善各個絕緣膜的膜質(zhì)量(絕緣耐壓)。此外，通過對從氧化硅膜、氮氧化硅膜或氮化硅膜中選擇出的兩種以上的絕緣膜的疊層膜實(shí)施氧等離子體處理，也可以改善各個疊層膜的膜質(zhì)量(絕緣耐壓)。此時，也可在每次淀積各膜時實(shí)施氧等離子體處理。
而且，在進(jìn)行氧等離子體處理時等離子體氣氛具有氧化作用更好，作為導(dǎo)入等離子體處理室的氣體，含有水蒸氣、N2O、NO或O2兩種以上的分子時取代氧分子，不用說，可獲得同樣的效果。此外，在含有氧分子和氫分子時，與含有水蒸氣的情況同樣，與僅含有氧分子或氧分子和惰性分子的情況相比，可獲得膜質(zhì)量可在短時間內(nèi)改善的效果。再有，在導(dǎo)入等離子體處理室中的氣體含有氧分子和氮分子時，與氧化硅膜的質(zhì)量改善同時進(jìn)行氮化，還可獲得減少隨著電壓應(yīng)力的平帶電壓和漏泄電流的變動的效果，所以根據(jù)需要，如果使用含有氧分子和氮分子的混合氣體，則具有更好的效果。
在以上說明中，主要說明了將本發(fā)明人提出的發(fā)明應(yīng)用于作為其背景的使用領(lǐng)域的閃存存儲器、具有CMIS電路或功率MIS電路的半導(dǎo)體器件的制造方法和液晶顯示裝置的制造方法的情況，但并不限于此，例如還可應(yīng)用于具有DRAM(動態(tài)隨機(jī)存取存儲器)或SRAM(靜態(tài)隨機(jī)存取存儲器)等這樣的存儲器電路的半導(dǎo)體器件、具有微處理器等那樣的邏輯電路的半導(dǎo)體器件或在同一半導(dǎo)體襯底中設(shè)置存儲器電路和邏輯電路的混載型的半導(dǎo)體器件等這樣的其他半導(dǎo)體器件的制造方法。此外，也可以應(yīng)用于微型機(jī)的制造方法。
此外，也可以應(yīng)用于具有LCD驅(qū)動器那樣的高耐壓MISFET的半導(dǎo)體器件的制造方法。再有，在具有高耐壓MISFET的半導(dǎo)體器件中，可以將CVD法形成的高耐壓MISFET的厚的柵極絕緣膜形成為膜質(zhì)量不遜色于在低溫處理中通過熱氧化膜形成處理獲得的熱氧化膜的氧化膜。
產(chǎn)業(yè)上的可利用性在本申請公開的發(fā)明中，如果簡單地說明可通過代表性的發(fā)明所獲得結(jié)果，則如下那樣。
即，對半導(dǎo)體襯底上通過CVD法淀積的氧化膜，通過在含有氧原子的氣氛中實(shí)施等離子體處理，可不利用熱氧化來形成膜質(zhì)量不遜色于熱氧化膜的氧化硅膜，所以可提高具有該氧化硅膜的半導(dǎo)體器件的可靠性。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積由氧化硅膜、氮化硅膜或氮氧化硅膜的單體膜構(gòu)成的絕緣膜，或由從這些單體膜中選擇出的兩種或兩種以上的膜的疊層膜構(gòu)成的絕緣膜的工序；以及(b)對所述絕緣膜，在含有氧原子的氣氛中實(shí)施等離子體處理的工序。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，通過所述等離子體處理形成在半導(dǎo)體襯底上的氧化硅膜的厚度在以按照所述化學(xué)氣相生長法形成的絕緣膜厚度的60％作為下限，以所述絕緣膜厚度的140％作為上限的范圍內(nèi)。
3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，通過原子層生長法來形成按照所述化學(xué)氣相生長法形成的絕緣膜。
4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，所述等離子體處理是以包含氧原子的離子作為主體的等離子體處理。
5.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，所述等離子體處理時的處理室內(nèi)的壓力在1Pa以上、200Pa以下。
6.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，所述氣氛含有水。
7.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，所述氣氛含有惰性氣體，該惰性氣體的流量大于所述含有氧原子的氣體的流量。
8.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中，基于所述化學(xué)氣相生長法的成膜溫度在700℃以上。
9.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積由氧化硅膜、氮化硅膜或氮氧化硅膜的單體膜構(gòu)成的絕緣膜，或由從這些單體膜中選擇出的兩種或兩種以上的膜的疊層膜構(gòu)成的絕緣膜的工序；以及對所述絕緣膜，重復(fù)進(jìn)行兩次或兩次以上在含有氧原子的氣氛中實(shí)施等離子體處理的工序。
10.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其中，所述等離子體處理是以含有氧原子的離子為主體的等離子體處理。
11.如權(quán)利要求1或9所述的半導(dǎo)體器件的制造方法，其中，所述等離子體處理在等離子體中的離子比例大于原子團(tuán)比例的狀況下進(jìn)行。
12.如權(quán)利要求1或9所述的半導(dǎo)體器件的制造方法，其中，具有在所述半導(dǎo)體襯底上形成具有厚度不同的柵極絕緣膜的場效應(yīng)晶體管的工序，實(shí)施所述等離子體處理的絕緣膜是形成相對厚的柵極絕緣膜的膜。
13.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法來淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜，在含有氧原子的氣氛中實(shí)施等離子體處理的工序；以及(c)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序。
14.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其中還包括(d)在所述(c)工序后，通過對所述半導(dǎo)體襯底至少實(shí)施熱氧化處理，在所述半導(dǎo)體襯底的薄膜形成區(qū)域中形成相對薄的絕緣膜的工序；以及(e)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
15.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其中，在所述相對厚的絕緣膜的構(gòu)圖工序中，形成該厚的絕緣膜，使其殘留在與厚膜形成區(qū)域相鄰的分離區(qū)域中。
16.如權(quán)利要求15所述的半導(dǎo)體器件的制造方法，其中，包括在所述分離區(qū)域中形成溝型分離部的工序。
17.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法來淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜，在含有氧原子的氣氛中實(shí)施等離子體處理的工序；(c)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(d)在所述半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積由氧化硅膜、氮化硅膜或氮氧化硅膜的單體膜構(gòu)成的絕緣膜、或由從這些單體膜中選擇出的兩種或兩種以上的膜的疊層膜構(gòu)成的絕緣膜的相對薄的絕緣膜的工序；(e)對于所述相對薄的絕緣膜，在含有氧原子的氣氛中實(shí)施等離子體處理的工序；以及(f)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
18.如權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其中，所述相對薄的絕緣膜被形成為覆蓋半導(dǎo)體襯底的分離區(qū)域。
19.如權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其中，具有在所述分離區(qū)域中形成溝型分離部的工序。
20.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法來淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜，在含有氧原子的氣氛中實(shí)施等離子體處理的工序；(c)在所述(a)和(b)工序后的半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的犧牲絕緣膜的工序；(d)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜和犧牲絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(e)在除去所述(d)工序時用作腐蝕掩模的抗蝕劑膜時，選擇性除去所述犧牲絕緣膜的工序；(f)在所述半導(dǎo)體襯底上的薄膜形成區(qū)域中形成相對薄的絕緣膜的工序；以及(g)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
21.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法來淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(c)對所述半導(dǎo)體襯底和所述相對厚的絕緣膜，通過在含有氧原子的氣氛中實(shí)施等離子體處理，在所述半導(dǎo)體襯底的薄膜形成區(qū)域中形成氧化硅膜構(gòu)成的相對薄的絕緣膜的工序；以及(d)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
22.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的絕緣膜的工序，以及對該淀積的絕緣膜，重復(fù)進(jìn)行兩次或兩次以上在含有氧原子的氣氛中實(shí)施等離子體處理的工序來形成疊層膜的工序；(b)對所述疊層膜進(jìn)行構(gòu)圖，以使用所述疊層膜形成的相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(c)在所述半導(dǎo)體襯底上的薄膜形成區(qū)域中形成相對薄的絕緣膜的工序；以及(d)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
23.一種半導(dǎo)體器件的制造方法，包括在構(gòu)成非易失性存儲器單元的第一柵電極和第二柵電極之間依次形成第一氧化硅膜、氮化硅膜、第二氧化硅膜時，通過化學(xué)氣相生長法來淀積所述第一氧化硅膜和第二氧化硅膜的至少一個的工序；所述第一或第二氧化硅膜的淀積處理后，在含有氧原子的氣氛中實(shí)施等離子體處理。
24.一種半導(dǎo)體器件的制造方法，包括在構(gòu)成非易失性存儲器單元的柵電極和半導(dǎo)體襯底之間依次形成第一氧化硅膜、氮化硅膜、第二氧化硅膜時，通過化學(xué)氣相生長法來淀積所述第一氧化硅膜和第二氧化硅膜的至少一個的工序；所述第一或第二氧化硅膜的淀積處理后，對所述第一或第二氧化硅膜，在含有氧原子的氣氛中實(shí)施等離子體處理。
25.如權(quán)利要求24所述的半導(dǎo)體器件的制造方法，其中，所述氮化硅膜是離散式電荷捕獲部件。
26.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上形成元件的工序；(b)在所述半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的層間絕緣膜的工序；(c)對所述層間絕緣膜，在含有氧原子的氣氛中實(shí)施等離子體處理的工序；以及(d)在所述層間絕緣膜上形成布線的工序。
27.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積由氧化硅膜、氮化硅膜或氮氧化硅膜的單體膜構(gòu)成的絕緣膜，或由從這些單體膜中選擇出的兩種或兩種以上的膜的疊層膜構(gòu)成的絕緣膜的工序；以及(b)對所述絕緣膜，在含有氧原子的氣氛中，在壓力為1～200Pa的條件下實(shí)施等離子體處理的工序。
28.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其中，通過所述等離子體處理形成在半導(dǎo)體襯底上的氧化硅膜的厚度在以所述化學(xué)氣相生長法形成的絕緣膜厚度的60％為下限，以所述絕緣膜厚度的140％為上限的范圍內(nèi)。
29.如權(quán)利要求27所述的半導(dǎo)體器件的制造方法，其中，通過原子層生長法來形成按照所述化學(xué)氣相生長法形成的絕緣膜。
30.一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積由氧化硅膜、氮化硅膜或氮氧化硅膜的單體膜構(gòu)成的絕緣膜，或由從這些單體膜中選擇出的兩種或兩種以上的膜的疊層膜構(gòu)成的絕緣膜的工序；以及對所述絕緣膜，重復(fù)進(jìn)行兩次或兩次以上在含有氧原子的氣氛中，在壓力為1～200Pa的條件下實(shí)施等離子體處理的工序。
31.如權(quán)利要求27或30所述的半導(dǎo)體器件的制造方法，其中，具有在所述半導(dǎo)體襯底上形成有厚度不同的柵極絕緣膜的場效應(yīng)晶體管的工序，所述絕緣膜是形成相對厚的柵極絕緣膜的膜。
32.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜，在含有氧原子的氣氛中，在壓力為1～200Pa的條件下實(shí)施等離子體處理的工序；以及(c)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序。
33.如權(quán)利要求32所述的半導(dǎo)體器件的制造方法，其中包括(d)在所述(c)工序后，通過對所述半導(dǎo)體襯底至少實(shí)施熱氧化處理，在所述半導(dǎo)體襯底的薄膜形成區(qū)域中形成相對薄的絕緣膜的工序；以及(e)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
34.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜，在含有氧原子的氣氛中，在壓力1～200Pa的條件下實(shí)施等離子體處理的工序；(c)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(d)在所述半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積由氧化硅膜、氮化硅膜或氮氧化硅膜的單體膜構(gòu)成的絕緣膜，或由從這些單體膜中選擇出的兩種或兩種以上的膜的疊層膜構(gòu)成的相對薄的絕緣膜的工序；(e)對所述相對薄的絕緣膜，在含有氧原子的氣氛中，在壓力1～200Pa的條件下實(shí)施等離子體處理的工序；以及(f)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
35.如權(quán)利要求34所述的半導(dǎo)體器件的制造方法，其中，所述相對薄的絕緣膜被形成為覆蓋所述半導(dǎo)體襯底的分離區(qū)域。
36.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜，在含有氧原子的氣氛中，在壓力1～200Pa的條件下實(shí)施等離子體處理的工序；(c)在所述(a)和(b)工序后的半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的犧牲絕緣膜的工序；(d)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜和犧牲絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(e)在除去所述(d)工序時用作腐蝕掩模的抗蝕劑膜時，選擇性除去所述犧牲絕緣膜的工序；(f)在所述半導(dǎo)體襯底上的薄膜形成區(qū)域中形成相對薄的絕緣膜的工序；以及(g)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
37.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上，通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的相對厚的絕緣膜的工序；(b)對所述相對厚的絕緣膜進(jìn)行構(gòu)圖，以使所述相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(c)對所述半導(dǎo)體襯底和所述相對厚的絕緣膜，通過在含有氧原子的氣氛中，在壓力1～200Pa的條件下實(shí)施等離子體處理，在所述半導(dǎo)體襯底的薄膜形成區(qū)域中形成氧化硅膜構(gòu)成的相對薄的絕緣膜的工序；以及(d)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
38.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上通過化學(xué)氣相生長法淀積氧化硅膜構(gòu)成的絕緣膜的工序，以及對該淀積的絕緣膜，在含有氧原子的氣氛中，在壓力1～200Pa的條件下通過重復(fù)進(jìn)行兩次或兩次以上實(shí)施等離子體處理工序，形成疊層膜的工序；(b)對所述疊層膜進(jìn)行構(gòu)圖，以使所述疊層膜形成的相對厚的絕緣膜殘留在所述半導(dǎo)體襯底上的至少厚膜形成區(qū)域中的工序；(c)在所述半導(dǎo)體襯底上的薄膜形成區(qū)域中形成相對薄的絕緣膜的工序；以及(d)在所述厚膜形成區(qū)域和薄膜形成區(qū)域中形成柵電極的工序。
39.一種半導(dǎo)體器件的制造方法，包括在構(gòu)成非易失性存儲器單元的第一柵電極和第二柵電極之間形成絕緣膜時，在依次形成第一氧化硅膜、氮化硅膜、第二氧化硅膜時，通過化學(xué)氣相生長法淀積所述第一氧化硅膜和第二氧化硅膜的至少一個的工序，所述第一或第二氧化硅膜的淀積處理后，對所述第一或第二氧化硅膜，在含有氧原子的氣氛中，在壓力1～200Pa的條件下實(shí)施等離子體處理。
40.一種半導(dǎo)體器件的制造方法，包括在構(gòu)成非易失性存儲器單元的柵電極和半導(dǎo)體襯底之間，在依次形成第一氧化硅膜、氮化硅膜、第二氧化硅膜時，通過化學(xué)氣相生長法淀積所述第一氧化硅膜和第二氧化硅膜的至少一個的工序，所述第一或第二氧化硅膜的淀積處理后，對所述第一或第二氧化硅膜，在含有氧原子的氣氛中，在壓力1～200Pa的條件下實(shí)施等離子體處理。
41.如權(quán)利要求40所述的半導(dǎo)體器件的制造方法，其中，所述氮化硅膜是離散的電荷捕獲部件。
全文摘要
用低溫處理來形成膜質(zhì)量不比熱氧化膜遜色的氧化膜。在除去了構(gòu)成半導(dǎo)體晶片(2W)的襯底(2S)的有源區(qū)域上的絕緣膜后，在半導(dǎo)體晶片(2W)的主表面上，通過減壓CVD法淀積例如氧化硅膜構(gòu)成的絕緣膜(6a)。該絕緣膜(6a)是后面形成MIS·FET的柵極絕緣膜的膜。接著，對該絕緣膜(6a)在含有氧的氣氛中按箭頭模式的那樣實(shí)施等離子體處理(氧等離子體處理)。由此，可以將CVD法形成的絕緣膜(6a)的膜質(zhì)量改善為與熱氧化膜形成的絕緣膜相同的膜質(zhì)量。
文檔編號H01L29/788GK1501455SQ200310103000
公開日2004年6月2日 申請日期2003年10月31日 優(yōu)先權(quán)日2002年10月31日
發(fā)明者平巖篤, 酒井哲, 石川大, 池田良廣, 平巖 , 廣 申請人:株式會社瑞薩科技