技術編號：7128173
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體器件的制造技術，特別涉及在構成半導體器件的絕緣膜的形成方法中采用的有效技術。背景技術 在半導體器件中，有在同一半導體襯底上具有厚度不同的兩種以上柵極絕緣膜的MIS·FET(MetalInsulator Semiconductor FieldEffect Transistor；金屬-絕緣體-半導體場效應晶體管)的半導體器件。一般地，在施加相對高電壓的高耐壓MIS·FET中，使用具有相對厚的柵極絕緣膜的MIS·FET。例如在閃存存儲器等那樣的非...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。